CN104332408A - 一种鳍式场效应晶体管鳍部的制作方法 - Google Patents
一种鳍式场效应晶体管鳍部的制作方法 Download PDFInfo
- Publication number
- CN104332408A CN104332408A CN201410554615.9A CN201410554615A CN104332408A CN 104332408 A CN104332408 A CN 104332408A CN 201410554615 A CN201410554615 A CN 201410554615A CN 104332408 A CN104332408 A CN 104332408A
- Authority
- CN
- China
- Prior art keywords
- fin
- hard mask
- effect transistor
- field effect
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 26
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种鳍式场效应晶体管鳍部的制作方法，包括以下步骤：在半导体衬底上形成硬掩膜层，硬掩膜层具有第一图形；接着在硬掩膜层上涂布光刻平坦化层，并对硬掩膜层刻蚀以形成第二图形；再接着去除光刻平坦化层，并在硬掩膜层的侧壁形成侧墙；然后以侧墙为掩膜，对半导体衬底进行第一刻蚀，以形成由上往下逐渐变窄的沟槽；随后，在沟槽内填入二氧化硅，而后去除沟槽内的部分二氧化硅，并保留部分高度的二氧化硅；最后，去除侧墙，以硬掩膜层为掩膜对沟槽进行第二刻蚀并去除所述硬掩膜层，以得到鳍式场效应晶体管的鳍部。本发明使得沟槽之间形成的鳍部的高度易于控制；同时，通过双重曝光工艺形成硬掩膜层，缩小了鳍部之间的距离，提高了器件的集成度。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种鳍式场效应晶体管鳍部的制作方法。
背景技术
随着超大型集成电路尺寸的微缩化持续发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流日益重要。当器件的特征尺寸进一步下降时，常规的MOS场效应晶体管的结构已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。而当晶体管的特征尺寸微缩到32纳米及其以下技术节点后，单次光刻曝光已经不能满足制作密集线阵列图形所需的分辨率，于是双重图形化工艺(doublepatterning)被广泛应用于制作32纳米及其以下技术节点的密集线阵列图形。
鳍式场效应晶体管(FinField-effecttransistor，简称FinFET)是一种常见的多栅器件,鳍式场效晶体管可以根据需要调节器件的阈值电压，进一步降低静态能耗(static powerconsumption)。请参考图1，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图，其包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
但是，现有技术在刻蚀形成鳍式场效应晶体管的鳍部过程中，鳍部的高度难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管的响应速度过慢；此外，鳍部之间的距离较宽，导致器件的集成度较低。因此，业界亟需提供一种新的鳍式场效应晶体管鳍部(Fin FET)的制作方法，以解决上述问题。
发明内容
本发明的目的是针对现有技术中存在上述缺陷，提供了一种新的鳍式场效应晶体管鳍部的制作方法，以改善现有的鳍部高度难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管的响应速度过慢。
为解决上述问题，本发明提供一种鳍式场效应晶体管鳍部的制作方法，其特征在于，包括以下步骤：
步骤S01：在半导体衬底上形成硬掩膜层，所述硬掩膜层具有第一图形；
步骤S02：在所述硬掩膜层上涂布光刻平坦化层，对所述光刻平坦化层以及硬掩膜层进行刻蚀，以使所述硬掩膜层具有第二图形；
步骤S03：去除所述光刻平坦化层，并在所述硬掩膜层的侧壁形成侧墙；
步骤S04：以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀，以形成由上往下逐渐变窄的沟槽；
步骤S05：在所述沟槽内填入二氧化硅，而后去除沟槽内的部分二氧化硅，并保留部分高度的二氧化硅；
步骤S06：去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀并去除所述硬掩膜层，以得到鳍式场效应晶体管的鳍部。
优选的，步骤S01中，所述硬掩膜层为双层结构，由上往下依次包括不定性碳层以及多晶硅层。
优选的，所述多晶硅层的厚度为所述不定性碳层的厚度为
优选的，所述沟槽的侧壁与所述半导体衬底平面所成角度的范围为80°～95°。
优选的，保留的二氧化硅的高度小于去除的二氧化硅的高度。
优选的，去除沟槽内的部分二氧化硅采用热磷酸或者氢氟酸。
优选的，去除沟槽内的部分二氧化硅的速率为
优选的，所述侧墙的材质为氮化硅或者二氧化硅，所述侧墙的厚度为
优选的，去除所述侧墙采用热磷酸或者氢氟酸。
优选的，第二刻蚀后，去除所述沟槽内保留的部分高度的二氧化硅。
综上所述，本发明首先在半导体衬底上通过双重曝光形成图形化的硬掩模层；接着在所述图形化的硬掩模层的侧壁形成侧墙；然后以侧墙为掩模，对半导体衬底进行第一次的刻蚀形成逐渐变窄的沟槽；在接着在沟槽中填充二氧化硅，而后去除沟槽内的部分二氧化硅；随后去除侧墙，以硬掩模层为掩模对所述沟槽进行第二次的刻蚀以得到鳍式场效应晶体管的鳍部。
从上述技术方案可以看出，本发明提供的鳍式场效应晶体管鳍部的制作方法中，利用了沟槽底部保留的部分高度的二氧化硅作为第二次刻蚀的停止层，使得沟槽之间形成的鳍部的高度易于控制；同时，半导体衬底上的图形化的硬掩膜层是通过双重曝光工艺形成的，这缩小了鳍部之间的距离，提高了器件的集成度；此外，本发明通过二次刻蚀出来的沟槽易于后续材料填充且易于对沟道施加拉应力与压应力。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是现有技术的鳍式场效应晶体管结构示意图；
图2是本发明鳍式场效应晶体管鳍部的制作方法的流程图；
图3～图13是本发明一实施例中根据图2的制作方法制作鳍式场效应晶体管鳍部的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
需要说明的是，在下述的实施例中，利用图3～图13的示意图对按本发明的鳍式场效应晶体管鳍部的制作方法形成的鳍部进行了详细的表述。在详述本发明的实施方式时，为了便于说明，各示意图不依照一般比例绘制并进行了局部放大及省略处理，因此，应避免以此作为对本发明的限定。
请参阅图2，图2是本发明鳍式场效应晶体管鳍部的制作方法的流程图。同时，请对照参考图3～图13，图3～图13是本发明一实施例中根据图2的制作方法制作鳍式场效应晶体管鳍部的结构示意图。图3～图13中示意的鳍部结构，分别与图2中的各制作步骤相对应，以便于对本发明方法的理解。
如图2所示，本发明提供一种鳍式场效应晶体管鳍部的制作方法，具体包括以下步骤：
步骤S01：在半导体衬底100上形成硬掩膜层200，硬掩膜层200具有第一图形300(请参考图3、图4)。
具体的，本实施例中，硬掩膜层200可以为现有的硬掩膜材质，例如氮化硅或氧化硅。本实施例中，为实现良好的转移效果，硬掩膜层200优选为双层结构或多层结构，双层结构由上往下依次包括不定性碳层201以及多晶硅层202；其中，多晶硅层202的厚度为不定性碳层201的厚度为
半导体衬底100可以是单晶硅、多晶硅或非晶硅；半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物；半导体衬底100还可以具有外延层或绝缘体上的硅衬底(SOI衬底)；半导体衬底100还可以是其它半导体材料，在此不再一一赘述。
步骤S02：在所述硬掩膜层200上涂布光刻平坦化层400，对所述光刻平坦化层400以及硬掩膜层200进行刻蚀，以使所述硬掩膜层200具有第二图形500(请参考图5、图6)。
本步骤中，通过涂布光刻平坦化层400并使硬掩膜层200具有第二图形500，相对于普通光刻、刻蚀工艺，该双重图案工艺工艺可以将特征尺寸缩小一半，提高器件的密集度。
步骤S03：去除所述光刻平坦化层400，并在所述硬掩膜层200的侧壁形成侧墙600(请参考图6、图7)。
具体的，本实施例中，侧墙600通过物理气相沉积或化学气相沉积形成均等厚度的一层，之后通过回蚀形成，侧墙600的材质可优选为氮化硅或者二氧化硅，所述侧墙600的厚度优选为
步骤S04：以所述侧墙600为掩膜，对所述半导体衬底100进行第一刻蚀，以形成由上往下逐渐变窄的沟槽700(请参考图8)。
本步骤的刻蚀为干法刻蚀，刻蚀气体例如为溴化氢、六氟化硫及氦气，得到逐渐变窄的沟槽700，其中，逐渐变窄是指从沟槽700开口处到沟槽700底部逐渐变窄。此外，所述沟槽700的侧壁与所述半导体衬底100平面所成角度的范围为80°～95°，该角度的设置有利于后续填充物填充至沟槽700内。
步骤S05：在所述沟槽700内填入二氧化硅800，而后去除沟槽700内的部分二氧化硅800，并保留部分高度的二氧化硅800(请参考图9、图10)。
具体的，考虑到后续步骤形成的鳍部900的高度，去除沟槽700内的部分二氧化硅800的高度为后续鳍部的高度，如此可精确控制鳍部900的高度；优选的，保留的二氧化硅的高度优选小于去除的二氧化硅的高度。去除沟槽700内的部分二氧化硅采用热磷酸或者氢氟酸，去除沟槽700内的部分二氧化硅的速率为通过调整刻蚀速率，可精确控制鳍部900的高度。
步骤S06：去除所述侧墙600，以所述硬掩膜层200为掩膜对所述沟槽700进行第二刻蚀并去除所述硬掩膜层200，以得到鳍式场效应晶体管的鳍部900；第二刻蚀后，去除所述沟槽700内保留的部分高度的二氧化硅800。(请参考图11、图12、图13)。
本第二刻蚀为干法刻蚀，对所述沟槽700进行第二刻蚀采用的刻蚀气体例如为溴化氢、六氟化硫、氧气及氦气，去除所述侧墙600采用热磷酸或者氢氟酸。如此利用了沟槽700底部保留的部分高度的二氧化硅800作为第二刻蚀的终止层，使得沟槽700之间形成的鳍部900的高度易于控制。
综上所述，本发明提供的鳍式场效应晶体管鳍部的制作方法中，首先在半导体衬底100上通过双重曝光形成图形化的硬掩模层200；接着在所述图形化的硬掩模层200的侧壁形成侧墙600；然后以侧墙600为掩模，对所述半导体衬底100进行第一次的刻蚀形成逐渐变窄的沟槽700；在接着在沟槽700中填充二氧化硅800，而后去除沟槽700内的部分二氧化硅800；随后去除侧墙600，以硬掩模层200为掩模对所述沟槽700进行第二次的刻蚀以得到鳍式场效应晶体管的鳍部900。本发明利用了沟槽700底部保留的部分高度的二氧化硅800作为第二次刻蚀的停止层，使得沟槽700之间形成的鳍部900的高度易于控制；同时，半导体衬底100上的图形化的硬掩膜层200是通过双重曝光工艺形成的，这缩小了鳍部900之间的距离，提高了器件的集成度；此外，本发明通过二次刻蚀出来的沟槽700易于后续材料填充且易于对沟道施加拉应力与压应力。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种鳍式场效应晶体管鳍部的制作方法，其特征在于，包括以下步骤：
步骤S01：在半导体衬底上形成硬掩膜层，所述硬掩膜层具有第一图形；
步骤S02：在所述硬掩膜层上涂布光刻平坦化层，对所述光刻平坦化层以及硬掩膜层进行刻蚀，以使所述硬掩膜层具有第二图形；
步骤S03：去除所述光刻平坦化层，并在所述硬掩膜层的侧壁形成侧墙；
步骤S04：以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀，以形成由上往下逐渐变窄的沟槽；
步骤S05：在所述沟槽内填入二氧化硅，而后去除沟槽内的部分二氧化硅，并保留部分高度的二氧化硅；
步骤S06：去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀并去除所述硬掩膜层，以得到鳍式场效应晶体管的鳍部。
2.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S01中，所述硬掩膜层为双层结构，由上往下依次包括不定性碳层以及多晶硅层。
3.根据权利要求2所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，所述多晶硅层的厚度为所述不定性碳层的厚度为
4.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S04中，所述沟槽的侧壁与所述半导体衬底平面所成角度的范围为80°～95°。
5.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S05中，保留的二氧化硅的高度小于去除的二氧化硅的高度。
6.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S05中，去除沟槽内的部分二氧化硅采用热磷酸或者氢氟酸。
7.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S05中，去除沟槽内的部分二氧化硅的速率为
8.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S03中，所述侧墙的材质为氮化硅或者二氧化硅，所述侧墙的厚度为
9.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，步骤S06中，去除所述侧墙采用热磷酸或者氢氟酸。
10.根据权利要求1所述的鳍式场效应晶体管鳍部的制作方法，其特征在于，第二刻蚀后，去除所述沟槽内保留的部分高度的二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410554615.9A CN104332408A (zh) | 2014-10-17 | 2014-10-17 | 一种鳍式场效应晶体管鳍部的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410554615.9A CN104332408A (zh) | 2014-10-17 | 2014-10-17 | 一种鳍式场效应晶体管鳍部的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104332408A true CN104332408A (zh) | 2015-02-04 |
Family
ID=52407117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410554615.9A Pending CN104332408A (zh) | 2014-10-17 | 2014-10-17 | 一种鳍式场效应晶体管鳍部的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332408A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847393A (zh) * | 2018-05-24 | 2018-11-20 | 上海集成电路研发中心有限公司 | 鳍式场效应晶体管结构的形成方法 |
| CN109148302A (zh) * | 2018-07-23 | 2019-01-04 | 上海集成电路研发中心有限公司 | 一种全包围栅极鳍式场效应晶体管的制作方法 |
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070002694A (ko) * | 2005-06-30 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN101436529A (zh) * | 2005-11-24 | 2009-05-20 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| US20100267237A1 (en) * | 2009-04-20 | 2010-10-21 | Advanced Micro Devices, Inc. | Methods for fabricating finfet semiconductor devices using ashable sacrificial mandrels |
| CN103811323A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 鳍部的制作方法、鳍式场效应晶体管及其制作方法 |
-
2014
- 2014-10-17 CN CN201410554615.9A patent/CN104332408A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070002694A (ko) * | 2005-06-30 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN101436529A (zh) * | 2005-11-24 | 2009-05-20 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| US20100267237A1 (en) * | 2009-04-20 | 2010-10-21 | Advanced Micro Devices, Inc. | Methods for fabricating finfet semiconductor devices using ashable sacrificial mandrels |
| CN103811323A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 鳍部的制作方法、鳍式场效应晶体管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847393A (zh) * | 2018-05-24 | 2018-11-20 | 上海集成电路研发中心有限公司 | 鳍式场效应晶体管结构的形成方法 |
| CN109148302A (zh) * | 2018-07-23 | 2019-01-04 | 上海集成电路研发中心有限公司 | 一种全包围栅极鳍式场效应晶体管的制作方法 |
| CN109148302B (zh) * | 2018-07-23 | 2021-07-20 | 上海集成电路研发中心有限公司 | 一种全包围栅极鳍式场效应晶体管的制作方法 |
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
| CN110085514B (zh) * | 2019-04-29 | 2021-06-04 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714613B2 (en) | Semiconductor device | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US10964600B2 (en) | Semiconductor structures | |
| US8580642B1 (en) | Methods of forming FinFET devices with alternative channel materials | |
| CN103794476A (zh) | 自对准三重图形的形成方法 | |
| US20170040437A1 (en) | Low-k spacer for rmg finfet formation | |
| CN104037088A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN103811323B (zh) | 鳍部的制作方法、鳍式场效应晶体管及其制作方法 | |
| WO2017071181A1 (zh) | 一种全包围栅结构的制备方法 | |
| CN105551958A (zh) | 晶体管的形成方法 | |
| CN104332408A (zh) | 一种鳍式场效应晶体管鳍部的制作方法 | |
| CN104332410A (zh) | 一种鳍式场效应晶体管的制造方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| US10755943B2 (en) | Method for manufacturing semiconductor device | |
| CN103632978B (zh) | 半导体结构的形成方法 | |
| CN108122762B (zh) | 半导体结构及其形成方法 | |
| US20150228765A1 (en) | Method of finfet formation | |
| CN103681342A (zh) | 一种导电沟道制作方法 | |
| CN103367432B (zh) | 多栅极场效应晶体管及其制造方法 | |
| CN104701173A (zh) | FinFET器件及其形成方法 | |
| CN103165461B (zh) | 制作半导体器件的方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 | |
| CN104103570A (zh) | 增强浅沟槽隔离应力的方法 | |
| US10651092B2 (en) | Semiconductor device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150204 |
|
| RJ01 | Rejection of invention patent application after publication |