CN109148302A - 一种全包围栅极鳍式场效应晶体管的制作方法 - Google Patents

一种全包围栅极鳍式场效应晶体管的制作方法 Download PDF

Info

Publication number
CN109148302A
CN109148302A CN201810809677.8A CN201810809677A CN109148302A CN 109148302 A CN109148302 A CN 109148302A CN 201810809677 A CN201810809677 A CN 201810809677A CN 109148302 A CN109148302 A CN 109148302A
Authority
CN
China
Prior art keywords
fin
metal
film
gate
around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810809677.8A
Other languages
English (en)
Other versions
CN109148302B (zh
Inventor
曾绍海
左青云
黄仁东
王全
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201810809677.8A priority Critical patent/CN109148302B/zh
Publication of CN109148302A publication Critical patent/CN109148302A/zh
Application granted granted Critical
Publication of CN109148302B publication Critical patent/CN109148302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种全包围栅极鳍式场效应晶体管的制作方法，包括：在半导体衬底上依次淀积金属栅薄膜和高K金属薄膜；在金属栅薄膜和高K金属薄膜上淀积二氧化硅薄膜并图形化，形成鳍的图形；以氢气为还原剂，将二氧化硅还原成硅；第一次图形化高K金属薄膜和金属栅薄膜，形成位于鳍下方的高K金属图形和金属栅图形；再次淀积高K金属薄膜和金属栅薄膜，第二次图形化高K金属薄膜和金属栅薄膜，形成从四周包围鳍的高K金属图形和金属栅图形。本发明增加了沟道宽度，使沟道的有效面积得到提升，可在保证所需器件特性的同时，解决现有技术工艺复杂，成本高等问题，具有成本低，易于实施等优点。

Description

一种全包围栅极鳍式场效应晶体管的制作方法
技术领域
本发明涉及集成电路工艺制造技术领域，更具体地，涉及一种全包围栅极鳍式场效应晶体管的制作方法。
背景技术
随着半导体技术的不断发展，传统的平面器件已不能满足人们对高性能器件的需求。
鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)是一种立体型器件，包括在衬底上垂直形成的鳍以及与鳍相交的堆叠栅。由于栅极结构在鳍的三个表面上围绕鳍状物，因此所形成的晶体管在本质上具有通过鳍状物的沟道区控制电流的三个栅极。这三个栅极允许鳍状物内的更完全的耗尽，并且由于较陡峭的阈值电流摆动(SS)和较小的漏极感应势垒下降(DIBL)而产生较小的短沟道效应。
最近又开发出了一种全包围栅极(GAA:Gate all around)结构，其中栅极电极和源极/漏极接触部环绕半导体鳍部的整个四周。这种结构能有效地限制短沟道效应。
目前的全包围栅极结构基本都是采用悬栅结构，其主要形成方法可包括如下步骤：首先，采用平面工艺形成所需要的有源区；然后，采用各种方法将其下部掏空，形成悬栅；最后，淀积多晶硅，形成控制栅极。
然而，上述这些形成全包围栅结构的工艺非常复杂，成本高昂。同时，将鳍部底部掏空后，鳍部容易倒下，从而影响器件的性能。另一方面，现有技术还没有提供一种能够很好地将全包围栅极结构和鳍式场效应晶体管结构结合起来的制造技术。
因此，如何提供一种工艺简单，可靠，低成本的全包围栅极鳍式场效应晶体管的制作方法，并保证器件性能稳定，是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种全包围栅极鳍式场效应晶体管的制作方法。
为实现上述目的，本发明的技术方案如下：
一种全包围栅极鳍式场效应晶体管的制作方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次淀积金属栅薄膜和高K金属薄膜；
在所述金属栅薄膜和高K金属薄膜上淀积一层二氧化硅薄膜；
图形化二氧化硅薄膜，形成鳍的图形；
以氢气为还原剂，将鳍的二氧化硅材料还原成硅；
第一次图形化高K金属薄膜，形成位于鳍下方的高K金属图形；
第一次图形化金属栅薄膜，形成位于鳍下方的金属栅图形；
在上述结构表面再次淀积高K金属薄膜；
第二次图形化高K金属薄膜，形成从四周包围鳍的高K金属图形；
在上述结构表面再次淀积金属栅薄膜；
第二次图形化金属栅薄膜，形成从四周包围鳍和高K金属图形的金属栅图形。
进一步地，第一次图形化高K金属薄膜时，使形成的位于鳍下方的高K金属图形的宽度与鳍的宽度一致，且位置对齐。
进一步地，第一次图形化金属栅薄膜时，使形成的位于鳍下方的金属栅图形与鳍的图形中心对齐，且金属栅图形的两个侧面凸出于鳍的两个侧面。
进一步地，所述金属栅图形的每个侧面凸出于鳍的侧面1nm～5nm。
进一步地，采用低温ALD工艺制造方法淀积二氧化硅薄膜，其淀积温度为50～200℃。
进一步地，采用去耦合等离子体氢的方法，将鳍的二氧化硅材料还原成硅。
进一步地，还原时的功率是25～900W，氢气的流量是200～500sccm。
进一步地，根据设计所需的材料为硅的鳍的高度和宽度尺寸，并根据二氧化硅与硅之间的还原体积比关系，确定材料为二氧化硅的鳍的图形对应的高度和宽度尺寸。
进一步地，所述金属栅薄膜材料是Ti或者TiAl。
进一步地，所述高K金属薄膜材料是Hf，Hf的氧化物，Zr，Zr的氧化物，Al，Al的氧化物中的至少其中一种。
从上述技术方案可以看出，本发明通过采用与集成电路平面工艺兼容的方法，使形成的栅极结构以全包围的形式从四面有效地控制沟道，相比双栅或者三栅结构，增加了沟道宽度，从而使得沟道的有效面积得到提升；同时，本发明利用去耦合等离子体氢的方法，能快速地将二氧化硅还原成硅，可避免形成鳍时发生倒塌现象，在保证所需器件特性的同时，解决了现有技术工艺复杂，成本高等问题，具有成本低，易于实施等优点。
附图说明
图1是本发明一较佳实施例的一种全包围栅极鳍式场效应晶体管的制作方法流程示意图。
图2～图11是根据图1的方法形成一种全包围栅极鳍式场效应晶体管时的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例的一种全包围栅极鳍式场效应晶体管的制作方法流程示意图；同时，请参阅图2～图11，图2～图11是根据图1的方法形成一种全包围栅极鳍式场效应晶体管时的工艺步骤示意图。如图1所示，本发明的一种全包围栅极鳍式场效应晶体管的制作方法，可包括以下步骤：
步骤S01：如图2所示，提供一半导体衬底100，在半导体衬底100上依次淀积金属栅薄膜101和高K金属薄膜102。
可采用业界通用的ALD工艺制造方法，在半导体衬底100上依次淀积一层金属栅薄膜101和高K金属薄膜102。
其中，半导体衬底100可采用硅衬底100。也可采用其他适用的任意衬底材料。
淀积的栅极金属薄膜101材料可以是Ti或者TiAl；淀积的高K金属薄膜102材料可以是Hf，Zr，Al及其对应的氧化物。
淀积的栅极金属薄膜101和高K金属薄膜102材料厚度可在1nm～5nm之间。
步骤S02：如图3所示，在金属栅薄膜101和高K金属薄膜102上淀积一层二氧化硅薄膜103。
淀积二氧化硅103时，可采用低温ALD工艺制造方法，其淀积温度可为50～200℃。淀积的二氧化硅103的厚度可在8nm～30nm之间。
步骤S03：如图4所示，图形化二氧化硅薄膜103，形成鳍的图形103’。
可采用业界通用的工艺制造方法，通过在器件表面涂布光刻胶，并执行光刻显影，然后通过刻蚀二氧化硅薄膜103，形成若干个材料为二氧化硅的鳍的图形103’。
步骤S04：如图5所示，以氢气为还原剂，将鳍103’的二氧化硅材料还原成硅，形成鳍式场效应晶体管的鳍结构104。
通入氢气(H2)，以氢气为还原剂，并采用去耦合等离子体氢的方法，能快速将二氧化硅还原成硅。
采用去耦合等离子体氢的方法将二氧化硅还原成硅时，所用的功率可以是25～900W，氢气的流量可以是200～500sccm。
采用本方法不仅可降低工艺难度，而且可以精确地控制鳍部104的宽度和高度。
可根据设计所需的材料为硅的鳍104的高度和宽度尺寸，并根据二氧化硅与硅之间的还原体积比关系，确定材料为二氧化硅的鳍的图形103’对应的高度和宽度尺寸。
步骤S05：如图6所示，第一次图形化高K金属薄膜102，形成对应位于鳍下方的高K金属图形102’。
可采用业界通用的工艺制造方法，执行涂布光刻胶，并光刻显影，对高K金属薄膜102进行第一次刻蚀，以第一次图形化高K金属薄膜102，并去除光刻胶，形成对应位于鳍下方的高K金属图形102’。
第一次图形化高K金属薄膜102时，使形成的对应位于鳍下方的高K金属图形102’的宽度与鳍104的宽度一致并保持位置对齐。
步骤S06：如图7所示，第一次图形化金属栅薄膜101，形成对应位于鳍下方的金属栅图形101’。
可采用业界通用的工艺制造方法，执行涂布光刻胶，并光刻显影，对金属栅薄膜101进行第一次刻蚀，以第一次图形化金属栅薄膜101，并去除光刻胶，形成对应位于鳍和上述的高K金属图形下方的金属栅薄膜101’。
第一次图形化金属栅薄膜101时，使形成的对应位于鳍下方的金属栅图形101’与鳍的图形104中心对齐，且使得金属栅图形101’位于宽度方向上的两个侧面凸出于鳍的两个侧面。例如，可使得金属栅图形101’的每个侧面凸出于鳍104的侧面1nm～5nm。
步骤S07：如图8所示，在上述结构表面再次淀积高K金属薄膜105(与高K金属薄膜102材料相同)。
仍可采用业界通用的ALD工艺制造方法，在上述形成的器件结构表面再次淀积一层高K金属薄膜105，将鳍104的表面(包括顶部和侧部)以及露出的高K金属图形102’表面、金属栅图形101’表面覆盖。
步骤S08：如图9所示，第二次图形化高K金属薄膜105，形成从四周包围鳍的高K金属图形105’(其含有高K金属图形102’)。
仍可采用业界通用的工艺制造方法，执行涂布光刻胶，并光刻显影，对高K金属薄膜105进行第二次刻蚀，以第二次图形化高K金属薄膜105，将位于金属栅图形101’侧部的高K金属薄膜105材料完全去除，并之后去除光刻胶，形成从四周包围鳍的高K金属图形105’。
步骤S09：如图10所示，在上述结构表面再次淀积金属栅薄膜106(与金属栅薄膜101材料相同)。
仍可采用业界通用的ALD工艺制造方法，在上述形成的器件结构表面再次淀积一层金属栅薄膜106，将鳍104的表面完全覆盖，包括将从四周包围鳍的高K金属图形105’表面以及上述露出的金属栅图形101’表面完全覆盖。
步骤S10：如图11所示，第二次图形化金属栅薄膜106，形成从四周包围鳍104和高K金属图形105’的金属栅图形106’。
仍可采用业界通用的工艺制造方法，执行涂布光刻胶，并光刻显影，对金属栅薄膜106进行第二次刻蚀，以第二次图形化金属栅薄膜106，按照工艺标准，将相邻鳍104之间以及其他部位多余的金属栅薄膜106材料去除，并之后去除光刻胶，形成从四周包围鳍104和高K金属图形105’的金属栅图形106’(其含有金属栅图形101’)，并形成全包围栅极鳍式场效应晶体管的最终结构。
此外，在完成上述步骤后，可继续执行形成CMOS器件的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。
综上所述，本发明通过采用与集成电路平面工艺兼容的方法，使形成的栅极结构以全包围的形式从四面有效地控制沟道，相比双栅或者三栅结构，增加了沟道宽度，从而使得沟道的有效面积得到提升；同时，本发明利用去耦合等离子体氢的方法，能快速地将二氧化硅还原成硅，可避免形成鳍时发生倒塌现象，在保证所需器件特性的同时，解决了现有技术工艺复杂，成本高等问题。本发明可与现有的集成电路平面工艺相兼容，具有成本低，易于实施等优点。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种全包围栅极鳍式场效应晶体管的制作方法，其特征在于，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次淀积金属栅薄膜和高K金属薄膜；
在所述金属栅薄膜和高K金属薄膜上淀积一层二氧化硅薄膜；
图形化二氧化硅薄膜，形成鳍的图形；
以氢气为还原剂，将鳍的二氧化硅材料还原成硅；
第一次图形化高K金属薄膜，形成位于鳍下方的高K金属图形；
第一次图形化金属栅薄膜，形成位于鳍下方的金属栅图形；
在上述结构表面再次淀积高K金属薄膜；
第二次图形化高K金属薄膜，形成从四周包围鳍的高K金属图形；
在上述结构表面再次淀积金属栅薄膜；
第二次图形化金属栅薄膜，形成从四周包围鳍和高K金属图形的金属栅图形。
2.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，第一次图形化高K金属薄膜时，使形成的位于鳍下方的高K金属图形的宽度与鳍的宽度一致，且位置对齐。
3.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，第一次图形化金属栅薄膜时，使形成的位于鳍下方的金属栅图形与鳍的图形中心对齐，且金属栅图形的两个侧面凸出于鳍的两个侧面。
4.根据权利要求3所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，所述金属栅图形的每个侧面凸出于鳍的侧面1nm～5nm。
5.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，采用低温ALD工艺制造方法淀积二氧化硅薄膜，其淀积温度为50～200℃。
6.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，采用去耦合等离子体氢的方法，将鳍的二氧化硅材料还原成硅。
7.根据权利要求6所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，还原时的功率是25～900W，氢气的流量是200～500sccm。
8.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，根据设计所需的材料为硅的鳍的高度和宽度尺寸，并根据二氧化硅与硅之间的还原体积比关系，确定材料为二氧化硅的鳍的图形对应的高度和宽度尺寸。
9.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，所述金属栅薄膜材料是Ti或者TiAl。
10.根据权利要求1所述的全包围栅极鳍式场效应晶体管的制作方法，其特征在于，所述高K金属薄膜材料是Hf，Hf的氧化物，Zr，Zr的氧化物，Al，Al的氧化物中的至少其中一种。
CN201810809677.8A 2018-07-23 2018-07-23 一种全包围栅极鳍式场效应晶体管的制作方法 Active CN109148302B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810809677.8A CN109148302B (zh) 2018-07-23 2018-07-23 一种全包围栅极鳍式场效应晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810809677.8A CN109148302B (zh) 2018-07-23 2018-07-23 一种全包围栅极鳍式场效应晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN109148302A true CN109148302A (zh) 2019-01-04
CN109148302B CN109148302B (zh) 2021-07-20

Family

ID=64801228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810809677.8A Active CN109148302B (zh) 2018-07-23 2018-07-23 一种全包围栅极鳍式场效应晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN109148302B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937180A (zh) * 2005-09-23 2007-03-28 三星电子株式会社 富硅氧化物的制造方法及半导体器件的制造方法
CN1941293A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用预处理的材料原子层沉积的方法
CN100428446C (zh) * 2004-06-10 2008-10-22 台湾积体电路制造股份有限公司 半导体元件及其制作方法
CN104332408A (zh) * 2014-10-17 2015-02-04 上海集成电路研发中心有限公司 一种鳍式场效应晶体管鳍部的制作方法
US20150147868A1 (en) * 2012-11-27 2015-05-28 International Business Machines Corporation Locally isolated protected bulk finfet semiconductor device
US20150294975A1 (en) * 2012-11-14 2015-10-15 Ps5 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
CN106373875A (zh) * 2015-07-20 2017-02-01 台湾积体电路制造股份有限公司 半导体部件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428446C (zh) * 2004-06-10 2008-10-22 台湾积体电路制造股份有限公司 半导体元件及其制作方法
CN1937180A (zh) * 2005-09-23 2007-03-28 三星电子株式会社 富硅氧化物的制造方法及半导体器件的制造方法
CN1941293A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用预处理的材料原子层沉积的方法
US20150294975A1 (en) * 2012-11-14 2015-10-15 Ps5 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
US20150147868A1 (en) * 2012-11-27 2015-05-28 International Business Machines Corporation Locally isolated protected bulk finfet semiconductor device
CN104332408A (zh) * 2014-10-17 2015-02-04 上海集成电路研发中心有限公司 一种鳍式场效应晶体管鳍部的制作方法
CN106373875A (zh) * 2015-07-20 2017-02-01 台湾积体电路制造股份有限公司 半导体部件及其制造方法

Also Published As

Publication number Publication date
CN109148302B (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
US9153657B2 (en) Semiconductor devices comprising a fin
TW200536122A (en) Finfet transistor device on soi and method of fabrication
CN103633029B (zh) 半导体结构及其制造方法
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
CN107731737A (zh) 半导体结构的形成方法
CN107039335B (zh) 半导体结构的形成方法
TWI539533B (zh) 半導體裝置及其製造方法
CN106611711A (zh) 半导体器件的形成方法
JPH06196506A (ja) 電界効果トランジスタの製造方法
CN107731738A (zh) 半导体结构的形成方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
KR20080103727A (ko) 반도체 메모리 소자의 제조 방법
CN103000524A (zh) 鳍型场效应晶体管及其制造方法
CN104979173B (zh) 半导体结构及其形成方法
US9236312B2 (en) Preventing EPI damage for cap nitride strip scheme in a Fin-shaped field effect transistor (FinFET) device
CN110246895A (zh) 半导体结构及其形成方法
CN106910708B (zh) 具有局部互连结构的器件及其制造方法
CN108807179A (zh) 半导体结构及其形成方法
CN105374680A (zh) 半导体结构的形成方法
CN103855021A (zh) 一种FinFET器件的制造方法
CN109148302A (zh) 一种全包围栅极鳍式场效应晶体管的制作方法
CN109216200A (zh) 一种基于体硅全包围栅极SOI FinFET的制作方法
TWI528424B (zh) 於金氧半場效電晶體形成遮蔽閘之方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
CN107968053A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant