CN103000524A - 鳍型场效应晶体管及其制造方法 - Google Patents
鳍型场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103000524A CN103000524A CN2011102703008A CN201110270300A CN103000524A CN 103000524 A CN103000524 A CN 103000524A CN 2011102703008 A CN2011102703008 A CN 2011102703008A CN 201110270300 A CN201110270300 A CN 201110270300A CN 103000524 A CN103000524 A CN 103000524A
- Authority
- CN
- China
- Prior art keywords
- fin
- width
- fin body
- nanometers
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种鳍型场效应晶体管及其制造方法,本发明通过使所述鳍体的第二部分的宽度大于第一部分的宽度,能够降低所述鳍型场效应晶体管栅区鳍体的温度,通常可降至4.1×102K~4.4×102K;特别地,所述第一部分(通常包括所述栅区鳍体下部的非有源区)的温度将降至4.1×102K~4.2×102K,从而提高了鳍型场效应晶体管的性能;此外,所述鳍体的第一部分全部为二氧化硅也可进一步降低栅区鳍体的温度,提高鳍型场效应晶体管的性能。
Description
技术领域
本发明涉及集成电路制造工艺,特别涉及一种鳍型场效应晶体管及其制造方法。
背景技术
自集成电路发明以来,其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路器件的尺寸来实现的。目前,集成电路器件(如MOSFET)的特征尺寸已缩小到纳米尺度。在此尺度下,各种基本的和实际的限制开始出现,使得建立在硅平面CMOS技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为,经过努力,CMOS技术仍有可能推进到20纳米甚至10纳米技术节点,但在45纳米节点之后,传统的平面CMOS技术将很难进一步发展,新的技术必须适时产生。在所提出的各种新技术当中,多栅MOS器件技术被认为是最有希望在亚45纳米节点后得到应用的技术。与传统单栅器件相比,多栅器件具有更强的短沟道抑制能力,更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。
目前,多栅MOS器件中的鳍型场效应晶体管(Fin Field Effect Transistor)因其自对准结构可由常规的硅平面CMOS工艺来实现,从而成为最有希望的多栅MOS器件。
请参考图1及图2,其中,图1为现有的鳍型场效应晶体管中鳍体的立体示意图,图2为现有的鳍型场效应晶体管的剖面示意图。如图2所示,鳍型场效应晶体管10包括:SOI衬底100;通过刻蚀所述SOI衬底100形成的鳍体110,其中,所述鳍体110的整体宽度一致;以及形成于所述鳍体110上的栅极120及源/漏极130。该鳍型场效应晶体管10可有效抑制硅平面CMOS的短沟道效应等问题,但是,在该鳍型场效应晶体管10中,被栅极120覆盖的栅区鳍体150具有很高的温度,通常在5.0×102K~5.2×102K,而这么高的温度将降低鳍型场效应晶体管10的性能,特别地,栅区鳍体150下部的非有源区的高温对鳍型场效应晶体管10的性能影响更大。
发明内容
本发明的目的在于提供一种鳍型场效应晶体管及其制造方法,以解决现有的鳍型场效应晶体管栅区鳍体的温度过高,从而降低了鳍型场效应晶体管的性能的问题。
为解决上述技术问题,本发明提供一种鳍型场效应晶体管的制造方法,包括:提供SOI衬底;刻蚀所述SOI衬底以形成鳍体,所述鳍体包括第一部分及位于所述第一部分之上的第二部分,其中,第二部分的宽度大于第一部分的宽度;对所述鳍体进行氧化处理;在所述鳍体上形成栅极及源/漏极。
可选的,在所述的鳍型场效应晶体管的制造方法中,对所述鳍体进行氧化处理后,所述第一部分的材料全部为二氧化硅。
可选的,在所述的鳍型场效应晶体管的制造方法中,所述SOI衬底由上至下依次包括顶层硅、埋置氧化层及背衬底。
可选的,在所述的鳍型场效应晶体管的制造方法中,在所述SOI衬底上形成鳍体的步骤包括:刻蚀所述顶层硅以形成第一鳍体,所述第一鳍体包括第一部分及位于第一部分之上的初始部分,所述初始部分的宽度与所述第一部分的宽度相同;在所述第一部分两侧形成保护层;对所述初始部分进行处理,形成第二部分,所述第二部分的宽度大于所述第一部分的宽度。
可选的,在所述的鳍型场效应晶体管的制造方法中,利用硅的回流工艺对所述初始部分进行处理。
可选的,在所述的鳍型场效应晶体管的制造方法中,在利用硅的回流工艺对所述初始部分进行处理后,还包括:利用氢气退火工艺对所述初始部分进行处理。
可选的,在所述的鳍型场效应晶体管的制造方法中,所述保护层的材料为二氧化硅。
可选的,在所述的鳍型场效应晶体管的制造方法中,所述栅极为金属栅极。
可选的,在所述的鳍型场效应晶体管的制造方法中,所述第一部分的宽度为10纳米~25纳米,所述第二部分的宽度为20纳米~70纳米。
本发明还提供一种鳍型场效应晶体管,包括:SOI衬底;通过刻蚀所述SOI衬底形成的鳍体,其中,所述鳍体经过了氧化处理,且所述鳍体包括第一部分及位于所述第一部分之上的第二部分,所述第二部分的宽度大于第一部分的宽度;形成于所述鳍体上的栅极及源/漏极。
可选的,在所述的鳍型场效应晶体管中,所述第一部分的材料全部为二氧化硅。
可选的,在所述的鳍型场效应晶体管中,所述栅极为金属栅极。
可选的,在所述的鳍型场效应晶体管中,所述第一部分的宽度为10纳米~25纳米,所述第二部分的宽度为20纳米~70纳米。
在本发明提供的鳍型场效应晶体管及其制造方法中,所述鳍体的第二部分的宽度大于第一部分的宽度,能够降低所述鳍型场效应晶体管栅区鳍体的温度,通常可降至4.1×102K~4.4×102K;特别地,所述第一部分(通常包括所述栅区鳍体下部的非有源区)的温度将降至4.1×102K~4.2×102K,从而提高了鳍型场效应晶体管的性能;此外,所述鳍体的第一部分全部为二氧化硅也可进一步降低栅区鳍体的温度,提高鳍型场效应晶体管的性能。
附图说明
图1是现有的鳍型场效应晶体管中鳍体的立体示意图;
图2是现有的鳍型场效应晶体管的剖面示意图;
图3是本发明实施例的鳍型场效应晶体管的制造方法的流程示意图;
图4a~4f是本发明实施例的鳍型场效应晶体管的制造方法中形成鳍体的侧视示意图;
图5是本发明实施例的鳍型场效应晶体管的主视示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的鳍型场效应晶体管及其制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3,其为本发明实施例的鳍型场效应晶体管的制造方法的流程示意图。如图3所示,所述鳍型场效应晶体管的制造方法包括如下步骤:
S300:提供SOI衬底;
S310:刻蚀所述SOI衬底以形成鳍体,所述鳍体包括第一部分及位于所述第一部分之上的第二部分,其中,第二部分的宽度大于第一部分的宽度;
S320:对所述鳍体进行氧化处理;
S330:在所述鳍体上形成栅极及源/漏极。
具体地,请参考图4a~4f,其为本发明实施例的鳍型场效应晶体管的制造方法中形成鳍体的剖面示意图。
首先,如图4a所示,提供SOI衬底400,所述SOI衬底400由上至下依次包括顶层硅401、埋置氧化层402及背衬底403。
其次,如图4b所示,刻蚀所述SOI衬底400的顶层硅401以形成第一鳍体410,所述第一鳍体410包括第一部分411及位于第一部分411之上的初始部分412,此步骤中,所述初始部分412的宽度与所述第一部分411的宽度相同。
在本实施例中,所述第一鳍体410可通过以下步骤形成:首先,在所述顶层硅401上形成光阻层(未图示),对所述光阻层进行光刻工艺以形成图案化的光阻;然后,以所述图案化的光阻为掩模,利用干法刻蚀工艺或者湿法刻蚀工艺对所述顶层硅401进行刻蚀,从而形成第一鳍体410。通常,在此所形成的第一鳍体410的形状为长方体,在图4b中,第一鳍体410的水平宽度为长方体的宽度,第一鳍体410的竖直高度为长方体的高度,而图4b中未示出的与所述宽度、高度垂直的一个维度,即为长方体形的长度。在本实施例中,所形成的第一部分411的宽度为10纳米~25纳米,当然,在本实施例中,所述初始部分412的宽度也为10纳米~25纳米;所述第一部分411的高度为10纳米~200纳米。
接着,如图4c所示,在所述第一部分411两侧形成保护层420。在本实施例中,所述保护层420的材料为二氧化硅,可以利用物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺等工艺形成所述保护层420。优选地,所述保护层420的厚度与所述第一部分411的高度相同,即在本实施例中,所述保护层420的厚度为10纳米~200纳米。通过所述保护层420可有效保护所述第一部分411,防止所述第一部分411在后续的工艺过程,特别是后续的回流工艺过程中被改变。
然后,如图4d所示,对所述初始部分412进行处理,形成第二部分412’,所述第二部分412’的宽度大于所述第一部分411的宽度。所述第一部分411与所述第二部分412’组成鳍体410’。在本实施例中,利用硅的回流工艺(reflow)对所述初始部分412进行处理。所述回流工艺的温度为300℃~1200℃,所述回流工艺的工艺时间为5分钟~40分钟。通过所述回流工艺便可形成所述第二部分412’,在本实施例中,所述第二部分412’的宽度为20纳米~70纳米。进一步的,在利用硅的回流工艺对所述初始部分412进行处理后,还利用氢气退火工艺对所述初始部分412进行处理,即利用氢气对利用硅的回流工艺所形成的第二部分412’进行退火处理,从而可修复回流工艺所引起的第二部分412’表面的不平整,提高产品的可靠性。所述退火工艺的工艺温度优选为200℃~900℃,所述退火工艺的工艺时间为优选3分钟~10分钟。
接着,如图4e所示,去除所述保护层420。
最后,如图4f所示,对所述鳍体410’进行氧化处理。在本实施例中,利用氧化处理使得所述第一部分411的材料全部为二氧化硅,所述第二部分412’接近表面的部分为二氧化硅。
在本实施例中,使所述鳍体410’的第二部分412’的宽度大于第一部分411的宽度,能够降低后续所形成的鳍型场效应晶体管栅区鳍体的温度,通常可降至4.1×102K~4.4×102K,特别地,所述第一部分411(通常包括所述栅区鳍体下部的非有源区)的温度将降至4.1×102K~4.2×102K,从而提高了鳍型场效应晶体管的性能。此外,所述鳍体410’的第一部分411全部为二氧化硅也可进一步降低栅区鳍体的温度,提高鳍型场效应晶体管的性能。
请参考图5,其为本发明实施例的鳍型场效应晶体管的主视示意图。在形成所述鳍体410’之后,在所述鳍体410’上形成栅极430及源/漏极440。在本实施例中,在所述鳍体410’上形成栅金属层,刻蚀所述栅金属层以形成金属栅极430;在所述金属栅极430两侧形成侧墙,以所述侧墙为掩膜进行离子注入工艺以形成源/漏极440,从而形成鳍型场效应晶体管40。其中,形成栅极430与源/漏极440的工艺与现有的鳍型场效应晶体管中形成栅极及源/漏极的工艺兼容,在此不再赘述。
根据本发明的另一面,还提供一种通过上述方法所形成的鳍型场效应晶体管,所述鳍型场效应晶体管40包括:
SOI衬底;
通过刻蚀所述SOI衬底形成的鳍体,并且所述鳍体经过了氧化处理,所述鳍体包括第一部分及位于所述第一部分之上的第二部分,其中,第二部分的宽度大于第一部分的宽度;以及
形成于所述鳍体上的栅极及源/漏极。
进一步的,所述第一部分的材料全部为二氧化硅;所述栅极为金属栅极;所述第一部分的宽度优选为10纳米~25纳米,所述第二部分的宽度优选为20纳米~70纳米。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (13)
1.一种鳍型场效应晶体管的制造方法,其特征在于,包括:
提供SOI衬底;
刻蚀所述SOI衬底以形成鳍体,所述鳍体包括第一部分及位于所述第一部分之上的第二部分,其中,第二部分的宽度大于第一部分的宽度;
对所述鳍体进行氧化处理;
在所述鳍体上形成栅极及源/漏极。
2.如权利要求1所述的鳍型场效应晶体管的制造方法,其特征在于,对所述鳍体进行氧化处理后,所述第一部分的材料全部为二氧化硅。
3.如权利要求1所述的鳍型场效应晶体管的制造方法,其特征在于,所述SOI衬底由上至下依次包括顶层硅、埋置氧化层及背衬底。
4.如权利要求3所述的鳍型场效应晶体管的制造方法,其特征在于,在所述SOI衬底上形成鳍体的步骤包括:
刻蚀所述顶层硅以形成第一鳍体,所述第一鳍体包括第一部分及位于第一部分之上的初始部分,所述初始部分的宽度与所述第一部分的宽度相同;
在所述第一部分两侧形成保护层;
对所述初始部分进行处理,形成第二部分,所述第二部分的宽度大于所述第一部分的宽度。
5.如权利要求4所述的鳍型场效应晶体管的制造方法,其特征在于,利用硅的回流工艺对所述初始部分进行处理。
6.如权利要求5所述的鳍型场效应晶体管的制造方法,其特征在于,在利用硅的回流工艺对所述初始部分进行处理后,还包括:利用氢气退火工艺对所述初始部分进行处理。
7.如权利要求4所述的鳍型场效应晶体管的制造方法,其特征在于,所述保护层的材料为二氧化硅。
8.如权利要求1至7中的任一项所述的鳍型场效应晶体管的制造方法,其特征在于,所述栅极为金属栅极。
9.如权利要求1至7中的任一项所述的鳍型场效应晶体管的制造方法,其特征在于,所述第一部分的宽度为10纳米~25纳米,所述第二部分的宽度为20纳米~70纳米。
10.一种鳍型场效应晶体管,其特征在于,包括:
SOI衬底;
通过刻蚀所述SOI衬底形成的鳍体,其中,所述鳍体经过了氧化处理,且所述鳍体包括第一部分及位于所述第一部分之上的第二部分,所述第二部分的宽度大于第一部分的宽度;
形成于所述鳍体上的栅极及源/漏极。
11.如权利要求10所述的鳍型场效应晶体管,其特征在于,所述第一部分的材料全部为二氧化硅。
12.如权利要求10或11所述的鳍型场效应晶体管,其特征在于,所述栅极为金属栅极。
13.如权利要求10或11所述的鳍型场效应晶体管,其特征在于,所述第一部分的宽度为10纳米~25纳米,所述第二部分的宽度为20纳米~70纳米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110270300.8A CN103000524B (zh) | 2011-09-13 | 2011-09-13 | 鳍型场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110270300.8A CN103000524B (zh) | 2011-09-13 | 2011-09-13 | 鳍型场效应晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103000524A true CN103000524A (zh) | 2013-03-27 |
CN103000524B CN103000524B (zh) | 2016-03-23 |
Family
ID=47928951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110270300.8A Active CN103000524B (zh) | 2011-09-13 | 2011-09-13 | 鳍型场效应晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103000524B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347416A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
CN104733315A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN106409909A (zh) * | 2015-07-30 | 2017-02-15 | 三星电子株式会社 | 制造集成电路器件的方法 |
CN107644809A (zh) * | 2017-08-17 | 2018-01-30 | 北京工业职业技术学院 | 鳍式场效应晶体管的栅极制备方法及栅极 |
KR20190056290A (ko) * | 2017-11-16 | 2019-05-24 | 삼성전자주식회사 | 수직 전계 효과 트랜지스터의 실리콘 핀 영역을 선택적으로 증가시키는 방법 |
CN110416158A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法和半导体器件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924105A (zh) * | 2009-05-29 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
US20110193178A1 (en) * | 2010-02-09 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-Notched SiGe FinFET Formation Using Condensation |
-
2011
- 2011-09-13 CN CN201110270300.8A patent/CN103000524B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924105A (zh) * | 2009-05-29 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
US20110193178A1 (en) * | 2010-02-09 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-Notched SiGe FinFET Formation Using Condensation |
Non-Patent Citations (1)
Title |
---|
MING-CHANG M.LEE等: "Thermal annealing in hydrogen for 3-D profile transformation on silicon-on-insulator and sidewall roughness reduction", 《JOURNAL OF MICROELECTROMECHANICAL SYSTEMS》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347416A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
CN104347416B (zh) * | 2013-08-05 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
CN104733315A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN104733315B (zh) * | 2013-12-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN106409909A (zh) * | 2015-07-30 | 2017-02-15 | 三星电子株式会社 | 制造集成电路器件的方法 |
CN106409909B (zh) * | 2015-07-30 | 2021-05-18 | 三星电子株式会社 | 制造集成电路器件的方法 |
CN107644809A (zh) * | 2017-08-17 | 2018-01-30 | 北京工业职业技术学院 | 鳍式场效应晶体管的栅极制备方法及栅极 |
KR20190056290A (ko) * | 2017-11-16 | 2019-05-24 | 삼성전자주식회사 | 수직 전계 효과 트랜지스터의 실리콘 핀 영역을 선택적으로 증가시키는 방법 |
KR102149364B1 (ko) | 2017-11-16 | 2020-08-28 | 삼성전자주식회사 | 수직 전계 효과 트랜지스터의 실리콘 핀 영역을 선택적으로 증가시키는 방법 |
CN110416158A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法和半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN103000524B (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510853B2 (en) | FinFET with two fins on STI | |
US9153657B2 (en) | Semiconductor devices comprising a fin | |
KR100889607B1 (ko) | 더미 드레인층을 이용한 수직 실린더형 트랜지스터의제조방법 및 이에 의해 제조된 수직 실린더형 트랜지스터 | |
KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
CN104716032B (zh) | 使用间隔件双重图案化印刷多个结构宽度的方法 | |
CN104124174B (zh) | 半导体结构及其形成方法 | |
US8563370B2 (en) | Method for fabricating surrounding-gate silicon nanowire transistor with air sidewalls | |
US8269271B2 (en) | Hybrid planarFET and FinFET provided on a chip | |
US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
JP2009544150A5 (zh) | ||
CN103000524A (zh) | 鳍型场效应晶体管及其制造方法 | |
CN102130014B (zh) | 一种FinFET晶体管的制作方法 | |
US9478641B2 (en) | Method for fabricating FinFET with separated double gates on bulk silicon | |
CN105431945A (zh) | 具有带有顶部阻挡层的自对准鳍的非平面半导体器件 | |
KR101026479B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
Mathew et al. | Inverted T channel FET (ITFET)-Fabrication and characteristics of vertical-horizontal, thin body, multi-gate, multi-orientation devices, ITFET SRAM bit-cell operation. A novel technology for 45nm and beyond CMOS. | |
US10714477B2 (en) | SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof | |
CN104952918A (zh) | 一种鳍式场效应晶体管的制造方法 | |
TW200725713A (en) | Method to define a patern having shrunk critical dimension | |
CN103107088B (zh) | 具有周围栅极结构的鳍型场效应晶体管及其制造方法 | |
CN109148302B (zh) | 一种全包围栅极鳍式场效应晶体管的制作方法 | |
CN103531467B (zh) | 半导体器件及其形成方法 | |
CN102790085B (zh) | 半导体装置及其制造方法 | |
CN103137671B (zh) | 多栅极场效应晶体管及其制作方法 | |
CN103094108A (zh) | 半导体器件的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |