CN101924105A - 集成电路结构 - Google Patents
集成电路结构 Download PDFInfo
- Publication number
- CN101924105A CN101924105A CN2010101944290A CN201010194429A CN101924105A CN 101924105 A CN101924105 A CN 101924105A CN 2010101944290 A CN2010101944290 A CN 2010101944290A CN 201010194429 A CN201010194429 A CN 201010194429A CN 101924105 A CN101924105 A CN 101924105A
- Authority
- CN
- China
- Prior art keywords
- fin
- energy gap
- integrated circuit
- epitaxial region
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000009413 insulation Methods 0.000 claims abstract description 32
- 150000001875 compounds Chemical class 0.000 claims abstract description 24
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000000407 epitaxy Methods 0.000 abstract 3
- 230000007547 defect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910005542 GaSb Inorganic materials 0.000 description 2
- -1 InAlAs Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- NBQKINXMPLXUET-UHFFFAOYSA-N Pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC1=CC=CC(C(C=2)=O)=C1OC=2C=1N=NNN=1 NBQKINXMPLXUET-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的集成电路结构，包括半导体基板；多个绝缘区，位于半导体基板上；以及外延区，位于半导体基板上，且至少部分外延区位于所述多个绝缘区之间的空间中。外延区包括III-V族化合物半导体材料。外延区包括下层部分，与位于下层部分上的上层部分。下层部分与半导体基板之间具有第一晶格不匹配数值。上层部分与半导体基板具有第二晶格不匹配数值，且第一晶格不匹配数值不同于第二晶格不匹配数值。本发明的实施例提供低成本的工艺，以低成本的渐变式工艺调整III-V族化合物半导体材料的组成，可生长高迁移率与低缺陷的III-V族化合物半导体材料。
Description
技术领域
本发明涉及集成电路元件，且特别涉及鳍状场效应晶体管(FinFET)与其形成方法。
背景技术
金属氧化物半导体(MOS)晶体管的速度与其驱动电流相关，而驱动电流更与电荷迁移率相关。举例来说，当NMOS晶体管的沟道区中的电子迁移率较高时，NMOS晶体管将具有较高驱动电流。当PMOS晶体管的沟道区中的空穴迁移率较高时，PMOS晶体管将具有较高驱动电流。
III族与V族的化合物半导体材料(以下简称III-V族化合物半导体材料)具有高电子迁移率，因此适用于NMOS元件。此外，锗为一般常见的半导体材料，其电子迁移率与空穴迁移率均高于硅这种最常用于制造集成电路的半导体材料。综上所述，锗也为制造集成电路的极佳材料。因此，最近开始发展III-V族为主与锗为主的晶体管。
虽然以III-V族化合物半导体或锗作为MOS晶体管具有高驱动电流，这种半导体工艺仍具有其他挑战。上述MOS晶体管具有高漏电流，特别是锗和其他具有低能隙与高介电常数的III-V族化合物半导体材料。举例来说，图1显示了锗、一般常用的III-V族化合物半导体材料、及其他半导体材料如IV族材料的能隙与介电常数。如图1所示，锗和某些常用的III-V族化合物半导体材料具有低能隙。如此一来，采用该些低能隙材料的MOS晶体管中，其栅极与源极/漏极区之间将具有能带与能带间(band-to-band)的高漏电流。若上述材料同时具有高介电常数时，将使漏电流的问题恶化。上述问题将使III-V族为主的MOS晶体管与锗为主的MOS晶体管具有低开关电流比(Ion/Ioff)。
发明内容
为克服现有技术的上述缺陷，本发明一实施例提供一种集成电路结构，包括：一半导体基板；多个绝缘区，位于该半导体基板上；以及一外延区，位于该半导体基板上，且至少部分该外延区位于所述多个绝缘区之间的空间中，其中该外延区包括一第一III-V族化合物半导体材料，且其中该外延区还包括：一下层部分，其中该下层部分与该半导体基板之间具有一第一晶格不匹配数值；以及一上层部分，位于该下层部分上，其中该上层部分与该半导体基板具有一第二晶格不匹配数值，且该第一晶格不匹配数值不同于该第二晶格不匹配数值。
本发明另一实施例提供一种集成电路结构，包括：一半导体基板，具有第一晶格常数；多个绝缘区，位于该半导体基板上，且所述多个绝缘区的侧壁彼此相对；一外延区，位于该半导体基板上，该外延区包括III-V族化合物半导体材料，且该外延区的侧壁邻接所述多个绝缘区的侧壁，其中该外延区包括：一鳍状物，高于该绝缘区的上表面，该鳍状物具有第二晶格常数，且该第二晶格常数不同于该第一晶格常数；以及一组成渐变式外延区，位于该鳍状物与该半导体基板之间，该组成渐变式外延区接触该鳍状物与该半导体基板，其中该组成渐变式外延区具有一第三晶格常数，且该第三晶格常数介于该第一晶格常数与该第二晶格常数之间，且其中该鳍状物的侧壁实质上对准该组成渐变式外延区的侧壁；以及一高能隙半导体层，位于该鳍状物的上表面及侧壁上，其中该高能隙半导体层的能隙大于该鳍状物的能隙。
本发明的实施例提供低成本的工艺，以低成本的渐变式工艺调整III-V族化合物半导体材料的组成，可生长高迁移率与低缺陷的III-V族化合物半导体材料。由于III-V族化合物半导体材料具有低能隙的沟道及高能隙的漏电流路径，形成其上的晶体管可具有较高的开关电流比。
附图说明
图1是多种半导体材料的能隙与介电常数的坐标图；
图2-图6是本发明一实施例中，形成FinFET的工艺中的结构剖示图；
图7是图2-图6的工艺所形成的FinFET的透视图；以及
图8-图9是本发明另一实施例中，制造FinFET的工艺中的结构剖视图。
其中，附图标记说明如下：
D1～基板被移除的深度；D2～绝缘区的厚度；S～两邻近的绝缘区之间相隔的空间；T～鳍状物厚度；10～基板；14～绝缘区；18～开口；22～半导体材料；221～半导体材料底部；222～半导体材料中间部；223～半导体材料顶部；24～鳍状物；26～高能隙半导体层；30～栅极介电层；34～栅极；44～源极区；46～漏极区；50～掩模层；100～FinFET。
具体实施方式
下列说明为本发明实施例的制备及应用。必需理解的是，该些实施例提供许多可应用的发明性概念，这些概念可由多种特定的方式实施。这些特定的实施例仅用以说明本发明的制备与应用方式，并非用以限定本发明的范围。
本发明提供一种新颖的鳍状场效应晶体管(FinFET)与其制备方法，并图示工艺中的结构。在本发明的实施例中，相同标号将用以标示不同图示的类似单元。
图2-图6是本发明一实施例中，形成FinFET的工艺中的结构剖示图。如图2所示，提供基板10。基板10可由常见半导体材料如硅、锗、碳化硅、硅锗合金、砷化镓、或类似物所组成。绝缘区14如浅沟槽绝缘(STI)区可形成于基板10中。绝缘区14的形成方法可为公知方法，在此不赘述。两邻近的绝缘区14之间相隔的空间S不大。举例来说，S的宽度小于约50nm，甚至小于约30nm，但也可略大于上述尺寸。本领域普通技术人员应了解上述尺寸仅用以举例，当采用不同的工艺技术时可能改变空间S的尺寸范围。
接着如图3所示，移除位于两绝缘区14之间的部分基板10，以形成开口18。基板10被移除的深度D1可小于或实质上等于绝缘区14的厚度D2。
在图4中，外延生长半导体材料22于开口18中。半导体材料22可包括高电子迁移率的材料如III-V族化合物半导体材料，包括但不限定于下述材料：GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlAs、GaP、上述的组合、或上述的多层结构。在一实施例中，半导体材料22包括组成渐变式(gradient)的组成，由下层部分的组成逐渐改变为下层部分的组成。此外，半导体材料22的底部的晶格常数应接近基板10的晶格常数，而半导体材料22与基板10之间的晶格不匹配数值，是由半导体材料22的底部逐渐增加直到半导体材料22的顶部。在一实施例中，如图4所示，半导体材料底部221为GaAs，而基板10为硅。GaAs的晶格常数大于硅，且两者之间的晶格不匹配数值为约4％。半导体材料顶部223的组成可为InGaAs，其组成比例介于In0.5Ga0.47As至In0.7Ga0.3As之间。当半导体材料顶部223的组成为In0.5Ga0.47As时，其晶格常数比硅的晶格常数高约8％。半导体材料中间部222的组成，介于半导体材料顶部223的组成与半导体材料底部221的组成之间。如此一来，半导体材料中间部222的晶格常数，将介于半导体材料顶部223的晶格常数与半导体材料底部221的晶格常数之间。举例来说，半导体材料中间部222的In比例由下往上慢慢增加，且有部分半导体材料中间部222的组成为In0.2Ga0.8As。
在另一实施例中，半导体材料底部221由锗组成。在锗层上形成有InGaAs层，其In的比例由下往上渐渐增加，直到与半导体材料顶部223的组成相同为止。上述的半导体材料顶部223的组成可为In0.5Ga0.47As、In0.7Ga0.3As、或上述两种比例之间的组成。
半导体材料22可含有连续性变化的组成，其形成方法可为持续调整含铟气体如三甲基铟(TMIn)、及/或含锗气体如三甲基镓(TMGa)的流速。半导体材料22的组成也可为层状结构，每一层与每一层之间具有不连续的组成改变。不论采用何种模式，连续性变化或层状结构的半导体材料22均可视为组成渐变式。
在最后形成的结构中，半导体材料顶部223为具有高迁移率的III-V族化合物半导体材料，包含三种III族元素或V族元素的三元材料。另一方面，高迁移率的III-V族化合物半导体材料还包括额外的III族或V族元素，即四元材料如InGaAlAs、InGaAlN、InPAsGa、或类似物。
如图5所示，选择性蚀刻绝缘区14的上半部，且不蚀刻且保留绝缘区14的下半部。如此一来，半导体材料22高于绝缘区14保留的底部的部分将形成鳍状物24。
接着如图6所示，外延生长高能隙半导体层26。在一实施例中，高能隙半导体层26的能隙EgB大于鳍状物24的能隙EgA。在一实施例中，能隙EgB比能隙EgA高出约0.1eV，但上述能隙差异可略大于或小于0.1eV。鳍状物的导带EcA也小于高能隙半导体层26的导带EcB。在一实施例中，导带EcA比导带EcB低了约0.1eV，但上述导带差异可略大于或小于0.1eV。适用于高能隙半导体层26的材料的标准为比较并选用电子迁移率较高的半导体材料，包括但不限定于硅、锗、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、及类似物。在一实施例中，高能隙半导体层26包括GaAs。
图5的结构可作为鳍状场效应晶体管(FinFET)。如图6所示，还形成栅极介电层30与栅极34。栅极介电层30可由一般常见的介电材料形成，如氧化硅、氮化硅、氮氧化硅、上述的多层结构、或上述的组合。栅极介电层也可由高介电常数的介电材料形成，其介电常数大于约4.0，甚至大于约7.0。高介电常数的介电材料可包含含铝介电材料如Al2O3、HfO2、HfSiOx、HfAlOx、HfZrSiOx、HfSiON、及/或其他材料如LaAlO3或ZrO2。栅极34可由掺杂的多晶硅、金属、金属氮化物、金属硅化物、或类似物形成。栅极介电层30与栅极34的底部可接触绝缘区14的上表面。
在形成栅极介电层30与栅极34后，可形成源极/漏极区。图7是本发明一实施例中，FinFET(可为n型FinFET)100的透视图。FinFET 100包含源极区44、漏极区46、与两者之间的鳍状物24。FinFET可为n型FET，其源极区44与漏极区46可为采用n型掺质的注入工艺所形成n型掺杂区。另一方面，FinFET可为p型FET，其源极区44与漏极区46可为采用p型掺质的注入工艺所形成p型掺杂区。
在FinFET 100中，鳍状物24的能隙EgA小于高能隙半导体层26的能隙EgB。如图6所示，鳍状物24与位于鳍状物24相反两侧的部分高能隙半导体层26将形成量子阱。在图6中，鳍状物24的厚度T将影响部分的量子效应，且厚度T与图2所示的空间S的尺寸相同。当非零电压施加于栅极34时，量子局限效应将使电子倾向流过鳍状物24。如此一来，鳍状物的低能隙EgA会造成高载子迁移率，这会提高FinFET 100的开启电流Ion。另一方面，当栅极电压为0以关闭FinFET 100时，电子将倾向流过高能隙半导体层26。如此一来，高能隙半导体层26的高能隙EgB会造成低载子效率，这会降低FinFET 100的关闭电流(漏电流)。综上所述，FinFET 100具有高开关电流比。
图8-图9是本发明另一实施例中，制造FinFET的工艺中的结构剖视图。如图8所示，提供半导体材质的基板10。接着形成掩模层50于半导体材质的基板10上。掩模层50可包含氧化硅，其形成方法可为热氧化硅材质的基板10的顶层。此外，掩模层50可由沉积法如化学气相沉积法所形成。掩模层50的材料包括但不限于氮化硅、氮氧化硅、或类似物。掩模层50的厚度可介于约200nm至约450nm之间。
在图9中，以蚀刻等方法图案化掩模层50以形成开口18。开口18将露出半导体材质的基板10。在此实施例中，保留的掩模层50可作为绝缘区14，其作用相当于图2-图6所示的绝缘区14。此实施例的后续步骤与图3-图6所示的步骤相同，在此不赘述。
本发明的实施例提供低成本的工艺，以低成本的渐变式工艺调整III-V族化合物半导体材料的组成，可生长高迁移率与低缺陷的III-V族化合物半导体材料。由于III-V族化合物半导体材料具有低能隙的沟道及高能隙的漏电流路径，形成其上的晶体管可具有较高的开关电流比。
虽然本发明已以数个优选实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
Claims (15)
1.一种集成电路结构，包括：
一半导体基板；
多个绝缘区，位于该半导体基板上；以及
一外延区，位于该半导体基板上，且至少部分该外延区位于所述多个绝缘区之间的空间中，其中该外延区包括一第一III-V族化合物半导体材料，且其中该外延区还包括：
一下层部分，其中该下层部分与该半导体基板之间具有一第一晶格不匹配数值；以及
一上层部分，位于该下层部分上，其中该上层部分与该半导体基板具有一第二晶格不匹配数值，且该第一晶格不匹配数值不同于该第二晶格不匹配数值。
2.如权利要求1所述的集成电路结构，其中该外延区还包括一具有连续性变化的晶格常数的部分。
3.如权利要求1所述的集成电路结构，其中该外延区还包括至少三层结构，其中该半导体基板与该三层结构之间的晶格不匹配数值，是由三层结构中的较下层结构开始增加直到较上层结构。
4.如权利要求1所述的集成电路结构，其中该外延区的上层部分形成一鳍状物，该鳍状物高于该绝缘区的上表面，且低于该绝缘区上表面的部分该外延区的侧壁垂直对准该鳍状物的侧壁。
5.如权利要求4所述的集成电路结构，还包括一高能隙外延层位于该鳍状物侧壁，其中该高能隙外延层的能隙大于该鳍状物的能隙。
6.如权利要求5所述的集成电路结构，其中该鳍状物包括InGaAs，而该高能隙外延层包括GaAs。
7.如权利要求5所述的集成电路结构，其中该高能隙外延层的能隙比该鳍状物的能隙高0.1eV。
8.如权利要求1所述的集成电路结构，其中该半导体基板包括硅，该外延区包括InGaAs层，且该InGaAs层的In比例由下层部分开始增加直到上层部分。
9.如权利要求8所述的集成电路结构，还包括一GaAs层或一锗层位于该InGaAs层的下层部分下，且该GaAs层接触该半导体基板。
10.如权利要求1所述的集成电路结构，其中所述多个绝缘区是浅沟槽绝缘区。
11.一种集成电路结构，包括：
一半导体基板，具有第一晶格常数；
多个绝缘区，位于该半导体基板上，且所述多个绝缘区的侧壁彼此相对；
一外延区，位于该半导体基板上，该外延区包括III-V族化合物半导体材料，且该外延区的侧壁邻接所述多个绝缘区的侧壁，其中该外延区包括：
一鳍状物，高于该绝缘区的上表面，该鳍状物具有第二晶格常数，且该第二晶格常数不同于该第一晶格常数；以及
一组成渐变式外延区，位于该鳍状物与该半导体基板之间，该组成渐变式外延区接触该鳍状物与该半导体基板，其中该组成渐变式外延区具有一第三晶格常数，且该第三晶格常数介于该第一晶格常数与该第二晶格常数之间，且其中该鳍状物的侧壁实质上对准该组成渐变式外延区的侧壁；以及
一高能隙半导体层，位于该鳍状物的上表面及侧壁上，其中该高能隙半导体层的能隙大于该鳍状物的能隙。
12.如权利要求11所述的集成电路结构，还包括：
一栅极介电层，位于该高能隙半导体层上；
一栅极，位于该栅极介电层上；以及
一源极区与一漏极区，位于该鳍状物相反的两侧上，其中，其中该鳍状物与该高能隙半导体层均自该源极区延伸至该漏极区。
13.如权利要求11所述的集成电路结构，其中该高能隙半导体层的底部接触该绝缘区的上表面。
14.如权利要求11所述的集成电路结构，其中该鳍状物由一三元III-V族化合物半导体材料或一四元III-V族化合物半导体材料所组成。
15.如权利要求11所述的集成电路结构，其中该组成渐变式外延区具有一渐变的晶格常数，其中该组成渐变式外延区较下层部分的晶格常数小于较上层部分的晶格常数。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18255009P | 2009-05-29 | 2009-05-29 | |
| US61/182,550 | 2009-05-29 | ||
| US12/616,068 US9768305B2 (en) | 2009-05-29 | 2009-11-10 | Gradient ternary or quaternary multiple-gate transistor |
| US12/616,068 | 2009-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101924105A true CN101924105A (zh) | 2010-12-22 |
| CN101924105B CN101924105B (zh) | 2012-12-19 |
Family
ID=43219244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101944290A Active CN101924105B (zh) | 2009-05-29 | 2010-05-28 | 集成电路结构 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9768305B2 (zh) |
| JP (1) | JP5341020B2 (zh) |
| KR (1) | KR101226827B1 (zh) |
| CN (1) | CN101924105B (zh) |
| TW (1) | TWI440182B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000524A (zh) * | 2011-09-13 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 鳍型场效应晶体管及其制造方法 |
| CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
| CN103296084A (zh) * | 2012-03-01 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 用于FinFET的装置和方法 |
| CN103715236A (zh) * | 2012-10-04 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| CN104282565A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104766867A (zh) * | 2014-01-03 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105164809A (zh) * | 2013-06-26 | 2015-12-16 | 美商新思科技有限公司 | 具有异质结和改进的沟道控制的FinFET |
| CN105244280A (zh) * | 2014-07-03 | 2016-01-13 | 格罗方德半导体公司 | 通过执行三包工艺形成半导体装置的沟道区的方法 |
| CN105474370A (zh) * | 2013-06-28 | 2016-04-06 | 英特尔公司 | 在横向外延过生长区域中形成基于无缺陷鳍的器件 |
| CN106575672A (zh) * | 2014-09-19 | 2017-04-19 | 英特尔公司 | 创建具有富铟表面的砷化铟镓有源沟道的装置和方法 |
| CN107154355A (zh) * | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| CN107154429A (zh) * | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| CN107275287A (zh) * | 2011-12-19 | 2017-10-20 | 英特尔公司 | 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管 |
| CN108172548A (zh) * | 2011-12-21 | 2018-06-15 | 英特尔公司 | 用于形成金属氧化物半导体器件结构的鳍的方法 |
| CN108701714A (zh) * | 2016-02-22 | 2018-10-23 | 英特尔公司 | 创建具有富铟侧表面和底表面的有源沟道的设备和方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
| CN101853882B (zh) * | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
| US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
| US9768305B2 (en) | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
| US8617976B2 (en) * | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
| US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
| US8344425B2 (en) * | 2009-12-30 | 2013-01-01 | Intel Corporation | Multi-gate III-V quantum well structures |
| US8455929B2 (en) | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
| US8890207B2 (en) * | 2011-09-06 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design controlling channel thickness |
| US9099388B2 (en) * | 2011-10-21 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | III-V multi-channel FinFETs |
| KR101805634B1 (ko) * | 2011-11-15 | 2017-12-08 | 삼성전자 주식회사 | Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법 |
| US9406518B2 (en) * | 2011-11-18 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | (110) surface orientation for reducing fermi-level-pinning between high-K dielectric and group III-V compound semiconductor substrate |
| US8836016B2 (en) | 2012-03-08 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
| US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
| US9728464B2 (en) | 2012-07-27 | 2017-08-08 | Intel Corporation | Self-aligned 3-D epitaxial structures for MOS device fabrication |
| EP2709156A3 (en) * | 2012-09-14 | 2014-04-23 | Imec | Band engineered semiconductor device and method for manufacturing thereof |
| US8716751B2 (en) * | 2012-09-28 | 2014-05-06 | Intel Corporation | Methods of containing defects for non-silicon device engineering |
| EP2717316B1 (en) * | 2012-10-05 | 2019-08-14 | IMEC vzw | Method for producing strained germanium fin structures |
| CN103811344B (zh) * | 2012-11-09 | 2016-08-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8847324B2 (en) * | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
| US8896101B2 (en) * | 2012-12-21 | 2014-11-25 | Intel Corporation | Nonplanar III-N transistors with compositionally graded semiconductor channels |
| US9362386B2 (en) * | 2013-02-27 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | FETs and methods for forming the same |
| EP2775528B1 (en) * | 2013-03-05 | 2019-07-17 | IMEC vzw | Passivated III-V or Ge fin-shaped field effect transistor |
| US9385198B2 (en) | 2013-03-12 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heterostructures for semiconductor devices and methods of forming the same |
| US9312344B2 (en) * | 2013-03-13 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming semiconductor materials in STI trenches |
| EP3050114A4 (en) * | 2013-09-27 | 2017-05-03 | Intel Corporation | Methods to achieve high mobility in cladded iii-v channel materials |
| KR102106348B1 (ko) * | 2013-09-27 | 2020-05-04 | 인텔 코포레이션 | 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ｃｍｏｓ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들 |
| CN108365002B (zh) | 2013-09-27 | 2021-11-30 | 英特尔公司 | 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件 |
| CN105493251A (zh) * | 2013-09-27 | 2016-04-13 | 英特尔公司 | 具有多层柔性衬底的非平面半导体器件 |
| US9865688B2 (en) | 2014-03-14 | 2018-01-09 | International Business Machines Corporation | Device isolation using preferential oxidation of the bulk substrate |
| WO2015147842A1 (en) | 2014-03-27 | 2015-10-01 | Intel Corporation | Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions |
| CN105185712B (zh) * | 2014-05-02 | 2020-09-08 | 三星电子株式会社 | 包括鳍式场效应晶体管的集成电路器件及其形成方法 |
| US9293523B2 (en) * | 2014-06-24 | 2016-03-22 | Applied Materials, Inc. | Method of forming III-V channel |
| US9997414B2 (en) | 2014-06-24 | 2018-06-12 | Intel Corporation | Ge/SiGe-channel and III-V-channel transistors on the same die |
| CN105448985B (zh) * | 2014-08-14 | 2018-12-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| KR102271195B1 (ko) | 2014-09-19 | 2021-07-01 | 인텔 코포레이션 | 마이크로전자 트랜지스터들에서 누설을 감소시키기 위해 버퍼를 생성하는 장치 및 방법 |
| WO2016105397A1 (en) * | 2014-12-23 | 2016-06-30 | Intel Corporation | Iii-v semiconductor alloys for use in the subfin of non-planar semiconductor devices and methods of forming the same |
| US9520466B2 (en) | 2015-03-16 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical gate-all-around field effect transistors and methods of forming same |
| KR102372167B1 (ko) * | 2015-04-24 | 2022-03-07 | 삼성전자주식회사 | 반도체 장치 |
| CN107667433B (zh) | 2015-06-23 | 2021-08-17 | 英特尔公司 | 富铟nmos晶体管沟道 |
| KR102427071B1 (ko) | 2015-06-24 | 2022-08-01 | 인텔 코포레이션 | 대체 채널 FinFET들에서의 서브-핀 측벽 패시베이션 |
| EP3353810A4 (en) | 2015-09-25 | 2019-05-01 | Intel Corporation | PASSIVATION OF TRANSISTOR CHANNEL RANGE INTERFACES |
| CN106611787A (zh) * | 2015-10-26 | 2017-05-03 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| US20170236841A1 (en) * | 2016-02-11 | 2017-08-17 | Qualcomm Incorporated | Fin with an epitaxial cladding layer |
| US10475930B2 (en) | 2016-08-17 | 2019-11-12 | Samsung Electronics Co., Ltd. | Method of forming crystalline oxides on III-V materials |
| US10529832B2 (en) * | 2016-12-19 | 2020-01-07 | International Business Machines Corporation | Shallow, abrupt and highly activated tin extension implant junction |
| JP7038497B2 (ja) * | 2017-07-07 | 2022-03-18 | 東京エレクトロン株式会社 | 静電チャックの製造方法 |
| RU2737136C2 (ru) * | 2017-07-13 | 2020-11-25 | Интел Корпорейшн | Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания |
| KR102396978B1 (ko) | 2018-11-16 | 2022-05-11 | 삼성전자주식회사 | 반도체 장치 |
| KR20220010662A (ko) | 2020-07-17 | 2022-01-26 | 삼성전자주식회사 | 반도체 장치 |
| KR20220068283A (ko) | 2020-11-18 | 2022-05-26 | 삼성전자주식회사 | 반도체 소자 |
| KR20220080770A (ko) | 2020-12-07 | 2022-06-15 | 삼성전자주식회사 | 반도체 소자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256647A1 (en) * | 2003-06-23 | 2004-12-23 | Sharp Laboratories Of America Inc. | Strained silicon finFET device |
| CN1667794A (zh) * | 2003-12-12 | 2005-09-14 | 国际商业机器公司 | 应变finFET及其制造方法 |
| CN1742375A (zh) * | 2003-01-23 | 2006-03-01 | 先进微装置公司 | 应变沟道鳍片场效应晶体管 |
| CN101106159A (zh) * | 2006-07-10 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 多栅极电晶体及其制造方法 |
| CN101246902A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 |
Family Cites Families (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055890A (en) | 1990-01-25 | 1991-10-08 | The United States Of America As Represented By The United States Department Of Energy | Nonvolatile semiconductor memory having three dimension charge confinement |
| US5818078A (en) | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
| US5621227A (en) * | 1995-07-18 | 1997-04-15 | Discovery Semiconductors, Inc. | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy |
| US6399970B2 (en) | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| JP3443343B2 (ja) | 1997-12-03 | 2003-09-02 | 松下電器産業株式会社 | 半導体装置 |
| JP3005938B2 (ja) * | 1998-01-08 | 2000-02-07 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
| US20050217707A1 (en) | 1998-03-13 | 2005-10-06 | Aegerter Brian K | Selective processing of microelectronic workpiece surfaces |
| JP3099880B2 (ja) | 1998-08-12 | 2000-10-16 | 日本電気株式会社 | 半導体スイッチ及びスイッチ回路 |
| US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| EP1091388A3 (en) | 1999-10-06 | 2005-09-21 | Ebara Corporation | Method and apparatus for cleaning a substrate |
| EP1672700A2 (en) | 1999-11-15 | 2006-06-21 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
| JP4109823B2 (ja) | 2000-10-10 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| CN1254026C (zh) | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
| US6475890B1 (en) | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6635909B2 (en) | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7382021B2 (en) | 2002-08-12 | 2008-06-03 | Acorn Technologies, Inc. | Insulated gate field-effect transistor having III-VI source/drain layer(s) |
| US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6706571B1 (en) | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| JP2004179318A (ja) | 2002-11-26 | 2004-06-24 | Nec Compound Semiconductor Devices Ltd | 接合型電界効果トランジスタ及びその製造方法 |
| US6762483B1 (en) | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
| JP4585510B2 (ja) | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
| US6867433B2 (en) | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| KR101121495B1 (ko) | 2003-05-12 | 2012-03-15 | 가부시키가이샤 토쿄 세이미쯔 | 판상부재의 분할방법 및 분할장치 |
| JP4557508B2 (ja) | 2003-06-16 | 2010-10-06 | パナソニック株式会社 | 半導体装置 |
| JP2005005646A (ja) | 2003-06-16 | 2005-01-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US6921982B2 (en) * | 2003-07-21 | 2005-07-26 | International Business Machines Corporation | FET channel having a strained lattice structure along multiple surfaces |
| EP1519420A2 (en) | 2003-09-25 | 2005-03-30 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Multiple gate semiconductor device and method for forming same |
| JP2005051241A (ja) | 2003-07-25 | 2005-02-24 | Interuniv Micro Electronica Centrum Vzw | 多層ゲート半導体デバイス及びその製造方法 |
| JP2005062219A (ja) | 2003-08-08 | 2005-03-10 | Nikon Corp | 光学部材切替装置とこれを用いた顕微鏡 |
| US7863674B2 (en) | 2003-09-24 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| KR100513405B1 (ko) | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
| US20050136622A1 (en) | 2003-12-18 | 2005-06-23 | Mulligan Rose A. | Methods and apparatus for laser dicing |
| US20050158913A1 (en) | 2004-01-19 | 2005-07-21 | Fuji Photo Film Co., Ltd. | Solid state imaging apparatus and its manufacturing method |
| KR100598099B1 (ko) | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
| US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| KR100642747B1 (ko) | 2004-06-22 | 2006-11-10 | 삼성전자주식회사 | Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터 |
| US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7598134B2 (en) | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
| JP2006080278A (ja) | 2004-09-09 | 2006-03-23 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
| KR100674914B1 (ko) * | 2004-09-25 | 2007-01-26 | 삼성전자주식회사 | 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법 |
| US20060148182A1 (en) | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
| EP2595175B1 (en) * | 2005-05-17 | 2019-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities |
| JP4648096B2 (ja) | 2005-06-03 | 2011-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4613709B2 (ja) | 2005-06-24 | 2011-01-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7247887B2 (en) | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
| US7605449B2 (en) | 2005-07-01 | 2009-10-20 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material |
| US7807523B2 (en) | 2005-07-01 | 2010-10-05 | Synopsys, Inc. | Sequential selective epitaxial growth |
| US7508031B2 (en) | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
| US8466490B2 (en) | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
| US7190050B2 (en) | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
| US7265008B2 (en) | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
| JP4956776B2 (ja) | 2005-09-08 | 2012-06-20 | 日産自動車株式会社 | 半導体装置の製造方法 |
| WO2007046150A1 (ja) | 2005-10-21 | 2007-04-26 | Fujitsu Limited | フィン型半導体装置及びその製造方法 |
| US7348225B2 (en) | 2005-10-27 | 2008-03-25 | International Business Machines Corporation | Structure and method of fabricating FINFET with buried channel |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US20070238281A1 (en) | 2006-03-28 | 2007-10-11 | Hudait Mantu K | Depositing polar materials on non-polar semiconductor substrates |
| US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
| JP2007299951A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100781549B1 (ko) | 2006-11-03 | 2007-12-03 | 삼성전자주식회사 | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 |
| JP5217157B2 (ja) | 2006-12-04 | 2013-06-19 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
| US8135135B2 (en) | 2006-12-08 | 2012-03-13 | Microsoft Corporation | Secure data protection during disasters |
| EP1936696A1 (en) | 2006-12-22 | 2008-06-25 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | A field effect transistor device and methods of production thereof |
| US7560784B2 (en) | 2007-02-01 | 2009-07-14 | International Business Machines Corporation | Fin PIN diode |
| US7928426B2 (en) | 2007-03-27 | 2011-04-19 | Intel Corporation | Forming a non-planar transistor having a quantum well channel |
| JP4406439B2 (ja) | 2007-03-29 | 2010-01-27 | 株式会社東芝 | 半導体装置の製造方法 |
| US8421121B2 (en) | 2007-04-18 | 2013-04-16 | Northrop Grumman Systems Corporation | Antimonide-based compound semiconductor with titanium tungsten stack |
| JP2008270521A (ja) | 2007-04-20 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| US8174073B2 (en) | 2007-05-30 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structures with multiple FinFETs |
| US7939862B2 (en) | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
| US20080315310A1 (en) | 2007-06-19 | 2008-12-25 | Willy Rachmady | High k dielectric materials integrated into multi-gate transistor structures |
| US20090001415A1 (en) | 2007-06-30 | 2009-01-01 | Nick Lindert | Multi-gate transistor with strained body |
| US7768079B2 (en) | 2007-09-26 | 2010-08-03 | Intel Corporation | Transistors with high-k dielectric spacer liner to mitigate lateral oxide encroachement |
| JP2009105163A (ja) | 2007-10-22 | 2009-05-14 | Toshiba Corp | 半導体装置 |
| US9048302B2 (en) | 2008-01-11 | 2015-06-02 | The Furukawa Electric Co., Ltd | Field effect transistor having semiconductor operating layer formed with an inclined side wall |
| JP4575471B2 (ja) | 2008-03-28 | 2010-11-04 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US7670894B2 (en) | 2008-04-30 | 2010-03-02 | Intel Corporation | Selective high-k dielectric film deposition for semiconductor device |
| US7936040B2 (en) | 2008-10-26 | 2011-05-03 | Koucheng Wu | Schottky barrier quantum well resonant tunneling transistor |
| US8058692B2 (en) | 2008-12-29 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors with reverse T-shaped fins |
| US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
| CN101853882B (zh) | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
| US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
| US9768305B2 (en) * | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
| US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
| US8283653B2 (en) | 2009-12-23 | 2012-10-09 | Intel Corporation | Non-planar germanium quantum well devices |
| US7883991B1 (en) | 2010-02-18 | 2011-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Temporary carrier bonding and detaching processes |
| KR101129930B1 (ko) | 2010-03-09 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| US8314652B2 (en) | 2010-05-11 | 2012-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for RC calibration using phase and frequency |
| US8455929B2 (en) | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
-
2009
- 2009-11-10 US US12/616,068 patent/US9768305B2/en active Active
-
2010
- 2010-05-10 KR KR1020100043489A patent/KR101226827B1/ko active IP Right Grant
- 2010-05-21 JP JP2010116844A patent/JP5341020B2/ja active Active
- 2010-05-28 CN CN2010101944290A patent/CN101924105B/zh active Active
- 2010-05-28 TW TW099117137A patent/TWI440182B/zh active
-
2017
- 2017-09-18 US US15/707,922 patent/US10269970B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1742375A (zh) * | 2003-01-23 | 2006-03-01 | 先进微装置公司 | 应变沟道鳍片场效应晶体管 |
| US20040256647A1 (en) * | 2003-06-23 | 2004-12-23 | Sharp Laboratories Of America Inc. | Strained silicon finFET device |
| CN1667794A (zh) * | 2003-12-12 | 2005-09-14 | 国际商业机器公司 | 应变finFET及其制造方法 |
| CN101106159A (zh) * | 2006-07-10 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 多栅极电晶体及其制造方法 |
| CN101246902A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000524A (zh) * | 2011-09-13 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 鳍型场效应晶体管及其制造方法 |
| CN103000524B (zh) * | 2011-09-13 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 鳍型场效应晶体管及其制造方法 |
| CN107275287A (zh) * | 2011-12-19 | 2017-10-20 | 英特尔公司 | 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管 |
| US11532601B2 (en) | 2011-12-19 | 2022-12-20 | Intel Corporation | Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits |
| CN108172548A (zh) * | 2011-12-21 | 2018-06-15 | 英特尔公司 | 用于形成金属氧化物半导体器件结构的鳍的方法 |
| CN108172548B (zh) * | 2011-12-21 | 2023-08-15 | 英特尔公司 | 用于形成金属氧化物半导体器件结构的鳍的方法 |
| CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
| CN103187418B (zh) * | 2011-12-30 | 2015-11-18 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
| CN103296084B (zh) * | 2012-03-01 | 2016-01-20 | 台湾积体电路制造股份有限公司 | 用于FinFET的装置和方法 |
| CN103296084A (zh) * | 2012-03-01 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 用于FinFET的装置和方法 |
| CN103715236A (zh) * | 2012-10-04 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| CN103715236B (zh) * | 2012-10-04 | 2016-08-03 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| US10756212B2 (en) | 2013-06-26 | 2020-08-25 | Synopsys, Inc. | FinFET with heterojunction and improved channel control |
| CN105164809A (zh) * | 2013-06-26 | 2015-12-16 | 美商新思科技有限公司 | 具有异质结和改进的沟道控制的FinFET |
| US10121896B2 (en) | 2013-06-26 | 2018-11-06 | Synopsys, Inc. | FinFet with heterojunction and improved channel control |
| CN105474370B (zh) * | 2013-06-28 | 2019-02-22 | 英特尔公司 | 在横向外延过生长区域中形成基于无缺陷鳍的器件 |
| CN105474370A (zh) * | 2013-06-28 | 2016-04-06 | 英特尔公司 | 在横向外延过生长区域中形成基于无缺陷鳍的器件 |
| US10475706B2 (en) | 2013-06-28 | 2019-11-12 | Intel Corporation | Making a defect free fin based device in lateral epitaxy overgrowth region |
| CN104282565A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104766867A (zh) * | 2014-01-03 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105244280A (zh) * | 2014-07-03 | 2016-01-13 | 格罗方德半导体公司 | 通过执行三包工艺形成半导体装置的沟道区的方法 |
| CN106575672A (zh) * | 2014-09-19 | 2017-04-19 | 英特尔公司 | 创建具有富铟表面的砷化铟镓有源沟道的装置和方法 |
| CN106575672B (zh) * | 2014-09-19 | 2020-11-10 | 英特尔公司 | 创建具有富铟表面的砷化铟镓有源沟道的装置和方法 |
| CN108701714A (zh) * | 2016-02-22 | 2018-10-23 | 英特尔公司 | 创建具有富铟侧表面和底表面的有源沟道的设备和方法 |
| CN108701714B (zh) * | 2016-02-22 | 2021-09-07 | 英特尔公司 | 创建具有富铟侧表面和底表面的有源沟道的设备和方法 |
| CN107154429B (zh) * | 2016-03-03 | 2020-04-10 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| CN107154355B (zh) * | 2016-03-03 | 2020-04-10 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| TWI602265B (zh) * | 2016-03-03 | 2017-10-11 | 上海新昇半導體科技有限公司 | 鰭狀場效電晶體及其製備方法 |
| CN107154355A (zh) * | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
| CN107154429A (zh) * | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180006156A1 (en) | 2018-01-04 |
| JP5341020B2 (ja) | 2013-11-13 |
| CN101924105B (zh) | 2012-12-19 |
| JP2010278435A (ja) | 2010-12-09 |
| US20100301390A1 (en) | 2010-12-02 |
| TW201104866A (en) | 2011-02-01 |
| TWI440182B (zh) | 2014-06-01 |
| US9768305B2 (en) | 2017-09-19 |
| US10269970B2 (en) | 2019-04-23 |
| KR20100129146A (ko) | 2010-12-08 |
| KR101226827B1 (ko) | 2013-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101924105B (zh) | 集成电路结构 | |
| TWI592983B (zh) | 形成iii-v族通道的方法 | |
| JP5755777B2 (ja) | ゲルマニウムベースの量子井戸デバイス | |
| US9099388B2 (en) | III-V multi-channel FinFETs | |
| US9917175B1 (en) | Tapered vertical FET having III-V channel | |
| US8653560B2 (en) | Semiconductor device and fabrication method thereof | |
| TWI451552B (zh) | 積體電路結構 | |
| US10249743B2 (en) | Semiconductor device with low band-to-band tunneling | |
| US20100252862A1 (en) | Source/Drain Engineering of Devices with High-Mobility Channels | |
| US20150035055A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2010258443A (ja) | 改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ | |
| WO2010032174A1 (en) | Fin field effect transistor (finfet) | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| CN109390386B (zh) | 后栅极硅锗沟道凝结及其制造方法 | |
| US9312128B2 (en) | Compound semiconductor integrated circuit and method to fabricate same | |
| US9837406B1 (en) | III-V FINFET devices having multiple threshold voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |