JP4613709B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4613709B2
JP4613709B2 JP2005184652A JP2005184652A JP4613709B2 JP 4613709 B2 JP4613709 B2 JP 4613709B2 JP 2005184652 A JP2005184652 A JP 2005184652A JP 2005184652 A JP2005184652 A JP 2005184652A JP 4613709 B2 JP4613709 B2 JP 4613709B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
glass substrate
support substrate
semiconductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005184652A
Other languages
English (en)
Other versions
JP2007005596A (ja
Inventor
一巳 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005184652A priority Critical patent/JP4613709B2/ja
Priority to US11/445,398 priority patent/US7410908B2/en
Priority to TW095119304A priority patent/TW200715396A/zh
Priority to KR1020060054317A priority patent/KR100728153B1/ko
Priority to CNB2006100940205A priority patent/CN100405554C/zh
Publication of JP2007005596A publication Critical patent/JP2007005596A/ja
Application granted granted Critical
Publication of JP4613709B2 publication Critical patent/JP4613709B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Description

本発明は、半導体装置の製造方法に関する。
近年、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器、センサ、マイクロマシン、及びプリンタのヘッド等の機器は、小型・軽量化のため、内部に設けられる半導体装置等の各種の電子部品の小型化が要求されており、これらの電子部品は実装スペースが極めて制限されている。
そこで、制限されたスペースに半導体装置を実装させるため、半導体装置を構成する基板を研削することにより、半導体装置の薄型化を図り、小型化に対応させている。一般的な半導体装置のシリコン基板の薄型化の方法としては、まずシリコン基板表面の保護として保護テープをシリコン基板に貼り付ける。その後、バックグラインダーにより、シリコン基板の裏面を研削する。次に、研削により発生したシリコン基板の裏面の破砕層をスピンエッチングにより取り除く。以上の工程によりシリコン基板の薄型化を図っている。
さらに、近年シリコン基板を薄型加工する方法として、加工時のハンドリング性、シリコン基板の破損等を防止するため、シリコン基板をガラス、ＳＵＳ板等から構成される支持基板により支持する方法が広く利用されている。詳細には、まずシリコン基板と支持基板とを熱光変換層により貼り合わせ、シリコン基板の裏面（貼り合わせた面とは反対側の面）を研削する。次に、粉砕層を取り除くためスピンエッチングをシリコン基板の裏面に施す。その後、レーザ光を支持基板の下方側から照射し、シリコン基板と支持基板とを剥離する（特許文献１参照）。この方法によれば、加工時のハンドリング性、薄型加工されるシリコン基板の破損等を防止することができる。
特開２００４−６４０４０号公報
ところで、通常のスピンエッチング装置の場合、エッチング時の加工面の裏面（半導体素子が形成された能動面）へのエッチング液の回り込みの対策として、半導体装置の下方側からエアを送風することによって、半導体装置の能動面へのエッチング液の回り込みを防止している。
しかしながら、上記方法では以下のような問題があった。
（１）ほとんどのエッチング液は、スピンエッチング時のシリコン基板の回転により、遠心力が作用し周囲に飛散するが、一部のエッチング液は、シリコン基板の側面を伝わることにより、シリコン基板の能動面に回り込む場合があった。このエッチング液の回り込みを回避するために、基板の下方側からエアを送風し、基板端部のエッチング液の液切れを促進しているが、シリコン基板の側面はベベルカットにより湾曲し、側面の一部はシリコン基板のエッチング液吐出面に対して鈍角となっているため、エアが効率よく送風されず、エッチング液の能動面への回り込みが発生するという問題があった。これにより、回路素子へのダメージが懸念される。
（２）また、上記特許文献１に開示される方法でも同様に、エッチング液が支持基板の貼り合わせ面の裏面にエッチング液が回り込み、支持基板に損傷を与える例が発生している。この支持基板は、所望の半導体基板の薄型加工が終了すると、次の半導体基板の薄型加工時に再利用される。従って、損傷を受けた支持基板を次回の半導体基板の薄型加工に利用するとなると、前回の薄型加工のバックグラインド時に発生したシリコン基板の厚み方向のバラツキ、又は加工時のわれを誘発する原因となりうる。そのような理由から、損傷した支持基板は再利用することができず、ひいては、半導体装置のコストアップを招くことになる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、スピンエッチング時、半導体ウエハ又は支持基板の被エッチング面とは反対側の面へのエッチング液の回り込みを防止する半導体装置の製造方法を提供することにある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体素子が能動面に形成された半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、前記半導体ウエハの側面の少なくとも一部と、前記半導体ウエハの裏面とのなす角度を鋭角に形成し、スピンエッチングを行うことを特徴とする。
この方法によれば、半導体ウエハの能動面の下方側からエアを送風する場合、エアは半導体ウエハの側面全体にあたり、上記角度を鈍角に形成した場合と異なりエアのあたる面積が大きくなる。これにより、半導体ウエハの側面を伝うエッチング液を、半導体ウエハの回転とともに下方からのエアにより半導体ウエハの外方向に飛散させることができる。従って、エッチング液の半導体ウエハ端部からの液切れを促進させることで、半導体ウエハの能動面への回り込みを防止することができる。その結果、半導体ウエハの能動面に形成される回路素子へのダメージを与えることがないため、半導体装置の歩留りの向上を図ることができる。
本発明は、半導体素子が能動面に形成された半導体ウエハと前記半導体ウエハを支持する支持基板とが接着剤を介して貼り合わされてなり、前記半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、前記半導体ウエハの側面の少なくとも一部と前記半導体ウエハの裏面とのなす第１角度、及び前記支持基板の側面の少なくとも一部と前記支持基板の前記半導体ウエハと対向する対向面とのなす第２角度の少なくとも一方を鋭角又は９０度に形成し、スピンエッチングを行うことを特徴とする。
この方法によれば、支持基板の下方からエアを送風する場合、支持基板の下方から送風されるエアは半導体ウエハの側面全体、及び支持基板の側面全体にあたる。そのため、上記角度を鈍角に形成した場合と異なり、半導体ウエハ及び支持基板の側面のエアのあたる面積が大きくなる。従って、半導体ウエハ及び支持基板の側面を伝うエッチング液を、下方からのエアにより半導体ウエハの外方向に飛散させることができる。これにより、エッチング液の半導体ウエハ端部からの液切れを促進させることで、支持基板の裏面への回り込みを防止することができ、支持基板の裏面の損傷を防止することができる。また、支持基板の損傷を防止することにより、支持基板を再利用することができるので、半導体ウエハを薄型加工する際の加工コストの低減を図ることができる。
また本発明の半導体装置の製造方法は、前記半導体ウエハの側面と前記支持基板の側面とが同一面上となるように前記第１角度及び前記第２角度を形成することも好ましい。
この方法によれば、半導体ウエハと支持基板との両側面が同一平面であるため、半導体ウエハと支持基板との接続部に凹凸（段差）等が形成されない。従って、半導体ウエハと支持基板との接続部にエッチング液が溜まることもない。また、支持基板の下方からのエアを半導体ウエハ及び支持基板の側面全体に効率よくあてることができる。
また本発明の半導体装置の製造方法は、半導体素子が能動面に形成された半導体ウエハと前記半導体ウエハを支持する支持基板とが接着剤を介して貼り合わされてなり、前記半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、前記半導体ウエハの側面及び前記支持基板の側面の少なくとも一方に突起部を設け、前記突起部は、前記半導体ウエハの側面の一部から前記半導体ウエハの外側方向に延在する第１面と、前記支持基板の側面の一部から前記第１面の先端部まで延在する第２面と、を有し、前記突起部の前記第１面と前記第２面とのなす角度が鋭角又は９０度となるように前記突起部を形成し、スピンエッチングを行うことを特徴とする。
この方法によれば、半導体ウエハ及び支持基板の側面に突起部が形成されるため、支持基板の下方からエアを送風する場合、エアは半導体ウエハの側面全体、及び支持基板の側面全体にあたる。そのため、上記角度を鈍角に形成した場合と異なり、半導体ウエハ及び支持基板の側面のエアのあたる面積が大きくなる。従って、半導体ウエハ及び支持基板の側面を伝うエッチング液を下方からのエアにより半導体ウエハの外方向に飛散させることができる。これにより、エッチング液の半導体ウエハ端部からの液切れを促進させて、支持基板の裏面への回り込みを防止することができ、支持基板の裏面の損傷を防止することができる。また、支持基板の損傷を防止することにより、支持基板を再利用することができるので、半導体ウエハを薄型加工する際の加工コストの低減を図ることができる。
また本発明の半導体装置の製造方法は、前記第１面を前記半導体ウエハの裏面と同一平面上になるように形成することも好ましい。
この方法によれば、突起部は第１平面が半導体ウエハの裏面と同一平面であるため、半導体ウエハをバックグラインドにより薄型加工すると同時に、突起部も形成することができる。従って、効率的にかつ、容易に突起部を形成することが可能となる。
また本発明の半導体装置の製造方法は、前記突起部が樹脂からなることも好ましい。
この方法によれば、突起部は樹脂からなるため、例えば紫外線硬化性樹脂、熱硬化性樹脂を用いることにより、所望の形状の突起部を容易に形成することが可能となる。
また本発明の半導体装置の製造方法は、前記突起部を前記半導体ウエハ及び前記支持基板の少なくとも一方の側面の外周に沿って形成することも好ましい。
この方法によれば、半導体ウエハ及び支持基板の側面の外周に沿って突起部が形成されるため、半導体ウエハ全体のエッチング液の液切れを促進することができる。
また本発明の半導体装置の製造方法は、半導体素子が能動面に形成された半導体ウエハと前記半導体ウエハを支持する支持基板とが接着剤を介して貼り合わされてなり、前記半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、前記半導体ウエハの能動面及び前記支持基板の前記半導体ウエハと対向する対向面の少なくとも一方に接着剤を配置する工程と、前記半導体ウエハを前記支持基板に対して下側に配置して、前記半導体ウエハと前記支持基板とを前記接着剤を介して貼り合わせる工程と、貼り合わせた前記半導体ウエハの裏面及び前記半導体ウエハと前記支持基板との間から漏れ出した前記接着剤をバックグラインドし、前記半導体ウエハの側面及び前記支持基板の側面の少なくとも一方に前記接着剤からなる突起部を形成する工程と、前記支持基板の下方から前記支持基板方向にエアを送風しつつ、前記半導体ウエハの裏面をスピンエッチングする工程と、前記半導体ウエハを前記支持基板から離反させる工程と、を有することを特徴とする。
この方法によれば、半導体ウエハを支持基板に対して下側に配置するため、半導体ウエハと支持基板とを貼り合わせる際に半導体ウエハと支持基板との両端側から漏れ出した接着剤は、下側に配置される半導体ウエハの側面に付着する。従って、半導体ウエハの裏面のバックグラインド時に、同時に半導体ウエハの側面に付着した接着剤も研削されるため、半導体ウエハの側面に半導体ウエハの裏面に対して鋭角又は９０度となる突起部を形成することができる。
また本発明の半導体装置の製造方法は、前記半導体ウエハと前記支持基板とを貼り合わせた後に、前記半導体ウエハの側面及び前記支持基板の側面の少なくとも一方に樹脂を配置することも好ましい。
この方法によれば、半導体ウエハ及び支持基板の側面に形成する突起部の形状及び大きさ等を自由に加工することが可能となる。
また本発明の半導体装置の製造方法は、半導体素子が能動面に形成された半導体ウエハと前記半導体ウエハを支持する支持基板とが接着剤を介して貼り合わされてなり、前記半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、前記半導体ウエハの能動面及び前記支持基板の裏面の少なくとも一方に接着剤を配置して、前記半導体ウエハと前記支持基板とを前記接着剤を介して貼り合わせる工程と、貼り合わせた前記半導体ウエハを下側にして、前記半導体ウエハと前記支持基板とをテーブル上に配置する工程と、前記半導体ウエハの側面及び前記支持基板の側面の少なくとも一方に樹脂を配置する工程と、前記樹脂を硬化させた後、前記半導体ウエハ及び前記支持基板を前記テーブルから離反し、前記半導体ウエハの側面及び前記支持基板の側面の少なくとも一方に突起部を形成する工程と、前記支持基板の下方から前記支持基板方向にエアを送風しつつ、前記半導体ウエハの裏面をスピンエッチングする工程と、前記半導体ウエハを前記支持基板から離反させる工程と、を有することを特徴とする。
この方法によれば、テーブル上の半導体ウエハ及び支持基板の側面に沿って樹脂を配置することにより、テーブルから半導体ウエハ及び支持基板を離反させると、半導体ウエハ及び支持基板の側面に所定形状の突起部を形成することができる。
また本発明の半導体装置の製造方法は、前記テーブルの前記半導体ウエハを配置する面と前記接着剤の側面とが鋭角又は９０度となるように前記接着剤を配置することも好ましい。
この方法によれば、半導体ウエハ及び支持基板の側面に、テーブルの半導体ウエハを配置する面と接着剤の側面とが鋭角又は９０度となるような突起部を形成することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
［第１の実施の形態］
（半導体ウエハ）
図１（ａ）は半導体チップ６０が形成された半導体ウエハ１０を模式的に示す平面図であり、（ｂ）は半導体ウエハのＡ−Ａ’線に沿った断面図である。
図１（ａ）に示すように、半導体ウエハ１０はシリコン材料からなり、半導体ウエハ１０には個片化される前段階の複数の半導体チップ６０が形成される。各半導体チップ６０の能動面１０ａには、トランジスタ、メモリ素子その他の半導体素子からなる集積回路が形成される。一方、半導体ウエハ１０の能動面１０ａの反対側の裏面は、後述するように薄型加工される面であり、上記半導体素子が形成されていない。また、図１に示すように、隣接する半導体チップ６０間の間隙は切断領域Ｓとなっている。なお、半導体素子を形成するウエハとしては、シリコンの他に、薄型加工が可能であるＧａＡｓからなる水晶ウエハ、サファイヤ又はガラス等を用いることができる。
半導体ウエハ１０は、図１（ｂ）に示すように、半導体ウエハ１０の側面１０ｃと、半導体ウエハ１０の裏面１０ｂとのなす角度θが鋭角となるように形成される。すなわち、半導体ウエハ１０の側面１０ｃが半導体ウエハ１０の円周に沿ってナイフエッジ状に形成される。このような半導体ウエハ１０の側面１０ｃの形状は、例えば機械加工、エッチング処理等により形成することができる。なお、半導体ウエハ１０の側面１０ｃは、半導体ウエハ１０の内側方向に窪むようにして湾曲させても良い。さらに、半導体ウエハ１０の一部の側面１０ｃに突起部が形成され、この突起部の上面と側面とのなす角度が半導体ウエハ１０の裏面１０ｂに対して鋭角となっていても良い。
本実施形態によれば、半導体ウエハ１０の能動面１０ａの下方側からエアを送風する場合、半導体ウエハ１０の下方側から送風されるエアは半導体ウエハ１０の側面１０ｃ全体にあたる。これにより、半導体ウエハ１０の側面１０ｃを伝うことによるエッチング液の回り込みを、半導体ウエハ１０の回転とともに下方からのエアにより半導体ウエハ１０の外方向に飛散させることができる。従って、エッチング液の半導体ウエハ１０端部からの液切れを促進させることで、半導体ウエハ１０の能動面１０ａへの回り込みを防止することができる。その結果、半導体ウエハ１０の能動面１０ａに形成される回路素子へのダメージを与えることがないため、半導体チップ製造の際の歩留りの向上を図ることができる。
［第１の実施の形態の変形例１］
（半導体ウエハとガラス基板の積層構造）
次に、上記半導体ウエハ１０と半導体ウエハ１０を支持するガラス基板２０とを積層した構造について説明する。なお、半導体ウエハ１０については、上述した半導体ウエハの構造と同じであるため、説明を省略する。また、本実施形態において、半導体ウエハ１０の裏面１０ｂと側面１０ｃとのなす角度を角度θ１と称し、ガラス基板２０の接着面２０ａと側面２０ｃとのなす角度を角度θ２と称する。
図２は、半導体ウエハ１０とガラス基板２０との積層構造を模式的に示す断面図である。
図２に示すように、ガラス基板（支持基板）２０上に、接着層３０及び剥離層１６を介して半導体ウエハ１０が貼り合わされている。ここで、ガラス基板２０の接着層３０に接する面を接着面２０ａとする。
ガラス基板２０は、薄型加工時に半導体ウエハ１０を支持することで、半導体ウエハ１０の反りを抑制し、薄型加工時のハンドリング性、半導体ウエハ１０の破損等を防止するものである。ガラス基板２０は、後述するように半導体ウエハ１０の分離時に剥離層１６にレーザ光を照射するため透明材料から構成される。また、ガラス基板２０は、ガラス基板２０の側面２０ｃと、ガラス基板２０の接着面（対向面）２０ａとのなす角度θが鋭角となるように形成される。すなわち、半導体ウエハ１０と同様に、ガラス基板２０の円周に沿ってガラス基板２０の側面２０ｃがナイフエッジ状に形成される。なお、ガラス基板２０の側面２０ｃとガラス基板２０の接着面２０ａとのなす角度θは略９０度であっても良い。また、半導体ウエハ１０を支持する支持基板としては、アクリル板等を用いることも可能である。また、後述する剥離層１６との密着性を向上させるために、ガラス基板２０がシランカップリング剤等で表面処理されていても良い。さらに、ＵＶ硬化型の剥離層１６を用いる場合には、ガラス基板２０が紫外線透過性であっても良い。
剥離層１６は、半導体ウエハ１０を薄型加工した後、貼り合わせた半導体ウエハ１０とガラス基板２０とを剥離するときに用いられる。つまり、剥離層１６にレーザ光を照射することにより、剥離層１６自体が分離し、剥離層１６を介して貼り合わされた半導体ウエハ１０とガラス基板２０とが離反するようになっている。剥離層１６の材料には光吸収剤及び熱分解性樹脂が用いられる。光吸収剤としては、カーボンブラック、鉄等の微粒子金属粉末、染料又は顔料であり、熱分解性樹脂としては、ゼラチン、セルロース等である。
接着層３０は、剥離層１６を介して半導体ウエハ１０をガラス基板２０に固定するために用いられる。後述するように、半導体ウエハ１０とガラス基板２０とを分離させた後には、半導体基板１０に接着層３０が付着する。従って、接着層３０の材料としては、半導体ウエハ１０から容易に剥離することが可能な、紫外線硬化型の例えば、エポキシ樹脂が用いられる。このエポキシ樹脂は後述するようにスピンエッチングを行う際に使用するエッチング液に対して耐性を備えた材料となっている。なお、接着層３０としてエポキシ系の樹脂の他に、エッチング液に耐性のある両面テープゴム系接着剤、エポキシ、ウレタンなどをベースとする一液熱硬化型接着剤、エポキシ、ウレタン、アクリルなどをベースとする二液混合反応型接着剤、ホットメルト型接着剤、アクリル、エポキシなどをベースとする紫外線（ＵＶ）もしくは電子線硬化型接着剤、水分散型接着剤が挙げられる。
本実施形態では、半導体ウエハ１０の側面１０ｃと半導体ウエハ１０の裏面１０ｂとのなす角度θ１と、ガラス基板２０の側面２０ｃとガラス基板２０の接着面２０ａとのなす角度θ２とは、ともに鋭角に形成されるとともに略同じ角度となっている。これにより、半導体ウエハ１０の側面１０ｃとガラス基板２０の側面２０ｃとは、同一の平面上に位置し連続面を形成する。なお、剥離層、接着層の厚みは薄いため無視できるものとする。
本実施形態によれば、ガラス基板２０の接着面２０ａとは反対側の面２０ｂの下方からエアを送風する場合、エアは半導体ウエハ１０の側面１０ｃ全体、及びガラス基板２０の側面２０ｃ全体にあたる。そのため、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃのエアのあたる面積が大きくなる。従って、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃを伝うエッチング液を、下方からのエアにより半導体ウエハ１０の外方向に飛散させることができる。これにより、エッチング液の半導体ウエハ１０端部からの液切れを促進させることで、ガラス基板２０の裏面２０ｂへの回り込みを回避することができ、ガラス基板２０の裏面２０ｂの損傷を防止することができる。また、ガラス基板２０の損傷を防止することにより、ガラス基板２０を再利用することができるので、半導体ウエハ１０を薄型加工する際の加工コストの低減を図ることができる。
また、本実施形態によれば、半導体ウエハ１０とガラス基板２０との両側面１０ｃ，２０ｃが同一平面であるため、半導体ウエハ１０とガラス基板２０との接続部に凹凸（段差）等が形成されない。従って、半導体ウエハ１０とガラス基板２０との接続部にエッチング液が溜まることもない。また、ガラス基板２０の下方からのエアを半導体ウエハ１０とガラス基板２０の側面１０ｃ，２０ｃ全体に効率よくあてることができる。
［第１の実施の形態の変形例２］
（半導体ウエハとガラス基板の積層構造）
図３は、半導体ウエハ１０と半導体ウエハ１０を支持するガラス基板２０との積層構造を模式的に示す断面図である。
図３に示すように、半導体ウエハ１０の裏面１０ｂがバックグラインドにより研削され薄型加工が施された半導体ウエハ１０と、ガラス基板２０とが接着層３０を介して互いに貼り合わされている。本実施形態では、上記実施形態と異なり、半導体ウエハ１０の側面１０ｃには加工が施されておらず、半導体ウエハ１０の裏面１０ｂと側面１０ｃとのなす角度が略９０度となっている。一方、ガラス基板２０は、ガラス基板２０の側面２０ｃと、ガラス基板２０の接触面２０ａとのなす角度θが鋭角となるように形成される。すなわち、半導体ウエハ１０と同様に、ガラス基板２０の円周に沿ってガラス基板２０の側面２０ｃがナイフエッジ状に形成される。なお、上記角度θは、略９０度であっても良い。
本実施形態によっても、上記実施形態と同様の作用効果を奏することができる。
［第１の実施の形態の変形例３］
（半導体ウエハとガラス基板の積層構造）
図４は、半導体ウエハ１０とガラス基板２０との積層構造を模式的に示す断面図である。
図４に示すように、半導体ウエハ１０と、ガラス基板２０とが接着層３０を介して互いに貼り合わされている。半導体ウエハ１０は、裏面１０ｂと側面１０ｃとのなす角度θ１が裏面１０ｂに対して鋭角に形成される。また、ガラス基板２０は、ベベルカットにより半導体ウエハ１０と略同一の大きさ、形状にカットされており、このガラス基板２０の側面２０ｃは円弧状に湾曲している。
半導体ウエハ１０とガラス基板２０とを貼り合わせる際に、接着層３０が図４に示すように半導体ウエハ１０の側面１０ｃに漏れ出る場合がある。このとき、接着層３０は、半導体ウエハ１０の側面１０ｃが鋭角に形成されるため、漏れ出た接着層３０の側面３０ｂと半導体ウエハ１０の裏面１０ｂとのなす角度θ２は鈍角となる。そのため、半導体ウエハ１０を研削する場合、研削し過ぎると半導体ウエハ１０の裏面１０ｂが接着層３０に到達し、半導体ウエハの側面１０ｃの鋭角部分が樹脂層３０に覆われる状態となる。これにより、薄型化された半導体ウエハ１０の側面１０ｃは樹脂層３０により鈍角となってしまう。従って、半導体ウエハ１０及びガラス基板２０の少なくとも一方に接着層３０を配置する場合、半導体ウエハ１０の側面１０ｃへの接着層３０の漏れ出し位置の高さが、図４に示すように、半導体ウエハ１０の加工目標面（図中一点鎖線）の高さよりも低い位置となるように、樹脂を配置する際の樹脂量を調整する。あるいは、加工目標面以下に半導体ウエハ１０の裏面１０ｂを研削しないようにバックグラインドを制御する。
［第２の実施の形態］
（半導体ウエハとガラス基板の積層構造）
図５は、半導体ウエハ１０と半導体ウエハ１０を支持するガラス基板２０との積層構造を模式的に示す断面図である。
図５に示すように、半導体ウエハ１０の裏面１０ｂがバックグラインドにより研削され薄型加工が施された半導体ウエハ１０と、ガラス基板２０とが接着層３０を介して互いに貼り合わされている。また、半導体ウエハ１０の側面とガラス基板２０との側面には突起部１８が形成される。
ガラス基板２０はベベルカットにより半導体ウエハ１０と略同一形状にカットされており、このガラス基板２０の側面は円弧状に湾曲している。突起部１８は樹脂からなり、半導体ウエハ１０の裏面１０ｂ（研磨面）と同一平面上にかつ半導体ウエハ１０の外側方向に延在する第１面１８ａと、ガラス基板２０の側面の一部から半導体ウエハ１０の外側方向に延在する第１面１８ａの先端部まで延在する第２面（側面）１８ｂとを有している。このとき、突起部１８の第１面１８ａと第２面１８ｂとのなす角度θは鋭角となっている。なお、上記角度θは、略９０度であっても良い。
本実施形態によっても、上記実施形態と同様の作用効果を奏することができる。つまり、半導体ウエハ１０及びガラス基板２０の側面１０ｃ，２０ｃに突起部１８が形成されることで、エッチング液の半導体ウエハ１０端部からの液切れを促進させることができ、ガラス基板２０の裏面２０ｂへの回り込みを防止することができる。
（半導体装置の製造方法）
次に、半導体ウエハ及びガラス基板に突起を形成する方法について説明する。
図６（ａ）〜（ｃ），図７（ａ）〜（ｄ）は、半導体ウエハ１０及びガラス基板２０に突起を形成する工程を示す断面図である。なお、図６（ａ）〜（ｃ），図７（ａ）〜（ｄ）中において、半導体ウエハ１０は模式的に示している。
まず、図６（ａ）に示すように、ガラス基板２０の接着面２０ａ側に剥離層１６を形成するとともに、半導体ウエハ１０の能動面１０ａ側に紫外線硬化型の接着層３０（樹脂）をスピンコート法により形成する。このとき、ガラス基板２０と半導体ウエハ１０とを貼り合わせた際、ガラス基板２０と半導体ウエハ１０の両端部から樹脂が漏れ出すように、樹脂の量を調節して半導体ウエハ１０に樹脂を塗布する。続けて、図６（ａ）に示すように、半導体ウエハ１０とガラス基板２０とを真空チャンバー内に搬送し、半導体ウエハ１０が下側に、ガラス基板２０が上側になるようにして支持台上に設置する。支持台には真空吸着部が設けられ、半導体ウエハ１０が支持台に吸着されることで半導体ウエハ１０の反りが矯正される。
次に、図６（ｂ）に示すように、真空チャンバー内を減圧させた状態で、ガラス基板２０の剥離層１６と半導体ウエハ１０の接着層３０を当接させて貼り合わせ、紫外線を照射し接着層３０の樹脂を硬化させる。真空下で貼り合せることにより、接着層３０への気泡の混入を防止することができる。このとき、図６（ｂ）に示すように、半導体ウエハ１０にはガラス基板２０との接着に必要となる以上の余分な樹脂が予め塗布されるため、半導体ウエハ１０とガラス基板２０との間から樹脂が漏れ出る。漏れ出た樹脂３０ａは、下側に配置される半導体ウエハ１０の側面１０ｃの外周に沿って付着する。さらに、塗布する樹脂の量を多くした場合には、上側のガラス基板２０の側面２０ｃの一部にも樹脂が付着する。
なお、本実施形態では、後述するバックグラインドの前段階で半導体ウエハ１０の側面１０ｃに樹脂３０ａを付着させることが目的である。従って、上記貼り合わせ工程において、樹脂３０ａの漏れ出しが少ないため樹脂３０ａの漏れ出しを多くしたい場合、又は漏れ出した樹脂３０ａの形状を所定形状に加工したい場合には、半導体ウエハ１０とガラス基板２０とを貼り合わせた後、別途、半導体ウエハ１０の側面１０ｃに樹脂を付着させる工程を設けても良い。樹脂としては、上記接着層３０に用いた樹脂と同一材料であっても良いし、異なる材料であっても良い。樹脂の付着方法としては、ディスペンス法、ディップ法、インクジェット法により、半導体ウエハ１０の側面１０ｃの外周に沿って選択的又は全体的に樹脂を付着させる方法がある。
半導体ウエハ１０の側面１０ｃに樹脂３０ａを付着させた後、真空チャンバー内を大気開放した後、接着層３０を硬化させる。
次に、図６（ｃ）に示すように、半導体ウエハ１０の裏面１０ｂ側からバックグラインド（研削）を施し、半導体ウエハ１０の薄型化を図る。具体的には、砥石等の研削部材１５を半導体ウエハ１０の裏面１０ｂに当接し、研削部材を半導体ウエハ１０に対して相対的に回転することで、半導体ウエハ１０の裏面１０ｂを研削加工する。このとき、半導体ウエハ１０の研削と同時に、半導体ウエハ１０の側面１０ｃに付着している樹脂３０ａも研削する。つまり、同一の工程により、半導体ウエハ１０と半導体ウエハ１０の側面１０ｃに付着した樹脂３０ａとを同時に研削する。このようにして、図６（ｃ）に示すように、半導体ウエハ１０の裏面１０ｂを研削して半導体ウエハ１０の薄型化を図るとともに、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃに樹脂からなる突起部１８を形成する。突起部１８は、半導体ウエハ１０の裏面（研削面）１０ｂから外側方向に延在する第１面１８ａと、ガラス基板２０の側面２０ａの一部から湾曲して第１面１８ａの先端部に延在する第２面１８ｂ（突起部の側面）とを有し、突起部１８の第１面１８ａと第２面１８ｂとのなす角度θが鋭角又は９０度となるように形成される。なお、半導体ウエハ１０の裏面１０ｂに研削加工をした後に研磨工程を設けてもよい。また、図６（ｃ）においては、突起部１８の側面１８ｂの断面形状が湾曲して形成されているが、貼り合わせ時に漏れ出た樹脂を制御又は貼り合わせ後に樹脂を調整して塗布することにより、突起部１８の側面１８ｂの断面形状を図５に示すように直線状に形成することも可能である。さらに、研削した半導体ウエハ１０の厚みは、赤外線による厚み計測器でモニタリングしながら管理することができる。
次に、ガラス基板２０の裏面２０ｂの周縁部に沿って環状に保護膜（図示省略）をスピンコート法により形成する。保護膜の材料としては、後述するエッチング液に耐腐食性を備えたエポキシ樹脂又はポリイミド樹脂などが用いられる。
次に、上記貼り合わせた半導体ウエハ１０とガラス基板２０とをエッチング装置内に搬送し、図７（ａ）に示すように、ガラス基板２０が下側となるようにステージ２４上に設置する。そして、図７（ｂ）に示すように、ステージ２４を図中の矢印方向に回転速度２００〜２０００ｒｐｍで回転させる。ステージ２４の回転が安定した後、半導体ウエハ１０の上方に設けられたノズル２６からエッチング液を半導体ウエハ１０の裏面１０ｂ上に滴下する。このとき、スピンエッチングによる半導体ウエハ１０の能動面１０ａへのエッチング液の回り込みを防止し、エッチング液の回収性を良好にするために、ステージ２４の下方側から半導体ウエハ方向へエアを送風する。ここで、エッチング液としては、フッ酸と硝酸の混合液を用いる。フッ酸は重量濃度で２０％以下であり、特に、５〜１５％が加工後の平坦性で有効である。また、ノズル２６は、半導体ウエハ１０の処理後の厚みの均一性を確保するために、半導体ウエハ１０上を設定した所定速度かつ所定範囲で移動可能であるとともに、滴下するエッチング液の量を調整することができるようになっている。このようにして、化学的にスピンエッチングすることで前述した研削加工で半導体ウエハ１０の裏面１０ｂに生じたクラック等のダメージ層を除去して、裏面１０ｂの仕上げ加工を行い、さらに半導体ウエハ１０を薄型加工する。
次に、半導体ウエハ１０を所定の厚みまで研削し、目標の厚みまで薄型加工が終了したら、ノズルからのエッチング液の供給を休止する。そして、エッチング液の代わりに半導体ウエハ１０の裏面１０ｂに残留しているエッチング液を除去するためのリンス液を半導体ウエハ１０に供給する。リンス液としては、純水、オゾン水等が好適に用いられる。
次に、ガラス基板２０と半導体ウエハ１０とを離反させるが、前もって、半導体ウエハ裏面１０ｂ全体にダイシングテープを貼り付ける（図７（ｃ）、（ｄ）上では省略）。離反の具体例としては、図７（ｃ）に示すように、ガラス基板２０の上方側からレーザ光をガラス基板２０に照射する。照射されたレーザ光は、透明なガラス基板２０を透過して剥離層１６に到達する。これにより、剥離層１６の接着性が低下し、ガラス基板２０から半導体ウエハ１０を離反させることができる。ここで、レーザ光としては、ＣＯ２レーザ(波長１０６ｎｍ)、ＹＡＧレーザ（波長１０６４ｎｍ）、２倍高調波ＹＡＧレーザ（波長５３２ｎｍ）又は半導体レーザ（波長７８０〜１３００ｎｍ）等を用いることができる。
次に、半導体ウエハ１０に接着した接着層３０を半導体ウエハ１０から剥離する。剥離する方法としては、例えば、ピールすることによって行う方法がある。また、機械的に剥離した後、半導体ウエハ１０の能動面１０ａに残った接着層３０を溶剤等を用いて除去する方法がある。また、剥離時の半導体ウエハ１０の割れを防止するために、接着層３０を溶剤等によって直接融解させ、半導体ウエハ１０とガラス基板２０とを剥離してもよい。最後に、ガラス基板２０の裏面２０ｂに設けた保護膜を接着層３０の剥離方法と同様に例えば、溶剤を用いて溶解させて剥離する。このようにして剥離したガラス基板２０は、再利用が可能であり、再度他の半導体ウエハ１０を薄型加工する際に用いられる。
以上の工程により、図７（ｄ）に示すように、薄型加工された半導体ウエハ１０を得ることができる。
最後に、図１（ａ）に示す半導体ウエハの切断領域Ｓをダイシングブレードにより切断して、半導体ウエハ１０を個片化することによって半導体チップ（半導体装置）を得ることができる。
本実施形態によれば、半導体ウエハ１０とガラス基板２０とを貼り合せる際、半導体ウエハ１０を下側に配置するため、半導体ウエハ１０とガラス基板２０との両端から漏れ出した接着剤３０ａは、下側に配置される半導体ウエハ１０の側面１０ｃに沿って付着する。従って、半導体ウエハ１０の裏面１０ｂのバックグラインド時に、同時に半導体ウエハ１０の側面１０ｃに付着した接着剤も研削することで、半導体ウエハ１０の側面１０ｃに突起部１８を形成することができる。これにより、ガラス基板２０の裏面２０ｂへの回り込みを回避することで、ガラス基板２０の裏面２０ｂの損傷を防止することができる。また、ガラス基板２０の損傷を防止することにより、ガラス基板２０を再利用することができるので、半導体ウエハ１０を薄型加工する際の加工コストの低減を図ることができる。
［第２の実施の形態の変形例］
以下に、本実施形態について図面を参照して説明する。
図８（ａ）〜（ｃ）は、半導体ウエハ１０及びガラス基板２０の側面に突起部を形成する工程を示す断面図である。なお、図８（ａ）〜（ｃ）中において、半導体ウエハ１０は模式的に示す。また、上記実施形態と同様の工程については省略し、同一の構成要素については同一の符号を付して説明する。
まず、図８（ａ）に示すように、半導体ウエハ１０を接着層３０及び剥離層１６を介してガラス基板２０に貼り付ける。そして、半導体ウエハ１０の裏面１０ｂをバックグラインドし、薄型加工する。このとき、半導体ウエハ１０の裏面１０ｂにはバックグラインドによりクラック等の破砕層が形成される。
次に、図８（ｂ）に示すように、半導体ウエハ１０の裏面１０ｂ（研削面）を下向きにし、裏面１０ｂをテーブル２２上に当接させて設置する。テーブル２２は、後述する樹脂と密着性の低い材料からなるものを用い、半導体ウエハ１０が配置されるテーブル２２の表面には、後にテーブル２２から半導体ウエハ１０を剥離し易いようにテフロン（登録商標）加工を施す。
次に、図８（ｃ）に示すように、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の一部の側面２０ｃを覆うようにして樹脂１８を配置する。すなわち、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃの一部の外周に沿って樹脂１８を配置する。このとき、樹脂１８はテーブル２２の上面２２ａと、樹脂１８の側面１８ｂとのなす角度θが鋭角となるようにディスペンス法、インクジェット法、ディップ法により配置する。樹脂１８としては、シリコーン樹脂、ポリイミド樹脂、又はテフロン（登録商標）系樹脂等の耐薬品性に優れたものが望ましい。そして、配置した樹脂１８を硬化させた後、テーブル２２から半導体ウエハ１０及びガラス基板２０を離反させる。
これにより、図８（ｄ）に示すように、半導体ウエハ１０及びガラス基板２０の側面２０ｃに突起部１８が形成される。突起部１８は、半導体ウエハ１０の裏面（研削面）１０ｂから外側方向に延在する第１面１８ａと、ガラス基板２０の側面２０ａの一部から第１面１８ａの先端部に延在する第２面１８ｂ（突起部の側面）とを有し、突起部１８の第１面１８ａと第２面１８ｂとのなす角度θが鋭角又は９０度となるように形成される。
本実施形態によれば、テーブル２２上に配置する樹脂１８の量を調整することにより、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃに上述したような所望の角度を有する突起部を形成することができる。
また、本願発明は、上述した例に限定されるものではなく、本願発明の要旨を逸脱しない範囲において種々変更を加え得ることはもちろんである。また、本願発明の要旨を逸脱しない範囲において上述した各例を組み合わせても良い。
例えば、上記実施形態では、半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃに突起部を形成していたがこれに限定されることはない。半導体ウエハ１０の側面１０ｃ及びガラス基板２０の側面２０ｃの少なくとも一方に突起部を形成することも可能である。
また、上記第１実施形態において説明した半導体ウエハ１０を用いて、スピンエッチングにより半導体ウエハ１０の裏面１０ｂを研削した後、半導体ウエハ１０を個片化して半導体チップ６０を形成することも可能である。
また、上記第１実施形態の変形例１，２，３において説明した半導体ウエハ１０にガラス基板２０を積層させた状態で、スピンエッチングにより半導体ウエハ１０の裏面１０ｂを研削した後、個片化して半導体チップ６０を形成することも可能である。
さらに、上記第２実施形態の変形例では、半導体ウエハ１０をバックグラインドにより薄型加工した後に、テーブル２２上に半導体ウエハ１０を配置したがこれに限定されることはない。例えば、半導体ウエハ１０をバックグラインドする前にテーブル２２上に半導体ウエハ１０を配置して半導体ウエハ１０の側面１０ｃに樹脂を付着させた後、テーブル２２から半導体ウエハ１０を離反し、半導体ウエハ１０と樹脂とを同時にバックグラインドすることで、半導体ウエハ１０の薄型化を図るとともに、半導体ウエハ１０の側面１０ｃに突起部１８を形成することも好ましい。
（ａ）は第１実施形態の半導体ウエハを模式的に示す平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図である。 第１実施形態の変形例の半導体ウエハを模式的に示す断面図である。 第１実施形態の変形例の半導体ウエハを模式的に示す断面図である。 第１実施形態の変形例の半導体ウエハを模式的に示す断面図である。 第２実施形態の半導体ウエハを模式的に示す断面図である。 同、半導体ウエハの側面に突起部を形成する工程を示す断面図である。 同、半導体ウエハの側面に突起部を形成する工程を示す断面図である。 第２実施形態の変形例の半導体ウエハの側面に突起部を形成する工程を示す断面図である。
符号の説明
１０…半導体ウエハ、 １０ａ…能動面、 １０ｂ…裏面、 １０ｃ…側面、 １６…剥離層、 １８…突起部、 ２０…ガラス基板（支持基板）、 ２０ａ…接着面、 ２０ｂ…裏面、 ２２…テーブル、 ２４…ステージ、 ２６…ノズル、 ３０…接着層

Claims (2)

  1. 半導体素子が能動面に形成された半導体ウエハと前記半導体ウエハを支持する支持基板とが、光吸収剤と熱分解性樹脂とを材料とする剥離層と接着層とを介して貼り合わされてなり、前記半導体ウエハの裏面をスピンエッチングによりエッチングする半導体装置の製造方法であって、
    前記半導体ウエハの裏面と前記裏面に接する側面とのなす第１角度と、前記支持基板の前記半導体ウエハと対向する対向面と前記対向面に接する側面とのなす第２角度とを、それぞれ鋭角又は９０度に形成した状態で、
    前記支持基板の下方から前記支持基板方向にエアを送風しつつ、スピンエッチングにより前記半導体ウエハの裏面をエッチングし、
    前記エッチング後にレーザ光照射により前記剥離層を分離させることで、前記半導体ウエハと前記支持基板とを離反させることを特徴とする半導体装置の製造方法。
  2. 前記半導体ウエハの側面と前記支持基板の側面とが同一面上となるように前記第１角度及び前記第２角度を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2005184652A 2005-06-24 2005-06-24 半導体装置の製造方法 Expired - Fee Related JP4613709B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005184652A JP4613709B2 (ja) 2005-06-24 2005-06-24 半導体装置の製造方法
US11/445,398 US7410908B2 (en) 2005-06-24 2006-06-01 Manufacturing method for a semiconductor device
TW095119304A TW200715396A (en) 2005-06-24 2006-06-01 Manufacturing method for a semiconductor device
KR1020060054317A KR100728153B1 (ko) 2005-06-24 2006-06-16 반도체 장치의 제조 방법
CNB2006100940205A CN100405554C (zh) 2005-06-24 2006-06-21 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005184652A JP4613709B2 (ja) 2005-06-24 2005-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007005596A JP2007005596A (ja) 2007-01-11
JP4613709B2 true JP4613709B2 (ja) 2011-01-19

Family

ID=37568130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005184652A Expired - Fee Related JP4613709B2 (ja) 2005-06-24 2005-06-24 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7410908B2 (ja)
JP (1) JP4613709B2 (ja)
KR (1) KR100728153B1 (ja)
CN (1) CN100405554C (ja)
TW (1) TW200715396A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595446B2 (en) 2013-01-25 2017-03-14 Samsung Electronics Co., Ltd. Methods of processing substrates
EP4191652A1 (en) * 2021-11-30 2023-06-07 InnoLux Corporation Manufacturing method of electronic device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150235A (ja) * 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
JP2007109999A (ja) * 2005-10-17 2007-04-26 Tokyo Electron Ltd 貼り合せ方法
JP5312923B2 (ja) 2008-01-31 2013-10-09 大日本スクリーン製造株式会社 基板処理装置
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
EP2359395B1 (en) * 2008-11-25 2013-08-14 Lord Corporation Methods for protecting a die surface with photocurable materials
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
DE102008044200B4 (de) * 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5320619B2 (ja) * 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
JP2011061381A (ja) * 2009-09-08 2011-03-24 Shin-Etsu Chemical Co Ltd 複合圧電基板および弾性表面波素子
JP5257314B2 (ja) * 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8722540B2 (en) * 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US8324105B2 (en) * 2010-08-13 2012-12-04 Victory Gain Group Corporation Stacking method and stacking carrier
JP5619542B2 (ja) 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
CN103403855B (zh) * 2011-02-28 2017-02-22 道康宁公司 晶片结合系统及其结合与剥离的方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
WO2013185804A1 (de) * 2012-06-12 2013-12-19 Erich Thallner Substrat-produktsubstrat-kombination sowie vorrichtung und verfahren zur herstellung einer substrat-produktsubstrat-kombination
WO2013185803A1 (de) 2012-06-12 2013-12-19 Erich Thallner Vorrichtung und verfahren zum ausrichten von substraten
KR101284220B1 (ko) * 2012-07-06 2013-07-09 (주) 이피웍스 예각 반도체 웨이퍼를 사용한 관통 실리콘 비아 식각방법
AT517646A5 (de) * 2012-07-30 2017-03-15 Thallner Erich Substratverbund, Verfahren und Vorrichtung zum Bonden von Substraten
JP6188051B2 (ja) * 2012-12-25 2017-08-30 国立研究開発法人産業技術総合研究所 部品製造方法、接合剥離装置、および複合キャリア
JP6004100B2 (ja) * 2013-05-24 2016-10-05 富士電機株式会社 半導体装置の製造方法
FR3015110B1 (fr) * 2013-12-17 2017-03-24 Commissariat Energie Atomique Procede de fabrication d’un substrat-poignee destine au collage temporaire d’un substrat
JP6457223B2 (ja) 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
TW201707959A (zh) * 2015-08-21 2017-03-01 Jsr Corp 基材的處理方法、暫時固定用組成物及半導體裝置
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
US10957722B2 (en) * 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
JP6577419B2 (ja) * 2016-06-20 2019-09-18 信越ポリマー株式会社 半導体ウェーハの薬液誘導具及び半導体ウェーハの処理方法
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
JPH0661477A (ja) * 1992-08-10 1994-03-04 Meidensha Corp 半導体素子および半導体素子の製造方法
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2003086555A (ja) * 2001-09-10 2003-03-20 Mimasu Semiconductor Industry Co Ltd ウェーハの表面処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660323A (ja) * 1992-07-31 1994-03-04 Mitsumi Electric Co Ltd テーパ状エッチング方法
EP0678920B1 (en) * 1994-04-20 2003-01-29 GENERAL SEMICONDUCTOR, Inc. Semiconductor device with mesa structure
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6573141B1 (en) * 1999-03-12 2003-06-03 Zilog, Inc. In-situ etch and pre-clean for high quality thin oxides
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
JP2002064079A (ja) * 2000-08-22 2002-02-28 Disco Abrasive Syst Ltd エッチング装置
CN1169197C (zh) * 2001-03-28 2004-09-29 华邦电子股份有限公司 一种晶片边缘的蚀刻机及其蚀刻方法
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
AU2003269495A1 (en) * 2002-10-25 2004-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and resin binder for assembling semiconductor device
JP2004363154A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置の製造方法及び半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
JPH0661477A (ja) * 1992-08-10 1994-03-04 Meidensha Corp 半導体素子および半導体素子の製造方法
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2003086555A (ja) * 2001-09-10 2003-03-20 Mimasu Semiconductor Industry Co Ltd ウェーハの表面処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595446B2 (en) 2013-01-25 2017-03-14 Samsung Electronics Co., Ltd. Methods of processing substrates
EP4191652A1 (en) * 2021-11-30 2023-06-07 InnoLux Corporation Manufacturing method of electronic device

Also Published As

Publication number Publication date
CN1885500A (zh) 2006-12-27
TW200715396A (en) 2007-04-16
US20060292887A1 (en) 2006-12-28
KR100728153B1 (ko) 2007-06-13
US7410908B2 (en) 2008-08-12
KR20060135506A (ko) 2006-12-29
JP2007005596A (ja) 2007-01-11
CN100405554C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
JP4613709B2 (ja) 半導体装置の製造方法
KR20090075772A (ko) 반도체 칩의 제조 방법
JP3560888B2 (ja) 半導体装置の製造方法
JP2000306875A (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
JP2004349649A (ja) ウエハーの薄加工方法
US20100144097A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP6956788B2 (ja) 基板処理方法及び基板処理システム
KR20090057105A (ko) 웨이퍼 회로면의 보호 방법 및 웨이퍼 박화 방법
JP2005109433A (ja) 半導体ウエーハの切削方法および研削用のバンプ保護部材
CN102848305A (zh) 被加工物的磨削方法
JP2008258303A (ja) 半導体装置の製造方法
JP4444142B2 (ja) 半導体装置の製造方法
JP5882577B2 (ja) フィルム貼付方法、裏面研削方法、半導体チップ作製方法及びフィルム貼付装置
JP2006073577A (ja) 半導体ウエハの薄型加工方法
US11764066B2 (en) Peeling method for peeling off substrate from support plate
JP7171138B2 (ja) デバイスチップの製造方法
JP7262904B2 (ja) キャリア板の除去方法
JP7313775B2 (ja) ウェーハの加工方法
JP7325903B2 (ja) ウェーハの加工方法
JP2018206936A (ja) 基板処理システム、基板処理方法
JP7214309B2 (ja) ウェーハの加工方法
JP2023018321A (ja) キャリア板の除去方法
JP2008124354A (ja) 半導体装置の製造方法
JP2005057052A (ja) 半導体基板の加工方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees