KR100728153B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100728153B1
KR100728153B1 KR1020060054317A KR20060054317A KR100728153B1 KR 100728153 B1 KR100728153 B1 KR 100728153B1 KR 1020060054317 A KR1020060054317 A KR 1020060054317A KR 20060054317 A KR20060054317 A KR 20060054317A KR 100728153 B1 KR100728153 B1 KR 100728153B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
support substrate
semiconductor
back surface
glass substrate
Prior art date
Application number
KR1020060054317A
Other languages
English (en)
Other versions
KR20060135506A (ko
Inventor
가즈미 하라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060135506A publication Critical patent/KR20060135506A/ko
Application granted granted Critical
Publication of KR100728153B1 publication Critical patent/KR100728153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

반도체 장치의 제조 방법으로서, 능동면(能動面)과, 측면과, 상기 능동면과는 반대측의 이면(裏面)과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며, 상기 반도체 웨이퍼의 상기 측면의 적어도 일부와 상기 반도체 웨이퍼의 상기 이면이 이루는 각도를 예각으로 형성하고, 상기 반도체 웨이퍼의 상기 능동면 및 상기 반도체 웨이퍼의 상기 측면을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시한다.
능동면, 반도체 웨이퍼, 에어, 에칭액

Description

반도체 장치의 제조 방법{MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE}
도 1a는 제 1 실시예의 반도체 웨이퍼를 모식적으로 나타낸 평면도, 도 1b는 도 1a의 반도체 웨이퍼의 A-A'선에 따른 단면도, 도 1c는 도 1a의 반도체 웨이퍼의 A-A'선에 따른 단면도로서, 반도체 웨이퍼의 이면(裏面)을 스핀 에칭하는 공정을 설명한 도면.
도 2a는 제 2 실시예의 반도체 웨이퍼를 모식적으로 나타낸 단면도, 도 2b는 반도체 웨이퍼의 이면을 스핀 에칭하는 공정을 설명한 도면.
도 3은 제 3 실시예의 반도체 웨이퍼를 모식적으로 나타낸 단면도.
도 4는 제 4 실시예의 반도체 웨이퍼를 모식적으로 나타낸 단면도.
도 5a는 제 5 실시예의 반도체 웨이퍼를 모식적으로 나타낸 단면도, 도 5b는 반도체 웨이퍼의 이면을 스핀 에칭하는 공정을 설명한 도면.
도 6a 내지 도 6c는 제 6 실시예의 반도체 장치의 제조 방법에서 반도체 장치의 제조 공정을 나타낸 단면도.
도 7a 내지 도 7d는 제 6 실시예의 반도체 장치의 제조 방법에서 반도체 장치의 제조 공정을 나타낸 단면도.
도 8a 내지 도 8e는 제 7 실시예의 반도체 장치의 제조 방법에서 반도체 장 치의 제조 공정을 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
S : 절단 영역 10 : 반도체 웨이퍼
10a : 능동면(能動面) 10b, 20b : 이면(裏面)
10c, 20c : 측면 16 : 박리층
18 : 돌기부 20 : 유리 기판
20a : 접착면 26 : 노즐
30 : 접착층 30a : 수지
60 : 반도체 영역
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
최근 PDA(Personal data assistance) 등의 휴대성을 갖는 전자 기기, 센서, 마이크로머신, 및 프린터의 헤드 등의 기기에서는 소형화 및 경량화가 요구되고 있다.
그 때문에, 상기 전자 기기의 내부에 배치되어 있는 반도체 장치 등의 각종 전자 부품의 소형화가 요구되고 있다.
또한, 이들 전자 부품이 실장되는 스페이스가 매우 제한되어 있다.
종래에는 제한된 스페이스에 반도체 장치를 실장시키기 위해, 반도체 장치를 구성하는 기판을 연삭(硏削)함으로써, 반도체 장치의 박형화 및 소형화를 실현하고 있다.
일반적인 반도체 장치의 실리콘 기판의 박형화 방법에 대해서 설명한다.
우선, 실리콘 기판의 표면을 보호하기 위해, 보호 테이프를 실리콘 기판의 표면에 점착시킨다.
그 후, 백그라인더(back-grinder)에 의해, 실리콘 기판의 이면(裏面)을 연삭한다.
다음으로, 실리콘 기판을 회전시키면서 실리콘 기판 위에 에칭액을 적하(滴下)하는 스핀 에칭을 실시하여, 연삭에 의해 실리콘 기판의 이면에 발생한 파쇄층(破碎層)을 제거한다.
이상의 공정에 의해, 실리콘 기판은 박형화된다.
또한, 최근에는 실리콘 기판을 박형화하는 방법으로서, 가공 시의 핸들링성, 실리콘 기판의 파손(破損) 등을 방지하기 위해, 유리, SUS판 등으로 구성되는 지지 기판에 의해 실리콘 기판을 지지하는 방법이 널리 이용되고 있다.
예를 들어 일본국 공개특허2004-64040호 공보에 개시된 기술이 알려져 있다.
상세하게는, 우선, 실리콘 기판과 지지 기판을 열광변환층을 통하여 접합시킨다.
다음으로, 실리콘 기판의 이면(접합시킨 면과는 반대측 면)을 연삭한다.
다음으로, 파쇄층을 제거하기 위해 스핀 에칭을 실리콘 기판의 이면에 실시한다.
그 후, 레이저광을 지지 기판의 하방(下方) 측으로부터 조사하여 실리콘 기판과 지지 기판을 박리(剝離)한다.
이 방법에 의하면, 가공 시의 핸들링성, 박형 가공되는 실리콘 기판의 파손 등을 방지할 수 있다.
그런데, 통상의 스핀 에칭 장치를 사용할 경우, 에칭되는 면(가공면)의 이면(반도체 소자가 형성된 능동면(能動面))에 에칭액이 접촉하게 되는 것을 방지할 필요가 있다.
그 대책으로서, 실리콘 기판의 하방 측으로부터 에어(air)를 송풍(送風)시킴으로써, 실리콘 기판의 능동면에 에칭액이 접촉하는 것을 방지하고 있다.
그러나, 상기 방법에서는 이하와 같은 문제가 있었다.
(1) 대부분의 에칭액은 스핀 에칭 시의 실리콘 기판의 회전에 의해 원심력이 작용하여 실리콘 기판의 주위로 비산(飛散)되지만, 일부 에칭액은 실리콘 기판의 측면을 흐름으로써 실리콘 기판의 능동면에 접촉하는 경우가 있다.
이러한 에칭액이 실리콘 기판의 능동면에 접촉하는 것을 회피하기 위해, 실리콘 기판의 하방 측으로부터 에어를 송풍시킴으로써, 실리콘 기판의 단부(端部)에서의 에칭액 제거를 촉진시키고 있다.
그러나, 실리콘 기판의 측면은 베벨 커팅(bevel cutting)이 실시됨으로써 만곡되고, 측면의 일부와 실리콘 기판의 에칭액이 도포되는 면이 이루는 각도가 둔각(鈍角)으로 된다.
그 때문에, 에어가 효율적으로 송풍되지 않아, 에칭액이 실리콘 기판의 능동 면에 접촉하게 된다는 문제가 있다.
이것에 의해, 실리콘 기판의 능동면에 형성된 회로 소자(반도체 소자)로의 손상이 우려된다.
(2) 또한, 일본국 공개특허2004-64040호 공보에 개시된 방법에서도, 상기와 마찬가지로, 지지 기판과 실리콘 기판이 접합된 면과는 반대의 면에 에칭액이 접촉하여, 지지 기판에 손상을 주는 경우가 있다.
이 지지 기판은 원하는 반도체 기판의 박형 가공이 종료되면, 다음 반도체 기판의 박형 가공 시에 재이용된다.
따라서, 손상을 입은 지지 기판을 반도체 기판의 박형 가공에 다시 이용하게 되면, 백그라인딩에 의해 실리콘 기판에 박형 가공을 실시했을 때에, 실리콘 기판의 두께 방향의 편차가 생기게 된다는 문제가 있다.
또한, 박형 가공에 의해 실리콘 기판이 파손된다는 문제가 있다.
이러한 이유에 의해, 손상된 지지 기판을 재이용할 수 없다.
따라서, 반도체 장치의 제조 비용이 증대한다는 문제가 있다.
본 발명은 상기 과제를 감안하여 안출된 것으로서, 스핀 에칭을 실시할 때에, 반도체 웨이퍼 또는 지지 기판의 피(被)에칭면과는 반대측 면에 에칭액이 접촉하게 되는 것을 방지하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 반도체 장치의 제조 방법은, 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며, 상기 반도체 웨이퍼의 상기 측면의 적어도 일부와 상기 반도체 웨이퍼의 상기 이면이 이루는 각도를 예각(銳角)으로 형성하고, 상기 반도체 웨이퍼의 상기 능동면 및 상기 반도체 웨이퍼의 상기 측면을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼의 능동면 및 반도체 웨이퍼의 측면을 향하여 에어를 송풍시키기 때문에, 에어는 반도체 웨이퍼 측면의 전면(全面)에 분사된다.
이것에 대하여, 반도체 웨이퍼의 측면과 반도체 웨이퍼의 이면이 이루는 각도가 둔각일 경우, 반도체 웨이퍼의 측면에 에어가 거의 분사되지 않는다.
따라서, 반도체 웨이퍼의 측면의 각도가 예각일 경우에는, 반도체 웨이퍼의 측면의 각도가 둔각인 경우와 비교하여, 반도체 웨이퍼의 측면에 에어가 분사되는 면적이 커진다.
이것에 의해, 반도체 웨이퍼의 측면을 흐르는 에칭액을 반도체 웨이퍼의 회전과 함께 에어에 의해 반도체 웨이퍼의 외측 방향으로 비산시킬 수 있다.
따라서, 반도체 웨이퍼 단부에서의 에칭액 제거를 촉진시킬 수 있다.
반도체 웨이퍼의 능동면에 에칭액이 접촉하는 것을 방지할 수 있다.
그 결과, 반도체 웨이퍼의 능동면에 형성되는 반도체 소자에 손상을 주지 않 게 되어, 반도체 장치의 제조 공정에서의 반도체 장치의 제조 수율 향상을 실현할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며, 상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면과, 상기 대향면과는 반대측의 이면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며, 상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시키고, 상기 반도체 웨이퍼의 상기 측면의 적어도 일부와 상기 반도체 웨이퍼의 상기 이면이 이루는 제 1 각도, 및 상기 지지 기판의 상기 측면의 적어도 일부와 상기 지지 기판의 대향면이 이루는 제 2 각도 중 적어도 한쪽을 예각 또는 90°로 형성하며, 상기 지지 기판의 상기 이면 및 상기 지지 기판의 상기 측면을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 지지 기판의 이면 및 지지 기판의 측면을 향하여 에어를 송풍시키기 때문에, 에어는 지지 기판 측면의 전면과 반도체 웨이퍼 측면의 전면에 분사된다.
이것에 대하여, 제 1 각도 및 제 2 각도가 둔각일 경우, 반도체 웨이퍼의 측면과 지지 기판의 측면에 에어가 거의 분사되지 않는다.
따라서, 제 1 각도 및 제 2 각도 중 적어도 한쪽이 예각 또는 90°일 경우에 는, 제 1 각도 및 제 2 각도가 둔각인 경우와 비교하여, 반도체 웨이퍼의 측면 및 지지 기판의 측면에 에어가 분사되는 면적이 커진다.
이것에 의해, 반도체 웨이퍼 및 지지 기판의 측면을 흐르는 에칭액을 반도체 웨이퍼의 회전과 함께 에어에 의해 반도체 웨이퍼의 외측 방향으로 비산시킬 수 있다.
또한, 반도체 웨이퍼 단부에서의 에칭액 제거를 촉진시킬 수 있다.
지지 기판의 이면에 에칭액이 접촉하는 것을 방지할 수 있다.
지지 기판의 이면의 손상을 방지할 수 있다.
지지 기판의 손상이 방지되기 때문에, 지지 기판을 재이용할 수 있다.
반도체 웨이퍼를 박형 가공할 때의 가공 비용을 저감할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면이 동일한 면 위에 위치하도록 상기 제 1 각도 및 상기 제 2 각도를 형성하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼와 지지 기판의 양 측면이 동일한 면 위에 위치하기 때문에, 반도체 웨이퍼와 지지 기판의 접속부에 요철(凹凸)(단차) 등이 형성되지 않는다.
따라서, 반도체 웨이퍼와 지지 기판의 접속부에 에칭액이 축적되지도 않는다.
또한, 지지 기판의 이면 및 지지 기판의 측면을 향하여 에어를 송풍시키기 때문에, 반도체 웨이퍼 측면의 전면 및 지지 기판 측면의 전면에 효율적으로 에어 를 분사할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며, 상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면과, 상기 대향면과는 반대측의 이면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며, 상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시키고, 상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽에 상기 반도체 웨이퍼의 측면 일부로부터 상기 반도체 웨이퍼의 외측 방향으로 연장되는 제 1 면과, 상기 지지 기판의 측면 일부로부터 상기 제 1 면의 선단부까지 연장되는 제 2 면을 갖는 돌기부를 형성하며, 상기 돌기부의 상기 제 1 면과 상기 제 2 면이 이루는 각도가 예각 또는 90°로 되도록 상기 돌기부를 형성하고, 상기 지지 기판의 하방으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 서로의 각도가 예각 또는 90°로 형성된 제 1 면과 제 2 면을 갖는 돌기부가 형성되어 있기 때문에, 지지 기판의 하방으로부터 지지 기판을 향하여 에어를 송풍시키면, 에어는 지지 기판 측면의 전면과 돌기부의 제 2 면의 전면에 분사된다.
이것에 대하여, 제 1 면과 제 2 면이 이루는 각도가 둔각일 경우, 돌기부의 제 2 면과 지지 기판의 측면에 에어가 거의 분사되지 않는다.
따라서, 제 1 면과 제 2 면이 이루는 각도가 예각 또는 90°일 경우에는, 제 1 면과 제 2 면이 이루는 각도가 둔각인 경우와 비교하여, 돌기부의 제 2 면에 에어가 분사되는 면적이 커진다.
이것에 의해, 돌기부의 제 2 면을 흐르는 에칭액을 반도체 웨이퍼의 회전과 함께 에어에 의해 반도체 웨이퍼의 외측 방향으로 비산시킬 수 있다.
또한, 반도체 웨이퍼 단부에서의 에칭액 제거를 촉진시킬 수 있다.
지지 기판의 이면에 에칭액이 접촉하는 것을 방지할 수 있다.
지지 기판의 이면의 손상을 방지할 수 있다.
지지 기판의 손상이 방지되기 때문에, 지지 기판을 재이용할 수 있다.
반도체 웨이퍼를 박형 가공할 때의 가공 비용을 저감할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 제 1 면과 상기 반도체 웨이퍼의 이면이 동일한 평면 위에 위치하도록 상기 제 1 면과 상기 반도체 웨이퍼의 이면을 형성하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 돌기부의 제 1 평면과 반도체 웨이퍼의 이면이 동일한 평면이기 때문에, 반도체 웨이퍼의 이면에 백그라인딩을 실시하여 반도체 웨이퍼를 박형 가공할 때에, 돌기부의 제 1 면을 동시에 백그라인딩할 수 있다.
따라서, 효율적으로, 또한 용이하게 돌기부의 제 1 면에 백그라인딩을 실시하여 돌기부를 형성할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 돌기부는 수지로 이루어지는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 돌기부는 수지로 이루어지기 때문에, 예를 들어 자외선 경화성 수지나 열경화성 수지를 사용할 수 있으며, 원하는 형상의 돌기부를 용이하게 형성할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽의 외주(外周)를 따라 상기 돌기부를 형성하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼 및 지지 기판 측면의 외주를 따라 돌기부가 형성되기 때문에, 반도체 웨이퍼의 전면에 도포된 에칭액의 제거를 촉진시킬 수 있다.
본 발명의 반도체 장치의 제조 방법은, 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며, 상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며, 상기 반도체 웨이퍼의 상기 능동면 및 상기 지지 기판의 상기 대향면 중 적어도 한쪽에 접착제를 배치하고, 상기 반도체 웨이퍼를 상기 지지 기판의 하측에 배치하며, 상기 접착제를 통하여 상기 반도체 웨이퍼와 상기 지지 기판을 접합시키고, 상기 반도체 웨이퍼와 상기 지지 기판 사이로부터 누출된 상기 접착제와, 상기 반도체 웨이퍼의 상기 이면을 백그라인딩하여, 상기 반도체 웨이퍼의 측면 및 상기 지지 기판의 측면 중 적어 도 한쪽에 상기 접착제로 이루어지는 돌기부를 형성하며, 상기 지지 기판의 하방으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하고, 그 후, 상기 반도체 웨이퍼와 상기 지지 기판을 이반(離反)시킨다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼를 지지 기판의 하측에 배치하여 반도체 웨이퍼와 지지 기판을 접합시켰을 때에, 반도체 웨이퍼와 지지 기판 사이로부터 반도체 웨이퍼 및 지지 기판의 양단 측에 누출된 접착제는 지지 기판의 하측에 배치된 반도체 웨이퍼의 측면에 부착된다.
따라서, 반도체 웨이퍼의 이면을 백그라인딩할 때에, 반도체 웨이퍼의 측면에 부착된 접착제를 동시에 연삭할 수 있다.
반도체 웨이퍼의 측면에 반도체 웨이퍼의 이면에 대하여 예각 또는 90°의 측면을 갖는 돌기부를 형성할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 반도체 웨이퍼와 상기 지지 기판을 접합시킨 후에, 상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽에 수지를 배치하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼 및 지지 기판의 측면에 형성하는 돌기부를 원하는 형상으로 형성할 수 있고, 또한 돌기부의 크기도 원하는 대로 결정할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼 를 준비하며, 상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며, 상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시켜 적층 구조를 형성하고, 상기 반도체 웨이퍼의 상기 이면을 백그라인딩하며, 상기 반도체 웨이퍼의 상기 이면을 테이블에 대향시켜 상기 적층 구조를 상기 테이블 위에 배치하고, 상기 반도체 웨이퍼의 측면 및 상기 지지 기판의 측면 중 적어도 한쪽에 수지를 배치하여 돌기부를 형성하며, 상기 적층 구조를 상기 테이블로부터 이반시키고, 상기 지지 기판의 하방으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하고, 그 후, 상기 반도체 웨이퍼와 상기 지지 기판을 이반시킨다.
본 발명의 반도체 장치의 제조 방법에 의하면, 테이블 위에 배치된 반도체 웨이퍼 및 지지 기판으로 이루어지는 적층 구조의 측면을 따라 수지를 배치할 수 있다.
테이블로부터 적층 구조를 이반시키면, 적층 구조의 측면에 소정 형상을 갖는 돌기부를 형성할 수 있다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 적층 구조가 배치되는 상기 테이블의 면과 상기 돌기부의 측면이 이루는 각도는 예각 또는 90°인 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼 및 지지 기판 의 측면에 테이블의 반도체 웨이퍼를 배치하는 면과 접착제의 측면이 예각 또는 90°로 되는 돌기부를 형성할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
또한, 이하의 설명에 사용하는 각 도면에서는 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절히 변경하고 있다.
[제 1 실시예]
이하, 본 발명의 제 1 실시예에 대해서 도면을 참조하여 설명한다.
(반도체 웨이퍼)
도 1a는 반도체 영역(60)이 형성된 반도체 웨이퍼(10)를 모식적으로 나타낸 평면도이다.
도 1b는 반도체 웨이퍼의 A-A'선에 따른 단면도이다.
도 1c는 반도체 웨이퍼의 A-A'선에 따른 단면도로서, 반도체 웨이퍼의 이면을 스핀 에칭하는 공정을 설명한 도면이다.
도 1a에 나타낸 반도체 웨이퍼(10)의 재료는 실리콘이다.
반도체 웨이퍼(10)에는 복수의 반도체 영역(60)이 형성되어 있다.
여기서, 반도체 영역(60)은 반도체 웨이퍼(10)를 반도체 영역(60)마다 개편화(個片化)함으로써, 반도체 장치로 되는 부위이다.
또한, 반도체 웨이퍼(10)의 능동면(10a)에 있어서, 반도체 영역(60)의 각각에는 트랜지스터, 메모리 소자 등의 반도체 소자를 포함하는 집적 회로가 형성되어 있다.
한편, 반도체 웨이퍼(10)의 능동면(10a)의 반대측 이면(10b)은 백그라인딩이 실시되는 면이다.
반도체 웨이퍼(10)의 이면(10b)에는 상기 반도체 소자가 형성되지 않는다.
또한, 도 1에 나타낸 바와 같이, 서로 인접하는 반도체 영역(60)의 간극(間隙)은 절단 영역(S)이다.
이 절단 영역(S)에 있어서, 반도체 웨이퍼(10)가 절단됨으로써, 복수의 반도체 영역(60)은 각각으로 분할되어 개편화된다.
또한, 반도체 소자를 구성하는 웨이퍼 재료의 종류로서는, 실리콘 이외에, 박형 가공이 가능한 GaAs로 이루어지는 수정 웨이퍼, 사파이어 또는 유리 등을 사용할 수 있다.
도 1b에 나타낸 바와 같이, 반도체 웨이퍼(10)는 반도체 웨이퍼(10)의 측면(10c)과 반도체 웨이퍼(10)의 이면(10b)이 이루는 각도 θ는 예각으로 되도록 형성되어 있다.
즉, 반도체 웨이퍼(10)의 측면(10c)이 반도체 웨이퍼(10)의 원주를 따라 나이프 에지(knife-edge) 형상으로 형성되어 있다.
이러한 반도체 웨이퍼(10)의 측면(10c) 형상은 예를 들어 기계 가공, 에칭 처리 등에 의해 형성되어 있다.
또한, 반도체 웨이퍼(10)의 측면(10c)은 반도체 웨이퍼(10)의 내측 방향으로 움푹 들어가도록 하여 만곡시킬 수도 있다.
또한, 반도체 웨이퍼(10) 일부의 측면(10c)에 돌기부가 형성되어 있을 수도 있다.
이 경우, 돌기부의 상면과 돌기부의 측면이 이루는 각도가 반도체 웨이퍼(10)의 이면(10b)에 대하여 예각으로 되어 있을 수도 있다.
다음으로, 도 1c를 참조하여 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭하는 공정에 대해서 설명한다.
스핀 에칭 공정에서는, 반도체 웨이퍼(10)를 회전시키면서 반도체 웨이퍼(10)의 이면(10b) 위에 에칭액을 적하한다.
여기서, 반도체 웨이퍼(10)의 상방(上方)에 배치된 노즐(26)로부터 에칭액을 반도체 웨이퍼(10)의 이면(10b) 위에 적하한다.
이면(10b) 위에 적하된 에칭액은 반도체 웨이퍼(10)의 회전에 따른 원심력에 의해 반도체 웨이퍼(10)의 외주를 향하여 도포된다.
이면(10b) 위에 있어서, 반도체 웨이퍼(10)의 단부에 습윤 확장된 에칭액은 반도체 웨이퍼(10)의 외주를 향하여 비산된다.
이러한 스핀 에칭 공정에서는, 반도체 웨이퍼(10)의 하방으로부터 반도체 웨이퍼(10)를 향하여 에어를 송풍시킨다.
반도체 웨이퍼(10)를 향하여 송풍된 에어는 능동면(10a)이나 측면(10c)에 분사된다.
여기서, 반도체 웨이퍼(10)의 측면(10c)과 반도체 웨이퍼(10)의 이면(10b)이 이루는 각도 θ는 예각이기 때문에, 측면(10c)에 분사된 에어는 측면(10c)의 면에 따른 방향으로 흐른다.
따라서, 반도체 웨이퍼(10)의 능동면(10a)의 하방 측으로부터 반도체 웨이퍼(10)를 향하여 송풍된 에어는 반도체 웨이퍼(10)의 측면(10c)의 전면에 분사된다.
본 실시예에 의하면, 반도체 웨이퍼(10)의 측면(10c)을 흘러 반도체 웨이퍼(10)의 능동면(10a)을 향하여 흐르는 에칭액을 반도체 웨이퍼(10)의 회전과 함께 에어에 의해 반도체 웨이퍼(10)의 외측 방향으로 비산시킬 수 있다.
에칭액이 반도체 웨이퍼(10)의 측면(10c)을 흘러 반도체 웨이퍼(10)의 능동면(10a)에 접촉하는 것을 방지할 수 있다.
따라서, 반도체 웨이퍼(10)의 단부에 있어서, 에칭액이 비산되는 것이 촉진되어, 반도체 웨이퍼(10)의 능동면(10a)에 에칭액이 접촉하는 것을 방지할 수 있다.
반도체 웨이퍼(10)를 스핀 에칭하는 공정을 종료한 후에는, 도 1a에 나타낸 반도체 웨이퍼의 절단 영역(S)을 다이싱 블레이드에 의해 절단하여, 반도체 웨이퍼(10)의 복수의 반도체 영역(60)이 각각으로 분할되어 개편화된 복수의 반도체 장치를 얻는다.
그 결과, 반도체 웨이퍼(10)의 능동면(10a)에 형성된 반도체 영역(60)이 갖는 반도체 소자에 대하여 에칭액이 손상을 주는 것을 억제하여, 반도체 장치의 제조 공정에서의 반도체 장치의 제조 수율 향상을 실현할 수 있다.
[제 2 실시예]
이하, 본 발명의 제 2 실시예에 대해서 도면을 참조하여 설명한다.
(반도체 웨이퍼와 유리 기판의 적층 구조)
우선, 반도체 웨이퍼(10)와, 반도체 웨이퍼(10)를 지지하는 유리 기판(20)이 적층된 구조에 대해서 설명한다.
도 2a는 반도체 웨이퍼(10)와 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도이다.
도 2b는 반도체 웨이퍼(10)와 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도로서, 반도체 웨이퍼의 이면을 스핀 에칭하는 공정을 설명한 도면이다.
또한, 반도체 웨이퍼(10)에 대해서는 상술한 반도체 웨이퍼의 구조와 동일하기 때문에, 설명을 생략한다.
또한, 본 실시예에 있어서, 반도체 웨이퍼(10)의 이면(10b)과 반도체 웨이퍼(10)의 측면(10c)이 이루는 각도를 각도 θ1이라고 칭하고, 유리 기판(20)의 접착면(대향면)(20a)과 유리 기판(20)의 측면(20c)이 이루는 각도를 각도 θ2라고 칭한다.
여기서, 접착면(20a)은 접착층(접착제)(30) 및 박리층(16)을 통하여 반도체 웨이퍼(10)와 유리 기판(20)이 접착되어 있는 면이다.
도 2a에 나타낸 바와 같이, 유리 기판(지지 기판)(20) 위에 접착층(30) 및 박리층(16)을 통하여 반도체 웨이퍼(10)가 접합되어 있다.
여기서, 유리 기판(20)의 접착층(30)에 접하는 면을 접착면(20a)으로 한다.
유리 기판(20)은, 박형 가공을 실시할 때에, 반도체 웨이퍼(10)를 지지한다.
유리 기판(20)은 반도체 웨이퍼(10)의 휨을 억제하여 박형 가공을 실시할 때의 핸들링성 향상을 실현하고, 반도체 웨이퍼(10)의 파손 등을 방지한다.
유리 기판(20)의 재료는 투명 재료로 이루어진다.
유리 기판(20)이 투명 재료로 이루어지기 때문에, 박리층(16)에 레이저광을 조사함으로써, 반도체 웨이퍼(10)를 유리 기판(20)으로부터 분리시키는 것이 가능해진다.
또한, 유리 기판(20)은, 유리 기판(20)의 측면(20c)과 유리 기판(20)의 접착면(대향면)(20a)이 이루는 각도 θ2가 예각으로 되도록 형성된다.
즉, 반도체 웨이퍼(10)와 동일하게, 유리 기판(20)의 원주를 따라 유리 기판(20)의 측면(20c)이 나이프 에지 형상으로 형성되어 있다.
또한, 유리 기판(20)의 접착면(20a)과 유리 기판(20)의 측면(20c)이 이루는 각도 θ2는 대략 90°일 수도 있다.
또한, 반도체 웨이퍼(10)의 이면(10b)과 반도체 웨이퍼(10)의 측면(10c)이 이루는 각도 θ1은 대략 90°일 수도 있다.
또한, 반도체 웨이퍼(10)를 지지하는 지지 기판으로서는, 아크릴판 등을 사용할 수도 있다.
또한, 박리층(16)과의 밀착성을 향상시키기 위해, 유리 기판(20)의 표면이 실란 커플링제 등에 의해 표면 처리되어 있을 수도 있다.
또한, UV 경화형 박리층(16)을 사용할 경우에는, 유리 기판(20)의 재료가 자외선 투과성 재료일 수도 있다.
박리층(16)은, 반도체 웨이퍼(10)를 박형 가공한 후에, 접합된 반도체 웨이퍼(10)와 유리 기판(20)을 박리할 때에 사용된다.
즉, 박리층(16)에 레이저광을 조사함으로써, 박리층(16) 자체가 분리되고, 박리층(16)을 통하여 접합된 반도체 웨이퍼(10)와 유리 기판(20)이 이반되게 되어 있다.
박리층(16)의 재료로서는, 광흡수제나 열분해성 수지가 사용된다.
광흡수제로서는, 카본블랙, 철 등의 미립자 금속 분말, 염료(染料) 또는 안료(顔料)가 사용된다.
열분해성 수지로서는, 젤라틴, 셀룰로오스 등의 재료가 사용된다.
접착층(30)은 박리층(16)을 통하여 반도체 웨이퍼(10)를 유리 기판(20)에 고정시키기 위해 사용된다.
후술하는 바와 같이, 반도체 웨이퍼(10)와 유리 기판(20)을 분리시킨 후에는, 반도체 기판(10)에 접착층(30)이 부착된다.
따라서, 접착층(30)의 재료로서는, 반도체 웨이퍼(10)로부터 용이하게 박리하는 것이 가능한 자외선 경화형, 예를 들어 에폭시 수지가 사용된다.
이 에폭시 수지는 스핀 에칭을 행할 때에 사용하는 에칭액에 대하여 내성(耐性)을 갖는 재료이다.
또한, 접착층(30)의 재료로서는, 에폭시계 수지 이외에, 에칭액에 내성이 있는 양면 테이프 고무계 접착제, 에폭시, 우레탄 등을 베이스로 하는 1액 열경화형 접착제, 에폭시, 우레탄, 아크릴 등을 베이스로 하는 2액 혼합 반응형 접착제, 핫멜트형 접착제, 아크릴, 에폭시 등을 베이스로 하는 자외선(UV) 또는 전자선 경화형 접착제, 물분산형 접착제를 사용할 수도 있다.
본 실시예에서는, 반도체 웨이퍼(10)의 측면(10c)과 반도체 웨이퍼(10)의 이면(10b)이 이루는 각도 θ1과, 유리 기판(20)의 측면(20c)과 유리 기판(20)의 접착면(20a)이 이루는 각도 θ2는 모두 예각으로 형성되고, 각도 θ1 및 각도 θ2는 대략 동일한 각도 값으로 되어 있다.
또한, 반도체 웨이퍼(10)의 측면(10c)과 유리 기판(20)의 측면(20c)은 동일한 면 위에 위치하고 있다.
여기서, 측면(10c)과 측면(20c)이 동일한 면 위에 위치하고 있는 것은, 반도체 웨이퍼(10)의 측면(10c)을 연장시킨 연장면과 유리 기판(20)의 측면(20c)이 동일한 면 위에 위치하는 것을 의미한다.
또한, 박리층(16) 및 접착층(30) 각각의 두께는 반도체 웨이퍼(10)나 유리 기판(20)의 두께에 비하여 얇다.
그 때문에, 박리층(16) 및 접착층(30) 각각의 두께는 무시할 수 있을 정도의 두께이다.
다음으로, 도 2b를 참조하여, 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭하는 공정에 대해서 설명한다.
스핀 에칭 공정에서는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 상태에서 반도체 웨이퍼(10)를 회전시키면서 반도체 웨이퍼(10)의 이면(10b) 위에 에칭액을 적하한다.
여기서, 반도체 웨이퍼(10)의 상방에 배치된 노즐(26)로부터 에칭액을 반도체 웨이퍼(10)의 이면(10b) 위에 적하한다.
이면(10b) 위에 적하된 에칭액은 반도체 웨이퍼(10)의 회전에 따른 원심력에 의해 반도체 웨이퍼(10)의 외주를 향하여 도포된다.
이면(10b) 위에 있어서, 반도체 웨이퍼(10)의 단부에 습윤 확장된 에칭액은 반도체 웨이퍼(10)의 외주를 향하여 비산된다.
이러한 스핀 에칭 공정에서는, 유리 기판(20)의 하방으로부터 유리 기판(20)을 향하여 에어를 송풍시킨다.
유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 접착면(20a)과는 반대측의 이면(20b), 유리 기판(20)의 측면(20c), 및 반도체 웨이퍼(10)의 측면(10c)에 분사된다.
여기서, 반도체 웨이퍼(10)의 측면(10c)과 반도체 웨이퍼(10)의 이면(10b)이 이루는 각도 θ1과, 유리 기판(20)의 측면(20c)과 유리 기판(20)의 접착면(20a)이 이루는 각도 θ2는 모두 예각이기 때문에, 측면(20c) 및 측면(10c)에 분사된 에어는 측면(20c) 및 측면(10c)의 면에 따른 방향으로 흐른다.
따라서, 유리 기판(20)의 하방 측으로부터 유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 측면(20c)의 전면 및 반도체 웨이퍼(10)의 측면(10c)의 전면에 분사된다.
그 때문에, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)에 있어서, 에어가 분사되는 면적이 커진다.
본 실시예에 의하면, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)을 흐르는 에칭액을 반도체 웨이퍼(10)의 회전과 함께 에어에 의해 반도체 웨이퍼(10)의 외측 방향으로 비산시킬 수 있다.
이것에 의해, 반도체 웨이퍼(10)의 단부에서의 에칭액 제거를 촉진시킴으로써, 유리 기판(20)의 이면(20b)에 에칭액이 접촉하는 것을 회피할 수 있다.
따라서, 에칭액에 의한 유리 기판(20)의 이면(20b) 손상을 방지할 수 있다.
또한, 유리 기판(20)의 손상을 방지함으로써, 유리 기판(20)을 재이용할 수 있기 때문에, 반도체 웨이퍼(10)를 박형 가공할 때의 가공 비용을 저감할 수 있다.
또한, 본 실시예에 의하면, 반도체 웨이퍼(10)의 측면(10c)과 유리 기판(20)의 측면(20c)에 의해 연속면이 형성되어 있기 때문에, 반도체 웨이퍼(10)와 유리 기판(20)의 접속부에 요철(단차) 등이 형성되지 않는다.
따라서, 반도체 웨이퍼(10)와 유리 기판(20)의 접속부에 에칭액이 축적되지도 않는다.
또한, 유리 기판(20) 하방으로부터의 에어를 유리 기판(20)에 분사함으로써, 반도체 웨이퍼(10)의 측면(10c)의 전면과 유리 기판(20)의 측면(20c)의 전면에 효율적으로 분사할 수 있다.
반도체 웨이퍼(10)를 스핀 에칭하는 공정을 종료한 후에는, 반도체 웨이퍼(10)와 유리 기판(20)을 박리한다.
그 후, 도 1a에 나타낸 반도체 웨이퍼의 절단 영역(S)을 다이싱 블레이드에 의해 절단하여, 반도체 웨이퍼(10)의 복수의 반도체 영역(60)이 각각으로 분할되어 개편화된 복수의 반도체 장치를 얻는다.
그 결과, 반도체 웨이퍼(10)의 능동면(10a)에 형성된 반도체 영역(60)이 갖 는 반도체 소자에 대하여 에칭액이 손상을 주는 것을 억제하여, 반도체 장치의 제조 공정에서의 반도체 장치의 제조 수율 향상을 실현할 수 있다.
[제 3 실시예]
이하, 본 발명의 제 3 실시예에 대해서 도면을 참조하여 설명한다.
본 실시예에 있어서, 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭하는 공정은 상기 제 2 실시예와 동일하기 때문에, 스핀 에칭 공정에 관한 설명을 생략한다.
(반도체 웨이퍼와 유리 기판의 적층 구조)
도 3은 반도체 웨이퍼(10)와, 반도체 웨이퍼(10)를 지지하는 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도이다.
도 3에 나타낸 바와 같이, 반도체 웨이퍼(10)와 유리 기판(20)은 접착층(30)을 통하여 서로 접합되어 있다.
여기서, 반도체 웨이퍼(10)에서는, 반도체 웨이퍼(10)의 이면(10b)이 백그라인딩에 의해 연삭되어 박형 가공이 실시되어 있다.
본 실시예는, 상기 실시예와는 달리, 반도체 웨이퍼(10)의 측면(10c)에는 기계 가공, 에칭 처리 등이 실시되지 않는다.
반도체 웨이퍼(10)의 이면(10b)과 반도체 웨이퍼(10)의 측면(10c)이 이루는 각도는 대략 90°로 되어 있다.
한편, 유리 기판(20)은 유리 기판(20)의 측면(20c)과 유리 기판(20)의 접촉면(20a)이 이루는 각도 θ가 예각으로 되도록 형성되어 있다.
즉, 유리 기판(20)의 원주를 따라 유리 기판(20)의 측면(20c)이 나이프 에지 형상으로 형성된다.
또한, 유리 기판(20)의 측면(20c)과 유리 기판(20)의 접촉면(20a)이 이루는 각도 θ는 대략 90°일 수도 있다.
본 실시예에 의해서도, 상기 제 1 실시예나 제 2 실시예와 동일한 작용이 생기고, 동일한 효과가 얻어진다.
[제 4 실시예]
이하, 본 발명의 제 4 실시예에 대해서 도면을 참조하여 설명한다.
본 실시예에 있어서, 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭하는 공정은 상기 제 2 실시예와 동일하기 때문에, 스핀 에칭 공정에 관한 설명을 생략한다.
(반도체 웨이퍼와 유리 기판의 적층 구조)
도 4는 반도체 웨이퍼(10)와, 반도체 웨이퍼(10)를 지지하는 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도이다.
도 4에 나타낸 바와 같이, 반도체 웨이퍼(10)와 유리 기판(20)은 접착층(30)을 통하여 서로 접합되어 있다.
반도체 웨이퍼(10)의 이면(10b)과 반도체 웨이퍼(10)의 측면(10c)이 이루는 각도 θ1은 반도체 웨이퍼(10)의 이면(10b)에 대하여 예각으로 형성되어 있다.
또한, 유리 기판(20)은 베벨 커팅에 의해 반도체 웨이퍼(10)와 대략 동일한 크기, 형상으로 커팅되어 있고, 이 유리 기판(20)의 측면(20c)은 원호(圓弧) 형상으로 만곡되어 있다.
이러한 반도체 웨이퍼(10)와 유리 기판(20)의 적층 구조를 형성할 때에, 접 착층(30)을 통하여 반도체 웨이퍼(10)와 유리 기판(20)을 접합시키면, 도 4에 나타낸 바와 같이, 접착층(30)이 반도체 웨이퍼(10)의 측면(10c) 위에 누출되는 경우가 있다.
여기서, 반도체 웨이퍼(10)의 측면(10c)이 예각으로 형성되어 있기 때문에, 누출된 접착층(30)의 측면(30b)과 반도체 웨이퍼(10)의 이면(10b)이 이루는 각도 θ2는 둔각으로 된다.
그 때문에, 반도체 웨이퍼(10)의 이면(10b)을 지나치게 연삭하면, 이면(10b)의 위치가 도 4에서의 가공 목표면 X의 위치에 도달하고, 반도체 웨이퍼의 측면(10c)의 예각 부분이 수지층(30)에 의해 덮이게 된다.
이렇게 박형화된 반도체 웨이퍼(10)의 측면(10c)이 수지층(30)에 의해 덮이게 되면, 반도체 웨이퍼(10)의 이면(10b)에 대하여 둔각의 면(측면(30b))이 형성된다.
따라서, 반도체 웨이퍼(10) 및 유리 기판(20) 중 적어도 한쪽에 접착층(30)을 배치할 경우에는, 반도체 웨이퍼(10)의 측면(10c)에 누출된 접착층(30)의 정부(頂部) 위치가 도 4에 나타낸 반도체 웨이퍼(10)의 가공 목표면 X(도 4 중의 1점쇄선)의 위치보다도 낮아지도록 수지량을 조정한다.
또는, 반도체 웨이퍼(10)의 이면(10b)을 연삭했을 때에, 이면(10b)의 위치가 가공 목표면 X보다도 낮아지지 않도록 백그라인딩을 제어하여 이면(10b)을 연삭한다.
본 실시예에 의해서도, 상기 제 1 실시예나 제 2 실시예와 동일한 작용이 생 기고, 동일한 효과가 얻어진다.
[제 5 실시예]
이하, 본 발명의 제 5 실시예에 대해서 도면을 참조하여 설명한다.
(반도체 웨이퍼와 유리 기판의 적층 구조)
우선, 반도체 웨이퍼(10)와, 반도체 웨이퍼(10)를 지지하는 유리 기판(20)이 적층된 구조에 대해서 설명한다.
도 5a는 반도체 웨이퍼(10)와, 반도체 웨이퍼(10)를 지지하는 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도이다.
도 5b는 반도체 웨이퍼(10)와 유리 기판(20)의 적층 구조를 모식적으로 나타낸 단면도로서, 반도체 웨이퍼의 이면을 스핀 에칭하는 공정을 설명한 도면이다.
도 5a에 나타낸 바와 같이, 반도체 웨이퍼(10)와 유리 기판(20)이 접착층(30)을 통하여 서로 접합되어 있다.
여기서, 반도체 웨이퍼(10)에는 반도체 웨이퍼(10)의 이면(10b)이 백그라인딩에 의해 연삭됨으로써 박형 가공이 실시되어 있다.
반도체 웨이퍼(10)에 대해서는 상술한 반도체 웨이퍼의 구조와 동일하기 때문에, 설명을 생략한다.
또한, 반도체 웨이퍼(10)의 측면(10c)과 유리 기판(20)의 측면(20c)에는 돌기부(18)가 형성되어 있다.
유리 기판(20)은 베벨 커팅에 의해 반도체 웨이퍼(10)와 대략 동일한 형상으로 커팅되어 있고, 유리 기판(20)의 측면(20c)은 원호 형상으로 만곡되어 있다.
돌기부(18)는 접착층(접착제)(30)과 동일한 수지 재료로 이루어진다.
돌기부(18)는 제 1 면(18a)과 제 2 면(측면)(18b)을 갖고 있다.
제 1 면(18a)은 반도체 웨이퍼(10)의 이면(10b)(연마면)과 동일한 평면 위에 형성되고, 반도체 웨이퍼(10)의 외측 방향으로 연장되어 있다.
제 2 면(18b)은 유리 기판(20)의 측면(20c) 일부로부터 반도체 웨이퍼(10)의 외측 방향으로 연장되는 제 1 면(18a)의 선단부까지 연장되어 있다.
돌기부(18)의 제 1 면(18a)과 돌기부(18)의 제 2 면(18b)이 이루는 각도 θ는 예각이다.
돌기부(18)의 제 1 면(18a)과 반도체 웨이퍼(10)의 이면(10b)은 동일한 평면 위에 위치하도록 형성되어 있다.
이러한 돌기부(18)의 제 1 면(18a)은, 반도체 웨이퍼(10)의 이면(10b)에 백그라인딩을 실시할 때에, 동시에 형성된다.
따라서, 효율적으로, 또한 용이하게 돌기부(18)의 제 1 면(18a)에 백그라인딩을 실시하여 돌기부를 형성할 수 있다.
또한, 상기 각도 θ는 대략 90°일 수도 있다.
접착층(30)의 재료 및 박리층(16)의 재료는 상기 제 2 실시예와 동일하다.
다음으로, 도 5b를 참조하여, 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭하는 공정에 대해서 설명한다.
스핀 에칭 공정에서는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 상태에서 반도체 웨이퍼(10)를 회전시키면서 반도체 웨이퍼(10)의 이면(10b) 위에 에칭 액을 적하한다.
여기서, 반도체 웨이퍼(10)의 상방에 배치된 노즐(26)로부터 에칭액을 반도체 웨이퍼(10)의 이면(10b) 위에 적하한다.
이면(10b) 위에 적하된 에칭액은 반도체 웨이퍼(10)의 회전에 따른 원심력에 의해 반도체 웨이퍼(10)의 외주를 향하여 도포된다.
이면(10b) 위에 있어서, 반도체 웨이퍼(10)의 단부에 습윤 확장된 에칭액은 돌기부(18)의 제 1 면(18a) 위에 습윤 확장되고, 돌기부(18)의 외주를 향하여 제 1 면(18a)의 선단부로부터 비산된다.
이러한 스핀 에칭 공정에서는, 유리 기판(20)의 하방으로부터 유리 기판(20)을 향하여 에어를 송풍시킨다.
유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 접착면(20a)과는 반대측의 이면(20b), 유리 기판(20)의 측면(20c), 및 돌기부(18)의 제 2 면(18b)에 분사된다.
여기서, 돌기부(18)의 제 2 면(18b)에 분사된 에어는 돌기부(18)의 제 2 면(18b)에 따른 방향으로 흐른다.
따라서, 유리 기판(20)의 하방 측으로부터 유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 측면(20c)의 전면 및 돌기부(18)의 제 2 면(18b)의 전면에 분사된다.
그 때문에, 돌기부(18)의 제 2 면(18b) 및 유리 기판(20)의 측면(20c)에 있어서, 에어가 분사되는 면적이 커진다.
본 실시예에 의하면, 돌기부(18)의 제 2 면(18b) 및 유리 기판(20)의 측면(20c)을 흐르는 에칭액을 반도체 웨이퍼(10)의 회전과 함께 에어에 의해 반도체 웨이퍼(10)의 외측 방향으로 비산시킬 수 있다.
이것에 의해, 돌기부(18)의 제 1 면(18a)의 선단부에서의 에칭액 제거를 촉진시킴으로써, 유리 기판(20)의 이면(20b)에 에칭액이 접촉하는 것을 회피할 수 있다.
즉, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)에 돌기부(18)가 형성되어 있음으로써, 반도체 웨이퍼(10)의 단부에서의 에칭액 제거를 촉진시킬 수 있어, 유리 기판(20)의 이면(20b)에 에칭액이 접촉하는 것을 방지할 수 있다.
따라서, 에칭액에 의한 유리 기판(20)의 이면(20b) 손상을 방지할 수 있다.
또한, 유리 기판(20)의 손상을 방지함으로써, 유리 기판(20)을 재이용할 수 있기 때문에, 반도체 웨이퍼(10)를 박형 가공할 때의 가공 비용을 저감할 수 있다.
또한, 유리 기판(20) 하방으로부터의 에어를 유리 기판(20)에 분사함으로써, 돌기부(18)의 제 2 면(18b)의 전면과 유리 기판(20)의 측면(20c)의 전면에 효율적으로 분사할 수 있다.
반도체 웨이퍼(10)를 스핀 에칭하는 공정을 종료한 후에는, 반도체 웨이퍼(10)와 유리 기판(20)을 박리한다. 또한, 돌기부(18)를 제거한다.
그 후, 도 1a에 나타낸 반도체 웨이퍼의 절단 영역(S)을 다이싱 블레이드에 의해 절단하여, 반도체 웨이퍼(10)의 복수의 반도체 영역(60)이 각각으로 분할되어 개편화된 복수의 반도체 장치를 얻는다.
그 결과, 반도체 웨이퍼(10)의 능동면(10a)에 형성된 반도체 영역(60)이 갖는 반도체 소자에 대하여 에칭액이 손상을 주는 것을 억제하여, 반도체 장치의 제조 공정에서의 반도체 장치의 제조 수율 향상을 실현할 수 있다.
[제 6 실시예]
이하, 본 발명의 제 6 실시예에 대해서 도면을 참조하여 설명한다.
본 실시예에 있어서, 상기 제 1 내지 제 5 실시예와 동일한 구성에는 동일한 부호를 첨부하여 설명을 생략한다.
본 실시예에서는 돌기부(18)의 형성 방법에 대해서 상세하게 설명하고, 반도체 웨이퍼(10)를 박막화하는 공정에 대해서 설명한다.
도 6a 내지 도 6c, 도 7a 내지 도 7d는 본 실시예의 반도체 장치의 제조 공정을 나타낸 단면도이다.
또한, 도 6a 내지 도 6c, 도 7a 내지 도 7d 중에 있어서, 반도체 웨이퍼(10)를 모식적으로 나타내고 있다.
(반도체 장치의 제조 방법)
우선, 도 6a에 나타낸 바와 같이, 유리 기판(20)의 접착면(20a)에 박리층(16)을 형성한다.
또한, 반도체 웨이퍼(10)의 능동면(10a)에 스핀 코팅법을 이용하여 자외선 경화형 접착층(수지)(30)을 형성한다.
접착층(30)을 형성하는 공정에서는, 유리 기판(20)과 반도체 웨이퍼(10)를 접합시켰을 때에, 유리 기판(20)과 반도체 웨이퍼(10)의 양단부로부터 수지가 누출되도록 수지의 양을 조절하여 반도체 웨이퍼(10)에 수지를 도포한다.
이어서, 도 6a에 나타낸 바와 같이, 반도체 웨이퍼(10)와 유리 기판(20)을 진공 챔버(chamber) 내에 반송하고, 반도체 웨이퍼(10)가 하측, 유리 기판(20)이 상측으로 되도록 하여 지지대 위에 설치한다.
지지대에는 진공 흡착부가 배치되어 있다.
진공 흡착부는 반도체 웨이퍼(10)를 지지대에 흡착시킴으로써, 반도체 웨이퍼(10)의 휨을 교정한다.
다음으로, 도 6b에 나타낸 바와 같이, 진공 챔버 내를 감압(減壓)시킨 상태에서 유리 기판(20)의 접착면(20a)과 반도체 웨이퍼(10)의 능동면(10a)을 대향시켜, 유리 기판(20)에 형성된 박리층(16)과 반도체 웨이퍼(10)에 형성된 접착층(30)을 맞닿게 하여 접합시킨다.
다음으로, 자외선을 접착층(30)에 조사하여 접착층(30)의 수지를 경화시킨다.
진공 하에서 접합시킴으로써, 접착층(30)에 기포가 혼입(混入)되는 것을 방지할 수 있다.
이 때, 도 6b에 나타낸 바와 같이, 반도체 웨이퍼(10)에는 유리 기판(20)과의 접착에 필요한 수지량보다도 여분의 수지량이 미리 도포되어 있다.
그 때문에, 반도체 웨이퍼(10)와 유리 기판(20) 사이로부터 수지(30a)가 누출된다.
누출된 수지(30a)는 하측에 배치되는 반도체 웨이퍼(10)의 측면(10c)의 외주를 따라 부착된다.
또한, 도포하는 수지량을 더 많게 하여 수지를 도포한 경우에는, 상측에 배치되는 유리 기판(20)의 측면(20c)의 일부에도 수지가 부착된다.
본 실시예에서는, 반도체 웨이퍼(10)의 이면(10b)을 백그라인딩하기 전의 공정에서, 반도체 웨이퍼(10)의 측면(10c)에 수지(30a)를 부착시킨다.
따라서, 유리 기판(20)과 반도체 웨이퍼(10)를 접합시키는 공정에서, 수지의 누출량이 적어 수지(30a)를 형성하기에 불충분할 경우에는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 후에, 반도체 웨이퍼(10)의 측면(10c)에 수지를 부착시키는 공정을 별도로 행하여 수지(30a)의 양을 증가시킬 수도 있다.
또한, 누출된 수지(30a)를 소정 형상으로 가공하고 싶을 경우에는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 후에, 반도체 웨이퍼(10)의 측면(10c)에 수지를 부착시키는 공정을 별도로 행하여 수지(30a)의 양을 증가시켜, 수지(30a)를 소정 형상으로 가공할 수도 있다.
수지(30a)의 재료로서는, 상기 접착층(30)에 사용한 수지와 동일한 재료일 수도 있고, 다른 재료일 수도 있다.
수지(30a)의 부착 방법으로서는, 디스펜싱법(dispensing method), 디핑법(dipping method), 잉크젯법 등에 의해, 반도체 웨이퍼(10)의 측면(10c)의 외주를 따라 선택적 또는 전체적으로 수지를 부착시키는 방법을 들 수 있다.
상기와 같이, 반도체 웨이퍼(10)의 측면(10c)에 수지(30a)를 부착시킨 후, 진공 챔버 내를 대기(大氣) 개방한다.
그 후, 접착층(30)을 경화시킨다.
다음으로, 도 6c에 나타낸 바와 같이, 반도체 웨이퍼(10)의 이면(10b)으로부터 백그라인딩(연삭)을 실시하여 반도체 웨이퍼(10)를 박형화한다.
구체적으로는, 숫돌 등의 연삭 부재를 반도체 웨이퍼(10)의 이면(10b)에 맞닿게 하여, 연삭 부재를 반도체 웨이퍼(10)에 대하여 상대적으로 회전시킴으로써, 반도체 웨이퍼(10)의 이면(10b)을 연삭 가공한다.
이 때, 반도체 웨이퍼(10)를 연삭하는 것과 동시에, 반도체 웨이퍼(10)의 측면(10c)에 부착되어 있는 수지(30a)도 연삭한다.
즉, 동일한 공정에 의해, 반도체 웨이퍼(10)의 이면(10b)과, 반도체 웨이퍼(10)의 측면(10c)에 부착된 수지(30a)를 동시에 연삭한다.
이렇게 하여, 반도체 웨이퍼(10)의 이면(10b)을 연삭하여 반도체 웨이퍼(10)를 박형화하는 동시에, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)에 수지로 이루어지는 돌기부(18)를 형성한다.
돌기부(18)는 반도체 웨이퍼(10)의 이면(연삭면)(10b)으로부터 외측 방향으로 연장되는 제 1 면(18a)과, 유리 기판(20)의 측면(20a)의 일부로부터 만곡되어 제 1 면(18a)의 선단부에 연장되는 제 2 면(18b)(돌기부의 측면)을 갖는다.
돌기부(18)의 제 1 면(18a)과 제 2 면(18b)이 이루는 각도 θ는 예각 또는 90°로 되도록 형성된다.
또한, 반도체 웨이퍼(10)의 이면(10b)에 연삭 가공을 실시한 후에, 반도체 웨이퍼(10)의 이면(10b)을 연마하는 연마 공정을 행할 수도 있다.
또한, 도 6c에서는 돌기부(18)의 측면(18b)의 단면(斷面) 형상이 만곡되어 형성되어 있지만, 도 5에 나타낸 바와 같이 돌기부(18)의 측면(제 2 면)(18b)의 단면 형상을 직선 형상으로 형성할 수도 있다.
돌기부(18)의 측면(18b)의 단면 형상을 직선 형상으로 형성하는 방법으로서는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시켰을 때에 누출된 수지량을 제어하는 방법이나, 또는 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 후에 수지를 조정하여 도포하는 방법을 들 수 있다.
또한, 연삭한 반도체 웨이퍼(10)의 두께는 적외선에 의한 두께 계측기를 사용하여 모니터링하면서 관리할 수 있다.
다음으로, 스핀 코팅법에 의해, 유리 기판(20)의 이면(20b)의 둘레부를 따라 고리 형상으로 보호막을 형성한다.
보호막의 재료로서는, 후술하는 에칭액에 내(耐)부식성을 구비한 에폭시 수지 또는 폴리이미드 수지 등이 사용된다.
다음으로, 상기와 같이 접합시킨 반도체 웨이퍼(10)와 유리 기판(20)을 에칭 장치 내에 반송하고, 도 7a에 나타낸 바와 같이, 유리 기판(20)이 반도체 웨이퍼(10)의 하측으로 되도록 유리 기판(20)을 스테이지(24) 위에 설치한다.
그리고, 도 7b에 나타낸 바와 같이, 스테이지(24)를 도면 중의 화살표 방향으로 회전속도 200rpm 내지 2000rpm으로 회전시킨다.
스테이지(24)의 회전속도가 안정된 후에, 반도체 웨이퍼(10)의 상방에 배치 된 노즐(26)로부터 에칭액을 반도체 웨이퍼(10)의 이면(10b) 위에 적하한다.
이면(10b) 위에 적하된 에칭액은 반도체 웨이퍼(10)의 회전에 따른 원심력에 의해 반도체 웨이퍼(10)의 외주를 향하여 도포된다.
이면(10b) 위에 있어서, 반도체 웨이퍼(10)의 단부에 습윤 확장된 에칭액은 돌기부(18) 위에 습윤 확장되고, 돌기부(18)의 외주를 향하여 돌기부(18)의 선단부로부터 비산된다.
이 때, 스테이지(24)의 하방 측으로부터 반도체 웨이퍼(10)의 방향을 향하여 에어를 송풍시킨다.
이러한 스핀 에칭을 실시함으로써, 반도체 웨이퍼(10)의 능동면(10a)에 에칭액이 접촉하는 것을 방지하여, 에칭액의 회수성이 향상된다.
여기서, 에칭액으로서는, 불산과 질산의 혼합액을 사용한다.
혼합액에 있어서, 불산의 함유량은 중량 농도로 20% 이하이며, 특히 불산의 함유량이 5% 내지 15%이면, 스핀 에칭 후의 반도체 웨이퍼(10)의 평탄성이 향상된다.
또한, 노즐(26)은 스핀 에칭 후의 반도체 웨이퍼(10)의 두께 균일성을 확보하기 위해, 반도체 웨이퍼(10) 위에 배치되고, 소정 속도, 또한 소정 범위로 이동 가능하여, 적하하는 에칭액의 액량(液量)을 조정할 수 있게 되어 있다.
이상과 같이, 반도체 웨이퍼(10)의 이면(10b)은 화학적으로 스핀 에칭된다.
이러한 스핀 에칭을 실시함으로써, 상술한 연삭 가공에 의해 반도체 웨이퍼(10)의 이면(10b)에 생긴 크랙(crack) 등의 손상층이 제거되고, 반도체 웨이퍼(10) 의 이면(10b)에 마무리 가공이 실시되어 반도체 웨이퍼(10)가 박형화된다.
다음으로, 반도체 웨이퍼(10)의 두께가 소정의 두께로 될 때까지 스핀 에칭을 실시하고, 소정의 두께로 되도록 반도체 웨이퍼(10)의 박형화가 실시된 후에는, 노즐(26)로부터의 에칭액 공급을 휴지(休止)시킨다.
그 후, 반도체 웨이퍼(10)의 이면(10b) 위에 잔류되어 있는 에칭액을 제거하기 위한 세정액을 반도체 웨이퍼(10)의 이면(10b) 위에 공급한다.
세정액으로서는, 순수(純水), 오존수 등이 적합하게 사용된다.
다음으로, 반도체 웨이퍼(10)의 이면(10b) 전면에 다이싱 테이프를 점착시킨다.
그 후, 유리 기판(20)과 반도체 웨이퍼(10)를 이반시킨다.
유리 기판(20)과 반도체 웨이퍼(10)를 이반시키는 방법의 구체적인 예로서는, 도 7c에 나타낸 바와 같이, 유리 기판(20)의 상방 측으로부터 레이저광을 유리 기판(20)에 조사하는 방법을 들 수 있다.
레이저광은 투명한 유리 기판(20)을 투과하여 박리층(16)을 조사한다.
이것에 의해, 박리층(16)의 접착성이 저하되어, 유리 기판(20)으로부터 반도체 웨이퍼(10)를 이반시킬 수 있다.
여기서, 레이저광으로서는, CO2 레이저(파장 106㎚), YAG 레이저(파장 1064㎚), 2배 고조파(高調波) YAG 레이저(파장 532㎚) 또는 반도체 레이저(파장 780㎚∼1300㎚) 등을 사용할 수 있다.
다음으로, 반도체 웨이퍼(10)의 능동면(10a)에 접착되어 있는 접착층(30)을 박리한다.
박리하는 방법으로서는, 예를 들어 기계적으로 박리하는 방법이 있다.
또한, 기계적으로 박리한 후, 용제(溶劑) 등을 사용함으로써, 반도체 웨이퍼(10)의 능동면(10a)에 남은 접착층(30)을 제거하는 방법이 있다.
또한, 박리할 때에 반도체 웨이퍼(10)가 파열되는 것을 방지하기 위해, 용제 등에 의해 접착층(30)을 용해시켜 반도체 웨이퍼(10)와 유리 기판(20)을 박리할 수도 있다.
마지막으로, 유리 기판(20)의 이면(20b)에 형성된 보호막을 박리한다.
보호막을 박리하는 방법으로서는, 상기 접착층(30)을 박리하는 방법과 마찬가지로, 용제를 사용하여 보호막을 용해시켜 박리한다.
이렇게 하여 반도체 웨이퍼(10)로부터 박리된 유리 기판(20)은 재이용이 가능하여, 다른 반도체 웨이퍼(10)를 박형 가공할 때에 다시 이용된다.
이상의 공정에 의해, 도 7d에 나타낸 바와 같이, 박형 가공된 반도체 웨이퍼(10)를 얻을 수 있다.
마지막으로, 도 1a에 나타낸 반도체 웨이퍼의 절단 영역(S)을 다이싱 블레이드에 의해 절단하여, 반도체 웨이퍼(10)의 복수의 반도체 영역(60)이 각각으로 분할되어 개편화된 복수의 반도체 장치를 얻을 수 있다.
본 실시예에 의하면, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킬 때, 반도체 웨이퍼(10)가 유리 기판(20)의 하측에 배치되기 때문에, 반도체 웨이퍼(10)와 유리 기판(20)의 양단으로부터 누출된 접착제(30a)는 하측에 배치되는 반도체 웨이퍼(10)의 측면(10c)을 따라 부착된다.
따라서, 반도체 웨이퍼(10)의 이면(10b)을 백그라인딩하는 공정에서, 반도체 웨이퍼(10)의 측면(10c)에 부착된 접착제(30a)가 동시에 연삭되기 때문에, 반도체 웨이퍼(10)의 측면(10c)에 돌기부(18)를 형성할 수 있다.
이것에 의해, 유리 기판(20)의 이면(20b)에 에칭액이 접촉하는 것이 회피되어, 유리 기판(20)의 이면(20b) 손상을 방지할 수 있다.
또한, 유리 기판(20)의 손상이 방지됨으로써, 유리 기판(20)을 재이용할 수 있기 때문에, 반도체 웨이퍼(10)를 박형 가공할 때의 가공 비용을 저감할 수 있다.
[제 7 실시예]
이하, 본 발명의 제 7 실시예에 대해서 도면을 참조하여 설명한다.
본 실시예에 있어서, 상기 제 1 내지 제 6 실시예와 동일한 구성에는 동일한 부호를 첨부하여 설명을 생략한다.
또한, 상기 제 1 내지 제 6 실시예와 동일한 제조 공정에 대해서는 설명을 생략한다.
본 실시예에서는 돌기부(18)의 형성 방법에 대해서 상세하게 설명하고, 반도체 웨이퍼(10)를 박막화하는 공정에 대해서 설명한다.
도 8a 내지 도 8e는 본 실시예의 반도체 장치의 제조 공정을 나타낸 단면도이다.
또한, 도 8a 내지 도 8e 중에 있어서, 반도체 웨이퍼(10)는 모식적으로 도시 되어 있다.
우선, 도 8a에 나타낸 바와 같이, 접착층(30) 및 박리층(16)을 통하여 반도체 웨이퍼(10)를 유리 기판(20)에 접착시킨다.
다음으로, 반도체 웨이퍼(10)의 이면(10b)을 백그라인딩하여 반도체 웨이퍼(10)를 박형화한다.
이 때, 반도체 웨이퍼(10)의 이면(10b)에는 백그라인딩에 의해 크랙 등의 파쇄층이 형성된다.
다음으로, 도 8b에 나타낸 바와 같이, 반도체 웨이퍼(10)의 이면(10b)(연삭면)을 하향으로 하여 이면(10b)을 테이블(22) 위에 맞닿게 하여 설치한다.
테이블(22)의 재료로서는, 수지 재료와 밀착성이 낮은 재료로 이루어지는 것을 사용한다.
반도체 웨이퍼(10)가 배치되는 테이블(22)의 표면에는 테이블(22)로부터 반도체 웨이퍼(10)를 박리하기 쉽게 테플론(등록상표) 가공을 실시한다.
다음으로, 도 8c에 나타낸 바와 같이, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20) 일부의 측면(20c)을 덮도록 하여 돌기부(18)를 형성한다.
반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c) 일부의 외주를 따라 돌기부(18)를 형성한다.
이 때, 돌기부(18)의 형성 방법으로서는, 디스펜싱법, 잉크젯법, 디핑법이 이용된다.
돌기부(18)를 형성할 때에는, 테이블(22)의 상면(22a)과 수지(18)의 측면 (18b)이 이루는 각도 θ을 예각으로 형성한다.
돌기부(18)의 재료로서는, 실리콘 수지, 폴리이미드 수지, 또는 테플론(등록상표)계 수지 등의 내(耐)약품성이 우수한 것이 바람직하다.
그리고, 돌기부(18)를 경화시킨 후, 테이블(22)로부터 반도체 웨이퍼(10) 및 유리 기판(20)을 이반시킨다.
이것에 의해, 도 8d에 나타낸 바와 같이, 반도체 웨이퍼(10) 및 유리 기판(20)의 측면(20c)에 돌기부(18)가 형성된다.
돌기부(18)는 반도체 웨이퍼(10)의 이면(연삭면)(10b)으로부터 외측 방향으로 연장되는 제 1 면(18a)과, 유리 기판(20)의 측면(20a) 일부로부터 제 1 면(18a)의 선단부에 연장되는 제 2 면(18b)(돌기부의 측면)을 갖고, 돌기부(18)의 제 1 면(18a)과 제 2 면(18b)이 이루는 각도 θ가 예각 또는 90°로 되도록 형성되어 있다.
다음으로, 도 8e에 나타낸 바와 같이, 반도체 웨이퍼(10)의 이면(10b)을 스핀 에칭한다.
스핀 에칭 공정에서는, 반도체 웨이퍼(10)와 유리 기판(20)을 접합시킨 상태에서 반도체 웨이퍼(10)를 회전시키면서 반도체 웨이퍼(10)의 이면(10b) 위에 에칭액을 적하한다.
여기서, 반도체 웨이퍼(10)의 상방에 배치된 노즐(26)로부터 에칭액을 반도체 웨이퍼(10)의 이면(10b) 위에 적하한다.
이면(10b) 위에 적하된 에칭액은 반도체 웨이퍼(10)의 회전에 따른 원심력에 의해 반도체 웨이퍼(10)의 외주를 향하여 도포된다.
이면(10b) 위에 있어서, 반도체 웨이퍼(10)의 단부에 습윤 확장된 에칭액은 돌기부(18)의 제 1 면(18a) 위에 습윤 확장되고, 돌기부(18)의 외주를 향하여 제 1 면(18a)의 선단부로부터 비산된다.
이러한 스핀 에칭 공정에서는 유리 기판(20)의 하방으로부터 유리 기판(20)을 향하여 에어를 송풍시킨다.
유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 접착면(20a)과는 반대측의 이면(20b), 유리 기판(20)의 측면(20c), 및 돌기부(18)의 제 2 면(18b)에 분사된다.
여기서, 돌기부(18)의 제 2 면(18b)에 분사된 에어는 돌기부(18)의 제 2 면(18b)에 따른 방향으로 흐른다.
따라서, 유리 기판(20)의 하방 측으로부터 유리 기판(20)을 향하여 송풍된 에어는 유리 기판(20)의 측면(20c)의 전면 및 돌기부(18)의 제 2 면(18b)의 측면(1Oc)의 전면에 분사된다.
그 때문에, 돌기부(18)의 제 2 면(18b) 및 유리 기판(20)의 측면(20c)에 있어서, 에어가 분사되는 면적이 커진다.
다음으로, 돌기부(18)를 제거한다.
다음으로, 도 7c에서 설명한 바와 같이, 유리 기판(20)의 상방 측으로부터 레이저광을 유리 기판(20)을 향하여 조사하고, 유리 기판(20)에 투과시켜 박리층(16)을 조사한다.
이것에 의해, 박리층(16)의 접착성이 저하되어, 유리 기판(20)으로부터 반도체 웨이퍼(10)를 이반시킬 수 있다.
다음으로, 반도체 웨이퍼(10)의 능동면(10a)에 접착되어 있는 접착층(30)을 박리한다.
이상의 공정에 의해, 도 7d에 나타낸 바와 같이, 박형 가공된 반도체 웨이퍼(10)를 얻을 수 있다.
마지막으로, 도 1a에 나타낸 반도체 웨이퍼의 절단 영역(S)을 다이싱 블레이드에 의해 절단하여, 반도체 웨이퍼(10)의 복수의 반도체 영역(60)이 각각으로 분할되어 개편화된 복수의 반도체 장치를 얻을 수 있다.
본 실시예에 의하면, 테이블(22) 위에 배치하는 수지량을 조정함으로써, 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)에 상술한 바와 같은 원하는 각도를 갖는 돌기부(18)를 형성할 수 있다.
또한, 본원 발명은 상술한 예에 한정되지 않아, 본원 발명의 요지를 일탈하지 않는 범위에서 다양한 변경을 부가할 수 있다.
또한, 본원 발명의 요지를 일탈하지 않는 범위에서 상술한 실시예에서 설명한 구성을 조합시킬 수도 있다.
예를 들어 상기 실시예에서는 반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c)에 돌기부(18)를 형성하고 있었지만, 이것에 한정되지는 않는다.
반도체 웨이퍼(10)의 측면(10c) 및 유리 기판(20)의 측면(20c) 중 적어도 한쪽에 돌기부(18)를 형성하는 것도 가능하다.
또한, 상기 제 1 실시예에서 설명한 반도체 웨이퍼(10)를 사용하여 스핀 에칭에 의해 반도체 웨이퍼(10)의 이면(10b)을 에칭한 후, 반도체 웨이퍼(10)에 형성된 복수의 반도체 영역(60)을 각각으로 분할하여 개편화된 복수의 반도체 장치를 얻는 것도 가능하다.
또한, 상기 제 2 실시예, 제 3 실시예, 제 4 실시예, 및 제 5 실시예에서 설명한 반도체 웨이퍼(10)에 유리 기판(20)을 적층시킨 상태에서 스핀 에칭에 의해 반도체 웨이퍼(10)의 이면(10b)을 에칭한 후, 반도체 웨이퍼(10)에 형성된 복수의 반도체 영역(60)을 각각으로 분할하여 개편화된 복수의 반도체 장치를 얻는 것도 가능하다.
또한, 상기 제 6 실시예에서는 반도체 웨이퍼(10)를 백그라인딩에 의해 박형 가공한 후에 테이블(22) 위에 반도체 웨이퍼(10)를 배치했지만, 이것에 한정되지는 않는다.
예를 들어 다음의 방법을 들 수 있다.
반도체 웨이퍼(10)를 백그라인딩하기 전에 테이블(22) 위에 반도체 웨이퍼(10)를 배치하고, 반도체 웨이퍼(10)의 측면(10c)에 수지를 부착시킨다.
그 후, 테이블(22)로부터 반도체 웨이퍼(10)를 이반시키고, 반도체 웨이퍼(10)와 수지를 동시에 백그라인딩한다.
이것에 의해, 반도체 웨이퍼(10)를 박형화하는 동시에, 반도체 웨이퍼(10)의 측면(10c)에 돌기부(18)를 형성한다.
상술한 바와 같이 본 발명에 의하면, 스핀 에칭을 실시할 때에, 반도체 웨이퍼 또는 지지 기판의 피(被)에칭면과는 반대측 면에 에칭액이 접촉하게 되는 것을 방지하는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (11)

  1. 능동면(能動面)과, 측면과, 상기 능동면과는 반대측의 이면(裏面)과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며,
    상기 반도체 웨이퍼의 상기 측면의 적어도 일부와 상기 반도체 웨이퍼의 상기 이면이 이루는 각도를 예각(銳角)으로 형성하고,
    상기 반도체 웨이퍼의 상기 능동면 및 상기 반도체 웨이퍼의 상기 측면을 향하여 에어(air)를 송풍(送風)시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하(滴下)하는 스핀 에칭을 실시하는 반도체 장치의 제조 방법.
  2. 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며,
    상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면과, 상기 대향면과는 반대측의 이면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며,
    상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시키고,
    상기 반도체 웨이퍼의 상기 측면의 적어도 일부와 상기 반도체 웨이퍼의 상기 이면이 이루는 제 1 각도, 및 상기 지지 기판의 상기 측면의 적어도 일부와 상 기 지지 기판의 대향면이 이루는 제 2 각도 중 적어도 한쪽을 예각 또는 90°로 형성하며,
    상기 지지 기판의 상기 이면 및 상기 지지 기판의 상기 측면을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면이 동일한 면 위에 위치하도록 상기 제 1 각도 및 상기 제 2 각도를 형성하는 반도체 장치의 제조 방법.
  4. 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며,
    상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며,
    상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시키고,
    상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽에 상기 반도체 웨이퍼의 측면 일부로부터 상기 반도체 웨이퍼의 외측 방향으 로 연장되는 제 1 면과, 상기 지지 기판의 측면 일부로부터 상기 제 1 면의 선단부까지 연장되는 제 2 면을 갖는 돌기부를 형성하며,
    상기 돌기부의 상기 제 1 면과 상기 제 2 면이 이루는 각도가 예각 또는 90°로 되도록 상기 돌기부를 형성하고,
    상기 지지 기판의 하방(下方)으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 면과 상기 반도체 웨이퍼의 이면이 동일한 평면 위에 위치하도록 상기 제 1 면과 상기 반도체 웨이퍼의 이면을 형성하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서,
    상기 돌기부의 재료는 수지를 포함하는 반도체 장치의 제조 방법.
  7. 제 4 항에 있어서,
    상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽의 외주(外周)를 따라 상기 돌기부를 형성하는 반도체 장치의 제조 방법.
  8. 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며,
    상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며,
    상기 반도체 웨이퍼의 상기 능동면 및 상기 지지 기판의 상기 대향면 중 적어도 한쪽에 접착제를 배치하고,
    상기 반도체 웨이퍼를 상기 지지 기판의 하측에 배치하며,
    상기 접착제를 통하여 상기 반도체 웨이퍼와 상기 지지 기판을 접합시키고,
    상기 반도체 웨이퍼와 상기 지지 기판 사이로부터 누출된 상기 접착제와, 상기 반도체 웨이퍼의 상기 이면을 백그라인딩(back-grinding)하여,
    상기 반도체 웨이퍼의 측면 및 상기 지지 기판의 측면 중 적어도 한쪽에 상기 접착제로 이루어지는 돌기부를 형성하며,
    상기 지지 기판의 하방으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하고,
    그 후, 상기 반도체 웨이퍼와 상기 지지 기판을 이반(離反)시키는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 반도체 웨이퍼와 상기 지지 기판을 접합시킨 후에, 상기 반도체 웨이퍼의 상기 측면 및 상기 지지 기판의 상기 측면 중 적어도 한쪽에 수지를 배치하는 반도체 장치의 제조 방법.
  10. 능동면과, 측면과, 상기 능동면과는 반대측의 이면과, 상기 능동면에 형성된 복수의 반도체 소자를 갖는 반도체 웨이퍼를 준비하며,
    상기 반도체 웨이퍼의 상기 능동면에 대향하는 대향면과, 측면을 갖고, 상기 반도체 웨이퍼를 지지하는 지지 기판을 준비하며,
    상기 반도체 웨이퍼의 능동면과 상기 지지 기판의 상기 대향면을 대향시켜, 상기 반도체 웨이퍼와 상기 지지 기판을 접착제를 통하여 접합시켜 적층 구조를 형성하고,
    상기 반도체 웨이퍼의 상기 이면을 백그라인딩하며,
    상기 반도체 웨이퍼의 상기 이면을 테이블에 대향시켜 상기 적층 구조를 상기 테이블 위에 배치하고,
    상기 반도체 웨이퍼의 측면 및 상기 지지 기판의 측면 중 적어도 한쪽에 수지를 배치하여 돌기부를 형성하며,
    상기 적층 구조를 상기 테이블로부터 이반시키고,
    상기 지지 기판의 하방으로부터 상기 지지 기판을 향하여 에어를 송풍시키는 동시에, 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 상기 이면 위에 에칭액을 적하하는 스핀 에칭을 실시하고,
    그 후, 상기 반도체 웨이퍼와 상기 지지 기판을 이반시키는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 적층 구조가 배치되는 상기 테이블의 면과 상기 돌기부의 측면이 이루는 각도는 예각 또는 90°인 반도체 장치의 제조 방법.
KR1020060054317A 2005-06-24 2006-06-16 반도체 장치의 제조 방법 KR100728153B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005184652A JP4613709B2 (ja) 2005-06-24 2005-06-24 半導体装置の製造方法
JPJP-P-2005-00184652 2005-06-24

Publications (2)

Publication Number Publication Date
KR20060135506A KR20060135506A (ko) 2006-12-29
KR100728153B1 true KR100728153B1 (ko) 2007-06-13

Family

ID=37568130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054317A KR100728153B1 (ko) 2005-06-24 2006-06-16 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7410908B2 (ko)
JP (1) JP4613709B2 (ko)
KR (1) KR100728153B1 (ko)
CN (1) CN100405554C (ko)
TW (1) TW200715396A (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150235A (ja) * 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
JP2007109999A (ja) * 2005-10-17 2007-04-26 Tokyo Electron Ltd 貼り合せ方法
JP5312923B2 (ja) 2008-01-31 2013-10-09 大日本スクリーン製造株式会社 基板処理装置
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
EP2359395B1 (en) * 2008-11-25 2013-08-14 Lord Corporation Methods for protecting a die surface with photocurable materials
DE102008044200B4 (de) * 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP2011061381A (ja) * 2009-09-08 2011-03-24 Shin-Etsu Chemical Co Ltd 複合圧電基板および弾性表面波素子
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
JP5257314B2 (ja) * 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8722540B2 (en) 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US8324105B2 (en) * 2010-08-13 2012-12-04 Victory Gain Group Corporation Stacking method and stacking carrier
JP5619542B2 (ja) * 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
TWI557786B (zh) * 2011-02-28 2016-11-11 道康寧公司 晶圓膠合系統及其用來膠合和脫膠的方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
CN104662652B (zh) * 2012-06-12 2016-12-28 埃里希·塔尔纳 衬底‑产品衬底‑组合以及用于制造衬底‑产品衬底‑组合的设备和方法
US10014202B2 (en) 2012-06-12 2018-07-03 Erich Thallner Device and method for aligning substrates
KR101284220B1 (ko) * 2012-07-06 2013-07-09 (주) 이피웍스 예각 반도체 웨이퍼를 사용한 관통 실리콘 비아 식각방법
US9682539B2 (en) 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates
JP6188051B2 (ja) * 2012-12-25 2017-08-30 国立研究開発法人産業技術総合研究所 部品製造方法、接合剥離装置、および複合キャリア
KR102077248B1 (ko) 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
CN105190844B (zh) * 2013-05-24 2017-08-22 富士电机株式会社 半导体装置的制造方法
FR3015110B1 (fr) 2013-12-17 2017-03-24 Commissariat Energie Atomique Procede de fabrication d’un substrat-poignee destine au collage temporaire d’un substrat
JP6457223B2 (ja) * 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
TW201707959A (zh) * 2015-08-21 2017-03-01 Jsr Corp 基材的處理方法、暫時固定用組成物及半導體裝置
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
US10957722B2 (en) * 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
JP6577419B2 (ja) * 2016-06-20 2019-09-18 信越ポリマー株式会社 半導体ウェーハの薬液誘導具及び半導体ウェーハの処理方法
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
TW202324523A (zh) * 2021-11-30 2023-06-16 群創光電股份有限公司 電子裝置的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660323A (ja) * 1992-07-31 1994-03-04 Mitsumi Electric Co Ltd テーパ状エッチング方法
JPH0878367A (ja) * 1994-04-20 1996-03-22 General Instr Corp メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
JPH0661477A (ja) * 1992-08-10 1994-03-04 Meidensha Corp 半導体素子および半導体素子の製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6573141B1 (en) * 1999-03-12 2003-06-03 Zilog, Inc. In-situ etch and pre-clean for high quality thin oxides
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
JP2002064079A (ja) * 2000-08-22 2002-02-28 Disco Abrasive Syst Ltd エッチング装置
CN1169197C (zh) * 2001-03-28 2004-09-29 华邦电子股份有限公司 一种晶片边缘的蚀刻机及其蚀刻方法
JP4530592B2 (ja) * 2001-09-10 2010-08-25 三益半導体工業株式会社 ウェーハの表面処理装置
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR100629764B1 (ko) * 2002-10-25 2006-09-28 마쯔시다덴기산교 가부시키가이샤 반도체 디바이스 및 반도체 디바이스를 조립하기 위한수지 바인더
JP2004363154A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置の製造方法及び半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660323A (ja) * 1992-07-31 1994-03-04 Mitsumi Electric Co Ltd テーパ状エッチング方法
JPH0878367A (ja) * 1994-04-20 1996-03-22 General Instr Corp メサ構造を有する半導体デバイスおよび改善した表面降伏電圧特性のための製造方法
JPH09148283A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp ウエハ薄板化方法及び装置

Also Published As

Publication number Publication date
US20060292887A1 (en) 2006-12-28
CN1885500A (zh) 2006-12-27
JP2007005596A (ja) 2007-01-11
JP4613709B2 (ja) 2011-01-19
KR20060135506A (ko) 2006-12-29
US7410908B2 (en) 2008-08-12
TW200715396A (en) 2007-04-16
CN100405554C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
KR100728153B1 (ko) 반도체 장치의 제조 방법
KR100786740B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
KR102024390B1 (ko) 표면 보호 부재 및 가공 방법
TWI446420B (zh) 用於半導體製程之載體分離方法
KR100843217B1 (ko) 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
EP1026725A2 (en) Manufacturing method for a semiconductor device
KR19990071818A (ko) 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어
KR20050053019A (ko) 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
JP3560888B2 (ja) 半導体装置の製造方法
JP2000306875A (ja) 半導体装置の製造方法
JP2008060255A (ja) 半導体ウエーハの加工方法
KR102599910B1 (ko) 소직경 웨이퍼의 제조 방법
JP2004349649A (ja) ウエハーの薄加工方法
CN102848305A (zh) 被加工物的磨削方法
CN101752273A (zh) 半导体器件的制造方法
JP2008258303A (ja) 半導体装置の製造方法
JP4444142B2 (ja) 半導体装置の製造方法
JP5882577B2 (ja) フィルム貼付方法、裏面研削方法、半導体チップ作製方法及びフィルム貼付装置
US11764066B2 (en) Peeling method for peeling off substrate from support plate
JPH076982A (ja) 薄層半導体基板の分割方法
JP7171138B2 (ja) デバイスチップの製造方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
JP2006073577A (ja) 半導体ウエハの薄型加工方法
JP6132502B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee