JP5320619B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5320619B2
JP5320619B2 JP2009207071A JP2009207071A JP5320619B2 JP 5320619 B2 JP5320619 B2 JP 5320619B2 JP 2009207071 A JP2009207071 A JP 2009207071A JP 2009207071 A JP2009207071 A JP 2009207071A JP 5320619 B2 JP5320619 B2 JP 5320619B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
outer peripheral
main surface
peripheral end
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009207071A
Other languages
English (en)
Other versions
JP2011060893A (ja
JP2011060893A5 (ja
Inventor
和成 中田
薫 本並
敦司 楢崎
歩 小野山
成人 本田
亮一 藤井
智也 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009207071A priority Critical patent/JP5320619B2/ja
Priority to US12/827,259 priority patent/US8435417B2/en
Priority to KR1020100085211A priority patent/KR101160538B1/ko
Priority to DE102010040441.1A priority patent/DE102010040441B4/de
Priority to CN2010102779835A priority patent/CN102013391B/zh
Publication of JP2011060893A publication Critical patent/JP2011060893A/ja
Publication of JP2011060893A5 publication Critical patent/JP2011060893A5/ja
Application granted granted Critical
Publication of JP5320619B2 publication Critical patent/JP5320619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、パワーデバイスに適用される半導体装置の製造方法に関するものである。
半導体装置では、３次元実装等によるパッケージの高密度化が展開されている。これに伴って、ウェハの厚みを薄くすることが求められており、半導体装置のプロセス完了時におけるウェハの厚みは、２５μｍ程度の厚みにまで薄くされている。
半導体装置として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effective Transistor：MOS型電界効果トランジスタ）などのパワーデバイスがある。これらのパワーデバイス（パワー系半導体装置）は、たとえば、産業用モータや自動車用モータなどのインバータ回路、大容量サーバの電源装置、あるいは、無停電電源装置などの半導体スイッチとして広く使われている。
このようなパワー系半導体装置では、オン特性などに代表される通電性能を改善するために、半導体基板を薄く加工することが行われている。近年では、コスト面と特性面を改善するために、ＦＺ（Floating Zone）ウェハをベースとした極薄い半導体基板が用いられている。たとえば、６００Ｖ耐圧のＩＧＢＴでは、半導体基板を６０〜７０μｍ程度にまで薄くする必要がある。
特開２００７−３３５６５９号公報 特開２００３−５９８７８号公報
一般に、半導体基板は、バックグラインド、ポリッシュによる研磨、あるいは、機械研磨によって薄く加工される。このような手法で半導体基板を薄く加工すると、半導体基板には歪が生じる。そこで、この歪が生じた部分を除去するために、半導体基板の裏面にはウェットエッチング処理やドライエッチング処理が施される。
また、パワー系半導体装置では、半導体基板の裏面に注入層を形成したり、裏面電極を形成する必要があるため、半導体基板の裏面に対して、イオン注入処理、スパッタ処理、そして、熱処理が施されることになる。ところが、このような処理は半導体基板を薄く加工した後に行われることになるため、この処理の際に半導体基板が割れやすくなるという問題がある。
このような半導体基板の割れを抑制するために、たとえば、特許文献１では、半導体基板の外周端部の裏面に段差（厚み）を設けて、半導体基板の強度を高める手法が提案されている。
しかしながら、この手法では、研削等による加工歪みを除去するために、半導体基板の裏面にウェットエッチング処理を施す際に、薬液が外周端部の段差によって飛散してしまうおそれがある。また、ウェハを個々のチップにダイシングする工程において、半導体基板をダイシングフレームに貼り付ける際に、半導体基板とテープとの間に気泡が入ってしまうおそれがある。さらに、段差を除去する際に、半導体基板の裏面に形成されたアルミニウムの裏面電極が侵食したり、あるいは、段差を設けることによって、得られるチップの収率が低下するおそれもある。
また、半導体基板が割れやすくなる原因として、特に、半導体基板の外周端部がナイフのエッジのようになってしまうことが挙げられる。これは、通常、半導体基板の外周端部は、断面形状が楕円の一部になる態様で面取りがされているため、半導体基板を研磨等により薄く加工すると、半導体基板の外周部がナイフのエッジのようになってしまうためであり、そのエッジの部分が欠けたり割れやすくなってしまう。
このような半導体基板の外周端部の欠け等を抑制するために、特許文献２では、半導体基板の外周端部を研磨する手法が提案されている。ところが、この場合には、以下に示すように、加工歪を除去する際のウェットエッチングによって、半導体基板の外周端部が再びナイフのエッジのようにエッチングされることがあった。
つまり、半導体基板を薄くするに際して、バックグラインド工程によって半導体基板に生じる加工歪みを除去するために、ストレスリリーフ工程が必要とされる。このストレスリリーフ工程では、フッ硝酸を用いた薬液によるウェットエッチング処理が半導体基板の裏面に施される。
このとき、半導体基板の裏面から外周端部の表面側にフッ硝酸が回り込むことがある。そうすると、回り込んだフッ硝酸によって、半導体基板の外周端部の表面側がエッチングされて、半導体基板の外周端部が、再びナイフのエッジのようになってしまい、半導体基板の外周端部が欠けやすくなったり割れてしまうという問題が依然としてあった。
本発明は、上記問題点を解決するためになされたものであり、その目的は、半導体基板の欠けや割れが抑制される半導体装置の製造方法を提供することである。
本発明に係る一の半導体装置の製造方法は、以下の工程を備えている。互いに対向する第１主表面および第２主表面を有する半導体基板の第１主表面に、半導体基板の外周端部から内側に向かって所定の幅を有して外周端部に沿って延在する保護膜を形成する。半導体基板の外周端部を研削することにより、第１主表面および第２主表面と直交する外周端面を形成する。半導体基板の第２主表面を研削することにより、半導体基板の厚みを所定の厚みにまで薄くする。研削された第２主表面を上方に向けた状態で、半導体基板を回転させながら第２主表面上に所定の薬液を吐出することにより、第２主表面にエッチング処理を施す。
本発明に係る他の半導体装置の製造方法は、以下の工程を備えている。互いに対向する第１主表面および第２主表面を有し、外周端部が研削された半導体基板を用意する。半導体基板の第１主表面に、半導体基板の外周端部から内側に向かって所定の幅を有して外周端部に沿って延在する保護膜を形成する。半導体基板の第２主表面を研削することにより、半導体基板の厚みを所定の厚みにまで薄くする。研削された第２主表面を上方に向けた状態で、半導体基板を回転させながら第２主表面上に所定の薬液を吐出することにより、第２主表面にエッチング処理を施す。
本発明に係る一の半導体装置の製造方法によれば、半導体基板の第１主表面に、半導体基板の外周端部から内側に向かって所定の幅を有して外周端部に沿って延在する保護膜を形成することで、研削された第２主表面を上方に向けた状態で、第２主表面上に所定の薬液を吐出することにより、第２主表面にエッチング処理を施す際に、薬液が外周端部の第１主表面側に回り込んだとしても、第１主表面側は外周端部に延在する保護膜によりエッチングされることがなくなる。その結果、半導体基板の外周端部がナイフのエッジのようになることが阻止されて、半導体基板の欠けや割れを抑制することができる。
本発明に係る他の半導体装置の製造方法によれば、半導体基板の第１主表面に、半導体基板の外周端部から内側に向かって所定の幅を有して外周端部に沿って延在する保護膜を形成することで、研削された第２主表面を上方に向けた状態で、第２主表面上に所定の薬液を吐出することにより、第２主表面にエッチング処理を施す際に、薬液が外周端部の第１主表面側に回り込んだとしても、第１主表面側がエッチングされることがなくなる。その結果、半導体基板の外周端部がナイフのエッジのようになることが阻止されて、半導体基板の欠けや割れを抑制することができる。また、当初から、外周端部が研削された半導体基板を用意することで、半導体基板の外周端部を研削する必要がない。
本発明の実施の形態に係る半導体装置の製造フローを示すフローチャートである。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、変形例に係る半導体基板を用いた場合の製造方法の一工程を示す部分断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す部分断面図である。 比較例に係る半導体装置の製造方法の一工程を示す部分断面図である。 図１０に示す工程の後に行われる工程として、外周端部の研削を行わずに裏面研削を行う場合を示す部分断面図である。 図１１に示す工程の後に行われる工程を示す部分断面図である。 図１０に示す工程の後に行われる工程として、外周端部の研削を行う場合の工程を示す部分断面図である。 図１３に示す工程の後に行われる工程を示す部分断面図である。 図１４に示す工程の後に行われる工程を示す部分断面図である。 図１５に示す工程の後に行われる工程を示す断面図である。 図１６に示す工程における第１の状態を示す断面図である。 図１６に示す工程における、第１の状態の後の第２の状態を示す断面図である。 同実施の形態において、パッシベーション膜の膜厚と半導体基板の割れとの関係を示すグラフである。 同実施の形態において、パッシベーション膜のアスペクト比と半導体基板の割れとの関係を示すグラフである。
本発明の実施の形態に係る半導体装置の製造方法について説明する。その半導体装置の製造フローを図１に示す。図１に示すように、まず、ステップＳ１では、ウェハプロセス投入として、新しい半導体基板（ウェハ）が用意される。図２に示すように、ウェハプロセス投入時では、半導体基板１の外周端部の断面形状は、円形の一部あるいは楕円形の一部の形状を呈する。
次に、ステップＳ２では、図３に示すように、半導体基板１の表面１ａに、所定のプロセスを経て、絶縁ゲート構造やトランジスタ素子等が形成される（点線枠２内）。次に、ステップＳ３では、半導体基板１の表面１ａの所定の領域に電極が形成される（点線枠２内）。電極は、たとえばアルミニウム等の電極材料を半導体基板１の表面１ａ上に形成し、所定のパターニングを施すことにより形成される。
次に、ステップＳ４では、パッシベーション膜が形成される。図４に示すように、トランジスタ素子等が形成された半導体基板１の表面１ａを電気的に、また、機械的に保護するために、パッシベーション膜３が形成される。パッシベーション膜３としては、たとえば、シリコン窒化膜等の窒化物やポリイミド等によるパターンが形成される。
このとき、半導体基板１の表面１ａには、アルミニウム等からなる表面電極が形成されていることで、比較的高温度のもとでの処理を施すことができない。このため、窒化物を形成する場合には、窒化物は、まず、いわゆる化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）によって半導体基板１の表面１ａに形成される。次に、写真製版処理によりレジストに所望のパターンが転写されるとともに、周辺露光により半導体基板１の外周部約３ｍｍ程度の領域にレジストが残される。
次に、そのレジストをマスクとして、窒化物にドライエッチング処理あるいはウェットエッチング処理を施すことにより、所望のパターンのパッシベーション膜が形成される。そして、図５に示すように、半導体基板１の外周端部の領域（表面）はパッシベーション膜３で覆われることになる。
また、パッシベーション膜として、ポリイミド膜を形成する場合には、窒化物の場合と同様に、写真製版とエッチングにより所望のパターンのポリイミド膜を形成するようにしてもよい。また、感光性ポリイミドを用いてパッシベーション膜を形成することも可能である。さらに、パッシベーション膜として、スクリーン印刷によってポリイミド膜の保護パターンを形成するようにしてもよい。
次に、ステップＳ５では、半導体基板１の表面１ａに保護テープ１３（図９参照）が貼り付けられる。これは、表面１ａに形成されたトランジスタ素子等や回路がウェハの研削等によって汚染されるのを防ぐためであり、また、そのようなトランジスタ素子等や回路による凹凸に起因した応力集中によって、後述する半導体基板１の研削時に、半導体基板１が割れるのを防止するためである。
次に、ステップＳ６では、半導体基板（ウェハ）の外周端部が研削される。図５に示すように、半導体基板１の外周端部から研削幅５で示す部分が研削されて、図６に示すように、半導体基板１の外周端面１ｃが表面１ａ（裏面１ｂ）に対してほぼ垂直になる。研削幅５は、当初の半導体基板の形状に依存するが、約０．５ｍｍ以下とされる。半導体基板１の表面１ａでは、外周端部から内側に向かって所定の幅を有し、外周端部に沿って延在するパッシベーション膜３が残されている。このパッシベーション膜の幅は、外周端部より５ｍｍ以下に設定されることが望ましい。
なお、半導体基板としては、図７に示すように、当初から外周端部が面取りされた半導体基板１を適用してもよい。このような半導体基板を適用することで、裏面研削を行った際に、半導体基板の外周端部がナイフのエッジのようにならないため、半導体基板の外周端部を研削する必要がなくなる。
次に、ステップＳ７では、半導体基板（ウェハ）１の裏面１ｂが研削される。図６に示すように、半導体基板１の裏面１ｂから厚み７で示す部分が研削されて、図８に示すように、半導体基板１の厚みが所望の厚みにまで薄くされる。
次に、ステップＳ８では、半導体基板（ウェハ）１の裏面１ｂにウェットエッチング処理が施される。半導体基板１の裏面は、砥石によって研削される。このため、半導体基板１の裏面１ｂには機械的な研削によって破砕層が形成される。破砕層は、半導体基板１が砥石から受ける応力等によって、単結晶シリコンの結晶構造が崩れて非晶質層等に変化したものであり、その厚みは数μｍから１０μｍ程度とされる。この破砕層を除去する手法として、フッ酸と硝酸を含んだ混酸によるウェットエッチング処理を施すことによって除去する手法がある。
図９に示すように、まず、半導体基板１は、表面１ａに表面保護テープ１３が貼り付けられた状態で、チャックステージ１７に設けられたウェハ吸着部１５に吸着される。次に、チャックステージ１７が回転を始め、所定の回転数に達した後、薬液吐出ノズル９より混酸１１が、半導体基板１の裏面１ｂに向けて吐出される。なお、エッチング処理中では、半導体基板１の裏面１ｂに均一に吐出させるために、薬液吐出ノズル９を揺動させてもよい。
半導体基板１の裏面１ｂに吐出された混酸は、遠心力により半導体基板１の外周端部へ向かって流れ、所定の回収方法によって回収されることになる。半導体基板１の外周端部へ向かって流れる混酸のうち一部の混酸は、その表面張力と重力によって飛散せずに半導体基板１の外周端部の表面１ａ側に回りこむことがある。このとき、半導体基板１の外周端部の表面１ａ側にパッシベーション膜３が残されていることで、その表面１ａ側が、混酸によってエッチングされるのを抑制することができる。これについては、後で詳しく説明する。混酸により破砕層が除去された半導体基板は、ウェハ吸着部１５から取り外されて、次の工程へ送られる。
図１に示すように、次の工程は、半導体装置の機種によって、たとえば２つのフローがある。一のフローでは、半導体基板の表面に貼り付けられていた保護テープが剥離（ステップＳ９）され、半導体基板の裏面に裏面電極が形成される（ステップＳ１０）。その後、半導体基板が所定の部材にマウント（ステップＳ１１）されて、パワーデバイスとして完成する。また、他のフローでは、半導体基板が所定の部材にマウント（ステップＳ１２）され、その後、半導体基板の表面に貼り付けられていた保護テープが剥離（ステップＳ１３）されて、パワーデバイスとして完成する。
上述した半導体装置の製造方法では、半導体基板１の外周端部の表面側にパッシベーション膜３が残されていることで、破砕層を混酸により除去する際に、混酸によって半導体基板１の外周端部の表面１ａ側がエッチングされるのを抑制することができる。このことについて、比較例との関係で説明する。
比較例に係る半導体装置の製造方法では、まず、図１０に示すように、半導体基板１０１の表面１０１ａに、所定のプロセスを経て、絶縁ゲート構造、トランジスタ素子および電極等が形成される（点線枠１０２内）。
ここで、外周端部の断面形状が円形等の半導体基板において、図１１に示すように、外周端部の研削を行わずに半導体基板基板１０１の裏面１０１ｂを研削すると、図１２に示すように、半導体基板１０１の外周端部がナイフのエッジのように先鋭になり、半導体基板１０１の欠けや割れが発生しやすくなる。そこで、図１３に示すように、半導体基板１０１の外周端部から研削幅１０５で示す部分が研削されて、図１４に示すように、半導体基板１０１の外周端面１０１ｃが表面に対してほぼ垂直にされる。
次に、図１４に示すように、半導体基板１０１の裏面１０１ｂから厚み１０７で示す部分が研削されて、図１５に示すように、半導体基板１０１の厚みが所望の厚みにまで薄くされる。次に、半導体基板１０１の裏面１０１ｂ研削によって発生した破砕層が混酸によって除去される。図１６に示すように、半導体基板１０１は、表面１０１ａに表面保護テープ１１３が貼り付けられた状態で、チャックステージ１１７に設けられたウェハ吸着部１１５に吸着される。チャックステージ１１７の回転数が所定の回転数に達した後、薬液吐出ノズル１０９より混酸１１１が、半導体基板１０１の裏面１０１ｂに向けて吐出される。
半導体基板１０１の裏面１０１ｂに吐出されて、遠心力により半導体基板１０１の外周端部へ向かって流れる混酸のうち一部の混酸は、その表面張力と重力によって飛散せずに半導体基板１０１の外周端部の表面１０１ａ側に回り込むことがある。
半導体基板１０１の表面１０１ａには、表面保護テープ１１３が貼り付けられているが、半導体基板１０１の外周端部の研削の際に、その保護テープ１１３を研削すると、砥石が目詰まりを起こして研削速度が低下する。これを防止するため、保護テープ１１３は半導体基板１０１の直径よりも小さい直径をもって半導体基板１０１に貼り付けられている。このため、図１７に示すように、半導体基板１０１の外周端面１０１ｃから表面１０１ａ側に回り込んだ混酸によって、半導体基板１０１の表面１０１ａ側では抉られるようにエッチングが進むことになる（点線枠１２１内参照）。
たとえば、混酸によって半導体基板１０１の裏面１０１ｂを約２０μｍ分エッチングにより除去しようとすると、最終的には、図１８に示すように、半導体基板１０１の外周端部から径方向Ｒでは約１００μｍ程度、厚み方向Ｌでは約６０μｍ程度の領域が除去されることになる。そうすると、半導体基板１０１の外周端部を研削したにもかかわらず、最終的な半導体基板１０１の外周端部の仕上がり形状がナイフのエッジのようになってしまうことになる（点線枠１２３内参照）。このため、後の工程において半導体基板１０１のハンドリング等の際に、半導体基板１０１が欠けてしまったり、あるいは、割れてしまうおそれが多分にある。
これに対して、上述した半導体装置の製造方法では、半導体基板１の外周端部の表面１ａ側にリング状にパッシベーション膜３が残されている。これにより、混酸が半導体基板１の外周端面１ｃから表面１ａ側に回り込んだとしても、混酸によるエッチングが阻止されて、外周端部がナイフのエッジのようになるのを防止することができる。その結果、後の工程において半導体基板１のハンドリング等の際に、半導体基板１が欠けたり、あるいは、割れてしまうのを確実に阻止することができる。
次に、発明者らによって評価された、パッシベーション膜と半導体基板（ウェハ）の割れとの関係について説明する。まず、パッシベーション膜の幅を１．５ｍｍとし、膜厚を１μｍ、５μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍに振り分けて、半導体基板の裏面を研削し、半導体基板が割れる割合（脱落率）を評価した。その評価結果のグラフを図１９に示す。横軸は研削仕上げ厚み（μｍ）であり、縦軸は半導体基板の加工時の脱落率（％）である。
図１９に示すように、パッシベーション膜の膜厚が１μｍ、５μｍ、１０μｍの場合では、研削仕上げ厚みが１００μｍになるまで半導体基板の割れ率はきわめて低いのに対して、パッシベーション膜の膜厚が２０μｍ、３０μｍ、５０μｍの場合では、研削仕上げ厚みが２００μｍより薄くなると、割れ率が上がり始めることがわかる。すなわち、パッシベーション膜は半導体基板の外周部がナイフの形状になるのを抑制する観点から必要ではあるが、パッシベーション膜の膜厚が厚すぎると研削加工時に半導体基板が割れてしまう割合が増加する。
今回の評価結果から、半導体基板の外周部がナイフの形状になるのを抑制しながら、半導体基板の研削による割れを抑えるには、パッシベーション膜の膜厚は１０μｍを越えないようにする必要があることが判明した。
次に、アスペクト比（パッシベーション膜の膜厚／パッシベーション膜の膜幅）を、０．００１、０．００３、０．００７、０．０２０、０．０３０．０．０５０に振り分けて、半導体基板の裏面を研削し、半導体基板が割れる割合（脱落率）を評価した。その評価結果のグラフを図２０に示す。横軸は研削仕上げ厚み（μｍ）であり、縦軸は半導体基板の加工時の脱落率（％）である。
図２０に示すように、アスペクト比が０．００１、０．００３、０．００７の場合では、研削仕上げ厚みが１００μｍになるまで半導体基板の割れ率はきわめて低いのに対して、アスペクト比が０．０２０、０．０３０．０．０５０の場合では、研削仕上げ厚みが２００μｍより薄くなると、割れ率が上がり始めることがわかる。すなわち、パッシベーション膜は半導体基板の外周部がナイフの形状になるのを抑制する観点から必要ではあるが、アスペクト比が高くなりすぎると研削加工時に半導体基板が割れてしまう割合が増加する。なお、このグラフは、膜幅が１．５ｎｍの場合のグラフであるが、膜幅を変えた場合でも、同様の結果が得られた。
今回の評価結果から、半導体基板の外周部がナイフの形状になるのを抑制しながら、半導体基板の研削による割れを抑えるには、アスペクト比は０．００７を越えないようにする必要があることが判明した。
なお、上述した半導体装置の製造方法では、破砕層を除去する薬液として、フッ酸と硝酸との混酸を例に挙げて説明したが、フッ酸、硝酸、燐酸および硫酸を混合した薬液を使用してもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、パワー系の半導体装置に有効に利用される。
１ 半導体基板、１ａ 表面、１ｂ 裏面、１ｃ 外周端面、２ 点線枠、３ パッシベーション膜、５ 研削幅、７ 研削厚み、９ 薬液吐出ノズル、１１ 薬液、１３ 表面保護テープ、１５ ウェハ吸着部、１７ チャックステージ。

Claims (10)

  1. 互いに対向する第１主表面および第２主表面を有する半導体基板の前記第１主表面に、前記半導体基板の外周端部から内側に向かって所定の幅を有して前記外周端部に沿って延在する保護膜を形成する工程と、
    前記半導体基板の前記外周端部を研削することにより、前記第１主表面および前記第２主表面と直交する外周端面を形成する工程と、
    前記半導体基板の前記第２主表面を研削することにより、前記半導体基板の厚みを所定の厚みにまで薄くする工程と、
    研削された前記第２主表面を上方に向けた状態で、前記半導体基板を回転させながら前記第２主表面上に所定の薬液を吐出することにより、前記第２主表面にエッチング処理を施す工程と
    を備えた、半導体装置の製造方法。
  2. 前記保護膜は、厚みが１０μｍを越えないように形成された、請求項１記載の半導体装置の製造方法。
  3. 前記保護膜の膜厚を前記幅で除した比をアスペクト比とすると、前記保護膜は、前記アスペクト比の値が０．００７を超えないように形成された、請求項１記載の半導体装置の製造方法。
  4. 所定の前記薬液として、フッ酸、硝酸、燐酸および硫酸を含む混酸が用いられる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記保護膜として、シリコン窒化膜およびポリイミド膜のいずれかの膜が形成される、請求項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 互いに対向する第１主表面および第２主表面を有し、外周端部が研削された半導体基板を用意する工程と、
    前記半導体基板の前記第１主表面に、前記半導体基板の前記外周端部から内側に向かって所定の幅を有して前記外周端部に沿って延在する保護膜を形成する工程と、
    前記半導体基板の前記第２主表面を研削することにより、前記半導体基板の厚みを所定の厚みにまで薄くする工程と、
    研削された前記第２主表面を上方に向けた状態で、前記半導体基板を回転させながら前記第２主表面上に所定の薬液を吐出することにより、前記第２主表面にエッチング処理を施す工程と
    を備えた、半導体装置の製造方法。
  7. 前記保護膜は、厚みが１０μｍを越えないように形成された、請求項６記載の半導体装置の製造方法。
  8. 前記保護膜の膜厚を前記幅で除した比をアスペクト比とすると、前記保護膜は、前記アスペクト比の値が０．００７を超えないように形成された、請求項６記載の半導体装置の製造方法。
  9. 所定の前記薬液として、フッ酸、硝酸、燐酸および硫酸を含む混酸が用いられる、請求項６〜８のいずれかに記載の半導体装置の製造方法。
  10. 前記保護膜として、シリコン窒化膜およびポリイミド膜のいずれかの膜が形成される、請求項６〜９のいずれかに記載の半導体装置の製造方法。
JP2009207071A 2009-09-08 2009-09-08 半導体装置の製造方法 Active JP5320619B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009207071A JP5320619B2 (ja) 2009-09-08 2009-09-08 半導体装置の製造方法
US12/827,259 US8435417B2 (en) 2009-09-08 2010-06-30 Method of manufacturing semiconductor device
KR1020100085211A KR101160538B1 (ko) 2009-09-08 2010-09-01 반도체장치의 제조방법
DE102010040441.1A DE102010040441B4 (de) 2009-09-08 2010-09-08 Herstellungsverfahren einer Halbleitervorrichtung
CN2010102779835A CN102013391B (zh) 2009-09-08 2010-09-08 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207071A JP5320619B2 (ja) 2009-09-08 2009-09-08 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011060893A JP2011060893A (ja) 2011-03-24
JP2011060893A5 JP2011060893A5 (ja) 2012-02-02
JP5320619B2 true JP5320619B2 (ja) 2013-10-23

Family

ID=43648117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207071A Active JP5320619B2 (ja) 2009-09-08 2009-09-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8435417B2 (ja)
JP (1) JP5320619B2 (ja)
KR (1) KR101160538B1 (ja)
CN (1) CN102013391B (ja)
DE (1) DE102010040441B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5599342B2 (ja) 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
US9390968B2 (en) 2011-09-29 2016-07-12 Intel Corporation Low temperature thin wafer backside vacuum process with backgrinding tape
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
JP6095314B2 (ja) * 2012-10-02 2017-03-15 株式会社ディスコ ウエーハの加工方法
JP2014133855A (ja) * 2012-12-11 2014-07-24 Fujifilm Corp シロキサン樹脂の除去剤、それを用いたシロキサン樹脂の除去方法並びに半導体基板製品及び半導体素子の製造方法
CN103887248B (zh) * 2012-12-21 2017-12-12 比亚迪股份有限公司 一种igbt结构及其制备方法
JP2014187110A (ja) * 2013-03-22 2014-10-02 Furukawa Electric Co Ltd:The 半導体ウエハの製造方法および半導体ウエハ
US10741487B2 (en) * 2018-04-24 2020-08-11 Semiconductor Components Industries, Llc SOI substrate and related methods
TWI816968B (zh) 2019-01-23 2023-10-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法
CN112864013B (zh) * 2021-01-18 2023-10-03 长鑫存储技术有限公司 半导体器件处理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252109A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置の製造方法
DE19505906A1 (de) 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
JP3515917B2 (ja) * 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
JP3514712B2 (ja) * 1999-12-01 2004-03-31 シャープ株式会社 半導体ウエハの裏面研削装置
KR20020002785A (ko) 2000-06-30 2002-01-10 박종섭 반도체소자의 평탄화 방법
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
JP2002064079A (ja) * 2000-08-22 2002-02-28 Disco Abrasive Syst Ltd エッチング装置
JP2003059878A (ja) 2001-08-08 2003-02-28 Hitachi Ltd 半導体チップ及びその製造方法
JP2003151939A (ja) * 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の製造方法
DE10258508B3 (de) 2002-12-14 2004-09-09 Infineon Technologies Ag Bruchfester scheibenförmiger Halbleiterwafer sowie zugehöriges Herstellungsverfahren
JP2005317634A (ja) * 2004-04-27 2005-11-10 Nitto Denko Corp 半導体装置の製造方法およびそれに用いる粘着シート
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4816278B2 (ja) 2006-06-15 2011-11-16 富士電機株式会社 半導体装置の製造方法
JP2008311513A (ja) 2007-06-15 2008-12-25 Lintec Corp 表面保護用シートの支持構造および半導体ウエハの研削方法
JP2009094335A (ja) 2007-10-10 2009-04-30 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US8435417B2 (en) 2013-05-07
CN102013391B (zh) 2013-09-18
DE102010040441B4 (de) 2018-03-22
US20110059612A1 (en) 2011-03-10
JP2011060893A (ja) 2011-03-24
KR101160538B1 (ko) 2012-06-28
CN102013391A (zh) 2011-04-13
KR20110027575A (ko) 2011-03-16
DE102010040441A1 (de) 2011-03-31

Similar Documents

Publication Publication Date Title
JP5320619B2 (ja) 半導体装置の製造方法
US8507362B2 (en) Process of forming ultra thin wafers having an edge support ring
TWI645464B (zh) Wafer processing method
JP5599342B2 (ja) 半導体装置の製造方法
JP5266869B2 (ja) 半導体装置および半導体装置の製造方法
JP2002270676A (ja) 半導体装置の製造方法
JP6510393B2 (ja) 半導体装置の製造方法
KR101440393B1 (ko) 반도체장치의 제조방법
CN109712926B (zh) 一种半导体器件的制造方法
JP2002100589A (ja) 半導体装置製造方法
JP2013105909A (ja) 半導体装置の製造方法
JPWO2016129076A1 (ja) 半導体装置の製造方法
DE112013007641T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
JP6245376B2 (ja) 半導体装置の製造方法
JP5499826B2 (ja) 半導体素子の製造方法
JP6591240B2 (ja) デバイスの製造方法
JP2010103310A (ja) 半導体装置の製造方法
US10811368B2 (en) Method for manufacturing semiconductor device
JP2005005447A (ja) 半導体基板の製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
CN107919382B (zh) 半导体晶片和半导体元件的制造方法
JP2006032598A (ja) 半導体装置の製造方法および半導体装置
JP2019106557A (ja) 半導体装置の製造方法
JP5995640B2 (ja) 半導体装置の製造方法
JP2009026974A (ja) 半導体ウエハの研磨方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130626

R150 Certificate of patent or registration of utility model

Ref document number: 5320619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250