JP2013105909A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013105909A JP2013105909A JP2011248961A JP2011248961A JP2013105909A JP 2013105909 A JP2013105909 A JP 2013105909A JP 2011248961 A JP2011248961 A JP 2011248961A JP 2011248961 A JP2011248961 A JP 2011248961A JP 2013105909 A JP2013105909 A JP 2013105909A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- substrate
- film
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
【解決手段】本実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法においては、半導体基板の表面とサポート基板20の表面とを接着剤15を介して貼り合わせる。前記サポート基板の周辺部の一部に撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域22を形成する。ウェットエッチングにより、前記半導体基板を裏面側から加工する。
【選択図】 図6
Description
本実施形態は、スピン方式のウェットエッチングによる半導体基板(デバイスウェハ)の薄膜化工程において、半導体基板を支持するサポート基板の周辺部を撥水処理することにより、エッチング液のサポート基板への回り込みを抑制する例である。
まず、図1を用いて、本実施形態に係る半導体装置の製造フローについて説明する。
次に、図2乃至図9を用いて、本実施形態に係る半導体装置におけるTSV形成の前工程(図1におけるステップS1〜ステップS6)について説明する。
上記実施形態によれば、半導体基板10のスピン方式のウェットエッチングによる薄膜化工程の前工程として、半導体基板10を支持するサポート基板20(および/または保護膜21)の周辺部を撥水処理する。これにより、エッチング液によってサポート基板20がエッチングされることを抑制することができる。すなわち、サポート基板20の形状変化といったサポート基板20へのダメージを抑制することができる。その結果、サポート基板20の繰り返し使用回数を増大することができる。
Claims (6)
- 半導体基板の表面とガラス基板で構成されるサポート基板の表面とを接着剤を介して貼り合わせる工程と、
前記サポート基板上にSiN膜、SiO2膜並びに前記サポート基板側からSiO2膜およびSiN膜が順に積層された積層膜のいずれかから選ばれる膜で構成される保護膜を形成する工程と、
前記保護膜を酸化する工程と、
前記サポート基板および/または前記保護膜の周辺部の一部にシランカップリング剤を用いて撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域を形成する工程と、
ウェットエッチングにより、前記半導体基板を裏面側から加工する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板の表面とサポート基板の表面とを接着剤を介して貼り合わせる工程と、
前記サポート基板の周辺部の一部に撥水処理を行い、前記一部に前記接着剤の端面に接するように撥水領域を形成する工程と、
ウェットエッチングにより、前記半導体基板を裏面側から除去する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記半導体基板と前記サポート基板とを貼り合わせた後に、前記サポート基板上に保護膜を形成する工程をさらに具備することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記サポート基板はガラス基板で構成され、前記保護膜はSiN膜、SiO2膜並びに前記サポート基板側からSiO2膜およびSiN膜が順に積層された積層膜のいずれかから選ばれる膜で構成されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記撥水処理は、シランカップリング剤を用いて行われることを特徴とする請求項2乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
- 前記撥水領域を形成する前に、前記保護膜を酸化する工程をさらに具備することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248961A JP2013105909A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
US13/428,681 US20130122706A1 (en) | 2011-11-14 | 2012-03-23 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248961A JP2013105909A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013105909A true JP2013105909A (ja) | 2013-05-30 |
Family
ID=48281049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011248961A Pending JP2013105909A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130122706A1 (ja) |
JP (1) | JP2013105909A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015088637A (ja) * | 2013-10-31 | 2015-05-07 | 京セラ株式会社 | 複合基板 |
JP6004100B2 (ja) * | 2013-05-24 | 2016-10-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
JP2020043208A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体製造装置および半導体装置の製造方法 |
WO2022085449A1 (ja) * | 2020-10-19 | 2022-04-28 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5784556B2 (ja) * | 2012-07-20 | 2015-09-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5292686A (en) * | 1991-08-21 | 1994-03-08 | Triquint Semiconductor, Inc. | Method of forming substrate vias in a GaAs wafer |
JP4776188B2 (ja) * | 2004-08-03 | 2011-09-21 | 古河電気工業株式会社 | 半導体装置製造方法およびウエハ加工用テープ |
US7208326B2 (en) * | 2004-10-18 | 2007-04-24 | Infineon Technologies Richmond | Edge protection process for semiconductor device fabrication |
US8567420B2 (en) * | 2008-03-31 | 2013-10-29 | Kabushiki Kaisha Toshiba | Cleaning apparatus for semiconductor wafer |
US7838425B2 (en) * | 2008-06-16 | 2010-11-23 | Kabushiki Kaisha Toshiba | Method of treating surface of semiconductor substrate |
-
2011
- 2011-11-14 JP JP2011248961A patent/JP2013105909A/ja active Pending
-
2012
- 2012-03-23 US US13/428,681 patent/US20130122706A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6004100B2 (ja) * | 2013-05-24 | 2016-10-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JPWO2014188879A1 (ja) * | 2013-05-24 | 2017-02-23 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2015088637A (ja) * | 2013-10-31 | 2015-05-07 | 京セラ株式会社 | 複合基板 |
JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
JP2020043208A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP7037459B2 (ja) | 2018-09-10 | 2022-03-16 | キオクシア株式会社 | 半導体製造装置および半導体装置の製造方法 |
WO2022085449A1 (ja) * | 2020-10-19 | 2022-04-28 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
JP7446472B2 (ja) | 2020-10-19 | 2024-03-08 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130122706A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476165B2 (en) | Method for thinning a bonding wafer | |
JP6197422B2 (ja) | 半導体装置の製造方法および支持基板付きウェハ | |
JP2013105909A (ja) | 半導体装置の製造方法 | |
JP6385677B2 (ja) | 基板加工方法 | |
US8252682B2 (en) | Method for thinning a wafer | |
TW200403755A (en) | Semiconductor device and its manufacturing method | |
JP2013522896A (ja) | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 | |
US10622327B2 (en) | Method for manufacturing semiconductor structure | |
US11688639B2 (en) | Semiconductor device and method | |
JP2001308097A (ja) | 半導体装置およびその製造方法 | |
US8709915B2 (en) | Method of manufacturing semiconductor device | |
CN110875268A (zh) | 晶圆级封装方法及封装结构 | |
US20150041995A1 (en) | Chip package and fabrication method thereof | |
CN109712926B (zh) | 一种半导体器件的制造方法 | |
JP5138611B2 (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
JP2012138449A (ja) | 半導体装置の製造方法 | |
JP2004056046A (ja) | Soi基板の加工方法 | |
WO2002035594A1 (fr) | Procede permettant de produire un dispositif semi-conducteur | |
US11923205B2 (en) | Method for manufacturing semiconductor device | |
JP2019142209A (ja) | 基板の成膜方法、及び液体吐出ヘッドの製造方法 | |
US6403469B1 (en) | Method of manufacturing dual damascene structure | |
JP2006156519A (ja) | 半導体装置の製造方法 | |
JP2008205456A (ja) | 半導体素子の形成方法 | |
JP2005217320A (ja) | 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法 | |
US20140291856A1 (en) | Tsv layout structure and tsv interconnect structure, and fabrication methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |