JP5138611B2 - 接合用の隣接収納部を有する半導体相互接続、及び形成方法 - Google Patents

接合用の隣接収納部を有する半導体相互接続、及び形成方法 Download PDF

Info

Publication number
JP5138611B2
JP5138611B2 JP2008552305A JP2008552305A JP5138611B2 JP 5138611 B2 JP5138611 B2 JP 5138611B2 JP 2008552305 A JP2008552305 A JP 2008552305A JP 2008552305 A JP2008552305 A JP 2008552305A JP 5138611 B2 JP5138611 B2 JP 5138611B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
opening
dielectric
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008552305A
Other languages
English (en)
Other versions
JP2009524932A (ja
JP2009524932A5 (ja
Inventor
チャッタージー、リットウィック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009524932A publication Critical patent/JP2009524932A/ja
Publication of JP2009524932A5 publication Critical patent/JP2009524932A5/ja
Application granted granted Critical
Publication of JP5138611B2 publication Critical patent/JP5138611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は概して半導体処理に関し、特に接合構造の間の半導体相互接続に関する。
技術が進歩するにつれて、集積回路（ＩＣ）の複雑さも増大し、更に多くの接続トランジスタ及び他の回路要素が必要になる。今日では、多くの電子システムが複数の集積回路を使用して所望の機能を実行する。
例えば、今日利用可能な一つの技術が３次元（３−Ｄ）垂直積層技術であり、この技術では、複数のウェハまたはチップを垂直に共通基板の上に積層して複数の階層の能動回路を実現する。例えば、ウェハまたはチップを表面と裏面とが対向するように積層することができ、この場合、一つのウェハまたはチップの表面が別のウェハまたはチップの裏面に取り付けられる。別の構成として、ウェハまたはチップを表面と表面とが対向するように積層することができ、この場合、一つのウェハまたはチップの表面が別のウェハまたはチップの表面に取り付けられる。積層ウェハまたはチップの間の電気接続を行なうために、積層体の各ウェハまたはチップの金属接合パッドを積層体の別のウェハまたはチップの金属接合パッドに接合する。しかしながら、ウェハまたはチップ全体に亘って表面にバラツキが生じるために、金属接合パッドの金属同士の接合は信頼性が悪くなり、相互接続の信頼性が悪くなる。
３−Ｄ垂直積層技術を使用して、ウェハまたはチップの積層体を形成することにより、垂直方向に積層した複数の階層の能動回路が得られる。一の実施形態では、一つのチップを別のチップの上に垂直方向に積層することができる（チップ同士の接合）、または一つのチップを別のウェハの上に垂直方向に積層することができる（チップ及びウェハの接合）。別の実施形態では、一つのウェハを別のウェハの上に垂直方向に積層することができる（ウェハ同士の接合）。上に議論したように、電気接続は、一つのチップまたはウェハの金属接合パッドを別のチップまたはウェハの金属接合パッドに接合することにより行なわれる。しかしながら、表面のバラツキによって相互接続の信頼性が悪くなる恐れがある。従って、本発明の一の実施形態では、突出金属接合パッドを形成して、これらのパッドが最終誘電体層の上に延び、そして収納部が突出金属接合パッドに隣接して形成されて半導体相互接続の信頼性を向上させるようにしている。
図１〜７は、本発明の一の実施形態による半導体構造１０を形成する方法を示している。図１は半導体構造１０を示し、半導体構造１０は、基板１２と、基板１２の上の素子／コンタクト層１４と、の素子／コンタクト層１４の上の第１相互接続層１６と、第１相互接続層１６の上の一つ以上の相互接続層（群）１８と、一つ以上の相互接続層（群）１８の上の最終相互接続層２０と、そして最終相互接続層２０の上のキャップ層２２と、を有する。基板１２は、バルク基板またはセミコンダクターオンインシュレータ基板（ＳＯＩ）のようないずれかのタイプの半導体基板とすることができ、そしていずれかのタイプの半導体材料、または砒化ガリウム、シリコンゲルマニウム、シリコン、単結晶シリコンなどのような材料の組み合わせ、及び上に列挙した材料の組み合わせを含むことができる。能動回路は、基板１２の上に、及び基板１２の内部に形成され、能動回路は、いずれかの機能、または種々の機能を実行することができる。能動回路は、トランジスタ２６及び２４のような、いずれかの個数の、そしていずれかのタイプのトランジスタを含むことができる。トランジスタ２６及び２４は基板１２及び素子／コンタクト層１４に形成され、そして例えば、この技術分野で公知の種々の異なるタイプのソース及びドレイン領域、ゲート誘電体、ゲート積層体、スペーサなどを有するいずれかのタイプのトランジスタとすることができる。これらのトランジスタは、図１に示すように、基板１２の絶縁領域によって分離することができる。２つのトランジスタしか示していないが、半導体構造１０はいずれかのタイプの回路を形成するために、どのような個数のトランジスタも含むことができる。
素子／コンタクト層１４は更にコンタクト群を含み、これらのコンタクトは、トランジスタ２６及び２４のようなトランジスタ群との電気コンタクトを行ない、そして第１相互接続層１６にまで上に延出する。第１相互接続層１６の上の一つ以上の相互接続層（群）１８は、必要に応じて、いずれかの個数のビア層及びトレンチ層を含むことができ、これらのビア層及びトレンチ層によって、信号を第１相互接続層１６から基板１２上の他の素子に、そして最終相互接続層２０に伝送する。一の実施形態では、一つ以上の相互接続層（群）１８の各相互接続層は、信号を伝送する複数の導電部分（金属ビアまたは金属トレンチのような）を有する誘電体材料を含み、そして従来のプロセスを使用して形成することができる。これらの導電部分は、例えばアルミニウムまたは銅のような金属を含むことができる。最終相互接続層２０は誘電体２１を含み、この誘電体２１には、金属ビア及びトレンチが形成されて金属接合パッドを形成する。一の実施形態では、誘電体２１は、約４．０未満のＫのような低誘電率（Ｋ）を有する誘電体である。一の実施形態では、誘電体２１として、ＳｉＣＯＨまたは他の炭素含有誘電体を挙げることができる。最終相互接続層２０は、どのような数の誘電体も含むことができることに留意されたい。
一の実施形態では、キャップ層２２は、例えばテトラオルソシリケート（ＴＥＯＳ）堆積誘電体層のような絶縁キャップ層である。別の構成として、キャップ層２２の堆積は、シラン、メチルシラン、ジメチルシラン、トリメチルシラン、酸素、またはこれらの組み合わせを使用して行なうことができる。一の実施形態では、キャップ層２２は、誘電体層２１の下地部分を保護する。また、一の実施形態では、キャップ層２２は誘電体２１とは材料が異なる。例えば、一の実施形態では、誘電体２１は炭素を含むが、キャップ層２２は炭素を含まない。
ここで、一の実施形態では、キャップ層２２は最終相互接続層２０の一部分として表わすことができることに留意されたい。また、一の実施形態では、最終相互接続層２０は、一つ以上の相互接続層（群）１８の内の最上層として表わすことができる。
図２は、パターニング済みマスク層２８をキャップ層２２の上に形成した後の半導体構造１０を示し、この場合、パターニング済みマスク層２８によって複数の開口部が画定される。一の実施形態では、パターニング済みマスク層２８はパターニング済みフォトレジスト層であり、このフォトレジスト層は従来の処理技術を使用して形成することができる。
図３は、開口部３０をパターニング済みマスク層２８を使用して形成した後の半導体構造１０を示している。一の実施形態では、ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ８などのようなフルオロカーボン化学種を使用する乾式反応性イオンエッチング（ＲＩＥ）を使用して開口部３０を形成し、開口部３０は最終相互接続層２０の誘電体２１に食い込んで延びる。一の実施形態では、複数のエッチングステップを使用して開口部３０を形成することができる。例えば、第１のエッチング化学種を使用してキャップ層２２を貫通するようにエッチングし、そして第２のエッチング化学種を使用して誘電体２１を、誘電体２１に食い込むようにエッチングすることができる。
図４は、開口部３０をパターニング済みマスク層２８を除去した後の半導体構造１０を示している。一の実施形態では、パターニング済みマスク層２８は酸化性エッチング雰囲気で、例えば酸素含有化学種または一酸化炭素化学種をプラズマ雰囲気で使用して除去される。酸化性エッチング雰囲気を使用してパターニング済みマスク層２８を除去する（すなわち、アッシングする）ことにより、誘電体２１の内、開口部３０内部の露出部分にダメージを与える、または露出部分を改質して、ダメージ誘電体領域３２が形成される（改質誘電体領域３２とも表記される）。例えば、誘電体２１が炭素を含むが、キャップ層２２は炭素を含まない構成の上に提示した例では、ダメージ誘電体領域または改質誘電体領域３２を形成することになる誘電体２１へのダメージは、これらの領域からの炭素の除去と表現することができる。
従って、パターニング済みマスク層２８の膜厚、及び酸化性エッチング雰囲気中の酸素の量を利用してダメージ誘電体領域３２の形成を制御することができる。例えば、パターニング済みマスク層２８を除去するために使用されるエッチングパラメータ（例えば、時間、パワー、圧力、温度、化学種、及びガス流量のような）を制御することにより、ダメージ誘電体領域３２のサイズ及び形状を制御することができる。ここでまた、誘電体２１の露出部分も開口部３０を形成するために使用されるエッチングによってダメージを受けている、または改質されていることに注目されたい；しかしながら、本実施形態では、ダメージ誘電体領域３２のほとんどの部分が、パターニング済みマスク層２８を除去している間に形成される。
図５は、バリア層３４をキャップ層２２の上に、かつ開口部３０の内部に形成し、そして金属層３６をバリア層３４の上に形成した後の半導体構造１０を示している。バリア層３４を使用して、金属が下地層に拡散する現象を防止することができる。一の実施形態では、バリア層３４は、例えばタンタル、窒化タンタル、窒化チタン、またはこれらの材料の組み合わせのような材料または層の組み合わせを含むことができる。一の実施形態では、金属層３６は電解メッキを使用して形成され、この場合、シード層をまず、バリア層３４の上に形成し（例えば、物理気相成長を使用して）、そしてこのシード層を使用して金属層３６を電解メッキにより形成する。一の実施形態では、金属層３６は銅層である。
図６は、化学的機械研磨（ＣＭＰ）を金属層３６及びバリア層３４に施して、下地のキャップ層２２を露出させた後の半導体構造１０を示している。開口部３０に対する充填がこの時点までに行なわれて金属接合パッド３８，４０，及び４２（これらのパッドは、一の実施形態では、銅接合パッド３８，４０，及び４２である）が形成されていることに注目されたい。しかしながら、ＣＭＰが施されているので、金属接合パッド３８，４０，及び４２の頂部は真っ直ぐになっていない。すなわち、ＣＭＰによってこれらの金属接合パッドに、図６に示すようにディッシング（皿状の窪み）が生じる。
図７は、キャップ層２２を除去した後の半導体構造１０を示している。一の実施形態では、ＨＦウェットエッチングを使用してキャップ層２２を除去し、この場合、エッチングによって、誘電体のダメージ部分３２も最終相互接続層２０から除去される。例えば、一の実施形態では、誘電体のダメージ部分３２は、最終相互接続層２２の誘電体２１よりも炭素含有量が低い。従って、ＨＦエッチングを使用して誘電体のダメージ部分３２を、誘電体２１にほとんど影響を及ぼすことなく除去することができる。別の構成として、他の化学種を使用することができ、これらの化学種によって、ダメージのない低Ｋ材料または未処理の低Ｋ材料を除去することがないように、ダメージを受けた低Ｋ材料を選択的に除去する。従って、キャップ層２２の除去に使用されるエッチング化学種によって、金属接合パッド３８，４０，及び４２の各々に隣接する収納部４４，４６，及び４８がそれぞれ形成される（収納部４４，４６，及び４８は、収納開口部と表記することもできることに注目されたい）。また、パターニング済みマスク層２８を前の工程で除去する際に使用して誘電体のダメージ部分３２の形成を制御するエッチングパラメータを使用することにより、収納部４４，４６，及び４８のサイズ及び形状を制御することができることに注目されたい。一の実施形態では、収納部４４，４６，及び４８を形成することによって、開口部が、金属接合パッド３８，４０，及び４２の各々を取り囲む誘電体２１の内部にそれぞれ形成され、この場合、これらの開口部は誘電体２１の下方よりも誘電体２１の表面において広い幅を有する。また、キャップ層２２を除去することにより、金属接合パッドが最終相互接続層２２の誘電体２１よりも上に延びて突出するようになる。すなわち、図７に示すように、金属接合パッド３８，４０，及び４２は、最終相互接続層２０の誘電体２１よりも上に延びる。
最終相互接続層２０は更に、金属接合パッド３８，４０，及び４２のような金属接合パッドを、一つ以上の相互接続層１８に接続するビア部分を含むことに注目されたい。しかしながら、これらのビア部分は図３〜７の断面には示されない。ビア開口は、金属接合パッド３８，４０，及び４２に対応するトレンチを開口する前に、または後に形成することができ、いずれになるかは、ビアを最初に形成し、トレンチを最後に形成する方法（ビアファースト法）を使用するか、それともトレンチを最初に形成し、ビアを最後に形成する方法（トレンチファースト法）を使用するかによって変わる。従来の処理を使用して、これらのビアを形成することができるので、ここでは、従来の処理についての更に詳細な議論は行なっていない。
また、一の実施形態では、耐腐食性金属被覆層を金属接合パッド３８，４０，及び４２の露出部分の上に形成することができる。上述の実施形態では、耐腐食性金属被覆層の形成は、キャップ層２２の除去の前に、または後に行なうことができる。一の実施形態では、この耐腐食性金属被覆層は金を含む。
図８は、半導体構造１０を別の半導体構造１００に取り付けて、表面同士が対向する３次元の縦型積層構造を形成する様子を示している。半導体構造１０及び半導体構造１００の各々をチップまたはウェハの一部分とすることができることに注目されたい（半導体構造１０及び半導体構造１００は、半導体デバイス１０及び半導体デバイス１００とそれぞれ表記することもできる）。半導体構造１００は基板６４と、基板６４の上の素子／コンタクト層６２と、素子／コンタクト層６２の上の第１相互接続層６０と、第１相互接続層６０の上の一つ以上の相互接続層（群）５８と、一つ以上の相互接続層（群）５８の上の最終相互接続層５６と、そして最終相互接続層５６の中に形成され、かつ最終相互接続層５６よりも上に延びる突出金属接合パッド５４，５２，及び５０と、を含む。能動回路を基板６４の上に、そして基板６４の内部に形成し、能動回路はいずれかの機能、または種々の機能を実行することができる。能動回路は、トランジスタ１２６及び１２４のようないずれかの数の、そしていずれかのタイプのトランジスタを含む。トランジスタ１２６及び１２４は基板６４及び素子／コンタクト層６２に形成され、そして例えば、この技術分野で公知の種々の異なるタイプのソース及びドレイン領域、ゲート誘電体、ゲート積層体、スペーサなどを有するいずれかのタイプのトランジスタとすることができることに留意されたい。これらのトランジスタは、基板６４の絶縁領域によって分離することができる。２つのトランジスタしか示していないが、半導体構造１００はいずれかのタイプの回路を形成するために、どのような個数のトランジスタも含むことができる。基板１２、素子／コンタクト層１４、トランジスタ２４及び２６、第１相互接続層１６、一つ以上の相互接続層（群）１８、最終相互接続層２０、及び突出金属接合パッド５４，５２，及び５０に関して上に行なった記述は、基板６４、素子／コンタクト層６２、トランジスタ１２４及び１２６、第１相互接続層６０、一つ以上の相互接続層（群）５８、最終相互接続層５６、及び突出金属接合パッド３８，４０，及び４２のそれぞれにも当てはまることに留意されたい。半導体構造１００は更に収納部を最終相互接続層５６の中に、突出金属接合パッド５４，５２，及び５０の各々に隣接して含む。しかしながら、別の実施形態では、これらの収納部を設けなくてもよいことに留意されたい。また、別の実施形態では、半導体構造１００は異なる層、異なるタイプのトランジスタ及び回路、及び異なるタイプの金属接合パッドを有することができる。すなわち、半導体構造１００は、半導体構造１０と形態に関して類似する必要はない。
図８に示すように、半導体構造１００は半導体構造１０の上に半導体構造１０と対向するように配置されて、半導体構造１００の金属接合パッドの位置が半導体構造１０の金属接合パッドの位置と一致するようになる。次に、力を矢印６１の向きに加えて、半導体構造１０及び１００を図９に示すように接触させる。図９を参照すると、突出金属接合パッド３８，４０，及び４２が突出金属接合パッド５４，５２，及び５０にそれぞれ接合する。一の実施形態では、これらの突出金属接合パッドを高温（例えば、室温よりも高い温度）で接合する。また、一の実施形態では、これらの突出金属接合パッドは温度及び圧力によって接合中に変形する。接合が行なわれる結果として横方向に流れる余分の金属を全て、半導体構造１０及び半導体構造１００の隣接収納部（半導体構造１００に設けるとした場合）に捕捉する。このようにして、余分の金属は最終相互接続層２０または５６の上に接合中に流れ出すことがないので、隣接する相互接続の間の短絡を防止することができる。収納部には金属接合パッドからの金属材料を接合中に完全に充填することができる、または部分的にのみ充填することができることに注目されたい。また、収納部は、最終相互接続層５６の誘電体を最終相互接続層２０の誘電体と接触させることができるように十分大きく設計することができる。この実施形態では、２つの半導体構造の間の空間５９は設けない。
図１０〜１５は、本発明の別の実施形態による半導体構造２００を形成する様子を示している。図１０〜１５の同様の参照番号は、図１〜９の参照番号と同様の構成要素を指すために使用される。図１０の実施形態では、パターニング済みマスク層６６を最終相互接続層２０の上に形成する。すなわち、キャップ層２２のようなキャップ層は最終相互接続層２０の上には本実施形態では形成されない。パターニング済みマスク層６６は、パターニング済みマスク層２８に類似するので、パターニング済みマスク層２８に関して上で行なった記述はパターニング済みマスク層６６にも当てはまる。
図１１は、開口部６８を最終相互接続層２０の誘電体の中にまで延びるように形成した後の半導体構造２００を示している。開口部３０を形成するために上に説明した同じ化学種をここでも、開口部６８の形成に適用することができる。しかしながら、図１１の本実施形態では、キャップ層を貫通するエッチングは、キャップ層を設けないので必要がない。
図１２は、パターニング済みマスク層６６を除去した後の半導体構造２００を示している。パターニング済みマスク層２８の除去に関して上に説明したように、例えば酸素含有化学種または一酸化炭素化学種をプラズマ雰囲気中で使用する酸化性のエッチング雰囲気を使用してパターニング済みマスク層６６を除去することができる。酸化性のエッチング雰囲気を使用してパターニング済みマスク層６６を除去することにより、開口部３０内部の、そして誘電体２１の表面に沿った誘電体の露出部分にダメージを与える、または露出部分を改質して、誘電体のダメージ領域７０を形成する（誘電体の改質領域７０とも表記する）。一の実施形態では、誘電体のダメージ領域７０、または誘電体の改質領域７０を形成するダメージまたは改質は、これらの領域からの炭素の除去を意味する。従って、パターニング済みマスク層６６の厚さ、及び酸化性のエッチング雰囲気中の酸素の量を利用して、誘電体のダメージ領域７０の形成を制御することができる。例えば、パターニング済みマスク層６６を除去するために使用されるエッチングパラメータ（例えば、時間、パワー、圧力、温度、化学種、及びガス流量のような）を制御することにより、誘電体のダメージ領域７０のサイズ及び形状を制御することができる。また、誘電体２１の露出部分も開口部６８を形成するために使用されるエッチングによってダメージを受けていることに留意されたい。しかしながら、本実施形態では、誘電体のダメージ領域７０のほとんどが、パターニング済みマスク層６６を除去している間に形成される。
図１３は、バリア層７２を最終相互接続層２０の上に、そして開口部６８の内部に形成し、更に金属層７４をバリア層７２の上に形成した後の半導体構造２００を示している。バリア層３４及び金属層３６に関して上に行なった記述（材料及び形成方法を含む）がここでも、バリア層７２及び金属層７４にそれぞれ当てはまる。
図１４は、金属層７４及びバリア層７２にＣＭＰを施して下地の最終相互接続層２０を露出させた後の半導体構造２００を示している。開口部６８への充填がこの時点までに行なわれて、金属接合パッド７６，７８，及び８０が形成されることに注目されたい。しかしながら、ＣＭＰが施されているので、金属接合パッド７６，７８，及び８０の頂部は真っ直ぐにはならない。すなわち、ＣＭＰを施すことによって、金属接合パッドにディッシングが図１４に示すように形成される。
図１５は、ダメージ部分７０を除去して収納部８２，８４，８６を金属接合パッド７６，７８，及び８０にそれぞれ隣接して形成した後の半導体構造２００を示している。一の実施形態では、ＨＦエッチングを使用して誘電体のダメージ部分７０を最終相互接続層２０から除去する。例えば、一の実施形態では、誘電体のダメージ部分７０の炭素含有量は、最終相互接続層２２の誘電体２１よりも少ない。従って、ＨＦエッチングを使用して誘電体のダメージ部分７０を、誘電体２１にほとんど影響を与えることなく除去することができる。別の構成として、他の化学種を使用して、ダメージのない、または未処理の低Ｋ材料を除去することがないように、ダメージを受けた低Ｋ材料を選択的に除去することができる。一の実施形態では、収納部８２，８４，８６を形成することにより、開口部が誘電体２１の内部に、金属接合パッド７６，７８，及び８０の各々を取り囲むようにそれぞれ形成され、この場合、これらの開口部は、誘電体２１の表面の下方よりも誘電体２１の表面において広い幅を有する。誘電体のダメージ部分７０を誘電体２１の頂部表面から除去することによっても、突出金属接合パッドが最終相互接続層の誘電体よりも上に延びるようになることに注目されたい。すなわち、図１５に示すように、金属接合パッド７６，７８，及び８０は最終相互接続層２０の誘電体２１よりも上に延びる。従って、パターニング済みマスク層６６を前の工程で除去する際に使用して誘電体のダメージ部分７０の形成を制御するエッチングパラメータを使用することにより、収納部４４，４６，及び４８のサイズ及び形状を制御し、そして金属接合パッド７６，７８，及び８０が誘電体２１よりも上に延びる長さを制御することができることに注目されたい。
ここで、金属接合パッド、及び金属接合パッドに隣接する収納部または開口部を有することにより、３次元縦型積層構造におけるような接合用半導体相互接続の信頼性の向上を可能にする半導体構造を提示してきたことを理解されたい。更に、半導体構造の金属接合パッドが最終誘電体よりも上に突出することにより、相互接続の信頼性の向上も可能になる。収納部を使用して余分な金属を接合プロセス中に収容して、チップまたはウェハの金属接合パッドを別のチップまたはウェハに接合するので、接合中に相互接続から溢れて横方向に流動する金属によって発生し得る短絡を防止することができる。また、金属接合パッドに隣接する、どのような形状の、またはサイズの開口部も必要に応じて使用することができることに注目されたい。これらの収納部または開口部のサイズ及び形状はエッチングのパラメータを制御することにより制御することができ、このエッチングによって、接合パッドが形成される最終相互接続層の誘電体に最初にダメージを与える、または誘電体を改質する。更に、収納部のサイズ及び形状は、積層対象の２つの半導体構造の誘電体を互いに接触させることができるように設計することもできる。
本記述及び請求項において用いられるとすると、「ｆｒｏｎｔ」、「ｂａｃｋ」、「ｔｏｐ」、「ｂｏｔｔｏｍ」、「ｏｖｅｒ」、「ｕｎｄｅｒ」などの用語は、説明のために使用され、かつ必ずしも恒久的な相対位置を表わすために使用されるのではない。このようにして使用される用語は適切な条件の下では入れ替え可能であり、従ってここに説明する本発明の実施形態は、例えば例示される向き、またはここに説明される向き以外の向きで動作することができることを理解されたい。
本明細書ではこれまで、本発明について特定の実施形態を参照しながら説明してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない限り加え得ることが理解できるであろう。従って、本明細書及び図は制限的な意味ではなく例示として捉えられるべきであり、そして全てのこのような変形は本発明の技術範囲に包含されるべきものである。
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
本明細書で使用されるように、「ｐｌｕｒａｌｉｔｙ」という用語は、「２つの」、または「２つよりも多くの」として定義される。本明細書で使用されるように、「ａｎｏｔｈｅｒ」という用語は、「少なくとも２番目以降の」として定義される。
本明細書で使用されるように、「ｃｏｕｐｌｅｄ」という用語は、「ｃｏｎｎｅｃｔｅｄ」として定義されるが、必ずしも直接的である必要はなく、かつ必ずしも機械的である必要もない。
上の詳細な記述は例示であるので、「ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ（一の実施形態）」について記述される場合、当該実施形態は例示としての実施形態である。従って、本文における単語「ｏｎｅ」の使用は、一つの、かつ一つのみの実施形態が、記載の特徴を有することができることを示すために行なわれるのではない。そうではなく、多くの他の実施形態が例示としての「ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ（一の実施形態）」に関して記載した特徴を有することができ、かつ多くの場合に有することができる。従って、上に使用されるように、本発明が「ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ（一の実施形態）」に関連して記述される場合、当該「ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ」は本発明の多くの在り得る実施形態の内の一つの実施形態である。
詳細な記述における単語「ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ」の使用に関して上のように暫定的に主張するのではあるが、この技術分野の当業者であれば、一つの被導入請求要素に関する特定の数が以下の請求項群において意図される場合には、このような意図は請求項において明示的に記載されることになり、そしてこのような記載がない場合には、このような制限は無い、または適用されないことを理解できるであろう。例えば、以下の請求項群において、一つの請求要素が「一つの」特徴を有する（ｈａｖｉｎｇ “ｏｎｅ” ｆｅａｔｕｒｅ）ものとして記載される場合、当該要素は記載の特徴の内の一つの、かつ一つのみの特徴に限定されることを意味する。
更に、本明細書で使用されるように、「ａ」及び「ａｎ」という用語は、一つの、または一つよりも多くの（ｏｎｅ ｏｒ ｍｏｒｅ ｔｈａｎ ｏｎｅ）として定義される。また、「ａｔ ｌｅａｓｔ ｏｎｅ」及び「ｏｎｅ ｏｒ ｍｏｒｅ」のような修飾成句を請求項群において使用していることが、別の請求要素を不定冠詞「ａ」または「ａｎ」で修飾するときに、これによって、このような被修飾請求要素を含む特定の請求項が必ず、同じ請求項が修飾成句「ｏｎｅ ｏｒ ｍｏｒｅ」または「ａｔ ｌｅａｓｔ ｏｎｅ」、及び「ａ」または「ａｎ」のような不定冠詞を含む場合であっても、このような要素を一つだけ含む発明に限定されてしまうことを意味するものとして解釈されるべきではない。同じ主張が定冠詞の使用にも当てはまる。
本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の一の実施形態による２つの半導体構造を取り付ける様子を表わす断面図。 本発明の一の実施形態による２つの半導体構造を取り付ける様子を表わす断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。 本発明の別の実施形態による半導体構造を形成する種々の工程における断面図。

Claims (3)

  1. 被覆素子層を有した基板を設ける工程と、
    複数の素子を基板の内部かつ前記被覆素子層の内部に形成する工程と、
    一つ以上の相互接続層を前記被覆素子層の上に形成する工程と、
    誘電体層を、前記一つ以上の相互接続層の内の最上部にある相互接続層の上面を取り囲むように形成する工程と、
    開口部を前記誘電体層の中に形成する工程であって、前記開口部を誘電体層の中に形成する結果、前記誘電体層には前記開口部が形成されるとともに、開口部の側壁の一部分に沿って前記誘電体層の改質部分が形成される、前記開口部を誘電体層の中に形成する工程と、
    前記開口部に導電材料を充填する工程と、
    前記誘電体層の露出部分を除去して、誘電体層よりも上に延びる導電材料の突出パッドを形成する工程と、
    前記誘電体層の改質部分を除去することによって前記誘電体層に収納開口部を突出パッドに隣接して形成する工程とを備える、半導体デバイスの製造方法。
  2. 前記開口部を形成する工程では更に、
    パターニング済みマスク層を誘電体層上の絶縁キャップ層の上に設ける工程と、
    誘電体層及び絶縁キャップ層をエッチングする工程と、
    パターニング済みマスク層をプラズマ雰囲気中の酸化性化学種に曝露して除去する工程と、
    前記収納開口部のサイズを制御すべく前記誘電体層の改質部分の大きさを決定するために、パターニング済みマスク層の除去を制御する工程とを備える、請求項１記載の方法。
  3. 基板と、
    基板の上の素子層と、
    基板及び素子層の内部に形成される複数の素子と、
    素子層の上の一つ以上の相互接続層と、
    一つ以上の相互接続層の内の最上部にある相互接続層の上面を取り囲む誘電体層と、
    前記誘電体層に設けられた開口部と、
    前記開口部に設けられるとともに前記誘電体層の上面を越えて上方に延びる突出パッドとを備え、
    前記突出パッドは、収納開口部をもって前記誘電体層から分離されているとともに、バリア層であって前記突出パッドの側壁を画定し、かつタンタル、窒化タンタル、窒化チタン、またはこれらの材料の組み合わせからなるバリア層と前記バリア層の内部に設けられた金属層とからなる、半導体デバイス。
JP2008552305A 2006-01-25 2006-12-07 接合用の隣接収納部を有する半導体相互接続、及び形成方法 Active JP5138611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/339,132 2006-01-25
US11/339,132 US7579258B2 (en) 2006-01-25 2006-01-25 Semiconductor interconnect having adjacent reservoir for bonding and method for formation
PCT/US2006/061737 WO2007100404A2 (en) 2006-01-25 2006-12-07 Semiconductor interconnect having adjacent reservoir for bonding and method for formation

Publications (3)

Publication Number Publication Date
JP2009524932A JP2009524932A (ja) 2009-07-02
JP2009524932A5 JP2009524932A5 (ja) 2010-02-04
JP5138611B2 true JP5138611B2 (ja) 2013-02-06

Family

ID=38284743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552305A Active JP5138611B2 (ja) 2006-01-25 2006-12-07 接合用の隣接収納部を有する半導体相互接続、及び形成方法

Country Status (5)

Country Link
US (2) US7579258B2 (ja)
JP (1) JP5138611B2 (ja)
CN (1) CN101496166B (ja)
TW (1) TWI415216B (ja)
WO (1) WO2007100404A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134235B2 (en) 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
US8796822B2 (en) * 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
US10636767B2 (en) * 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
GB2589329B (en) * 2019-11-26 2022-02-09 Plessey Semiconductors Ltd Substrate bonding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPH04258125A (ja) * 1991-02-13 1992-09-14 Nec Corp 半導体装置
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6232219B1 (en) * 1998-05-20 2001-05-15 Micron Technology, Inc. Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
DE10118422B4 (de) * 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7307005B2 (en) * 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods

Also Published As

Publication number Publication date
TW200746358A (en) 2007-12-16
JP2009524932A (ja) 2009-07-02
CN101496166B (zh) 2010-11-03
US7514340B2 (en) 2009-04-07
WO2007100404A2 (en) 2007-09-07
WO2007100404A3 (en) 2008-10-09
TWI415216B (zh) 2013-11-11
CN101496166A (zh) 2009-07-29
US20070170584A1 (en) 2007-07-26
US7579258B2 (en) 2009-08-25
US20070170585A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
TWI406381B (zh) 半導體裝置及其形成方法
US11011421B2 (en) Semiconductor device having voids and method of forming same
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
US9633929B2 (en) TSV formation
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US20130105968A1 (en) TSV Backside Processing Using Copper Damascene Interconnect Technology
US20080026579A1 (en) Copper damascene process
JP5138611B2 (ja) 接合用の隣接収納部を有する半導体相互接続、及び形成方法
CN109686657B (zh) 晶圆间键合结构的形成方法、晶圆的键合方法
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
JP3781729B2 (ja) 半導体装置の製造方法
US8445376B2 (en) Post-etching treatment process for copper interconnecting wires
US8563432B2 (en) Method for forming through silicon via structure
CN112736054B (zh) 半导体元件及其制备方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
JP2004119872A (ja) 半導体装置の製造方法
US7528059B2 (en) Method for reducing polish-induced damage in a contact structure by forming a capping layer
JP2008041804A (ja) 半導体装置及びその製造方法
JP2015228473A (ja) 半導体装置およびその製造方法
TWI559414B (zh) 基底穿孔製程
KR101128725B1 (ko) 반도체 장치의 제조방법
KR20120034988A (ko) 반도체 소자의 콘택 및 그 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5138611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250