KR20120034988A - 반도체 소자의 콘택 및 그 형성 방법 - Google Patents
반도체 소자의 콘택 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20120034988A KR20120034988A KR1020100096423A KR20100096423A KR20120034988A KR 20120034988 A KR20120034988 A KR 20120034988A KR 1020100096423 A KR1020100096423 A KR 1020100096423A KR 20100096423 A KR20100096423 A KR 20100096423A KR 20120034988 A KR20120034988 A KR 20120034988A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- contact hole
- insulating film
- line width
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 반도체 소자의 콘택 및 그 형성 방법에 관한 것으로, 특히 반도체 기판 상면에는 선폭이 작은 콘택을 형성하고, 반도체 기판 후면에는 선폭이 큰 콘택을 형성하여 범프 공정의 공정 마진을 유지하면서 반도체 기판 상면으로 구리 물질이 솟구치는 현상을 방지할 수 있는 기술에 관한 것이다.
본 발명은 반도체 기판 내에 구비된 제 1 콘택과, 제 1 콘택과 연결되며, 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 반도체 소자의 콘택을 포함하는 것을 특징으로 한다.
본 발명은 반도체 기판 내에 구비된 제 1 콘택과, 제 1 콘택과 연결되며, 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 반도체 소자의 콘택을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 콘택 및 그 형성 방법에 관한 것이다. 보다 상세하게는 관통 실리콘 비아(Through Silicon Via)를 포함하는 반도체 소자의 콘택 및 그 형성 방법에 관한 것이다.
집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 최근에 들어서는 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택에 대한 다양한 기술들이 개발되고 있다. 반도체 산업에서 말하는 스택이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술에 의하면, 메모리 소자의 경우는 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론 실장 밀도 및 실장 면적 사용의 효율성 측면에서 이점을 갖기 때문에 스택 패키지에 대한 연구 및 개발이 가속화되고 있는 실정이다.
스택 패키지의 한 예로 관통 실리콘 비아(Through silicon via)를 이용한 구조가 제안되었다. 관통 실리콘 비아를 이용한 스택 패키지는 칩 내에 관통 실리콘 비아를 형성해서 관통 실리콘 비아에 의해 수직으로 칩들 간 물리적 및 전기적 연결이 이루어지도록 한 구조이다.
도 1a 및 도 1b를 참조하여 종래 기술에 따른 반도체 소자의 콘택 형성 방법을 설명하면 다음과 같다.
먼저, 도 1a를 참조하면 반도체 기판(10)을 식각하여 콘택홀(15)을 형성한다. 이어서, 콘택홀(15) 내측벽에 절연막(20)를 형성한다. 이때, 절연막(20)는 산화막을 포함하는 물질로 형성하는 것이 바람직하다. 그 다음, 도 1b를 참조하면 절연막(20)가 형성된 콘택홀(15) 저부면에 금속 시드층을 형성한다. 이어서, 금속 시드층을 성장시켜 콘택홀(15)에 금속층을 매립함으로써 콘택(25)을 형성한다. 이때, 금속층은 구리(Cu)를 포함하는 물질로 형성하는 것이 바람직하다. 이렇게 형성된 콘택(25)이 관통 실리콘 비아가 된다.
상술한 바와 같이, 구리 물질을 이용하여 관통 실리콘 비아를 형성하게 되면, 후속으로 진행되는 열처리 공정에 의해 구리의 부피가 팽창되고, 이로 인해 인해 구리 물질이 반도체 기판 상면으로 솟구치는 문제가 발생하게 되어 후속 공정에 불량을 유발시켜 소자의 특성이 저하된다. 이를 개선하기 위해서는 관통 실리콘 비아의 선폭을 감소시켜 구리 물질의 양을 줄이는 방법이 제안되었다. 그러나, 이는 후속으로 진행되는 범프(Bump) 공정 시 범프 사이즈를 감소시켜야 하는데 포토 장비의 한계로 인해 범프 사이즈를 감소시키는 방법에도 한계가 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 반도체 기판 후면에는 선폭이 큰 콘택을 형성하여 범프 공정의 공정 마진을 유지한다. 한편, 반도체 기판 상면에는 선폭이 작은 콘택을 형성하여 구리 물질의 부피를 줄이고, 반도체 기판 상면으로 구리 물질이 솟구치는 현상을 방지할 수 있는 반도체 소자의 콘택 및 그 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 반도체 기판 내에 구비된 제 1 콘택과, 제 1 콘택과 연결되며, 상기 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 것을 특징으로 한다.
나아가, 제 1 콘택 및 제 2 콘택은 구리를 포함하는 물질인 것을 특징으로하며, 제 1 콘택의 선폭은 5 ~ 15㎛이며, 제 2 콘택의 선폭은 2 ~ 7㎛인 것을 특징으로 한다.
그리고, 제 2 콘택 양측에 절연막을 더 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자의 콘택 형성 방법은 반도체 기판 내에 제 1 콘택을 형성하는 단계와, 제 1 콘택 상부에 상기 제 1 콘택보다 선폭이 작은 제 2 콘택을 형성하여 관통 실리콘 비아(Through Silicon Via)를 형성하는 단계를 포함하는 것을 특징으로 한다.
나아가, 제 1 콘택을 형성하는 단계는 반도체 기판을 식각하여 콘택홀을 형성하는 단계와, 콘택홀 저부에 금속층을 매립하는 단계를 더 포함하는 것을 특징으로 한다. 그리고, 금속층을 매립하는 단계는 콘택홀 저부면에 금속 시드층을 형성하는 단계와, 금속 시드층 상부에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 제 2 콘택을 형성하는 단계는 제 1 콘택이 형성된 상기 콘택홀 상부에 절연막을 형성하는 단계와, 절연막을 식각하여 상기 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택홀을 형성하는 단계와, 제 2 콘택홀에 금속층을 매립하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 금속층을 매립하는 단계에서, 금속층은 구리 물질을 포함하는 것을 특징으로 한다.
또한, 반도체 소자의 콘택은 반도체 기판 내에 구비된 제 1 콘택과, 제 1 콘택과 연결되며, 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택과, 제 1 콘택 상부의 제 2 콘택 측벽에 구비된 제 2 절연막과, 제 2 절연막 및 제 1 콘택 측벽에 구비된 제 1 절연막을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 것을 특징으로 한다. 제 1 콘택 및 제 2 콘택은 구리를 포함하는 물질이며, 제 1 절연막 및 제 2 절연막은 산화막을 포함하는 물질인 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자의 콘택 형성 방법은 반도체 기판을 식각하여 제 1 콘택홀을 형성하는 단계와, 제 1 콘택홀 저부에 금속층을 매립하여 제 1 콘택을 형성하는 단계와, 제 1 콘택이 형성된 상기 제 1 콘택홀 내에 절연막을 형성하는 단계와, 절연막을 식각하여 상기 제 1 콘택홀의 선폭보다 작은 선폭을 가지는 제 2 콘택홀을 형성하는 단계와, 제 2 콘택홀에 금속층을 매립하여 제 2 콘택을 형성하여 관통 실리콘 비아(Through Silicon Via)를 형성하는 단계를 포함하는 것을 특징으로 한다.
나아가, 제 1 콘택홀을 형성하는 단계에서, 제 1 콘택홀은 5 ~ 15㎛의 선폭으로 형성하는 것을 특징으로 하고, 제 1 콘택홀을 형성하는 단계 이후 제 1 콘택홀 내측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 제 1 콘택을 형성하는 단계는 제 1 콘택홀 저부면에 금속 시드층을 형성하는 단계와, 금속 시드층 상부에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 제 1 콘택홀 내에 절연막을 형성하는 단계에서, 절연막은 산화막을 포함하는 물질로 형성하는 것을 특징으로 한다.
나아가, 제 2 콘택홀을 형성하는 단계에서, 제 2 콘택홀은 제 1 콘택이 노출되도록 형성하며, 제 2 콘택홀을 형성하는 단계에서, 제 2 콘택홀은 2 ~ 7㎛의 선폭으로 형성하는 것을 특징으로 한다.
그리고, 제 2 콘택을 형성하는 단계는 제 2 콘택홀 저부면에 금속 시드층을 형성하는 단계와, 금속 시드층 상부에 금속층을 형성하는 단계를 더 포함하며, 금속 시드층은 구리 물질을 포함하는 것을 특징으로 한다.
본 발명의 반도체 소자의 콘택 및 그 형성 방법은 다음과 같은 효과를 제공한다.
첫째, 반도체 기판 상면은 선폭이 작은 제 1 콘택을 형성하여 콘택의 부피를 감소시킴으로써, 제 1 콘택의 구리 물질이 반도체 기판 상면으로 솟아오르는 불량을 최소화하여 소자의 특성을 향상시키는 효과를 제공한다.
둘째, 반도체 기판 후면은 선폭이 큰 제 2 콘택을 형성하여 콘택의 직경을 증가시킴으로써, 후속으로 진행되는 범프 공정 시 공정 마진이 증가되어 소자의 특성을 향상시키는 효과를 제공한다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 콘택 및 그 형성 방법을 도시한 단면도.
도 2는 본 발명에 따른 반도체 소자의 콘택을 도시한 단면도.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 형성 방법을 도시한 단면도.
도 2는 본 발명에 따른 반도체 소자의 콘택을 도시한 단면도.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 형성 방법을 도시한 단면도.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택 및 그 형성 방법의 일실시예에 대해 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 소자의 관통 실리콘 비아(Through Silicon Via)을 도시한 단면도이다.
도 2를 참조하면, 반도체 기판(100) 내에 'W1'의 선폭을 가지는 제 1 콘택(120)이 구비되고, 제 1 콘택(120) 상부에 제 1 콘택(120) 보다 작은 선폭(W2)을 가지는 제 2 콘택(130)이 구비된다. 여기서, 제 1 콘택(120) 및 제 2 콘택(130)은 구리(Cu)를 포함하는 물질로 형성된다. 그리고, 제 1 콘택(120)의 선폭(W1)은 5 ~ 15㎛이며, 제 2 콘택(130)의 선폭(W2)은 제 1 콘택(120)의 선폭(W1)보다 작게 형성된다. 바람직하게는 제 2 콘택(130)의 선폭(W2)은 2 ~ 7㎛이 되도록 한다.
또한, 제 2 콘택(130) 양측에 제 2 절연막(125)이 구비된다. 제 2 절연막(125)은 산화막을 포함하는 물질이며, 제 2 절연막(125)과 제 2 콘택(130)의 선폭(W2)이 제 1 콘택(120)의 선폭(W1)과 동일하게 된다. 그리고, 반도체 기판(100)과 제 1 콘택(120)의 계면 및 반도체 기판(100)과 제 2 절연막(125)의 계면에 스페이서(110)가 구비된다. 여기서, 스페이서(110)는 산화막을 포함하는 물질인 것이 바람직하다.
이와 같이, 제 1 콘택(120) 및 제 1 콘택(120)보다 작은 선폭을 가지는 제 2 콘택(130)을 포함하는 관통 실리콘 비아를 사용함으로써, 선폭이 큰 제 1 콘택(120)은 범프(BUMP) 공정 시 공정 마진을 유지할 수 있도록 하고, 선폭이 작은 제 2 콘택(130)은 소자들이 형성된 반도체 기판 상부로 콘택 내의 구리 물질이 솟아오르는 불량을 방지할 수 있다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 형성 방법을 도시한 단면도이다.
먼저, 도 3a를 참조하면 반도체 기판(100) 상부에 관통 실리콘 비아(Through silicon via)를 정의하는 제 1 마스크 패턴(미도시)을 형성한다. 그 다음, 제 1 마스크 패턴(미도시)을 식각 마스크로 반도체 기판(100)을 식각하여 제 1 콘택홀(105)을 형성한다. 이때, 제 1 콘택홀(105)은 5 ~ 15㎛의 선폭(W1)으로 형성하는 것이 바람직하며, 40 ~ 80㎛의 깊이로 형성하는 것이 바람직하다.
그 다음, 제 1 콘택홀(105)을 포함하는 반도체 기판(100) 표면에 제 1 절연막을 형성한다. 이때, 제 1 절연막은 산화막을 포함하는 물질로 형성하는 것이 바람직하다. 이어서, 에치-백(Etch-Back) 공정으로 반도체 기판(100) 표면의 제 1 절연막을 제거하여 콘택홀(105) 내측벽에만 제 1 절연막(110)을 남기도록 한다. 이때, 제 1 절연막(110)는 콘택과 반도체 기판(100) 사이를 절연시키는 효과를 제공한다.
도 3b를 참조하면, 제 1 콘택홀(105) 내측벽 및 저부면에 배리어 메탈층(미도시)을 형성한다. 이때, 배리어 메탈층(미도시)은 티타늄(Ti), 티타늄 질화막(TiN) 및 이들의 조합 중 선택된 어느 하나의 물질을 포함하는 것이 바람직하다. 이러한 배리어 메탈층은 CVD(Chemical Vapor Deposition) 방법을 이용하여 형성하는 것이 바람직하며, 후속으로 형성되는 구리(Cu) 물질의 확산을 방지하고 응집성(adhision)을 향상시키기 위한 확산 방지막의 역할을 할 수 있다.
그 다음, 콘택홀(105) 저부면의 배리어 메탈층(미도시) 상부에 금속 시드층(Metal Seed Layer)을 형성한다. 이때, 금속 시드층은 구리를 포함하는 물질인 것이 바람직하다.
이어서, 금속 시드층을 시드로 제 1 콘택홀(105)에 금속층을 매립하여 제 1 콘택(120)을 형성한다. 이때, 금속층은 제 1 콘택홀(105) 저부면에서부터 상부로 증착하는 방식으로 형성되며, 제 1 콘택홀(105) 저부면으로부터 20 ~ 30㎛의 높이가 되도록 형성하는 것이 바람직하다. 즉, 제 1 콘택홀(105)의 상부로부터 일정 깊이는 금속층으로 매립되지 않도록 한다. 또한, 제 1 콘택(120)은 금속 시드층(미도시)과 같은 물질로 형성된다. 예컨대, 제 1 콘택(120)은 구리를 포함하는 물질인 것이 바람직하다.
그 다음, 도 3c를 참조하면 제 1 콘택(120)이 형성된 제 1 콘택홀(105)을 포함하는 반도체 기판(100) 상부에 제 2 절연막(125)을 형성한다. 이때, 제 2 절연막(125)은 산화막을 포함하는 물질인 것이 바람직하며, 더욱 바람직하게는 SOG(Spin On Glass) 산화막으로 형성한다.
이어서, 반도체 기판(100)이 노출될때까지 평탄화 공정을 진행하여 제 1 콘택홀(105) 내의 제 1 콘택(120) 상부에 제 2 절연막(125)이 매립되도록 한다. 그리고, 반도체 기판(100) 및 제 2 절연막(125) 상부에 제 2 절연막(125) 중앙부 일부를 노출시키는 제 2 마스크 패턴(미도시)을 형성한다. 다음으로, 제 2 마스크 패턴(미도시)을 식각 마스크로 제 2 절연막(125)을 식각하여 제 2 콘택홀(127)을 형성한다. 이때, 제 2 콘택홀(127)은 2 ~ 7㎛의 선폭(W2)으로 형성하는 것이 바람직하다. 즉, 제 2 콘택홀(127)은 제 1 콘택(120)의 선폭(W1)보다 작은 선폭으로 형성된다.
다음으로, 도 3e를 참조하면, 제 2 콘택홀(127) 내측벽 및 저부면에 배리어 메탈층(미도시)을 형성한다. 이때, 배리어 메탈층(미도시)은 티타늄(Ti), 티타늄 질화막(TiN) 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것이 바람직하다.
그 다음, 제 2 콘택홀(127) 저부면의 배리어 메탈층(미도시) 상부에 금속 시드층을 형성한다. 이때, 금속 시드층은 구리를 포함하는 물질인 것이 바람직하다. 이어서, 제 2 콘택홀(127) 내의 금속 시드층 상부에 금속층을 매립함으로써 제 2 콘택(130)을 형성한다. 이때, 금속층은 15 ~25㎛의 높이로 형성한다. 이렇게 형성된 제 1 콘택(120) 및 제 2 콘택(130)이 관통 실리콘 비아로 사용된다.
이어서, 도시되지는 않았으나 반도체 기판의 후면(backside)을 백그라인딩(back grinding)하여 관통 실리콘 비아를 노출시킨다. 이 후, 반도체 기판을 개별 칩들로 분리시킨 후, 기판 상에 적어도 둘 이상의 칩을 관통 실리콘 비아를 이용해서 수직으로 쌓아 올린다.
상술한 바와 같이, 반도체 기판(100) 후면에는 선폭이 큰 제 1 콘택(120)을 형성하여 후속으로 진행하는 범프 공정 시 공정 마진을 향상시킨다. 범프 공정을 진행하기 위해서는 반도체 기판(100) 후면에 감광막을 형성한 후 포토 공정을 수행하여 감광막 패턴을 형성하여야 하는데, 포도 장비의 능력에 한계가 있으므로 범프 사이즈를 줄이는데도 한계가 있다. 그러나, 본 발명에서는 제 1 콘택(120)의 선폭을 크게 형성함으로써, 범프 공정을 위한 공정 마진을 향상시킬 수 있다.
또한, 반도체 기판(100) 상면에는 선폭이 작은 제 2 콘택(130)을 형성하여 관통 실리콘 비아 내의 구리 물질의 부피를 감소시킨다. 이로 인해, 구리 물질이 솟구치는 현상을 감소시켜 소자의 특성을 향상시킬 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
100 : 반도체 기판 105 : 제 1 콘택홀
110 : 스페이서 120 : 제 1 콘택
125 : 절연막 127 : 제 2 콘택홀
130 : 제 2 콘택
110 : 스페이서 120 : 제 1 콘택
125 : 절연막 127 : 제 2 콘택홀
130 : 제 2 콘택
Claims (18)
- 반도체 기판 내에 구비된 제 1 콘택; 및
상기 제 1 콘택과 연결되며, 상기 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 반도체 소자의 콘택. - 청구항 1에 있어서,
상기 제 1 콘택 및 제 2 콘택은 구리를 포함하는 물질인 것을 특징으로 하는 반도체 소자의 콘택. - 청구항 1에 있어서,
상기 제 2 콘택 양측에 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택. - 반도체 기판 내에 구비된 제 1 콘택; 및
상기 제 1 콘택과 연결되며, 상기 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택;
상기 제 1 콘택 상부의 상기 제 2 콘택 측벽에 구비된 제 2 절연막; 및
상기 제 2 절연막 및 상기 제 1 콘택 측벽에 구비된 제 1 절연막
을 포함하는 관통 실리콘 비아(Through Silicon Via)를 포함하는 것을 특징으로 하는 반도체 소자의 콘택. - 청구항 4에 있어서,
상기 제 1 콘택 및 제 2 콘택은 구리를 포함하는 물질인 것을 특징으로 하는 반도체 소자의 콘택. - 청구항 4에 있어서,
상기 제 1 절연막 및 제 2 절연막은 산화막을 포함하는 물질인 것을 특징으로 하는 반도체 소자의 콘택. - 반도체 기판 내에 제 1 콘택을 형성하는 단계; 및
상기 제 1 콘택 상부에 상기 제 1 콘택보다 선폭이 작은 제 2 콘택을 형성하여 관통 실리콘 비아(Through Silicon Via)를 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 7에 있어서,
상기 제 1 콘택을 형성하는 단계는
상기 반도체 기판을 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀 저부에 금속층을 매립하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 8에 있어서,
상기 금속층을 매립하는 단계는
상기 콘택홀 저부면에 금속 시드층을 형성하는 단계; 및
상기 금속 시드층 상부에 금속층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 7에 있어서,
상기 제 2 콘택을 형성하는 단계는
상기 제 1 콘택이 형성된 상기 콘택홀 상부에 절연막을 형성하는 단계;
상기 절연막을 식각하여 상기 제 1 콘택보다 작은 선폭을 가지는 제 2 콘택홀을 형성하는 단계; 및
상기 제 2 콘택홀에 금속층을 매립하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 8 또는 청구항 10에 있어서,
상기 금속층을 매립하는 단계에서,
상기 금속층은 구리 물질을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 반도체 기판을 식각하여 제 1 콘택홀을 형성하는 단계;
상기 제 1 콘택홀 저부에 금속층을 매립하여 제 1 콘택을 형성하는 단계;
상기 제 1 콘택이 형성된 상기 제 1 콘택홀 내에 절연막을 형성하는 단계;
상기 절연막을 식각하여 상기 제 1 콘택홀의 선폭보다 작은 선폭을 가지는 제 2 콘택홀을 형성하는 단계; 및
상기 제 2 콘택홀에 금속층을 매립하여 제 2 콘택을 형성하여 관통 실리콘 비아(Through Silicon Via)를 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 12에 있어서,
상기 제 1 콘택홀을 형성하는 단계 이후,
상기 제 1 콘택홀 내측벽에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 12에 있어서,
상기 제 1 콘택을 형성하는 단계는
상기 제 1 콘택홀 저부면에 금속 시드층을 형성하는 단계; 및
상기 금속 시드층 상부에 금속층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 12에 있어서,
상기 제 1 콘택홀 내에 절연막을 형성하는 단계에서,
상기 절연막은 산화막을 포함하는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 12에 있어서,
상기 제 2 콘택홀을 형성하는 단계에서,
상기 제 2 콘택홀은 상기 제 1 콘택이 노출되도록 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 12에 있어서,
상기 제 2 콘택을 형성하는 단계는
상기 제 2 콘택홀 저부면에 금속 시드층을 형성하는 단계; 및
상기 금속 시드층 상부에 금속층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법. - 청구항 14 또는 청구항 17에 있어서,
상기 금속 시드층을 형성하는 단계에서,
상기 금속 시드층은 구리 물질을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100096423A KR101159723B1 (ko) | 2010-10-04 | 2010-10-04 | 반도체 소자의 콘택 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100096423A KR101159723B1 (ko) | 2010-10-04 | 2010-10-04 | 반도체 소자의 콘택 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120034988A true KR20120034988A (ko) | 2012-04-13 |
| KR101159723B1 KR101159723B1 (ko) | 2012-06-28 |
Family
ID=46137065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100096423A KR101159723B1 (ko) | 2010-10-04 | 2010-10-04 | 반도체 소자의 콘택 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101159723B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830581B1 (ko) * | 2006-11-06 | 2008-05-22 | 삼성전자주식회사 | 관통전극을 구비한 반도체 소자 및 그 형성방법 |
| KR20090043156A (ko) * | 2007-10-29 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US20100001378A1 (en) | 2008-07-01 | 2010-01-07 | Teledyne Scientific & Imaging, Llc | Through-substrate vias and method of fabricating same |
-
2010
- 2010-10-04 KR KR1020100096423A patent/KR101159723B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101159723B1 (ko) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100826979B1 (ko) | 스택 패키지 및 그 제조방법 | |
| US8421238B2 (en) | Stacked semiconductor device with through via | |
| US8421193B2 (en) | Integrated circuit device having through via and method for preparing the same | |
| US20230290755A1 (en) | Backside contact for thermal displacement in a multi-wafer stacked integrated circuit | |
| US9099541B2 (en) | Method of manufacturing semiconductor device | |
| US11887841B2 (en) | Semiconductor packages | |
| US20120168935A1 (en) | Integrated circuit device and method for preparing the same | |
| US10515892B2 (en) | TSV interconnect structure and manufacturing method thereof | |
| TWI447850B (zh) | 直通基材穿孔結構及其製造方法 | |
| KR20100134777A (ko) | 리세스형 소켓을 갖는 환형 비아를 이용한 다이 적층법 | |
| US9153492B2 (en) | Semiconductor device and method for fabricating the same | |
| TW202310365A (zh) | 三維元件結構及其形成方法 | |
| CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
| US20120032339A1 (en) | Integrated circuit structure with through via for heat evacuating | |
| TWI793655B (zh) | 具有非均勻臨界尺寸的導電特徵及其製備方法 | |
| US20100090219A1 (en) | Method for fabrication of semiconductor device | |
| US20130328202A1 (en) | Through-silicon via and fabrication method thereof | |
| US20230395540A1 (en) | Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate | |
| US10170540B2 (en) | Capacitors | |
| US11728158B2 (en) | Semiconductor structure and method for preparing the same | |
| KR101159723B1 (ko) | 반도체 소자의 콘택 및 그 형성 방법 | |
| CN111293103A (zh) | 半导体装置 | |
| US11973046B2 (en) | Semiconductor structure and method for preparing the same | |
| US20220415670A1 (en) | Adapter board for packaging and method manufacturing the same, and semiconductor packaging structure | |
| US11456353B2 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |