JP5784556B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5784556B2 JP5784556B2 JP2012161613A JP2012161613A JP5784556B2 JP 5784556 B2 JP5784556 B2 JP 5784556B2 JP 2012161613 A JP2012161613 A JP 2012161613A JP 2012161613 A JP2012161613 A JP 2012161613A JP 5784556 B2 JP5784556 B2 JP 5784556B2
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- semiconductor substrate
- peripheral portion
- adhesive
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 141
- 230000002093 peripheral effect Effects 0.000 claims description 79
- 239000000853 adhesive Substances 0.000 claims description 60
- 230000001070 adhesive effect Effects 0.000 claims description 60
- 230000001681 protective effect Effects 0.000 claims description 56
- 239000007772 electrode material Substances 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 43
- 238000005530 etching Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
近年、半導体基板にＴＳＶ（Through Silicon Via）電極と呼ばれる貫通電極を形成した構造が提案されている。ＴＳＶ電極は、例えば次のように形成される。まず、半導体基板の第１の表面側にトランジスタや配線を含む層を形成した後、半導体基板の第１の表面を支持基板側に向けて、支持基板の表面に半導体基板を接着剤で貼り合わせる。次に、半導体基板を第２の表面側から研削して、半導体基板を薄化する。次に、半導体基板の第２の表面と、はみ出した接着剤の表面とを覆う保護膜を形成する。次に、保護膜上にレジスト膜を形成し、レジスト膜をマスクとするエッチングにより、保護膜と半導体基板とを貫通する貫通孔（ＴＳＶ孔）を形成する。そして、貫通孔に電極材を埋め込んで、ＴＳＶ電極を形成する。この場合、半導体基板が支持基板から剥がれやすくなってしまうという問題がある。
支持基板に接着剤で貼り合わされた半導体基板が支持基板から剥がれることを抑制することが可能な半導体装置およびその製造方法を提供する。
一の実施形態による半導体装置は、支持基板と、少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板とを備える。さらに、前記装置は、前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置する外周部を有する保護膜を備える。さらに、前記装置は、前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材を備える。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１から図３は、第１実施形態の半導体装置の製造方法を示す断面図である。本方法では、Via Last/Backside Via TSV ProcessによりＴＳＶ電極を形成する。
図１から図３は、第１実施形態の半導体装置の製造方法を示す断面図である。本方法では、Via Last/Backside Via TSV ProcessによりＴＳＶ電極を形成する。
（１）図１(ａ)〜図１(ｃ)の工程
本方法ではまず、図１(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。
本方法ではまず、図１(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。
支持基板１は、例えばシリコン基板またはガラス基板である。符号Ｅ1は、支持基板１の外周部の位置を示す。支持基板１の表面は、平坦面Ａ1と、平坦面Ａ1の外側に位置し、支持基板１の外周部Ｅ1を含む曲面Ａ2とを有している。符号Ｂは、平坦面Ａ1と曲面Ａ2との境界線を示す。図１(ａ)には、平坦面Ａ1に平行で互いに垂直なＸ方向およびＹ方向と、平坦面Ａ1に垂直なＺ方向が示されている。
半導体基板２は、少なくとも１つの層１１が形成された第１の表面Ｓ1と、第１の表面Ｓ1の反対側にある第２の表面Ｓ2とを有している。本実施形態では、第１の表面Ｓ1と第２の表面Ｓ2がそれぞれ、半導体基板２の表面（Frontside）と裏面（Backside）に相当している。半導体基板２は、例えばシリコン基板である。また、層１１は例えば、層間絶縁膜であり、トランジスタや配線を含んでいる。符号１２は、層１１を貫通するよう形成された電極を示す。半導体基板２は、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に貼り合わされている。符号Ｅ2は、半導体基板２の外周部の位置を示す。
図１(ａ)の工程では、支持基板１と半導体基板２の貼り合わせ後に、半導体基板２を第２の表面Ｓ2側から研削して、半導体基板２を薄化する。また、本実施形態では、薄化後の半導体基板２の割れを防ぐために、半導体基板２の外周部Ｅ2を削るトリミング処理を事前に行っておく。そのため、半導体基板２の径は支持基板１の径よりも小さく、半導体基板２の外周部Ｅ2は、支持基板１の外周部Ｅ1よりも内側に位置している。
接着剤３は、支持基板１と半導体基板２との間の領域に塗られている。ただし、本実施形態では、半導体基板２の径が支持基板１の径よりも小さいため、上記領域からはみ出した接着剤３が、半導体基板２の外周部Ｅ2の外側に存在し、半導体基板２の側面に接している。符号Ｓは、支持基板１と半導体基板２との間の領域からはみ出した接着剤３の表面を示す。また、符号Ｅ3は、接着剤３の外周部の位置を示す。図１(ａ)では、接着剤３が、平坦面Ａ1と曲面Ａ2との境界線Ｂまで拡がっている。
なお、図１(ａ)では、上記の領域からはみ出した接着剤３が、半導体基板２の側面全体に接しているが、十分な接着能力を発揮可能であれば、半導体基板２の側面の一部のみに接していてもよいし、半導体基板２の側面に接していなくてもよい。
次に、図１(ｂ)に示すように、ＣＶＤ（Chemical Vapor Deposition）により、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとを覆うように、保護膜４を形成する。
保護膜４は例えば、シリコン酸化膜やシリコン窒化膜などの絶縁膜であり、薄化後の半導体基板２の第２の表面Ｓ2を保護している。保護膜４は、絶縁膜以外の膜でもよいし、２つ以上の膜が積層された積層膜でもよい。また、保護膜４は、ＣＶＤ以外の方法で形成してもよい。符号Ｅ4は、保護膜４の外周部の位置を示す。図１(ｂ)では、保護膜４が、支持基板１の外周部Ｅ1まで連続して形成されている。
次に、図１(ｃ)に示すように、保護膜４上にレジスト膜５を形成する。符号Ｅ5は、レジスト膜５の外周部の位置を示す。図１(ｃ)では、レジスト膜５が、支持基板１の外周部Ｅ1まで連続して形成されている。
（２）図２(ａ)〜図２(ｃ)の工程
続いて、図２を参照し、第１実施形態の方法の説明を続ける。
続いて、図２を参照し、第１実施形態の方法の説明を続ける。
次に、図２(ａ)に示すように、レジスト膜５に、ＴＳＶパターンに対応する開口部６を形成する。次に、図２(ｂ)に示すように、レジスト膜５をマスクとするドライエッチングにより、保護膜４および半導体基板２を貫通し、電極１２に達する貫通孔（ＴＳＶ孔）７を形成する。次に、図２(ｃ)に示すように、レジスト膜５を除去する。
ここで、一般的なＴＳＶ電極形成工程では、図１(ｃ)の工程と図２(ｂ)の工程との間に、レジスト膜５の外周領域を一定量（例えば数ｍｍ）除去するエッジカット処理を行う。このエッジカット処理では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも内側にくるように、レジスト膜５の外周領域を除去する（図４(ａ)参照）。図４は、比較例の半導体装置の製造方法を示す断面図である。そのため、このレジスト膜５をマスクとしてドライエッチングを行うと、エッジカット領域下の保護膜４が除去されて、接着剤３が露出してしまう（図４(ｂ)参照）。その結果、貫通孔７を形成する際に、露出した接着剤３にエッチングガスが吸着されて、このエッチングガスが後の熱工程（例えば、電極材９の一部を構成するバリアメタル材を形成した後の脱ガス工程）で再放出されることで、半導体基板２が支持基板１から剥がれやすくなってしまうことが分かった。
一方、本実施形態では、図１(ｃ)の工程と図２(ｂ)の工程との間に、レジスト膜５のエッジカットは行わない。そのため、図２(ｂ)の工程は、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行われる。よって、図２(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる（図２(ｃ)参照）。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
なお、本実施形態では、接着剤３が、支持基板１の平坦面Ａ1と曲面Ａ2との境界線Ｂまで拡がっている。そのため、図２(ｂ)の工程は、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が境界線Ｂよりも外側にある状態で行われる。その結果、図２(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる（図２(ｃ)参照）。図２(ｃ)では、保護膜４の外周部Ｅ4が、境界線Ｂよりも外側に位置している。
（３）図３(ａ)〜図３(ｃ)の工程
続いて、図３を参照し、第１実施形態の方法の説明を続ける。
続いて、図３を参照し、第１実施形態の方法の説明を続ける。
次に、図３(ａ)に示すように、貫通孔７の側面に絶縁膜８を形成する。絶縁膜８は例えば、ＣＶＤにより絶縁膜８を堆積し、ドライエッチングにより貫通孔７の底面と保護膜４の上面から絶縁膜８を除去することで形成される。なお、絶縁膜８の形成条件によっては、ドライエッチング後に保護膜４の上面に絶縁膜８が残存する場合もある。
次に、図３(ｂ)に示すように、貫通孔７内に電極材９を埋め込む。その結果、電極材９が、貫通孔７の底面を形成する電極１２と電気的に接続される。なお、半導体基板２と電極材９は、絶縁膜８により互いに絶縁される。
次に、図３(ｃ)に示すように、ＣＭＰ（Chemical Mechanical Polishing）により、保護膜４が露出するまで電極材９の表面を平坦化する。その結果、貫通孔７内に貫通電極（ＴＳＶ電極）９が形成される。なお、「ＴＳＶ電極」の語は、貫通電極９と電極１２とを含む構造全体を指す場合もある。また、図３(ａ)のドライエッチング後に保護膜４の上面に絶縁膜８が残存した場合には、図３(ｃ)のＣＭＰは、絶縁膜８が露出するまで行ってもよいし、絶縁膜８を除去して保護膜４が露出するまで行ってもよい。
その後、本方法では、半導体基板２を支持基板１から剥がす。こうして、ＴＳＶ電極を有する半導体基板２が製造される。
なお、図３(ｂ)や図３(ｃ)に示す構造は、支持基板１と、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に接着剤３により貼り合わされた半導体基板２と、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとに形成され、接着剤３の外周部Ｅ3よりも外側に位置する外周部Ｅ4を有する保護膜４と、保護膜４および半導体基板２を貫通する貫通孔７に埋め込まれるように形成された電極材９と、を備える半導体装置の例に相当する。
（４）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、貫通孔７を形成するためのエッチングを、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行う。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
なお、保護膜４は、エッチングガスが透過しないまたは透過しにくい材料で形成することが望ましい。このような材料の例としては、シリコン酸化膜やシリコン窒化膜などが挙げられる。よって、保護膜４は、少なくとも１層のシリコン酸化膜またはシリコン窒化膜を含むことが望ましい。
（第２実施形態）
図５と図６は、第２実施形態の半導体装置の製造方法を示す断面図である。
図５と図６は、第２実施形態の半導体装置の製造方法を示す断面図である。
（１）図５(ａ)〜図５(ｂ)の工程
本方法ではまず、図５(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。ただし、本実施形態では、接着剤３の塗布位置を調整したり、支持基板１と半導体基板２の貼り合わせ後に接着剤３を物理的に除去したりして、接着剤３の外周部Ｅ3が境界線Ｂよりも内側にくるように調整する。なお、この調整は、その他の方法で行ってもよい。
本方法ではまず、図５(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。ただし、本実施形態では、接着剤３の塗布位置を調整したり、支持基板１と半導体基板２の貼り合わせ後に接着剤３を物理的に除去したりして、接着剤３の外周部Ｅ3が境界線Ｂよりも内側にくるように調整する。なお、この調整は、その他の方法で行ってもよい。
次に、図５(ｂ)に示すように、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとを覆うように、保護膜４を形成する。本実施形態では、接着剤３の外周部Ｅ3が境界線Ｂよりも内側に位置しているため、保護膜４の一部は、支持基板１の平坦面Ａ1上に直接形成されており、平坦面Ａ1に接している。図５(ｂ)では、図１(ｂ)と同様に、保護膜４が支持基板１の外周部Ｅ1まで連続して形成されている。
（２）図５(ｃ)〜図６(ｂ)の工程
続いて、図５(ａ)〜図６(ｂ)を参照し、第２実施形態の方法の説明を続ける。
続いて、図５(ａ)〜図６(ｂ)を参照し、第２実施形態の方法の説明を続ける。
次に、図５(ｃ)に示すように、保護膜４上にレジスト膜５を形成する。次に、図６(ａ)に示すように、レジスト膜５に、ＴＳＶパターンに対応する開口部６を形成する。次に、図６(ｂ)に示すように、レジスト膜５をマスクとするドライエッチングにより、保護膜４および半導体基板２を貫通し、電極１２に達する貫通孔（ＴＳＶ孔）７を形成する。その後、本方法ではレジスト膜５を除去する。
ここで、図５(ｃ)の工程では、レジスト膜５の塗布後に、レジスト膜５の外周領域を一定量除去するエッジカット処理を行う。ただし、このエッジカット処理では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるように、レジスト膜５の外周領域を除去する。そのため、図６(ｂ)のエッチング工程は、図２(ｂ)のエッチング工程と同様に、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行われる。よって、図６(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
レジスト膜５のエッジカットは、例えば薬液や露光により行うことが可能である。後者の場合には、図６(ａ)の露光処理の前ではなく、図６(ａ)の露光処理の後に、エッジカット用の露光処理を行ってもよい。
本実施形態では、レジスト膜５がエッジカットされるため、レジスト膜５が形成された支持基板１を運搬する際に、レジスト膜５と半導体製造装置の構成部品との接触を防ぐことが可能となる。これらが接触すると、コンタミネーションやダストが発生する可能性がある。本実施形態によれば、これらの接触が防げる程度にレジスト膜５をエッジカットすることで、コンタミネーションやダストの発生を抑制することが可能となる。
一方、第１実施形態では、レジスト膜５と半導体製造装置の構成部品が接触することとなる。コンタミネーションやダストの発生が問題となる場合には、第２実施形態を採用する方が望ましいが、コンタミネーションやダストの発生が問題とならない場合には、第１実施形態の方法を採用することで、エッジカット処理を省略し、工程数を減らす方が望ましい。なお、第１実施形態を採用する場合には、例えば半導体製造装置の設計を変更することで、レジスト膜５との接触を回避するようにしてもよい。
なお、本実施形態では、図５(ｃ)のレジスト膜５の外周部Ｅ5や、図６(ｂ)の保護膜４の外周部Ｅ4が、境界線Ｂ上に位置しているが、これらの外周部Ｅ4、Ｅ5は、境界線Ｂよりも内側または外側に位置していてもよい。ただし、レジスト膜５の外周部Ｅ5が境界線Ｂよりも内側に位置する方が、外側に位置するよりも、一般に、レジスト膜５と半導体製造装置の構成部品との接触を防ぎやすいという利点がある。
また、本実施形態では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるようにエッジカット処理を行う際に、外周部Ｅ3と外周部Ｅ1との間隔が狭いと、外周部Ｅ3の内側のレジスト膜５まで誤ってエッジカットしてしまうおそれがある。そこで、本実施形態では、接着剤３の外周部Ｅ3を境界線Ｂよりも内側に設定することで、外周部Ｅ3と外周部Ｅ1との間隔を広げ、上記のような誤ったエッジカットを回避することが可能となる。
（３）図６(ｂ)以降の工程
図６(ｂ)以降の工程は、図３(ａ)〜図３(ｃ)の工程と同様に行われる。
図６(ｂ)以降の工程は、図３(ａ)〜図３(ｃ)の工程と同様に行われる。
図６(ｃ)は、図３(ｂ)と同様に、貫通孔７内に絶縁膜８と電極材９を形成した状態を示している。本実施形態では、エッジカットされたレジスト膜５をマスクとしてドライエッチングを行うため、エッジカット領域下の保護膜４が除去され、保護膜４の外周部Ｅ4が支持部材１の外周部Ｅ1よりも内側に位置している（図６(ｃ)）。また、このエッジカットは、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にくるように行われるため、保護膜４の外周部Ｅ4は、接着剤３の外周部Ｅ3よりも外側に位置している（図６(ｃ)）。
その後、本方法では、半導体基板２を支持基板１から剥がす。こうして、ＴＳＶ電極を有する半導体基板２が製造される。
なお、図６(ｃ)に示す構造は、支持基板１と、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に接着剤３により貼り合わされた半導体基板２と、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとに形成され、接着剤３の外周部Ｅ3よりも外側に位置し、かつ支持基板１の外周部Ｅ1よりも内側に位置する外周部Ｅ4を有する保護膜４と、保護膜４および半導体基板２を貫通する貫通孔７に埋め込まれるように形成された電極材９と、を備える半導体装置の例に相当する。
（４）第２実施形態の効果
最後に、第２実施形態の効果について説明する。
最後に、第２実施形態の効果について説明する。
以上のように、本実施形態では、貫通孔７を形成するためのエッチングを、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行う。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
また、本実施形態では、貫通孔７の形成前に、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるように、レジスト膜４のエッジカットを行う。よって、本実施形態によれば、レジスト膜５と半導体製造装置の構成部品との接触を防ぎ、コンタミネーションやダストの発生を抑制することが可能となる。
以上、第１及び第２実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
１：支持基板、２：半導体基板、３：接着剤、４：保護膜、５：レジスト膜、
６：開口部、７：貫通孔、８：絶縁膜、９：貫通電極（電極材）、
１１：少なくとも１つの層、１２：電極
６：開口部、７：貫通孔、８：絶縁膜、９：貫通電極（電極材）、
１１：少なくとも１つの層、１２：電極
Claims (5)
- 支持基板と、
少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板と、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置する外周部を有する保護膜と、
前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材と、
を備え、
前記支持基板は、中央部と、前記中央部よりも厚さが薄い端部とを有し、
前記接着剤の外周部は、前記支持基板の前記端部よりも内側にある、
半導体装置。 - 前記保護膜の外周部は、前記支持基板の外周部よりも内側に位置する、請求項１に記載の半導体装置。
- 前記保護膜の外周部は、前記支持基板の前記端部に位置する、請求項１または２に記載の半導体装置。
- 半導体基板の第１の表面を支持基板側に向けて、前記支持基板の表面に前記半導体基板を接着剤により貼り合わせ、
前記半導体基板を第２の表面側から研削して、前記半導体基板を薄化し、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とを覆う保護膜を形成し、
前記保護膜上にレジスト膜を形成し、
前記保護膜の外周部と前記レジスト膜の外周部が前記接着剤の外周部よりも外側にある状態で、前記レジスト膜をマスクとして、前記保護膜および前記半導体基板を貫通する貫通孔を形成し、
前記貫通孔に埋め込まれるように電極材を形成する、
ことを含み、
前記貫通孔の形成前に、前記レジスト膜の外周部が前記接着剤の外周部と前記支持基板の外周部との間にくるように、前記レジスト膜のエッジカットを行う、半導体装置の製造方法。 - 半導体基板の第１の表面を、中央部と、前記中央部よりも厚さが薄い端部とを有する支持基板側に向けて、前記支持基板の表面に前記半導体基板を接着剤により貼り合わせ、
前記半導体基板を第２の表面側から研削して、前記半導体基板を薄化し、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とを覆う保護膜を形成し、
前記保護膜上にレジスト膜を形成し、
前記保護膜の外周部と前記レジスト膜の外周部が前記接着剤の外周部よりも外側にありかつ前記接着剤の外周部が前記支持基板の前記端部よりも内側にある状態で、前記レジスト膜をマスクとして、前記保護膜および前記半導体基板を貫通する貫通孔を形成し、
前記貫通孔に埋め込まれるように電極材を形成する、
ことを含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012161613A JP5784556B2 (ja) | 2012-07-20 | 2012-07-20 | 半導体装置およびその製造方法 |
| US13/776,396 US8754532B2 (en) | 2012-07-20 | 2013-02-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012161613A JP5784556B2 (ja) | 2012-07-20 | 2012-07-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014022645A JP2014022645A (ja) | 2014-02-03 |
| JP5784556B2 true JP5784556B2 (ja) | 2015-09-24 |
Family
ID=49945894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012161613A Expired - Fee Related JP5784556B2 (ja) | 2012-07-20 | 2012-07-20 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8754532B2 (ja) |
| JP (1) | JP5784556B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6001529B2 (ja) * | 2011-03-29 | 2016-10-05 | 東京エレクトロン株式会社 | プラズマエッチング装置及びプラズマエッチング方法 |
| FR3003395B1 (fr) * | 2013-03-15 | 2015-05-29 | Commissariat Energie Atomique | Procede et realisation d'un substrat muni d'une protection de bord |
| US9536784B1 (en) * | 2015-06-25 | 2017-01-03 | Globalfoundries Inc. | Integrated circuit (IC) chips with through silicon vias (TSV) and method of forming the IC |
| US20190021220A1 (en) * | 2017-07-21 | 2019-01-24 | Morris Industries Ltd. | Portable station for modular agricultural product containers |
| KR20200034503A (ko) | 2018-09-21 | 2020-03-31 | 삼성전자주식회사 | 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943056B2 (en) * | 2002-04-16 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device manufacturing method and electronic equipment using same |
| JP4729069B2 (ja) | 2008-04-21 | 2011-07-20 | 株式会社東芝 | 半導体装置の製造方法およびウエハ構造体 |
| JP2011216763A (ja) | 2010-04-01 | 2011-10-27 | Disco Corp | ウェーハの加工方法 |
| JP2011258826A (ja) | 2010-06-10 | 2011-12-22 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2012256846A (ja) * | 2011-05-16 | 2012-12-27 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2013105909A (ja) * | 2011-11-14 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013131652A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ |
| JP2013258228A (ja) * | 2012-06-12 | 2013-12-26 | Ps4 Luxco S A R L | 半導体装置の製造方法 |
-
2012
- 2012-07-20 JP JP2012161613A patent/JP5784556B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-25 US US13/776,396 patent/US8754532B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140021631A1 (en) | 2014-01-23 |
| JP2014022645A (ja) | 2014-02-03 |
| US8754532B2 (en) | 2014-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211165B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP5784556B2 (ja) | 半導体装置およびその製造方法 | |
| JP5591181B2 (ja) | 半導体チップの製造方法 | |
| JP5101575B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009124087A (ja) | 半導体装置の製造方法 | |
| KR20160052330A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US8709915B2 (en) | Method of manufacturing semiconductor device | |
| JP2018170363A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8703577B1 (en) | Method for fabrication deep trench isolation structure | |
| JP2009302453A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5271610B2 (ja) | 半導体装置の製造方法 | |
| CN107251201B (zh) | 半导体装置的制造方法 | |
| JP2013051354A (ja) | 半導体基板及びその製造方法 | |
| CN111095526B (zh) | 用于制造半导体器件的方法以及半导体器件 | |
| JP2018056259A (ja) | 半導体装置の製造方法 | |
| US7282442B2 (en) | Contact hole structure of semiconductor device and method of forming the same | |
| WO2018123757A1 (ja) | 電子デバイス及びその製造方法 | |
| WO2011148444A1 (ja) | 半導体装置及びその製造方法 | |
| JP5876893B2 (ja) | 半導体装置及びその製造方法 | |
| TWI471955B (zh) | 半導體封裝件及其製法 | |
| JP5034488B2 (ja) | 半導体装置の製造方法 | |
| JP6308067B2 (ja) | 半導体装置の製造方法 | |
| JP2016058630A (ja) | 半導体装置の製造方法 | |
| WO2023286692A1 (ja) | 半導体ウェハ | |
| KR20150109380A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5784556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |