JP6001529B2 - プラズマエッチング装置及びプラズマエッチング方法 - Google Patents

プラズマエッチング装置及びプラズマエッチング方法 Download PDF

Info

Publication number
JP6001529B2
JP6001529B2 JP2013507696A JP2013507696A JP6001529B2 JP 6001529 B2 JP6001529 B2 JP 6001529B2 JP 2013507696 A JP2013507696 A JP 2013507696A JP 2013507696 A JP2013507696 A JP 2013507696A JP 6001529 B2 JP6001529 B2 JP 6001529B2
Authority
JP
Japan
Prior art keywords
wafer
substrate
plasma
etching
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013507696A
Other languages
English (en)
Other versions
JPWO2012133585A1 (ja
Inventor
重樹 土場
重樹 土場
哲史 山田
哲史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2012133585A1 publication Critical patent/JPWO2012133585A1/ja
Application granted granted Critical
Publication of JP6001529B2 publication Critical patent/JP6001529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Description

本発明は、プラズマエッチング装置及びプラズマエッチング方法に関する。
半導体装置の製造分野では、微細化によって集積度を上げる試みが多く行われてきた。また、近年では三次元実装と呼ばれる半導体装置の積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。
縦方向に積層された半導体装置は、例えばシリコンよりなる基板を貫通して形成された電極を具備しており、この電極を介して電気的に接続されるようになっている。このような基板を貫通する電極を形成する際には、塗布装置を用いて基板にレジストを塗布し、露光装置を用いて露光を行った後、現像装置により現像を行ってレジストパターンを形成する。そして、形成したレジストパターンをマスクとして、プラズマエッチング装置を用いて基板をエッチングすることによって、貫通孔又はビアホールを形成する。また、基板に貫通孔又はビアホールを形成した後は、基板に残存するレジストをアッシングして除去する。
上記したエッチングをプラズマエッチング装置を用いて行う際、基板の外周部にまでレジストが塗布されていると、基板の搬送中に基板のキャリアや搬送アームと接触して剥がれてしまい、ダストが発生するおそれがある。そのため、基板にレジストを塗布した後、塗布装置に備えられた有機溶剤によるバックリンス機構やベベルリンス機構によって、裏面、ベベルを含めた外周部のレジストを除去する。これにより、基板の外周部におけるレジストの剥がれによるダストの発生を防止することができる（例えば特許文献１参照。）。
あるいは、基板の外周部におけるレジストの剥がれによるダストの発生を防止するために、レジストを基板上に成膜し、基板全面にパターン露光を行った後、基板の外周部におけるレジストを現像液により不溶化する処理を行うことがある（例えば特許文献２参照。）。
特開２００９−２９５６３６号公報 特開２０００−３３１９１３号公報
ところが、上記のような、外周部におけるレジストが除去された基板を用いて、レジストパターンをマスクとしてエッチングし、基板に残存するレジストをアッシングして除去する場合、次のような問題がある。
プラズマエッチング装置によりエッチングを行う際、基板のベベル領域において基板の基体表面が露出しているため、露出した基体表面がプラズマに曝されることによって表面荒れが生ずる、いわゆるブラックシリコンが発生することがある。例えば、基板の表面に塗布されたレジストが基板の外縁から所定幅の領域において除去されているとき、その領域において、基板の表面及び裏面の両面にブラックシリコンが発生することがある。
ブラックシリコンの発生を抑制するためには、特許文献１、２に示すように、基板の外縁から所定幅の領域をレジストにより保護すればよいとも考えられる。しかし、所定幅の領域をレジストにより保護するときは、前述したように、基板の搬送中にレジストが剥がれてダストが発生するおそれがある。
また、上記した課題は、１枚の基板をエッチングする場合に限られない。例えば、複数の基板を接着剤により貼り合わせた、貼り合わせ基板をエッチングする場合、貼り合わせ基板の外縁では接着剤が露出している。そのため、露出した接着剤がプラズマに曝されることによって、接着剤が剥がれてダストが発生するか、又は、基板同士が剥がれるおそれがある。更には、貼り合わせ基板の外周部が脆性化するか、又は、クラックが発生するおそれがある。
上記課題に対して、本発明の目的とするところは、レジストパターンが形成された基板をエッチングする際に、基板の外周部を保護することができるプラズマエッチング装置及びプラズマエッチング方法を提供することにある。
上記課題を解決するために、本発明のある態様によれば、基板の表面にレジストパターンが形成されているとともに、前記基板の外周部において前記基板の基体表面が露出している前記基板にプラズマエッチングを行うプラズマエッチング装置において、前記基板を支持する支持部と、前記支持部に支持されている前記基板の前記外周部を覆うように設けられており、プラズマが前記基板の前記外周部に回り込むことを防止するカバー部材と、高周波電力源からの高周波電力の印加と、第1の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材に覆われた状態で、前記支持部に支持されている前記基板にエッチングを行い、該エッチング後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記基板の前記レジストパターンのアッシングを行う制御部とを有する、プラズマエッチング装置が提供される。
また、本発明の他の態様によれば、複数の基板が接着剤を介して貼り合わされた、貼り合わせ基板の表面にレジストパターンが形成されているとともに、前記貼り合わせ基板の外周部において前記接着剤が露出している前記貼り合わせ基板にプラズマエッチングを行うプラズマエッチング装置において、前記貼り合わせ基板を支持する支持部と、前記支持部に支持されている前記貼り合わせ基板の前記外周部を覆うように設けられており、プラズマが前記貼り合わせ基板の前記外周部に回り込むことを防止するカバー部材と、高周波電力源からの高周波電力の印加と、第1の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材に覆われた状態で、前記支持部に支持されている前記貼り合わせ基板にエッチングを行い、該エッチング後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記貼り合わせ基板の前記レジストパターンのアッシングを行う制御部とを有する、プラズマエッチング装置が提供される。
また、本発明の他の態様によれば、基板の表面にレジストパターンが形成されているとともに、前記基板の外周部において前記基板の基体表面が露出している前記基板にプラズマエッチングを行うプラズマエッチング方法において、前記基板を支持部により支持する工程と、プラズマが前記基板の前記外周部に回り込むことを防止するカバー部材を、前記支持部に支持されている前記基板の前記外周部を覆うように配置する工程と、高周波電力源からの高周波電力の印加と、第1の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材に覆われた状態で、前記支持部に支持されている前記基板にエッチングを行う工程と、前記エッチング後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記基板の前記レジストパターンのアッシングを行う工程とを有する、プラズマエッチング方法が提供される。
また、本発明の他の態様によれば、複数の基板が接着剤を介して貼り合わされた、貼り合わせ基板の表面にレジストパターンが形成されているとともに、前記貼り合わせ基板の外周部において前記接着剤が露出している前記貼り合わせ基板にプラズマエッチングを行うプラズマエッチング方法において、前記貼り合わせ基板を支持部により支持する工程と、プラズマが前記貼り合わせ基板の前記外周部に回り込むことを防止するカバー部材を、前記支持部に支持されている前記貼り合わせ基板の前記外周部を覆うように配置する工程と、高周波電力源からの高周波電力の印加と、第1の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材により覆われた状態で、前記支持部に支持されている前記貼り合わせ基板にエッチングを行う工程と、前記エッチング後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記貼り合わせ基板の前記レジストパターンのアッシングを行う工程とを有する、プラズマエッチング方法が提供される。
本発明によれば、レジストパターンが形成された基板をエッチングする際に、基板の外周部を保護することができる。
【００１７】
【図１】第１の実施の形態に係るプラズマエッチング装置の構成を示す概略断面図である。
【図２】ベベルカバーリングの周辺を拡大して模式的に示す断面図である。
【図３】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図（その１）である。
【図４】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図（その２）である。
【図５】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図（その３）である。
【図６】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図（その４）である。
【図７】上側リング部材の庇部により覆われた状態で静電チャックに支持されているウェハの状態を拡大して示す断面図である。
【図８】ウェハの外周部を覆う上側リング部材が設けられていない場合に、ウェハの外周部においてウェハの基体表面に表面荒れが生ずる様子を説明するための断面図である。
【図９】ウェハに形成される貫通孔が傾斜する様子を説明するための断面図である。
【図１０】エッチングにより形成された貫通孔の中心軸の垂直方向からの傾斜角を、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。
【図１１】実施例１、２の異なる条件を用いてアッシングしたときのレジストのアッシングレートを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。
【図１２】アッシングの前後におけるレジスト膜の厚さを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。
【図１３】貼り合わせウェハの構成を模式的に示す断面図である。
【図１４Ａ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その１）である。
【図１４Ｂ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その１）である。
【図１４Ｃ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その１）である。
【図１５Ａ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その２）である。
【図１５Ｂ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その２）である。
【図１５Ｃ】第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図（その２）である。
【図１６】形成される貫通孔Ｖの水平方向に対する角度θをウェハの中心からの距離の異なる各点で測定した結果を示した表である。
【発明を実施するための形態】
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
始めに、本発明の第１の実施の形態に係るプラズマエッチング装置について説明する。
図１は、本実施の形態に係るプラズマエッチング装置の構成を示す概略断面図である。
プラズマエッチング装置は、気密に構成され、電気的に接地電位とされた処理チャンバー１を有している。この処理チャンバー１は、円筒状とされ、例えばアルミニウム等から構成されている。処理チャンバー１内には、被処理基板である半導体ウェハ（以下、単に「ウェハ」という。）Ｗを水平に支持する載置台２が設けられている。載置台２は例えばアルミニウム等で構成されており、下部電極としての機能を有する。この載置台２は、導体の支持台４に支持され、絶縁板３を介して処理チャンバー１の底部に載置されている。また、載置台２及び支持台４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材３ａが設けられている。
載置台２の上方の外周には、ベベルカバーリング５が設けられている。ベベルカバーリング５の詳細な構成については、後述する。なお、ベベルカバーリング５は、プラズマが基板の外周部に回り込むことを防止するカバー部材に相当する。
載置台２には、第１の整合器１１ａを介して第１のＲＦ電源１０ａが接続され、また、第２の整合器１１ｂを介して第２のＲＦ電源１０ｂが接続されている。第１のＲＦ電源１０ａは、プラズマ発生用のものであり、この第１のＲＦ電源１０ａからは所定周波数（２７ＭＨｚ以上例えば１００ＭＨｚ）の高周波電力が載置台２に供給されるようになっている。また、第２のＲＦ電源１０ｂは、イオン引き込み用（バイアス用）のものであり、この第２のＲＦ電源１０ｂからは第１のＲＦ電源１０ａより低い所定周波数（１３．５６ＭＨｚ以下、例えば１３．５６ＭＨｚ）の高周波電力が載置台２に供給されるようになっている。一方、載置台２の上方には、載置台２と平行に対向するように、上部電極としての機能を有するシャワーヘッド１６が設けられており、シャワーヘッド１６と載置台２は、一対の電極（上部電極と下部電極）として機能するようになっている。
なお、上部電極であるシャワーヘッド１６から処理チャンバ１内に導入されるエッチング用の処理ガスから、下部電極である載置台２に印加された高周波電力を用いてプラズマを生成し、生成されたプラズマにより外周部がカバー部材に覆われた状態でウエハＷにエッチング処理が施される。また、エッチング処理後、処理チャンバ１内に導入されるアッシング用の処理ガスから、下部電極に印加された高周波電力を用いてプラズマを生成し、生成されたプラズマにより外周部がカバー部材に覆われた状態でウエハＷにアッシング処理が施される。これらの処理は、制御部９０により制御される。
載置台２の上面には、ウェハＷを静電吸着することによって支持する静電チャック６が設けられている。この静電チャック６は絶縁体６ｂの間に電極６ａを介在させて構成されており、電極６ａには直流電源１２が接続されている。そして、電極６ａに直流電源１２から直流電圧が印加されることにより、電極６ａとウェハＷとの間にクーロン力が発生し、発生したクーロン力によってウェハＷが吸着されるように構成されている。このようにして、ウェハＷは静電チャック６に支持される。
なお、載置台２及び静電チャック６は、基板を支持する基板支持部に相当する。
支持台４の内部には、冷媒流路４ａが形成されており、冷媒流路４ａには、冷媒入口配管４ｂ、冷媒出口配管４ｃが接続されている。そして、冷媒流路４ａの中に適宜の冷媒、例えば冷却水等を循環させることによって、支持台４及び載置台２を所定の温度に制御可能となっている。また、載置台２等を貫通するように、ウェハＷの裏面側にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのバックサイドガス供給配管３０が設けられており、このバックサイドガス供給配管３０は、図示しないバックサイドガス供給源に接続されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持されたウェハＷを、所定の温度に制御可能となっている。
前述したシャワーヘッド１６は、処理チャンバー１の天壁部分に設けられている。シャワーヘッド１６は、本体部１６ａと電極板をなす上部天板１６ｂとを備えており、絶縁性部材１７を介して処理チャンバー１の上部に支持されている。本体部１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１６ｂを着脱自在に支持できるように構成されている。
本体部１６ａの内部には、ガス拡散室１６ｃが設けられ、このガス拡散室１６ｃの下部に位置するように、本体部１６ａの底部には、多数のガス通流孔１６ｄが形成されている。また、上部天板１６ｂには、当該上部天板１６ｂを厚さ方向に貫通するようにガス導入孔１６ｅが、上記したガス通流孔１６ｄと端部にて連通するように設けられている。このような構成により、ガス拡散室１６ｃに供給された処理ガスは、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給されるようになっている。なお、本体部１６ａ等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチング処理中にシャワーヘッド１６を所望温度に冷却できるようになっている。
本体部１６ａには、ガス拡散室１６ｃへエッチング用の処理ガスを導入するためのガス導入口１６ｆが形成されている。このガス導入口１６ｆにはガス供給配管１４ａが接続されており、このガス供給配管１４ａの他端には、エッチング用の処理ガスを供給する第１の処理ガス供給源１４が接続されている。ガス供給配管１４ａには、上流側から順にマスフローコントローラ（ＭＦＣ）１４ｂ、及び開閉弁Ｖ１が設けられている。そして、第１の処理ガス供給源１４からプラズマエッチングのための処理ガスが、ガス供給配管１４ａを介してガス拡散室１６ｃに供給され、このガス拡散室１６ｃから、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給される。
また、本体部１６ａには、ガス拡散室１６ｃへアッシング用の処理ガスを導入するためのガス導入口１６ｇが形成されている。このガス導入口１６ｇにはガス供給配管１５ａが接続されており、このガス供給配管１５ａの他端には、アッシング用の処理ガスを供給する第２の処理ガス供給源１５が接続されている。ガス供給配管１５ａには、上流側から順にマスフローコントローラ（ＭＦＣ）１５ｂ、及び開閉弁Ｖ２が設けられている。そして、第２の処理ガス供給源１５からプラズマアッシングのための処理ガスが、ガス供給配管１５ａを介してガス拡散室１６ｃに供給され、このガス拡散室１６ｃから、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給される。
前述した上部電極としてのシャワーヘッド１６には、ローパスフィルタ（ＬＰＦ）７１を介して可変直流電源７２が電気的に接続されている。この可変直流電源７２は、オン・オフスイッチ７３により給電のオン・オフが可能となっている。可変直流電源７２の電流電圧ならびにオン・オフスイッチ７３のオン・オフは、後述する制御部９０によって制御されるようになっている。なお、後述のように、第１のＲＦ電源１０ａ、第２のＲＦ電源１０ｂから高周波が載置台２に印加されて処理空間にプラズマが発生する際には、必要に応じて制御部９０によりオン・オフスイッチ７３がオンとされ、上部電極としてのシャワーヘッド１６に所定の直流電圧が印加される。
処理チャンバー１の側壁からシャワーヘッド１６の高さ位置よりも上方に延びるように円筒状の接地導体１ａが設けられている。この円筒状の接地導体１ａは、その上部に天壁を有している。
処理チャンバー１の底部には、排気口８１が形成されており、この排気口８１には、排気管８２を介して排気装置８３が接続されている。排気装置８３は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバー１内を所定の真空度まで減圧することができるようになっている。一方、処理チャンバー１の側壁には、ウェハＷの搬入出口８４が設けられており、この搬入出口８４には、当該搬入出口８４を開閉するゲートバルブ８５が設けられている。
図中８６、８７は、着脱自在とされたデポシールドである。デポシールド８６は、処理チャンバー１の内壁面に沿って設けられ、処理チャンバー１にエッチング副生物（デポ）が付着することを防止する役割を有する。このデポシールド８６のウェハＷと略同じ高さ位置には、グランドに対する電位が制御可能に接続された導電性部材（ＧＮＤブロック）８９が設けられており、これにより異常放電が防止される。
次に、ベベルカバーリング５の詳細な構成について説明する。
図２は、ベベルカバーリング５の周辺を拡大して模式的に示す断面図である。
図１及び図２に示すように、ベベルカバーリング５は、上側リング部材５１、下側リング部材５２、リフトピン５３及び駆動機構５４を有する。
上側リング部材５１は、本体部５１ａ及び庇部５１ｂを有する。本体部５１ａは、リング形状を有している。庇部５１ｂは、リング形状を有する本体部５１ａの全周に亘り、本体部５１ａよりも径方向内側に突出するように設けられている。庇部５１ｂにより、静電チャック６に支持されているウェハＷの外周部ＷＥが庇部５１ｂにより覆われるように設けられている。上側リング部材５１は、庇部５１ｂにより、プラズマがウェハＷの外周部ＷＥに回り込むことを防止するためのものである。
上側リング部材５１として、石英、イットリア（Ｙ２Ｏ３）を用いることができる。このうち、耐プラズマ性に優れている点で、イットリアを用いることが好ましい。また、後述する貫通孔の傾斜角の抑制の効果についても、図１６を用いて後述するように、イットリアを用いても、石英と略同等かそれ以上の効果を有する。
下側リング部材５２は、上側リング部材５１に対応したリング形状を有している。下側リング部材５２の上面には、リング形状の溝５２ａが形成されている。上側リング部材５１は、下側リング部材５２の上面に形成されたリング形状の溝５２ａに本体部５１ａが嵌合することによって、水平方向に拘束される。
下側リング部材５２は、周方向に沿って複数箇所（例えば３箇所）に、下側リング部材５２を上下に貫通する貫通孔５２ｂが形成されている。上側リング部材５１の貫通孔５２ｂに対応する部分には、突起部５１ｃが形成されている。上側リング部材５１は、下側リング部材５２に形成された貫通孔５２ｂに突起部５１ｃが嵌合することによって下側リング部材５２に対する周方向に沿った移動が拘束される。下側リング部材５２として、石英を用いることができる。
上側リング部材５１の突起部５１ｃの下面には、穴部５１ｄが形成されている。
リフトピン５３は、上側リング部材５１に形成された穴部５１ｄに対応して静電チャック６に形成された穴部６ｃ内に、上下動可能に設けられており、駆動機構５４により上下駆動される。リフトピン５３が上昇するとき、リフトピン５３の先端が、上側リング部材５１の穴部５１ｄの上面を押し上げることによって、上側リング部材５１が上昇する。
なお、静電チャック６は、リフトピン６１及び駆動機構６２を有する。リフトピン６１は、静電チャック６に形成された穴部６ｄ内に、上下動可能に設けられており、駆動機構６２により上下駆動される。リフトピン６１が上昇するとき、リフトピン６１の先端が、ウェハＷを押し上げることによって、ウェハＷが上昇する。
上記構成のプラズマエッチング装置は、制御部９０によって、その動作が統括的に制御される。この制御部９０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ９１と、ユーザインターフェース９２と、記憶部９３とが設けられている。
ユーザインターフェース９２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部９３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ９１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。プロセスコントローラ９１は、ユーザインターフェース９２からの指示等に応じて、任意のレシピを記憶部９３から呼び出して実行する。これにより、プラズマエッチング装置は、プロセスコントローラ９１の制御下で、所望の処理を行う。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したりすることも可能である。或いは、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、本実施の形態に係るプラズマエッチング方法について説明する。
図３から図６は、静電チャック６にウェハＷが支持される際の、ウェハＷ及びベベルカバーリング５の状態を模式的に示す断面図である。
始めに、静電チャック６にウェハＷが支持されていない状態で（図３参照）、リフトピン５３が駆動機構５４により上昇し、上昇したリフトピン５３が上側リング部材５１を押し上げることにより上側リング部材５１は上昇する（図４参照）。
次いで、ゲートバルブ８５が開かれ、表面にレジストパターンが形成されているウェハＷが、図示しない搬送ロボット等により、図示しないロードロック室を介して搬入出口８４から処理チャンバー１内の静電チャック６上に搬入される。すると、リフトピン６１が駆動機構６２により上昇し、上昇したリフトピン６１によりウェハＷが搬送ロボットから受け取られる（図５参照）。
次いで、搬送ロボットを処理チャンバー１外に退避させ、ゲートバルブ８５を閉じる。そして、リフトピン６１が駆動機構６２により下降し、ウェハＷが静電チャック６に載置される（図６参照）。更に、直流電源１２から静電チャック６の電極６ａに所定の直流電圧が印加され、ウェハＷはクーロン力により静電吸着され、支持される。
次いで、リフトピン５３が駆動機構５４により下降するのに伴って、上側リング部材５１が下降し、リング形状の溝５２ａ内に再び収められる。このときの状態は、図２に示した状態と同じである。これにより、ウェハＷの外周部ＷＥが、上側リング部材５１の庇部５１ｂにより覆われる。
なお、本実施の形態では、上側リング部材５１の下降の前に、静電チャック６によるウェハＷの静電吸着を行う例について説明した。しかし、上側リング部材５１が下降した後に、静電チャック６によるウェハＷの静電吸着を行ってもよい。
図７は、上側リング部材５１の庇部５１ｂにより覆われた状態で静電チャック６に支持されているウェハＷの状態を拡大して示す断面図である。
図７に示すように、ウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅Ｌの領域において、ウェハＷは上側リング部材５１により覆われているものとする。また、ウェハＷの表面にはレジストパターンが形成されているものの、ウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅Ｌ１の領域において、レジストＰＲは除去されており、ウェハＷの基体表面が露出しているものとする。従って、下記式（１）
Ｌ＞Ｌ１ （１）
に示すように、所定幅Ｌは、少なくとも所定幅Ｌ１よりも大きいことが好ましい。
なお、所定幅Ｌ１は、式（１）の要件を満たす予め定められた第1の所定幅の一例である。
ここで、上側リング部材５１の内径をＤＩとし、ウェハＷの外径をＤＯとするとき（図２参照）、ＤＩ、ＤＯ、Ｌは、下記式（２）
Ｌ＝（ＤＯ−ＤＩ）／２ （２）
の関係を満たす。従って、式（１）、式（２）に基づいて、下記式（３）
ＤＩ＜ＤＯ−２Ｌ１ （３）
の関係を満たすことが好ましい。すなわち、上側リング部材５１の庇部５１ｂの内径ＤＩは、ウェハＷの外径ＤＯと、所定幅Ｌ１とに基づいて定められたものであることが好ましい。
次いで、排気装置８３の真空ポンプにより排気口８１を介して処理チャンバー１内が排気される。そして、エッチング用の処理ガスを処理チャンバー１内に導入してプラズマを生成することによりウェハＷにエッチング処理を行う。
エッチング処理は、処理チャンバー１内が所定の真空度になり、所定の圧力に保持された状態で、第１の処理ガス供給源１４から処理チャンバー１内に所定の処理ガス（エッチングガス）を導入する。レジストパターンをマスクとしてウェハＷの基体であるシリコンＳｉをエッチングするときは、処理ガスとして、例えばＣｌ２、Ｃｌ２＋ＨＢｒ、Ｃｌ２＋Ｏ２、ＣＦ４＋Ｏ２、ＳＦ６、Ｃｌ２＋Ｎ２、Ｃｌ２＋ＨＣｌ、ＨＢｒ＋Ｃｌ２＋ＳＦ６等のいわゆるハロゲン系ガスを用いることができる。あるいは、ウェハＷの表面にＳｉＯ２、ＳｉＮ等のハードマスク膜が単層又は複数層形成されており、レジストパターンをマスクとしてそれらのハードマスク膜をエッチングするときは、処理ガスとして、例えばＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いることができる。このような処理ガスを導入した状態で、第１のＲＦ電源１０ａから載置台２に、周波数が例えば１００ＭＨｚの高周波電力が供給される。また、第２のＲＦ電源１０ｂからは、イオン引き込みのため、載置台２に周波数が例えば１３．５６ＭＨｚの高周波電力（バイアス用）が供給される。
そして、下部電極である載置台２に高周波電力が印加されることにより、上部電極であるシャワーヘッド１６と下部電極である載置台２との間には電界が形成される。ウェハＷが存在する処理空間には放電が生じ、この放電によって処理ガスからプラズマが生成される。ウェハＷは、プラズマにより、外周部ＷＥが上側リング部材５１により覆われた状態でウェハＷの表面に形成されたレジストパターンをマスクとして異方性エッチングされる。
そして、上記したエッチング処理が終了すると、引続いて、残存するレジストを除去するアッシング処理が行われる。すなわち、アッシング用の処理ガスから生成されたプラズマによりウェハＷにアッシング処理を行う。
アッシング処理は、処理チャンバー１内が所定の真空度になり、所定の圧力に保持された状態で、第２の処理ガス供給源１５から処理チャンバー１内に所定の処理ガス（アッシングガス）を導入する。処理ガスとして、例えばＯ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガス等のガスを用いることができる。このような処理ガスを導入した状態で、第１のＲＦ電源１０ａから載置台２に、周波数が例えば１００ＭＨｚの高周波電力が供給される。また、第２のＲＦ電源１０ｂからは、イオン引き込みのため、載置台２に周波数が例えば１３．５６ＭＨｚの高周波電力（バイアス用）が供給される。
そして、下部電極である載置台２に高周波電力が印加されることにより、上部電極であるシャワーヘッド１６と下部電極である載置台２との間には電界が形成される。ウェハＷが存在する処理空間には放電が生じ、この放電によって処理ガスからプラズマが生成される。ウェハＷの外周部ＷＥが、上側リング部材５１により覆われた状態でウェハＷの表面に残存するレジストは、プラズマによりアッシングされ、除去される。
このようにして、エッチング処理とアッシング処理が行われた後、高周波電力の供給、直流電圧の供給及び処理ガスの供給が停止され、前述の手順とは逆の手順で、ウェハＷが処理チャンバー１内から搬出される。
次に、本実施の形態によれば、レジストパターンが形成されたウェハＷをエッチングする際に、ウェハＷの外周部ＷＥにおいて表面荒れが発生しないことについて、比較例と対比しながら説明する。
比較例として、ウェハＷの外周部ＷＥを覆う上側リング部材５１が設けられていない場合を考える。すると、プラズマは、ウェハＷの外周部ＷＥにも暴露される。前述したように、ウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅Ｌ１の領域において、レジストＰＲは除去されており、ウェハＷの基体表面が露出している。そのため、露出したウェハＷの基体表面がプラズマに曝されることによって、図８に示すように、ウェハＷの外周部ＷＥにおいてウェハＷの基体表面に表面荒れが生ずる、いわゆるブラックシリコンが発生することがある。
一方、本実施の形態では、前述したように、ウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅Ｌの領域において、ウェハＷは上側リング部材５１により覆われている。これにより、エッチング処理において、ウェハＷの外周部ＷＥにプラズマが回り込むのを防止することができる。そのため、ウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅Ｌ１の領域において露出しているウェハＷの基体表面がプラズマに曝されず、ウェハＷの外周部ＷＥにおいてウェハＷの基体表面に表面荒れが発生することを防止できる。すなわち、ウェハＷの外周部ＷＥを保護することができる。
また、本実施の形態によれば、レジストパターンが形成されたウェハＷをエッチングして貫通孔Ｖを形成する際に、ウェハＷの外周部ＷＥにおいて、貫通孔Ｖの垂直方向からの傾斜角の発生を抑制できる。以下では、この垂直方向からの傾斜角の発生の抑制について説明する。
ウェハＷの外周部ＷＥを覆う上側リング部材５１が設けられているとき、上側リング部材５１の庇部５１ｂの先端付近では、ウェハＷに形成される貫通孔Ｖが傾斜することがある。すなわち、図９に示すように、貫通孔Ｖの中心軸は、水平方向となす角をθとするとき、垂直方向から傾斜角（９０−θ）で傾斜する。これは、庇部５１ｂによりプラズマがウェハＷの外周部ＷＥに回り込むことが防止される一方、プラズマの照射方向も傾くためであると考えられる。
図１０は、ＤＯ＝３００ｍｍとし、Ｌ＝１．７ｍｍ（ＤＩ＝２９６．６ｍｍ）又はＬ＝１．０ｍｍ（ＤＩ＝２９８ｍｍ）とした例において、エッチングにより形成された貫通孔Ｖの中心軸の垂直方向からの傾斜角（９０−θ）を、ウェハＷの外縁からの距離の異なる各点で測定した結果を示すグラフである。黒抜きの点がＬ＝１．０ｍｍのときを示し、白抜きの点がＬ＝１．７ｍｍのときを示す。なお、図１０では、傾斜角（９０−θ）＝０のときに中心軸が全く傾斜していないことを意味し、傾斜角（９０−θ）が大きいときに中心軸も大きく傾斜することを意味する。
Ｌ＝１．７ｍｍ及びＬ＝１．０ｍｍのいずれの場合でも、ウェハＷの外縁からの距離が大きい領域、すなわちウェハＷの中心部側の領域では、（９０−θ）が０に略等しいため、貫通孔Ｖは略垂直方向に沿って形成されており、ほとんど傾斜していない。そして、Ｌ＝１．７ｍｍ及びＬ＝１．０ｍｍのいずれの場合においても、ウェハＷの外縁からの距離が小さい領域、すなわちウェハＷの外周部側の領域では、上側リング部材５１の庇部５１ｂの先端に近づくにつれて、貫通孔Ｖの傾斜角（９０−θ）は増加する。
また、Ｌ＝１．０ｍｍのときは、Ｌ＝１．７ｍｍのときに比べ、ウェハＷの外縁からの距離が等しい位置では、傾斜角（９０−θ）が小さい。すなわち、所定幅Ｌが小さいほど、貫通孔Ｖの垂直方向からの傾斜角（９０−θ）は小さくなる。これは、上記した式（２）によれば、上側リング部材５１の庇部５１ｂの内径ＤＩが大きいほど、貫通孔Ｖの垂直方向からの傾斜角（９０−θ）は小さくなることを意味する。
ここで、上側リング部材５１に対するウェハＷの相対位置の位置決め精度を±ａ０とする。また、前述した搬送ロボット又はリフトピン６１等のウェハＷの搬送系に起因するウェハＷの位置決め精度を±ａ１とし、リフトピン５３又はベベルカバーリング５の形状精度に起因するベベルカバーリング５の位置決め精度を±ａ２とする。すると、下記式（４）
ａ０＝ａ１＋ａ２ （４）
に示すように、上側リング部材５１に対するウェハＷの相対位置の位置決め精度±ａ０の絶対値ａ０は、ウェハＷの位置決め精度±ａ１の絶対値ａ１と、ベベルカバーリング５の位置決め精度±ａ２の絶対値ａ２との和に等しくなる。
このとき、所定幅Ｌは、位置決め精度に起因する変動を加味した場合でも所定幅Ｌ１未満にならないような値に設計されることが好ましい。もし仮に所定幅Ｌが所定幅Ｌ１未満になると、ウェハＷの外周部ＷＥであってレジストが除去されており、ウェハＷの基体表面が露出している領域がプラズマに曝されるからである。従って、位置決め精度に起因する変動を加味したときの所定幅Ｌの範囲（Ｌ±ａ０）における最小値（Ｌ−ａ０）が所定幅Ｌ１に等しくなるときに、ウェハＷの外周部ＷＥを保護して表面荒れの発生を抑制しつつ、貫通孔Ｖの垂直方向からの傾斜角（９０−θ）を最小にすることができる。
なお、図７では、位置決め精度に起因する変動を加味したときの所定幅Ｌの最小値（Ｌ−ａ０）が、幅寸法Ｌ１に等しくなる場合を示している。
あるいは、位置決め精度に起因する変動を加味したときの所定幅Ｌの最小値（Ｌ−ａ０）が、所定幅Ｌ１に所定のマージンαを加味した値（Ｌ１＋α）に等しくなるようにしてもよい。すなわち、下記式（５）
Ｌ＝Ｌ１＋（ａ０＋α） （５）
に示すように、所定幅Ｌが、所定幅Ｌ１と、上側リング部材５１に対するウェハＷの相対位置の位置決め精度ａ０及びマージンαに基づく所定幅（ａ０＋α）との和になるように定められたものであってもよい。従って、式（５）、式（２）に基づいて、下記式（６）
ＤＩ＝ＤＯ−２（Ｌ１＋ａ０＋α） （６）
の関係を満たすことが好ましい。すなわち、上側リング部材５１の庇部５１ｂの内径ＤＩは、ウェハＷの外径ＤＯと、所定幅Ｌ１と、位置決め精度ａ０に応じた所定幅（ａ０＋α）に基づいて定められたものであることが好ましい。これにより、ウェハＷの外周部ＷＥを保護して表面荒れの発生を抑制しつつ、貫通孔Ｖの垂直方向からの傾斜角（９０−θ）を最小にすることができる。なお、上記位置決め精度ａ０に応じた所定幅（ａ０＋α）は、カバー部材に対する基板の相対位置の位置決め精度に応じた第２の所定幅の一例である。
次に、Ｌ＝１．７ｍｍとし、上側リング部材５１として石英又はイットリア（Ｙ２Ｏ３）を用いた場合、及び、Ｌ＝１．０ｍｍとし、上側リング部材５１としてイットリア（Ｙ２Ｏ３）を用いた場合の３つの例について、形成される貫通孔Ｖの水平方向に対する角度θ（°）を、ウェハの中心からの距離の異なる各点で測定した結果を図１６に示す。
図１６の上段と中段に示す結果を比較すると、イットリア（Ｙ２Ｏ３）よりなる上側リング部材５１を用いた場合には、等しい内径（ＤＩ＝２９６．６ｍｍ）を有し、石英よりなる上側リング部材５１を用いた場合と略等しく、９０°に略近い角度θが得られる。イットリアが石英よりもプラズマ耐性に優れている点を考慮すると、上側リング部材５１としてイットリアを用いることによって、ウェハＷの外周部ＷＥを保護するとともに、上側リング部材５１を長寿命化することができる。
一方、図１６の中段と下段に示す結果を比較すると、イットリア（Ｙ２Ｏ３）よりなり、互いに異なる内径（ＤＩ＝２９６．６ｍｍ、２９８ｍｍ）を有する上側リング部材５１を用いた場合には、上側リング部材５１の内径ＤＩが大きいほど、９０°により近い角度θが得られる。従って、上側リング部材５１の内径ＤＩが大きいほど、貫通孔Ｖの垂直方向からの傾斜角の発生を抑制できる。
また、本実施の形態によれば、ウェハＷに残存するレジストをアッシングする際に、ウェハＷの外周部ＷＥにおいて、アッシングレートが低下することを抑制できる。以下では、このアッシングレートの低下の抑制について説明する。
図１１は、実施例１、２の異なる条件を用いてアッシングしたときのレジストのアッシングレートを、ウェハＷの外縁からの距離の異なる各点で測定した結果を示すグラフである。実施例１、２の条件は、以下の通りである。
（実施例１）
成膜装置内圧力 ：３００ｍＴｏｒｒ
高周波電源パワー（上部電極／下部電極）：０／１５００Ｗ
処理ガスの流量 ：Ｏ２＝３００ｓｃｃｍ
処理時間 ：３０秒
（実施例２）
成膜装置内圧力 ：１００ｍＴｏｒｒ
高周波電源パワー（上部電極／下部電極）：０／２０００Ｗ
処理ガスの流量 ：Ｏ２＝１３００ｓｃｃｍ
処理時間 ：３０秒
図１１に示すように、ウェハＷの外縁からの距離が小さくなるほど、すなわちウェハ外周側ほど、アッシングレートが低下する。これは、上側リング部材５１によりプラズマがウェハＷの外周部ＷＥに回り込むことが防止される一方で、上側リング部材５１の近傍でアッシングレートが低下することを示している。実施例１では、外縁から３ｍｍの位置におけるアッシングレートに対する外縁から０．３ｍｍの位置におけるアッシングレートの比は、１０％程度である。
しかしながら、実施例２では、実施例１に比べ、全領域でアッシングレートが増加している。また、外縁から３ｍｍの位置におけるアッシングレートに対する外縁から０．３ｍｍの位置におけるアッシングレートの比は、５０％程度まで増加している。従って、プロセス条件を最適化することにより、上側リング部材５１に覆われているウェハＷの外周部ＷＥにおいても、アッシングレートの低下を抑制することができる。
図１２は、上側リング部材５１の内径がＤＩ＝２９６．６ｍｍ及びＤＩ＝２９８ｍｍの場合について、アッシングの前後におけるレジスト膜の厚さを、ウェハＷの外縁からの距離の異なる各点で測定した結果を示すグラフである。なお、上側リング部材５１の内径がいずれの値であるときも、アッシング前のレジスト膜の厚さは、等しいものとする。
ウェハＷの外縁からの距離が０．５ｍｍの位置において、ＤＩ＝２９８ｍｍのときのアッシング後のレジスト膜の厚さは、ＤＩ＝２９６．６ｍｍのときのアッシング後のレジスト膜の厚さよりも小さい。すなわち、上側リング部材５１の内径を大きくすることによって、上側リング部材５１に覆われているウェハＷの外周部ＷＥにおいても、アッシングレートの低下を抑制することができる。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係るプラズマエッチング方法について説明する。
本実施の形態に係るプラズマエッチング方法においては、第１の実施の形態に係るプラズマエッチング装置と同一の装置を用いることができる。従って、本実施の形態に係るエッチング装置については、説明を省略する。
また、本実施の形態に係るプラズマエッチング方法は、三次元実装される半導体装置に貫通電極を形成するために、ＴＳＶ（Through-Silicon Via）技術を用いてウェハに貫通孔を形成するものである。従って、本実施の形態に係るプラズマエッチング方法は、貫通孔を形成するためのウェハ（以下、「デバイスウェハ」ともいう。）がサポートウェハに接着剤を介して貼り合わされた、貼り合わせウェハをエッチングする点で、第１の実施の形態と相違する。
図１３は、貼り合わせウェハＬＷの構成を模式的に示す断面図である。
貼り合わせウェハＬＷは、デバイスウェハＷと、サポートウェハＳＷを有する。デバイスウェハＷは、表面Ｗａにトランジスタ等の半導体装置が形成された基板である。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強するための基板である。デバイスウェハＷは、接着剤Ｇを介してサポートウェハＳＷに貼り合わされている。
図１４及び図１５は、本実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図である。
始めに、シリコンウェハ等よりなるデバイスウェハＷの表面にトランジスタ１０１を形成し、トランジスタ１０１が形成されたデバイスウェハＷ上に層間絶縁膜１０２を形成する（図１４Ａ）。
次いで、層間絶縁膜１０２上に、配線構造１０３を形成する。層間絶縁膜１０２上に、配線層１０４、絶縁膜１０５を交互に積層するとともに、絶縁膜１０５を貫通して上下の配線層１０４間を電気的に接続するビアホール１０６を形成する（図１４Ｂ）。
次いで、デバイスウェハＷを上下反転させ、接着剤Ｇを介してサポートウェハＳＷと貼り合わせることによって貼り合わせウェハＬＷを準備する。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウェハ等よりなる。そして、貼り合わせウェハＬＷを、例えば研削装置に備えられた支持部に支持し、ウェハＷの裏面Ｗｂ側を研削し、研削前の厚さＴ１が所定厚さＴ２になるように薄化する（図１４Ｃ）。所定厚さＴ２を、例えば５０〜２００μｍとすることができる。
なお、図１４では、図示を容易にするために、層間絶縁膜１０２及び配線構造１０３の厚さが誇張して描かれているが、実際は、層間絶縁膜１０２及び配線構造１０３の厚さは、ウェハＷの基体自体の厚さに比べ極めて小さい（図１５においても同様）。
また、貼り合わせウェハＬＷの外周部ＷＥにおいて接着剤Ｇが露出している。
次いで、ウェハＷの裏面Ｗｂにレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成する。そして、ウェハＷの裏面Ｗｂにレジストパターンが形成された、貼り合わせウェハＬＷを、第１の実施の形態に係るプラズマエッチング方法と同様にエッチングして貫通孔Ｖを形成する。そして、貫通孔Ｖが形成された、貼り合わせウェハＬＷのウェハＷの裏面Ｗｂに残存するレジストを、第１の実施の形態に係るプラズマエッチング方法と同様にアッシングして除去する（図１５Ａ）。
貫通孔Ｖの径を、例えば１〜１０μｍとすることができる。また、貫通孔Ｖの深さは、ウェハＷの裏面Ｗｂを研削して薄化した後のウェハＷの基体自体の厚さに相当するものであり、前述したように例えば５０〜２００μｍとすることができる。
次いで、貫通孔Ｖの内周面を被覆するように、例えばポリイミド等の絶縁膜１０７を形成し、内周面が絶縁膜１０７で被覆された貫通孔Ｖ内に、電解めっき法等により貫通電極１０８を形成する（図１５Ｂ）。
次いで、サポートウェハＳＷをウェハＷから剥がすことによって、薄化され、貫通電極１０８が形成されたウェハＷを得る。例えば紫外光（ＵＶ光）を照射することによって、光反応性の接着剤Ｇの接着力を低下させて剥がすことができる（図１５Ｃ）。
本実施の形態でも、第１の実施の形態と同様に、貼り合わせウェハＬＷは、外周部ＷＥにおいて、外縁から所定幅の外周領域が、上側リング部材により覆われている。これにより、エッチング処理において、貼り合わせウェハＬＷの外周部ＷＥに、プラズマが回り込むのを防止することができる。そのため、貼り合わせウェハＬＷのウェハＷの外周部ＷＥであってウェハＷの外縁から所定幅の領域において露出しているウェハＷの基体表面がプラズマに曝されず、ウェハＷの外周部ＷＥにおいてウェハＷの基体表面に表面荒れが発生することを防止できる。
また、貼り合わせウェハＬＷの外周部ＷＥにおいて、ウェハＷとサポートウェハＳＷとの間には、接着剤Ｇが露出している。そのため、貼り合わせウェハＬＷの外周部ＷＥにおいて露出した接着剤Ｇがプラズマに曝されず、接着剤Ｇが剥がれてダストが発生すること、及び、ウェハ同士が剥がれることを防止できる。更に、貼り合わせウェハＬＷの外周部ＷＥが脆性化すること、及び、クラックが発生することを防止できる。すなわち、貼り合わせウェハＬＷの外周部ＷＥを保護することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本国際出願は、２０１１年３月２９日に出願された日本国特許出願２０１１−７３１９１号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
１ 処理チャンバー
２ 載置台
４ 支持台
５ ベベルカバーリング
６ 静電チャック
１６ シャワーヘッド
５１ 上側リング部材
５２ 下側リング部材
９０ 制御部

Claims (4)

  1. 複数の基板が接着剤を介して貼り合わされた、貼り合わせ基板の表面にレジストパターンが形成されているとともに、前記貼り合わせ基板の外周部において前記接着剤が露出している前記貼り合わせ基板にプラズマエッチングを行うプラズマエッチング装置において、
    前記貼り合わせ基板を支持する支持部と、
    前記支持部に支持されている前記貼り合わせ基板の前記外周部を覆うように設けられており、プラズマが前記貼り合わせ基板の前記外周部に回り込むことを防止するカバー部材と、
    高周波電力源からの高周波電力の印加と、第１の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材に覆われた状態で、前記支持部に支持されている前記貼り合わせ基板にエッチングを行い、該エッチングの後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記貼り合わせ基板の前記レジストパターンのアッシングを行う制御部と
    を有する、プラズマエッチング装置。
  2. 前記基板は、円板状であるとともに、前記基板の外縁から第１の所定幅の領域において前記基板の基体表面が露出しているものであり、
    前記カバー部材は、リング形状を有するとともに、前記カバー部材の内径が、前記基板の外径と、前記第１の所定幅とに基づいて定められたものである、請求項１に記載のプラズマエッチング装置。
  3. 複数の基板が接着剤を介して貼り合わされた、貼り合わせ基板の表面にレジストパターンが形成されているとともに、前記貼り合わせ基板の外周部において前記接着剤が露出している前記貼り合わせ基板にプラズマエッチングを行うプラズマエッチング方法において、
    前記貼り合わせ基板を支持部により支持する工程と、
    プラズマが前記貼り合わせ基板の前記外周部に回り込むことを防止するカバー部材を、前記支持部に支持されている前記貼り合わせ基板の前記外周部を覆うように配置する工程と、
    高周波電力源からの高周波電力の印加と、第１の処理ガス供給源からのエッチング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、前記外周部が前記カバー部材により覆われた状態で、前記支持部に支持されている前記貼り合わせ基板にエッチングを行う工程と、
    前記エッチングの後、高周波電力源からの高周波電力の印加と、第２の処理ガス供給源からのアッシング用の処理ガスの供給とを制御することによりプラズマを生成し、生成したプラズマにより、エッチングが行われた前記貼り合わせ基板の前記レジストパターンのアッシングを行う工程と
    を有する、プラズマエッチング方法。
  4. 前記基板は、円板状であるとともに、前記基板の外縁から第１の所定幅の領域において前記基板の基体表面が露出しているものであり、
    前記カバー部材は、リング形状を有するとともに、前記カバー部材の内径が、前記基板の外径と、前記第１の所定幅とに基づいて定められたものである、請求項３に記載のプラズマエッチング方法。
JP2013507696A 2011-03-29 2012-03-28 プラズマエッチング装置及びプラズマエッチング方法 Active JP6001529B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011073191 2011-03-29
JP2011073191 2011-03-29
PCT/JP2012/058244 WO2012133585A1 (ja) 2011-03-29 2012-03-28 プラズマエッチング装置及びプラズマエッチング方法

Publications (2)

Publication Number Publication Date
JPWO2012133585A1 JPWO2012133585A1 (ja) 2014-07-28
JP6001529B2 true JP6001529B2 (ja) 2016-10-05

Family

ID=46931292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013507696A Active JP6001529B2 (ja) 2011-03-29 2012-03-28 プラズマエッチング装置及びプラズマエッチング方法

Country Status (5)

Country Link
US (2) US20140017900A1 (ja)
JP (1) JP6001529B2 (ja)
KR (1) KR101896491B1 (ja)
TW (1) TWI497588B (ja)
WO (1) WO2012133585A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108750A1 (ja) * 2012-01-17 2013-07-25 東京エレクトロン株式会社 基板載置台及びプラズマ処理装置
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
JP2014204062A (ja) * 2013-04-09 2014-10-27 サムコ株式会社 プラズマエッチング方法
JP5962921B2 (ja) 2013-05-09 2016-08-03 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP5934939B2 (ja) * 2013-05-09 2016-06-15 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6083529B2 (ja) * 2013-09-02 2017-02-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
CN103943450B (zh) * 2013-12-24 2016-05-18 成都天马微电子有限公司 一种干刻设备的电极和干刻设备
US9410249B2 (en) 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
JP2016040800A (ja) * 2014-08-12 2016-03-24 アズビル株式会社 プラズマエッチング装置
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
GB201419210D0 (en) * 2014-10-29 2014-12-10 Spts Technologies Ltd Clamp assembly
CN107210252B (zh) * 2014-11-26 2021-05-25 冯·阿登纳资产股份有限公司 基板保持装置、基板运送装置、处理布置和用于处理基板的方法
KR102508955B1 (ko) * 2015-02-18 2023-03-13 스미토모 오사카 세멘토 가부시키가이샤 정전 척 장치 및 반도체 제조 장치
KR20180099776A (ko) * 2016-01-26 2018-09-05 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 에지 링 리프팅 솔루션
US10651015B2 (en) * 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
JP7055039B2 (ja) * 2017-03-22 2022-04-15 東京エレクトロン株式会社 基板処理装置
US11404249B2 (en) * 2017-03-22 2022-08-02 Tokyo Electron Limited Substrate processing apparatus
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
KR102617972B1 (ko) * 2017-11-21 2023-12-22 램 리써치 코포레이션 하단 링 및 중간 에지 링
JP7101778B2 (ja) * 2017-12-15 2022-07-15 ラム リサーチ コーポレーション プラズマチャンバ内で使用するためのリング構造およびシステム
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
WO2019142556A1 (ja) * 2018-01-17 2019-07-25 Ｓｐｐテクノロジーズ株式会社 ワイドギャップ半導体基板、ワイドギャップ半導体基板の製造装置、およびワイドギャップ半導体基板の製造方法
JP6995008B2 (ja) * 2018-04-27 2022-01-14 東京エレクトロン株式会社 基板処理装置
US11201037B2 (en) 2018-05-28 2021-12-14 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
JP7045931B2 (ja) * 2018-05-30 2022-04-01 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
WO2020036613A1 (en) * 2018-08-13 2020-02-20 Lam Research Corporation Replaceable and/or collapsible edge ring assemblies for plasma sheath tuning incorporating edge ring positioning and centering features
JP7037459B2 (ja) * 2018-09-10 2022-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
US11106126B2 (en) * 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing EUV photo masks
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US20220068624A1 (en) * 2018-12-13 2022-03-03 Dh Technologies Development Pte. Ltd. Inception Electrostatic Linear Ion Trap
JP7224175B2 (ja) * 2018-12-26 2023-02-17 東京エレクトロン株式会社 成膜装置及び方法
US20200234928A1 (en) * 2019-01-17 2020-07-23 Applied Materials, Inc. Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
JP7321026B2 (ja) * 2019-08-02 2023-08-04 東京エレクトロン株式会社 エッジリング、載置台、基板処理装置及び基板処理方法
CN112981372B (zh) * 2019-12-12 2024-02-13 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
JP7454976B2 (ja) * 2020-03-24 2024-03-25 東京エレクトロン株式会社 基板支持台、プラズマ処理システム及びエッジリングの交換方法
WO2022026813A1 (en) * 2020-07-31 2022-02-03 Lam Research Corporation Thin shadow ring for low-tilt trench etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144076A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd ウェハのドライエッチング装置およびドライエッチング方法
JP2007220815A (ja) * 2006-02-15 2007-08-30 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2010192488A (ja) * 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
EP1042787B1 (de) * 1997-12-23 2005-03-02 Unaxis Balzers Aktiengesellschaft Haltevorrichtung
US6773562B1 (en) * 1998-02-20 2004-08-10 Applied Materials, Inc. Shadow frame for substrate processing
JP3234576B2 (ja) * 1998-10-30 2001-12-04 アプライド マテリアルズ インコーポレイテッド 半導体製造装置におけるウェハ支持装置
JP2000331913A (ja) 1999-05-20 2000-11-30 Sony Corp パターン形成方法及びこれを用いた半導体装置の製造方法
US6589352B1 (en) * 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
US6503331B1 (en) * 2000-09-12 2003-01-07 Applied Materials, Inc. Tungsten chamber with stationary heater
TW200415681A (en) * 2002-10-17 2004-08-16 Matsushita Electric Ind Co Ltd Plasma processing apparatus
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4482308B2 (ja) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2006049461A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp ドライエッチング装置及び半導体装置の製造方法
US7964511B2 (en) * 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
JP2009295636A (ja) 2008-06-02 2009-12-17 Nec Electronics Corp 半導体装置の製造方法
JP5264332B2 (ja) * 2008-07-09 2013-08-14 ラピスセミコンダクタ株式会社 接合ウエハ、その製造方法、及び半導体装置の製造方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
JP5784556B2 (ja) * 2012-07-20 2015-09-24 株式会社東芝 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144076A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd ウェハのドライエッチング装置およびドライエッチング方法
JP2007220815A (ja) * 2006-02-15 2007-08-30 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2010192488A (ja) * 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Also Published As

Publication number Publication date
US10090161B2 (en) 2018-10-02
TW201304000A (zh) 2013-01-16
US20140017900A1 (en) 2014-01-16
JPWO2012133585A1 (ja) 2014-07-28
KR20140016907A (ko) 2014-02-10
WO2012133585A1 (ja) 2012-10-04
TWI497588B (zh) 2015-08-21
US20170133234A1 (en) 2017-05-11
KR101896491B1 (ko) 2018-09-07

Similar Documents

Publication Publication Date Title
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
JP6055783B2 (ja) 基板載置台及びプラズマ処理装置
KR101384589B1 (ko) 반도체 장치의 제조 방법
US8975188B2 (en) Plasma etching method
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US9048191B2 (en) Plasma etching method
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2015050156A (ja) 基板載置台及びプラズマ処理装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP3808902B2 (ja) プラズマエッチング方法
KR20120049823A (ko) 플라즈마 처리 장치
KR101912636B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法
JP2023070200A (ja) プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R150 Certificate of patent or registration of utility model

Ref document number: 6001529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250