KR20140016907A - 플라즈마 에칭 장치 및 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 장치 및 플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20140016907A
KR20140016907A KR1020137025224A KR20137025224A KR20140016907A KR 20140016907 A KR20140016907 A KR 20140016907A KR 1020137025224 A KR1020137025224 A KR 1020137025224A KR 20137025224 A KR20137025224 A KR 20137025224A KR 20140016907 A KR20140016907 A KR 20140016907A
Authority
KR
South Korea
Prior art keywords
substrate
plasma
etching
wafer
cover member
Prior art date
Application number
KR1020137025224A
Other languages
English (en)
Other versions
KR101896491B1 (ko
Inventor
시게키 도바
사토시 야마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140016907A publication Critical patent/KR20140016907A/ko
Application granted granted Critical
Publication of KR101896491B1 publication Critical patent/KR101896491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판의 표면에 레지스트 패턴이 형성되고, 기판의 외주부에서 기판의 기체 표면이 노출되어 있는 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 장치에 있어서, 기판을 지지하는 지지부(6)와, 지지부(6)에 지지되어 있는 기판의 외주부를 덮도록 설치되어 있고, 플라즈마가 기판의 외주부로 유입되는 것을 방지하는 커버 부재(5)와, 고주파 전력의 인가와 에칭용의 처리 가스의 공급을 제어함으로써 생성한 플라즈마에 의해, 외주부가 커버 부재(5)로 덮인 상태에서, 지지부에 지지되어 있는 기판에 에칭을 행하고, 상기 에칭 후, 고주파 전력의 인가와 애싱용의 처리 가스의 공급을 제어함으로써 생성한 플라즈마에 의해, 에칭이 행해진 기판의 레지스트 패턴의 애싱을 행하는 조사부(2, 16)를 가진다.

Description

플라즈마 에칭 장치 및 플라즈마 에칭 방법{PLASMA ETCHING DEVICE, AND PLASMA ETCHING METHOD}
본 발명은 플라즈마 에칭 장치 및 플라즈마 에칭 방법에 관한 것이다.
반도체 장치의 제조 분야에서는, 미세화에 의해 집적도를 높이는 시도가 많이 행해져 왔다. 또한, 최근에는 삼차원 실장(實裝)이라 불리는 반도체 장치의 적층에 의해 단위 면적당 집적도를 높이는 시도가 활발히 행해지고 있다.
종방향으로 적층된 반도체 장치는, 예를 들면 실리콘으로 이루어지는 기판을 관통하여 형성된 전극을 구비하고 있고, 이 전극을 개재하여 전기적으로 접속되도록 되어 있다. 이러한 기판을 관통하는 전극을 형성할 시에는, 도포 장치를 이용하여 기판에 레지스트를 도포하고, 노광 장치를 이용하여 노광을 행한 후, 현상 장치에 의해 현상을 행하여 레지스트 패턴을 형성한다. 그리고, 형성한 레지스트 패턴을 마스크로서 플라즈마 에칭 장치를 이용하여 기판을 에칭함으로써, 관통홀 또는 비아홀을 형성한다. 또한, 기판에 관통홀 또는 비아홀을 형성한 후에는, 기판에 잔존하는 레지스트를 애싱하여 제거한다.
상기한 에칭을 플라즈마 에칭 장치를 이용하여 행할 시, 기판의 외주부까지 레지스트가 도포되어 있으면, 기판의 반송 중에 기판의 캐리어 또는 반송 암과 접촉하여 박리되어, 더스트가 발생할 우려가 있다. 이 때문에, 기판에 레지스트를 도포한 후, 도포 장치에 구비된 유기 용제에 의한 백 린스 기구 또는 베벨 린스 기구에 의해 이면, 베벨을 포함한 외주부의 레지스트를 제거한다. 이에 의해, 기판의 외주부에서의 레지스트의 박리에 의한 더스트의 발생을 방지할 수 있다(예를 들면, 특허문헌 1 참조).
혹은, 기판의 외주부에서의 레지스트의 박리에 의한 더스트의 발생을 방지하기 위하여, 레지스트를 기판 상에 성막하고, 기판 전면에 패턴 노광을 행한 후, 기판의 외주부에서의 레지스트를 현상액에 의해 불용화하는 처리를 행하는 경우가 있다(예를 들면, 특허문헌 2 참조).
일본특허공개공보 2009-295636호 일본특허공개공보 2000-331913호
그런데, 상기와 같은, 외주부에서의 레지스트가 제거된 기판을 이용하여, 레지스트 패턴을 마스크로서 에칭하고, 기판에 잔존하는 레지스트를 애싱하여 제거할 경우, 다음과 같은 문제가 있다.
플라즈마 에칭 장치에 의해 에칭을 행할 시, 기판의 베벨 영역에서 기판의 기체(基體) 표면이 노출되어 있기 때문에, 노출된 기체 표면이 플라즈마에 노출됨으로써 표면 거칠기가 발생하는, 이른바 블랙 실리콘이 발생하는 경우가 있다. 예를 들면, 기판의 표면에 도포된 레지스트가 기판의 외연으로부터 소정 폭의 영역에서 제거되어 있을 때, 그 영역에서, 기판의 표면 및 이면의 양면에 블랙 실리콘이 발생하는 경우가 있다.
블랙 실리콘의 발생을 억제하기 위해서는, 특허문헌 1, 2에 나타낸 바와 같이, 기판의 외연으로부터 소정 폭의 영역을 레지스트에 의해 보호하면 된다고도 생각된다. 그러나, 소정 폭의 영역을 레지스트에 의해 보호할 때는, 전술한 바와 같이, 기판의 반송 중에 레지스트가 박리되어 더스트가 발생할 우려가 있다.
또한 상기한 과제는, 1 매의 기판을 에칭할 경우에 한정되지 않는다. 예를 들면, 복수의 기판을 접착제에 의해 접합한, 접합 기판을 에칭할 경우, 접합 기판의 외연에서는 접착제가 노출되어 있다. 이 때문에, 노출된 접착제가 플라즈마에 노출됨으로써, 접착제가 박리되어 더스트가 발생하거나, 또는 기판끼리가 박리될 우려가 있다. 또한, 접합 기판의 외주부가 취성화(脆性化)되거나, 또는 크랙이 발생할 우려가 있다.
상기 과제에 대하여, 본 발명의 목적으로 하는 것은, 레지스트 패턴이 형성된 기판을 에칭할 시, 기판의 외주부를 보호할 수 있는 플라즈마 에칭 장치 및 플라즈마 에칭 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명의 일태양에 따르면, 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 기판의 외주부에서 상기 기판의 기체 표면이 노출되어 있는 상기 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 장치에 있어서, 상기 기판을 지지하는 지지부와, 상기 지지부에 지지되어 있는 상기 기판의 상기 외주부를 덮도록 설치되어 있고, 플라즈마가 상기 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재와, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 기판에 에칭을 행하고, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 기판의 상기 레지스트 패턴의 애싱을 행하는 제어부를 가지는 플라즈마 에칭 장치가 제공된다.
또한 본 발명의 다른 태양에 따르면, 복수의 기판이 접착제를 개재하여 접합된, 접합 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 접합 기판의 외주부에서 상기 접착제가 노출되어 있는 상기 접합 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 장치에 있어서, 상기 접합 기판을 지지하는 지지부와, 상기 지지부에 지지되어 있는 상기 접합 기판의 상기 외주부를 덮도록 설치되어 있고, 플라즈마가 상기 접합 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재와, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 접합 기판에 에칭을 행하고, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 접합 기판의 상기 레지스트 패턴의 애싱을 행하는 제어부를 가지는 플라즈마 에칭 장치가 제공된다.
또한 본 발명의 다른 태양에 따르면, 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 기판의 외주부에서 상기 기판의 기체 표면이 노출되어 있는 상기 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 방법에 있어서, 상기 기판을 지지부에 의해 지지하는 공정과, 플라즈마가 상기 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재를, 상기 지지부에 지지되어 있는 상기 기판의 상기 외주부를 덮도록 배치하는 공정과, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 기판에 에칭을 행하는 공정과, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 기판의 상기 레지스트 패턴의 애싱을 행하는 공정을 가지는 플라즈마 에칭 방법이 제공된다.
또한 본 발명의 다른 태양에 따르면, 복수의 기판이 접착제를 개재하여 접합된, 접합 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 접합 기판의 외주부에서 상기 접착제가 노출되어 있는 상기 접합 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 방법에 있어서, 상기 접합 기판을 지지부에 의해 지지하는 공정과, 플라즈마가 상기 접합 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재를, 상기 지지부에 지지되어 있는 상기 접합 기판의 상기 외주부를 덮도록 배치하는 공정과, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재에 의해 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 접합 기판에 에칭을 행하는 공정과, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 접합 기판의 상기 레지스트 패턴의 애싱을 행하는 공정을 가지는 플라즈마 에칭 방법이 제공된다.
본 발명에 따르면, 레지스트 패턴이 형성된 기판을 에칭할 시, 기판의 외주부를 보호할 수 있다.
도 1은 제 1 실시예에 따른 플라즈마 에칭 장치의 구성을 도시한 개략 단면도이다.
도 2는 베벨 커버 링의 주변을 확대하여 모식적으로 도시한 단면도이다.
도 3은 정전 척에 웨이퍼가 지지될 시의, 웨이퍼 및 베벨 커버 링의 상태를 모식적으로 도시한 단면도(단면도 1)이다.
도 4는 정전 척에 웨이퍼가 지지될 시의, 웨이퍼 및 베벨 커버 링의 상태를 모식적으로 도시한 단면도(단면도 2)이다.
도 5는 정전 척에 웨이퍼가 지지될 시의, 웨이퍼 및 베벨 커버 링의 상태를 모식적으로 도시한 단면도(단면도 3)이다.
도 6은 정전 척에 웨이퍼가 지지될 시의, 웨이퍼 및 베벨 커버 링의 상태를 모식적으로 도시한 단면도(단면도 4)이다.
도 7은 상측 링 부재의 덮개부에 의해 덮인 상태로 정전 척에 지지되어 있는 웨이퍼의 상태를 확대하여 도시한 단면도이다.
도 8은 웨이퍼의 외주부를 덮는 상측 커버 부재가 설치되어 있지 않을 경우, 웨이퍼의 외주부에서 웨이퍼의 기체 표면에 표면 거칠기가 발생하는 모습을 설명하기 위한 단면도이다.
도 9는 웨이퍼에 형성되는 관통홀이 경사진 모습을 설명하기 위한 단면도이다.
도 10은 에칭에 의해 형성된 관통홀의 중심축의 수직 방향으로부터의 경사각을, 웨이퍼의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다.
도 11은 실험예 1, 2가 상이한 조건을 이용하여 애싱했을 때의 레지스트의 애싱 레이트를, 웨이퍼의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다.
도 12는 애싱의 전후에서의 레지스트막의 두께를, 웨이퍼의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다.
도 13은 접합 웨이퍼의 구성을 모식적으로 도시한 단면도이다.
도 14a는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 1)이다.
도 14b는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 1)이다.
도 14c는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 1)이다.
도 15a는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 2)이다.
도 15b는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 2)이다.
도 15c는 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 2)이다.
도 16은 형성되는 관통홀(V)의 수평 방향에 대한 각도(θ)를 웨이퍼의 중심으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 표이다.
이어서, 본 발명을 실시하기 위한 형태에 대하여 도면과 함께 설명한다.
(제 1 실시예)
먼저, 본 발명의 제 1 실시예에 따른 플라즈마 에칭 장치에 대하여 설명한다.
도 1은, 본 실시예에 따른 플라즈마 에칭 장치의 구성을 도시한 개략 단면도이다.
플라즈마 에칭 장치는, 기밀하게 구성되고, 전기적으로 접지 전위가 된 처리 챔버(1)를 가지고 있다. 이 처리 챔버(1)는 원통 형상으로 이루어지고, 예를 들면 알루미늄 등으로 구성되어 있다. 처리 챔버(1) 내에는, 피처리 기판인 반도체 웨이퍼(이하, 단순히 ‘웨이퍼’라고 함)(W)를 수평으로 지지하는 재치대(2)가 설치되어 있다. 재치대(2)는 예를 들면 알루미늄 등으로 구성되어 있고, 하부 전극으로서의 기능을 가진다. 이 재치대(2)는 도체의 지지대(4)에 지지되고, 절연판(3)을 개재하여 처리 챔버(1)의 저부에 재치되어 있다. 또한, 재치대(2) 및 지지대(4)의 주위를 둘러싸도록, 예를 들면 석영 등으로 이루어지는 원통 형상의 내벽 부재(3a)가 설치되어 있다.
재치대(2)의 상방의 외주부에는 베벨 커버 링(5)이 설치되어 있다. 베벨 커버 링(5)의 상세한 구성에 대해서는 후술한다. 또한 베벨 커버 링(5)은, 플라즈마가 기판의 외주부로 유입되는 것을 방지하는 커버 부재에 상당한다.
재치대(2)에는, 제 1 정합기(11a)를 개재하여 제 1 RF 전원(10a)이 접속되고, 또한 제 2 정합기(11b)를 개재하여 제 2 RF 전원(10b)이 접속되어 있다. 제 1 RF 전원(10a)은 플라즈마 발생용이며, 이 제 1 RF 전원(10a)으로부터는 소정 주파수(27 MHz 이상, 예를 들면 100 MHz)의 고주파 전력이 재치대(2)로 공급되도록 되어 있다. 또한, 제 2 RF 전원(10b)은 이온 인입용(바이어스용)이며, 이 제 2 RF 전원(10b)으로부터는 제 1 RF 전원(10a)보다 낮은 소정 주파수(13.56 MHz 이하, 예를 들면 13.56 MHz)의 고주파 전력이 재치대(2)로 공급되도록 되어 있다. 한편, 재치대(2)의 상방에는, 재치대(2)와 평행하게 대향하도록, 상부 전극으로서의 기능을 가지는 샤워 헤드(16)가 설치되어 있고, 샤워 헤드(16)와 재치대(2)는, 한 쌍의 전극(상부 전극과 하부 전극)으로서 기능하도록 되어 있다.
또한, 상부 전극인 샤워 헤드(16)로부터 처리 챔버(1) 내로 도입되는 에칭용의 처리 가스로부터, 하부 전극인 재치대(2)에 인가된 고주파 전력을 이용하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 외주부가 커버 부재로 덮인 상태에서 웨이퍼(W)에 에칭 처리가 실시된다. 또한, 에칭 처리 후, 처리 챔버(1) 내로 도입되는 애싱용의 처리 가스로부터, 하부 전극에 인가된 고주파 전력을 이용하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 외주부가 커버 부재로 덮인 상태에서 웨이퍼(W)에 애싱 처리가 실시된다. 이들 처리는 제어부(90)에 의해 제어된다.
재치대(2)의 상면에는, 웨이퍼(W)를 정전 흡착함으로써 지지하는 정전 척(6)이 설치되어 있다. 이 정전 척(6)은 절연체(6b)의 사이에 전극(6a)을 개재시켜 구성되어 있고, 전극(6a)에는 직류 전원(12)이 접속되어 있다. 그리고, 전극(6a)에 직류 전원(12)으로부터 직류 전압이 인가됨으로써, 전극(6a)과 웨이퍼(W) 간에 쿨롱력이 발생하고, 발생한 쿨롱력에 의해 웨이퍼(W)가 흡착되도록 구성되어 있다. 이와 같이 하여, 웨이퍼(W)는 정전 척(6)에 지지된다.
또한, 재치대(2) 및 정전 척(6)은 기판을 지지하는 기판 지지부에 상당한다.
지지대(4)의 내부에는 냉매 유로(4a)가 형성되어 있고, 냉매 유로(4a)에는 냉매 입구 배관(4b), 냉매 출구 배관(4c)이 접속되어 있다. 그리고, 냉매 유로(4a) 내에 적절한 냉매, 예를 들면 냉각수 등을 순환시킴으로써, 지지대(4) 및 재치대(2)를 소정의 온도로 제어 가능하게 되어 있다. 또한, 재치대(2) 등을 관통하도록, 웨이퍼(W)의 이면측으로 헬륨 가스 등의 냉열 전달용 가스(백 사이드 가스)를 공급하기 위한 백 사이드 가스 공급 배관(30)이 형성되어 있고, 이 백 사이드 가스 공급 배관(30)은, 도시하지 않은 백 사이드 가스 공급원에 접속되어 있다. 이들의 구성에 의해, 재치대(2)의 상면에 정전 척(6)에 의해 흡착 보지된 웨이퍼(W)를, 소정의 온도로 제어 가능하게 되어 있다.
전술한 샤워 헤드(16)는 처리 챔버(1)의 천벽 부분에 설치되어 있다. 샤워 헤드(16)는 본체부(16a)와 전극판을 이루는 상부 천판(16b)을 구비하고 있고, 절연성 부재(17)를 개재하여 처리 챔버(1)의 상부에 지지되어 있다. 본체부(16a)는 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지고, 그 하부에 상부 천판(16b)을 착탈 가능하게 지지할 수 있도록 구성되어 있다.
본체부(16a)의 내부에는 가스 확산실(16c)이 설치되고, 이 가스 확산실(16c)의 하부에 위치하도록, 본체부(16a)의 저부에는 다수의 가스 통류홀(16d)이 형성되어 있다. 또한 상부 천판(16b)에는, 당해 상부 천판(16b)을 두께 방향으로 관통하도록 가스 도입홀(16e)이, 상기한 가스 통류홀(16d)과 단부(端部)에서 연통되도록 형성되어 있다. 이러한 구성에 의해, 가스 확산실(16c)로 공급된 처리 가스는, 가스 통류홀(16d) 및 가스 도입홀(16e)을 거쳐 처리 챔버(1) 내에 샤워 형상으로 분산되어 공급되도록 되어 있다. 또한 본체부(16a) 등에는, 냉매를 순환시키기 위한 도시하지 않은 배관이 형성되어 있고, 플라즈마 에칭 처리 중에 샤워 헤드(16)를 원하는 온도로 냉각할 수 있도록 되어 있다.
본체부(16a)에는, 가스 확산실(16c)로 에칭용의 처리 가스를 도입하기 위한 가스 도입구(16f)가 형성되어 있다. 이 가스 도입구(16f)에는 가스 공급 배관(14a)이 접속되어 있고, 이 가스 공급 배관(14a)의 타단에는 에칭용의 처리 가스를 공급하는 제 1 처리 가스 공급원(14)이 접속되어 있다. 가스 공급 배관(14a)에는 상류측으로부터 차례로 매스 플로우 컨트롤러(MFC)(14b) 및 개폐 밸브(V1)가 설치되어 있다. 그리고, 제 1 처리 가스 공급원(14)으로부터 플라즈마 에칭을 위한 처리 가스가, 가스 공급 배관(14a)을 거쳐 가스 확산실(16c)로 공급되고, 이 가스 확산실(16c)로부터 가스 통류홀(16d) 및 가스 도입홀(16e)을 거쳐 처리 챔버(1) 내에 샤워 형상으로 분산되어 공급된다.
또한 본체부(16a)에는, 가스 확산실(16c)로 애싱용의 처리 가스를 도입하기 위한 가스 도입구(16g)가 형성되어 있다. 이 가스 도입구(16g)에는 가스 공급 배관(15a)이 접속되어 있고, 이 가스 공급 배관(15a)의 타단에는 애싱용의 처리 가스를 공급하는 제 2 처리 가스 공급원(15)이 접속되어 있다. 가스 공급 배관(15a)에는, 상류측으로부터 차례로 매스 플로우 컨트롤러(MFC)(15b) 및 개폐 밸브(V2)가 설치되어 있다. 그리고, 제 2 처리 가스 공급원(15)으로부터 플라즈마 애싱을 위한 처리 가스가, 가스 공급 배관(15a)을 거쳐 가스 확산실(16c)로 공급되고, 이 가스 확산실(16c)로부터, 가스 통류홀(16d) 및 가스 도입홀(16e)을 거쳐 처리 챔버(1) 내에 샤워 형상으로 분산되어 공급된다.
전술한 상부 전극으로서의 샤워 헤드(16)에는 로우 패스 필터(LPF)(71)를 개재하여 가변 직류 전원(72)이 전기적으로 접속되어 있다. 이 가변 직류 전원(72)은, 온·오프 스위치(73)에 의해 급전의 온·오프가 가능하게 되어 있다. 가변 직류 전원(72)의 전류 전압 및 온·오프 스위치(73)의 온·오프는, 후술하는 제어부(90)에 의해 제어되도록 되어 있다. 또한 후술하는 바와 같이, 제 1 RF 전원(10a), 제 2 RF 전원(10b)으로부터 고주파가 재치대(2)에 인가되어 처리 공간에 플라즈마가 발생할 시에는, 필요에 따라 제어부(90)에 의해 온·오프 스위치(73)가 온이 되고, 상부 전극으로서의 샤워 헤드(16)에 소정의 직류 전압이 인가된다.
처리 챔버(1)의 측벽으로부터 샤워 헤드(16)의 높이 위치보다 상방으로 연장되도록 원통 형상의 접지 도체(1a)가 설치되어 있다. 이 원통 형상의 접지 도체(1a)는 그 상부에 천벽을 가지고 있다.
처리 챔버(1)의 저부에는 배기구(81)가 형성되어 있고, 이 배기구(81)에는, 배기관(82)을 개재하여 배기 장치(83)가 접속되어 있다. 배기 장치(83)는 진공 펌프를 가지고 있고, 이 진공 펌프를 작동시킴으로써 처리 챔버(1) 내를 소정의 진공도까지 감압할 수 있도록 되어 있다. 한편, 처리 챔버(1)의 측벽에는 웨이퍼(W)의 반입출구(84)가 형성되어 있고, 이 반입출구(84)에는, 당해 반입출구(84)를 개폐하는 게이트 밸브(85)가 설치되어 있다.
도면 중 86, 87은 착탈 가능하게 이루어진 퇴적물 실드다. 퇴적물 실드(86)는 처리 챔버(1)의 내벽면을 따라 설치되고, 처리 챔버(1)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 역할을 가진다. 이 퇴적물 실드(86)의 웨이퍼(W)와 대략 동일한 높이 위치에는, 그라운드에 대한 전위가 제어 가능하게 접속된 도전성 부재(GND 블록)(89)가 설치되어 있고, 이에 의해 이상 방전이 방지된다.
이어서, 베벨 커버 링(5)의 상세한 구성에 대하여 설명한다.
도 2는, 베벨 커버 링(5)의 주변을 확대하여 모식적으로 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 베벨 커버 링(5)은 상측 링 부재(51), 하측 링 부재(52), 리프트 핀(53) 및 구동 기구(54)를 가진다.
상측 링 부재(51)는 본체부(51a) 및 덮개부(51b)를 가진다. 본체부(51a)는 링 형상을 가지고 있다. 덮개부(51b)는, 링 형상을 가지는 본체부(51a)의 전 둘레에 걸쳐, 본체부(51a)보다 직경 방향 내측으로 돌출되도록 설치되어 있다. 덮개부(51b)에 의해, 정전 척(6)에 지지되어 있는 웨이퍼(W)의 외주부(WE)가 덮개부(51b)에 의해 덮이도록 설치되어 있다. 상측 링 부재(51)는, 덮개부(51b)에 의해 플라즈마가 웨이퍼(W)의 외주부(WE)로 유입되는 것을 방지하기 위한 것이다.
상측 링 부재(51)로서 석영, 이트리아(Y2O3)를 이용할 수 있다. 이 중, 내플라즈마성이 뛰어나다는 점에서 이트리아를 이용하는 것이 바람직하다. 또한, 후술하는 관통홀의 경사각의 억제의 효과에 대해서도, 도 16을 이용하여 후술하는 바와 같이, 이트리아를 이용해도 석영과 대략 동등하거나 그 이상의 효과를 가진다.
하측 링 부재(52)는 상측 링 부재(51)에 대응한 링 형상을 가지고 있다. 하측 링 부재(52)의 상면에는 링 형상의 홈(52a)이 형성되어 있다. 상측 링 부재(51)는, 하측 링 부재(52)의 상면에 형성된 링 형상의 홈(52a)에 본체부(51a)가 감합됨으로써, 수평 방향으로 구속된다.
하측 링 부재(52)는, 둘레 방향을 따라 복수 개소(예를 들면 3 개소)에, 하측 링 부재(52)를 상하로 관통하는 관통홀(52b)이 형성되어 있다. 상측 링 부재(51)의 관통홀(52b)에 대응하는 부분에는 돌기부(51c)가 형성되어 있다. 상측 링 부재(51)는, 하측 링 부재(52)에 형성된 관통홀(52b)에 돌기부(51c)가 감합됨으로써 하측 링 부재(52)에 대한 둘레 방향을 따른 이동이 구속된다. 하측 링 부재(52)로서 석영을 이용할 수 있다.
상측 링 부재(51)의 돌기부(51c)의 하면에는 홀부(51d)가 형성되어 있다.
리프트 핀(53)은, 상측 링 부재(51)에 형성된 홀부(51d)에 대응하여 정전 척(6)에 형성된 홀부(6c) 내에, 상하 이동 가능하게 설치되어 있고, 구동 기구(54)에 의해 상하 구동된다. 리프트 핀(53)이 상승할 때, 리프트 핀(53)의 선단이 상측 링 부재(51)의 홀부(51d)의 상면을 압상함으로써 상측 링 부재(51)가 상승한다.
또한, 정전 척(6)은 리프트 핀(61) 및 구동 기구(62)를 가진다. 리프트 핀(612)은, 정전 척(6)에 형성된 홀부(6d) 내에, 상하 이동 가능하게 설치되어 있고, 구동 기구(62)에 의해 상하 구동된다. 리프트 핀(61)이 상승할 때, 리프트 핀(61)의 선단이 웨이퍼(W)를 압상함으로써 웨이퍼(W)가 상승한다.
상기 구성의 플라즈마 에칭 장치는, 제어부(90)에 의해 그 동작이 통괄적으로 제어된다. 이 제어부(90)에는, CPU를 구비하여 플라즈마 에칭 장치의 각 부를 제어하는 프로세스 컨트롤러(91)와, 유저 인터페이스(92)와, 기억부(93)가 설치되어 있다.
유저 인터페이스(92)는, 공정 관리자가 플라즈마 에칭 장치를 관리하기 위하여 커멘드의 입력 조작을 행하는 키보드, 및 플라즈마 에칭 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(93)에는, 플라즈마 에칭 장치에서 실행되는 각종 처리를 프로세스 컨트롤러(91)의 제어로 실현하기 위한 제어 프로그램(소프트웨어) 또는 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 프로세스 컨트롤러(91)는 유저 인터페이스(92)로부터의 지시 등에 따라, 임의의 레시피를 기억부(93)로부터 호출하여 실행한다. 이에 의해, 플라즈마 에칭 장치는, 프로세스 컨트롤러(91)의 제어하에서 원하는 처리를 행한다. 또한, 제어 프로그램 또는 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독 가능한 컴퓨터 기억 매체(예를 들면, 하드 디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하는 것도 가능하다. 혹은, 제어 프로그램 또는 처리 조건 데이터 등의 레시피는, 다른 장치로부터 예를 들면 전용 회선을 통하여 수시 전송시켜 온라인으로 이용하는 것도 가능하다.
이어서, 본 실시예에 따른 플라즈마 에칭 방법에 대하여 설명한다.
도 3 내지 도 6은, 정전 척(6)에 웨이퍼(W)가 지지될 시의, 웨이퍼(W) 및 베벨 커버 링(5)의 상태를 모식적으로 도시한 단면도이다.
먼저, 정전 척(6)에 웨이퍼(W)가 지지되어 있지 않은 상태에서(도 3 참조), 리프트 핀(53)이 구동 기구(54)에 의해 상승하고, 상승한 리프트 핀(53)이 상측 링 부재(51)를 압상함으로써 상측 링 부재(5)는 상승한다(도 4 참조).
이어서, 게이트 밸브(85)가 열리고, 표면에 레지스트 패턴이 형성되어 있는 웨이퍼(W)가, 도시하지 않은 반송 로봇 등에 의해, 도시하지 않은 로드록실을 거쳐 반입출구(84)로부터 처리 챔버(1) 내의 정전 척(6) 상으로 반입된다. 그러면, 리프트 핀(61)이 구동 기구(62)에 의해 상승하고, 상승한 리프트 핀(61)에 의해 웨이퍼(W)가 반송 로봇으로부터 수취된다(도 5 참조).
이어서, 반송 로봇을 처리 챔버(1) 밖으로 퇴피시키고, 게이트 밸브(85)를 닫는다. 그리고, 리프트 핀(61)이 구동 기구(62)에 의해 하강하고, 웨이퍼(W)가 정전 척(6)에 재치된다(도 6 참조). 또한, 직류 전원(12)으로부터 정전 척(6)의 전극(6a)에 소정의 직류 전압이 인가되고, 웨이퍼(W)는 쿨롱력에 의해 정전 흡착되고, 지지된다.
이어서, 리프트 핀(53)이 구동 기구(54)에 의해 하강함에 수반하여, 상측 링 부재(51)가 하강하고, 링 형상의 홈(52a) 내에 재차 수용된다. 이 때의 상태는, 도 2에 도시한 상태와 동일하다. 이에 의해, 웨이퍼(W)의 외주부(WE)가, 상측 링 부재(51)의 덮개부(51b)에 의해 덮인다.
또한 본 실시예에서는, 상측 링 부재(51)의 하강 전에, 정전 척(6)에 의한 웨이퍼(W)의 정전 흡착을 행하는 예에 대하여 설명했다. 그러나, 상측 링 부재(51)가 하강한 후, 정전 척(6)에 의한 웨이퍼(W)의 정전 흡착을 행해도 된다.
도 7은, 상측 링 부재(51)의 덮개부(51b)에 의해 덮인 상태로 정전 척(6)에 지지되어 있는 웨이퍼(W)의 상태를 확대하여 도시한 단면도이다.
도 7에 도시한 바와 같이, 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭(L)의 영역에서, 웨이퍼(W)는 상측 커버 부재(51)에 의해 덮여 있는 것으로 한다. 또한, 웨이퍼(W)의 표면에는 레지스트 패턴이 형성되어 있지만, 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭(L1)의 영역에서 레지스트(PR)는 제거되어 있고, 웨이퍼(W)의 기체 표면이 노출되어 있는 것으로 한다. 따라서, 하기 식 (1)
L ＞ L1 (1)
에 나타낸 바와 같이, 소정 폭(L)은 적어도 소정 폭(L1)보다 큰 것이 바람직하다.
또한 소정 폭(L1)은, 식 (1)의 요건을 충족시키는 미리 정해진 제 1 소정 폭의 일례이다.
여기서, 상측 링 부재(51)의 내경을 DI로 하고, 웨이퍼(W)의 외경을 DO로 할 때(도 2 참조), DI, DO, L은 하기 식 (2)
L = (DO - DI) / 2 (2)
의 관계를 충족시킨다. 따라서, 식 (1), 식 (2)에 기초하여 하기 식 (3)
DI ＜ DO - 2L1 (3)
의 관계를 충족시키는 것이 바람직하다. 즉, 상측 링 부재(51)의 덮개부(51b)의 내경(DI)은, 웨이퍼(W)의 외경(DO)과 소정 폭(L1)에 기초하여 정해지는 것이 바람직하다.
이어서, 배기 장치(83)의 진공 펌프에 의해 배기구(81)를 거쳐 처리 챔버(1) 내가 배기된다. 그리고, 에칭용의 처리 가스를 처리 챔버(1) 내로 도입하여 플라즈마를 생성함으로써 웨이퍼(W)에 에칭 처리를 행한다.
에칭 처리는, 처리 챔버(1) 내가 소정의 진공도가 되어, 소정의 압력으로 유지된 상태에서, 제 1 처리 가스 공급원(14)으로부터 처리 챔버(1) 내로 소정의 처리 가스(에칭 가스)를 도입한다. 레지스트 패턴을 마스크로서 웨이퍼(W)의 기체인 실리콘(Si)을 에칭할 때에는, 처리 가스로서 예를 들면 Cl2, Cl2 ＋ HBr, Cl2 ＋ O2, CF4 ＋ O2, SF6, Cl2 ＋ N2, Cl2 ＋ HCl, HBr ＋ Cl2 ＋ SF6 등의 이른바 할로겐계 가스를 이용할 수 있다. 혹은, 웨이퍼(W)의 표면에 SiO2, SiN 등의 하드 마스크막이 단층 또는 복수층 형성되어 있고, 레지스트 패턴을 마스크로서 이들 하드 마스크막을 에칭할 때는, 처리 가스로서 예를 들면 CF4, C4F8, CHF3, CH3F, CH2F2 등의 CF계 가스와 Ar 가스 등의 혼합 가스, 또는 이 혼합 가스에 필요에 따라 산소를 첨가한 가스 등을 이용할 수 있다. 이러한 처리 가스를 도입한 상태에서, 제 1 RF 전원(10a)으로부터 재치대(2)에, 주파수가 예를 들면 100 MHz의 고주파 전력이 공급된다. 또한 제 2 RF 전원(10b)으로부터는, 이온 인입을 위하여, 재치대(2)에 주파수가 예를 들면 13.56 MHz의 고주파 전력(바이어스용)이 공급된다.
그리고, 하부 전극인 재치대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워 헤드(16)와 하부 전극인 재치대(2) 간에는 전계가 형성된다. 웨이퍼(W)가 존재하는 처리 공간에는 방전이 발생하고, 이 방전에 의해 처리 가스로부터 플라즈마가 생성된다. 웨이퍼(W)는, 플라즈마에 의해, 외주부(WE)가 상측 커버 부재(51)에 의해 덮인 상태에서 웨이퍼(W)의 표면에 형성된 레지스트 패턴을 마스크로서 이방성(異方性) 에칭된다.
그리고, 상기한 에칭 처리가 종료되면, 계속하여, 잔존하는 레지스트를 제거하는 애싱 처리가 행해진다. 즉, 애싱용의 처리 가스로부터 생성된 플라즈마에 의해 웨이퍼(W)에 애싱 처리를 행한다.
애싱 처리는, 처리 챔버(1) 내가 소정의 진공도가 되어, 소정의 압력으로 유지된 상태에서, 제 2 처리 가스 공급원(15)으로부터 처리 챔버(1) 내로 소정의 처리 가스(애싱 가스)를 도입한다. 처리 가스로서 예를 들면 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스 등의 가스를 이용할 수 있다. 이러한 처리 가스를 도입한 상태에서, 제 1 RF 전원(10a)으로부터 재치대(2)에, 주파수가 예를 들면 100 MHz의 고주파 전력이 공급된다. 또한, 제 2 RF 전원(10b)으로부터는, 이온 인입을 위하여, 재치대(2)에 주파수가 예를 들면 13.56 MHz의 고주파 전력(바이어스용)이 공급된다.
그리고, 하부 전극인 재치대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워 헤드(16)와 하부 전극인 재치대(2) 간에는 전계가 형성된다. 웨이퍼(W)가 존재하는 처리 공간에는 방전이 발생하고. 이 방전에 의해 처리 가스로부터 플라즈마가 생성된다. 웨이퍼(W)의 외주부(WE)가, 상측 커버 부재(51)에 의해 덮인 상태에서 웨이퍼(W)의 표면에 잔존하는 레지스트는, 플라즈마에 의해 애싱되어, 제거된다.
이와 같이 하여, 에칭 처리와 애싱 처리가 행해진 후, 고주파 전력의 공급, 직류 전압의 공급 및 처리 가스의 공급이 정지되고, 전술한 순서와는 반대의 순서로, 웨이퍼(W)가 처리 챔버(1) 내로부터 반출된다.
이어서 본 실시예에 따르면, 레지스트 패턴이 형성된 웨이퍼(W)를 에칭할 시, 웨이퍼(W)의 외주부(WE)에서 표면 거칠기가 발생하지 않는 점에 대하여, 비교예와 대비하여 설명한다.
비교예로서, 웨이퍼(W)의 외주부(WE)를 덮는 상측 커버 부재(51)가 설치되어 있지 않은 경우를 상정한다. 그러면, 플라즈마는, 웨이퍼(W)의 외주부(WE)에도 유입된다. 전술한 바와 같이, 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭(L1)의 영역에서, 레지스트(PR)는 제거되어 있고, 웨이퍼(W)의 기체 표면이 노출되어 있다. 이 때문에, 노출된 웨이퍼(W)의 기체 표면이 플라즈마에 노출됨으로써, 도 8에 도시한 바와 같이, 웨이퍼(W)의 외주부(WE)에서 웨이퍼(W)의 기체 표면에 표면 거칠기가 발생하는, 이른바 블랙 실리콘이 발생하는 경우가 있다.
한편 본 실시예에서는, 전술한 바와 같이, 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭(L)의 영역에서, 웨이퍼(W)는 상측 커버 부재(51)에 의해 덮여 있다. 이에 의해, 에칭 처리에서, 웨이퍼(W)의 외주부(WE)로 플라즈마가 유입되는 것을 방지할 수 있다. 이 때문에, 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭(L1)의 영역에서 노출되어 있는 웨이퍼(W)의 기체 표면이 플라즈마에 노출되지 않고, 웨이퍼(W)의 외주부(WE)에서 웨이퍼(W)의 기체 표면에 표면 거칠기가 발생하는 것을 방지할 수 있다. 즉, 웨이퍼(W)의 외주부(WE)를 보호할 수 있다.
또한 본 실시예에 따르면, 레지스트 패턴이 형성된 웨이퍼(W)를 에칭하여 관통홀(V)을 형성할 시, 웨이퍼(W)의 외주부(WE)에서, 관통홀(V)의 수직 방향으로부터의 경사각의 발생을 억제할 수 있다. 이하에서는, 이 수직 방향으로부터의 경사각의 발생의 억제에 대하여 설명한다.
웨이퍼(W)의 외주부(WE)를 덮는 상측 커버 부재(51)가 설치되어 있을 때, 상측 커버 부재(51)의 덮개부(51b)의 선단 부근에서는, 웨이퍼(W)에 형성되는 관통홀(V)이 경사지는 경우가 있다. 즉, 도 9에 도시한 바와 같이, 관통홀(V)의 중심축은, 수평 방향과 이루는 각을 θ로 할 때, 수직 방향으로부터 경사각(90 - θ)으로 경사진다. 이는, 덮개부(51b)에 의해 플라즈마가 웨이퍼(W)의 외주부(WE)로 유입되는 것이 방지되는 한편, 플라즈마의 조사 방향도 기울기 때문이라고 상정된다.
도 10은, DO = 300 mm로 하고, L = 1.7 mm(DI = 296.6 mm) 또는 L = 1.0 mm(DI = 298 mm)로 한 예에서, 에칭에 의해 형성된 관통홀(V)의 중심축의 수직 방향으로부터의 경사각(90 - θ)을, 웨이퍼(W)의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다. 검은색 점이 L = 1.0 mm일 때를 나타내고, 흰색 점이 L = 1.7 mm일 때를 나타낸다. 또한 도 10에서는, 경사각((90 - θ) = 0)일 때에 중심축이 전혀 경사지고 있지 않는 것을 의미하고, 경사각(90 - θ)이 클 때에 중심축도 크게 경사지는 것을 의미한다.
L = 1.7 mm 및 L = 1.0 mm의 모든 경우, 웨이퍼(W)의 외연으로부터의 거리가 큰 영역, 즉 웨이퍼(W)의 중심부측의 영역에서는 (90－θ)가 0과 대략 동일하기 때문에, 관통홀(V)은 대략 수직 방향을 따라 형성되어 있고, 거의 경사져 있지 않다. 그리고, L = 1.7 mm 및 L = 1.0 mm의 모든 경우에도, 웨이퍼(W)의 외연으로부터의 거리가 작은 영역, 즉 웨이퍼(W)의 외주부측의 영역에서는, 상측 커버 부재(51)의 덮개부(51b)의 선단에 근접함에 따라, 관통홀(V)의 경사각(90 - θ)은 증가한다.
또한 L = 1.0 mm일 때는, L = 1.7 mm일 때에 비해, 웨이퍼(W)의 외연으로부터의 거리가 동일한 위치에서는, 경사각(90 - θ)이 작다. 즉, 소정 폭(L)이 작을수록, 관통홀(V)의 수직 방향으로부터의 경사각(90 - θ)은 작아진다. 이는, 상기한 식 (2)에 의하면, 상측 커버 부재(51)의 덮개부(51b)의 내경(DI)이 클수록, 관통홀(V)의 수직 방향으로부터의 경사각(90 - θ)은 작아지는 것을 의미한다.
여기서, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도를 ±a0로 한다. 또한, 전술한 반송 로봇 또는 리프트 핀(61) 등의 웨이퍼(W)의 반송계에 기인하는 웨이퍼(W)의 위치 결정 정밀도를 ±a1로 하고, 리프트 핀(53) 또는 베벨 커버 링(5)의 형상 정밀도에 기인하는 베벨 커버 링(5)의 위치 결정 정밀도를 ±a2로 한다. 그러면, 하기 식 (4)
a0 = a1 ＋ a2 (4)
에 나타낸 바와 같이, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도 ±a0의 절대값(a0)은, 웨이퍼(W)의 위치 결정 정밀도(±a1)의 절대값(a1)과 베벨 커버 링(5)의 위치 결정 정밀도(±a2)의 절대값(a2)과의 합과 동일하게 된다.
이 때, 소정 폭(L)은, 위치 결정 정밀도에 기인하는 변동을 가미한 경우에서도 소정 폭(L1) 미만이 되지 않는 값으로 설계되는 것이 바람직하다. 가령 소정 폭(L)이 소정 폭(L1) 미만이 되면, 웨이퍼(W)의 외주부(WE)로서 레지스트가 제거되어 있고, 웨이퍼(W)의 기체 표면이 노출되어 있는 영역이 플라즈마에 노출되기 때문이다. 따라서, 위치 결정 정밀도에 기인하는 변동을 가미한 때의 소정 폭(L)의 범위(L ± a0)에서의 최소값(L - a0)이 소정 폭(L1)과 동일하게 될 때, 웨이퍼(W)의 외주부(WE)를 보호하여 표면 거칠기의 발생을 억제하면서, 관통홀(V)의 수직 방향으로부터의 경사각(90 - θ)을 최소로 할 수 있다.
또한 도 7에서는, 위치 결정 정밀도에 기인하는 변동을 가미한 때의 소정 폭(L)의 최소값(L - a0)이, 폭 치수(L1)와 동일하게 될 경우를 도시하고 있다.
혹은, 위치 결정 정밀도에 기인하는 변동을 가미한 때의 소정 폭(L)의 최소값(L - a0)이, 소정 폭(L1)에 소정의 마진(α)을 가미한 값(L1 ＋ α)과 동일하게 되도록 해도 된다. 즉, 하기 식 (5)
L = L1 ＋ (a0 ＋ α) (5)
에 나타낸 바와 같이, 소정 폭(L)이, 소정 폭(L1)과, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도(a0) 및 마진(α)에 기초하는 소정 폭(a0 ＋ α)과의 합이 되도록 정해진 것이어도 된다. 따라서, 식 (5), 식 (2)에 기초하여, 하기 식 (6)
DI = DO - 2(L1 ＋ a0 ＋ α) (6)
의 관계를 충족시키는 것이 바람직하다. 즉, 상측 링 부재(51)의 덮개부(51b)의 내경(DI)은, 웨이퍼(W)의 외경(DO)과, 소정 폭(L1)과, 위치 결정 정밀도(a0)에 따른 소정 폭(a0 ＋ α)에 기초하여 정해진 것인 것이 바람직하다. 이에 의해, 웨이퍼(W)의 외주부(WE)를 보호하여 표면 거칠기의 발생을 억제하면서, 관통홀(V)의 수직 방향으로부터의 경사각(90 - θ)을 최소로 할 수 있다. 또한, 상기 위치 결정 정밀도(a0)에 따른 소정 폭(a0 ＋ α)은, 커버 부재에 대한 기판의 상대 위치의 위치 결정 정밀도에 따른 제 2 소정 폭의 일례이다.
이어서, L = 1.7 mm로 하고, 상측 링 부재(51)로서 석영 또는 이트리아(Y2O3)를 이용한 경우, 및 L = 1.0 mm로 하고, 상측 링 부재(51)로서 이트리아(Y2O3)를 이용한 경우의 3 개의 예에 대하여, 형성되는 관통홀(V)의 수평 방향에 대한 각도(θ(°))를, 웨이퍼의 중심으로부터의 거리가 상이한 각 점에서 측정한 결과를 도 16에 나타낸다.
도 16의 상단과 중단에 나타낸 결과를 비교하면, 이트리아(Y2O3)로 이루어지는 상측 링 부재(51)를 이용한 경우에는, 동일한 내경(DI = 296.6 mm)을 가지고, 석영으로 이루어지는 상측 링 부재(51)를 이용한 경우와 대략 동일하고, 90°에 대략 가까운 각도(θ)가 얻어진다. 이트리아가 석영보다 플라즈마 내성이 뛰어나다는 점을 고려하면, 상측 링 부재(51)로서 이트리아를 이용함으로써, 웨이퍼(W)의 외주부(WE)를 보호하고, 또한 상측 링 부재(51)를 장수명화할 수 있다.
한편, 도 16의 중단과 하단에 나타낸 결과를 비교하면, 이트리아(Y2O3)로 이루어지고, 서로 상이한 내경(DI = 296.6 mm)을 가지는 상측 링 부재(51)를 이용한 경우에는, 상측 링 부재(51)의 내경(DI)이 클수록, 90°에 더 가까운 각도(θ)가 얻어진다. 따라서, 상측 링 부재(51)의 내경(DI)이 클수록, 관통홀(V)의 수직 방향으로부터의 경사각의 발생을 억제할 수 있다.
또한 본 실시예에 따르면, 웨이퍼(W)에 잔존하는 레지스트를 애싱할 시, 웨이퍼(W)의 외주부(WE)에서 애싱 레이트가 저하되는 것을 억제할 수 있다. 이하에서는, 이 애싱 레이트의 저하의 억제에 대하여 설명한다.
도 11은, 실험예 1, 2의 상이한 조건을 이용하여 애싱했을 때의 레지스트의 애싱 레이트를, 웨이퍼(W)의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다. 실험예 1, 2의 조건은, 이하와 같다.
(실험예 1)
성막 장치 내 압력 : 300 mTorr
고주파 전원 파워(상부 전극 / 하부 전극) : 0 / 1500 W
처리 가스의 유량 : O2 = 300 sccm
처리 시간 : 30 초
(실험예 2)
성막 장치 내 압력 : 100 mTorr
고주파 전원 파워(상부 전극 / 하부 전극) : 0 / 2000 W
처리 가스의 유량 : O2 = 1300 sccm
처리 시간 : 30 초
도 11에 나타낸 바와 같이, 웨이퍼(W)의 외연으로부터의 거리가 작아질수록, 즉 웨이퍼 외주측일수록, 애싱 레이트가 저하된다. 이는, 상측 커버 부재(51)에 의해 플라즈마가 웨이퍼(W)의 외주부(WE)로 유입되는 것이 방지되는 한편, 상측 커버 부재(51)의 근방에서 애싱 레이트가 저하되는 것을 나타내고 있다. 실험예 1에서는, 외연으로부터 3 mm의 위치에서의 애싱 레이트에 대한 외연으로부터 0.3 mm의 위치에서의 애싱 레이트의 비는 10 % 정도이다.
그러나 실험예 2에서는, 실험예 1에 비해, 전 영역에서 애싱 레이트가 증가되어 있다. 또한, 외연으로부터 3 mm의 위치에서의 애싱 레이트에 대한 외연으로부터 0.3 mm의 위치에서의 애싱 레이트의 비는, 50 % 정도까지 증가되어 있다. 따라서, 프로세스 조건을 최적화함으로써, 상측 커버 부재(51)로 덮여 있는 웨이퍼(W)의 외주부(WE)에서도, 애싱 레이트의 저하를 억제할 수 있다.
도 12는, 상측 커버 부재(51)의 내경이 DI = 296.6 mm 및 DI = 298 mm의 경우에 대하여, 애싱의 전후에서의 레지스트막의 두께를, 웨이퍼(W)의 외연으로부터의 거리가 상이한 각 점에서 측정한 결과를 나타낸 그래프이다. 또한, 상측 커버 부재(51)의 내경이 어떠한 값일 때도, 애싱 전의 레지스트막의 두께는 동일한 것으로 한다.
웨이퍼(W)의 외연으로부터의 거리가 0.5 mm의 위치에서, DI = 298 mm일 때의 애싱 후의 레지스트막의 두께는, DI = 296.6 mm일 때의 애싱 후의 레지스트막의 두께보다 작다. 즉, 상측 커버 부재(51)의 내경을 크게 함으로써, 상측 커버 부재(51)로 덮여 있는 웨이퍼(W)의 외주부(WE)에서도, 애싱 레이트의 저하를 억제할 수 있다.
(제 2 실시예)
이어서, 본 발명의 제 2 실시예에 따른 플라즈마 에칭 방법에 대하여 설명한다.
본 실시예에 따른 플라즈마 에칭 방법에서는, 제 1 실시예에 따른 플라즈마 에칭 장치와 동일한 장치를 이용할 수 있다. 따라서, 본 실시예에 따른 에칭 장치에 대해서는 설명을 생략한다.
또한 본 실시예에 따른 플라즈마 에칭 방법은, 삼차원 실장 반도체 장치에 관통 전극을 형성하기 위하여, TSV(Through-Silicon Via) 기술을 이용하여 웨이퍼에 관통홀을 형성하는 것이다. 따라서 본 실시예에 따른 플라즈마 에칭 방법은, 관통홀을 형성하기 위한 웨이퍼(이하, ‘디바이스 웨이퍼’라고도 함)가 서포트 웨이퍼에 접착제를 개재하여 접합된, 접합 웨이퍼를 에칭한다는 점에서, 제 1 실시예와 상이하다.
도 13은, 접합 웨이퍼(LW)의 구성을 모식적으로 도시한 단면도이다.
접합 웨이퍼(LW)는, 디바이스 웨이퍼(W)와 서포트 웨이퍼(SW)를 가진다. 디바이스 웨이퍼(W)는, 표면(Wa)에 트랜지스터 등의 반도체 장치가 형성된 기판이다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)를, 이면(Wb)을 연삭하여 박화했을 때, 박화 된 디바이스 웨이퍼(W)를 보강하기 위한 기판이다. 디바이스 웨이퍼(W)는, 접착제(G)를 개재하여 서포트 웨이퍼(SW)에 접합되어 있다.
도 14a ~ 도 14c 및 도 15a ~ 도 15c는, 본 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도이다.
먼저, 실리콘 웨이퍼 등으로 이루어지는 디바이스 웨이퍼(W)의 표면에 트랜지스터(101)를 형성하고, 트랜지스터(101)가 형성된 디바이스 웨이퍼(W) 상에 층간 절연막(102)을 형성한다(도 14a).
이어서, 층간 절연막(102) 상에 배선 구조(103)를 형성한다. 층간 절연막(102) 상에 배선층(104), 절연막(105)을 교호로 적층하고, 또한 절연막(105)을 관통하여 상하의 배선층(104) 간을 전기적으로 접속하는 비아홀(106)을 형성한다(도 14b).
이어서, 디바이스 웨이퍼(W)를 상하 반전시키고, 접착제(G)를 개재하여 서포트 웨이퍼(SW)와 접합함으로써 접합 웨이퍼(LW)를 준비한다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)를, 이면(Wb)을 연삭하여 박화했을 때, 박화된 디바이스 웨이퍼(W)를 보강하고, 휨을 방지하는 지지체가 되는 기판이며, 예를 들면 실리콘 웨이퍼 등으로 이루어진다. 그리고 접합 웨이퍼(LW)를, 예를 들면 연삭 장치에 구비된 지지부에 지지하여, 웨이퍼(W)의 이면(Wb)측을 연삭하고, 연삭 전의 두께(T1)가 소정 두께(T2)가 되도록 박화한다(도 14c). 소정 두께(T2)를, 예를 들면 50 ~ 200 μm로 할 수 있다.
또한 도 14a ~ 도 14c에서는, 도시를 용이하게 하기 위하여, 층간 절연막(102) 및 배선 구조(103)의 두께가 과장되어 도시되어 있지만, 실제로는, 층간 절연막(102) 및 배선 구조(103)의 두께는, 웨이퍼(W)의 기체 자체의 두께에 비해 매우 작다(도 15a ~ 도 15c에서도 동일).
또한, 접합 웨이퍼(LW)의 외주부(WE)에서 접착제(G)가 노출되어 있다.
이어서, 웨이퍼(W)의 이면(Wb)에 레지스트를 도포하고, 노광하고, 현상함으로써 도시하지 않은 레지스트 패턴을 형성한다. 그리고 웨이퍼(W)의 이면(Wb)에 레지스트 패턴이 형성된, 접합 웨이퍼(LW)를, 제 1 실시예에 따른 플라즈마 에칭 방법과 마찬가지로 에칭하여 관통홀(V)을 형성한다. 그리고, 관통홀(V)이 형성된, 접합 웨이퍼(LW)의 웨이퍼(W)의 이면(Wb)에 잔존하는 레지스트를, 제 1 실시예에 따른 플라즈마 에칭 방법과 동일하게 애싱하여 제거한다(도 15a). 제 2 실시예에 따른 플라즈마 에칭 방법을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 도로서, 각 공정에서의 웨이퍼의 상태를 모식적으로 도시한 단면도(단면도 1)이다.
). 관통홀(V)의 직경을 예를 들면 1 ~ 10 μm로 할 수 있다. 또한 관통홀(V)의 깊이는, 웨이퍼(W)의 이면(Wb)을 연삭하여 박화한 후의 웨이퍼(W)의 기체 자체의 두께에 상당하는 것이며, 전술한 바와 같이 예를 들면 50 ~ 200 μm로 할 수 있다.
이어서, 관통홀(V)의 내주면을 피복하도록, 예를 들면 폴리이미드 등의 절연막(107)을 형성하고, 내주면이 절연막(107)으로 피복된 관통홀(V) 내에, 전해 도금법 등에 의해 관통 전극(108)을 형성한다(도 15b).
이어서, 서포트 웨이퍼(SW)를 웨이퍼(W)로부터 박리함으로써, 박화되고, 관통 전극(108)이 형성된 웨이퍼(W)를 얻는다. 예를 들면, 자외광(UV 광)을 조사함으로써 광 반응성의 접착제(G)의 접착력을 저하시켜 박리할 수 있다(도 15c).
본 실시예에서도, 제 1 실시예와 마찬가지로, 접합 웨이퍼(LW)는, 외주부(WE)에서, 외연으로부터 소정 폭의 외주 영역이, 상측 커버 부재에 의해 덮여 있다. 이에 의해, 에칭 처리에서, 접합 웨이퍼(LW)의 외주부(WE)로 플라즈마가 유입되는 것을 방지할 수 있다. 이 때문에, 접합 웨이퍼(LW)의 웨이퍼(W)의 외주부(WE)로서 웨이퍼(W)의 외연으로부터 소정 폭의 영역에서 노출되어 있는 웨이퍼(W)의 기체 표면이 플라즈마에 노출되지 않고, 웨이퍼(W)의 외주부(WE)에서 웨이퍼(W)의 기체 표면에 표면 거칠기가 발생하는 것을 방지할 수 있다.
또한 접합 웨이퍼(LW)의 외주부(WE)에서, 웨이퍼(W)와 서포트 웨이퍼(SW)의 사이에는 접착제(G)가 노출되어 있다. 이 때문에, 접합 웨이퍼(LW)의 외주부(WE)에서 노출된 접착제(G)가 플라즈마에 노출되지 않고, 접착제(G)가 박리되어 더스트가 발생하는 것, 및 웨이퍼끼리가 박리되는 것을 방지할 수 있다. 또한, 접합 웨이퍼(LW)의 외주부(WE)가 취성화되는 것, 및 크랙이 발생하는 것을 방지할 수 있다. 즉, 접합 웨이퍼(LW)의 외주부(WE)를 보호할 수 있다.
이상, 첨부 도면을 참조하여 본 발명의 적합한 실시예에 대하여 상세히 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 본 발명이 속하는 기술의 분야에서의 통상의 지식을 가지는 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하고, 이들에 대해서도, 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
본 국제 출원은, 2011년 3월 29일에 출원된 일본국 특허출원 2011-73191호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 본 국제 출원에 원용한다.
1 : 처리 챔버
2 : 재치대
4 : 지지대
5 : 베벨 커버 링
6 : 정전 척
16 : 샤워 헤드
51 : 상측 링 부재
52 : 하측 링 부재
90 : 제어부

Claims (8)

  1. 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 기판의 외주부에서 상기 기판의 기체 표면이 노출되어 있는 상기 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 장치에 있어서,
    상기 기판을 지지하는 지지부와,
    상기 지지부에 지지되어 있는 상기 기판의 상기 외주부를 덮도록 설치되어 있고, 플라즈마가 상기 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재와,
    고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 기판에 에칭을 행하고, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 기판의 상기 레지스트 패턴의 애싱을 행하는 제어부를 가지는 플라즈마 에칭 장치.
  2. 복수의 기판이 접착제를 개재하여 접합된, 접합 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 접합 기판의 외주부에서 상기 접착제가 노출되어 있는 상기 접합 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 장치에 있어서,
    상기 접합 기판을 지지하는 지지부와,
    상기 지지부에 지지되어 있는 상기 접합 기판의 상기 외주부를 덮도록 설치되어 있고, 플라즈마가 상기 접합 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재와,
    고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 접합 기판에 에칭을 행하고, 상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 접합 기판의 상기 레지스트 패턴의 애싱을 행하는 제어부를 가지는 플라즈마 에칭 장치.
  3. 제 1 항에 있어서,
    상기 기판은 원판 형상이고, 또한 상기 기판의 외연으로부터 제 1 소정 폭의 영역에서 상기 기체 표면이 노출되어 있는 것이며,
    상기 커버 부재는 링 형상을 가지고, 또한 상기 커버 부재의 내경이, 상기 기판의 외경과 상기 제 1 소정 폭에 기초하여 정해진 것인 플라즈마 에칭 장치.
  4. 제 3 항에 있어서,
    상기 커버 부재는, 상기 커버 부재의 내경이, 상기 기판의 외경과, 상기 제 1 소정 폭과, 상기 커버 부재에 대한 상기 기판의 상대 위치의 위치 결정 정밀도에 따른 제 2 소정 폭에 기초하여 정해진 것인 플라즈마 에칭 장치.
  5. 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 기판의 외주부에서 상기 기판의 기체 표면이 노출되어 있는 상기 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 방법에 있어서,
    상기 기판을 지지부에 의해 지지하는 공정과,
    플라즈마가 상기 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재를, 상기 지지부에 지지되어 있는 상기 기판의 상기 외주부를 덮도록 배치하는 공정과,
    고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재로 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 기판에 에칭을 행하는 공정과,
    상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 기판의 상기 레지스트 패턴의 애싱을 행하는 공정을 가지는 플라즈마 에칭 방법.
  6. 복수의 기판이 접착제를 개재하여 접합된, 접합 기판의 표면에 레지스트 패턴이 형성되어 있고, 또한 상기 접합 기판의 외주부에서 상기 접착제가 노출되어 있는 상기 접합 기판에 플라즈마 에칭을 행하는 플라즈마 에칭 방법에 있어서,
    상기 접합 기판을 지지부에 의해 지지하는 공정과,
    플라즈마가 상기 접합 기판의 상기 외주부로 유입되는 것을 방지하는 커버 부재를, 상기 지지부에 지지되어 있는 상기 접합 기판의 상기 외주부를 덮도록 배치하는 공정과,
    고주파 전력원으로부터의 고주파 전력의 인가와, 제 1 처리 가스 공급원으로부터의 에칭용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 상기 외주부가 상기 커버 부재에 의해 덮인 상태에서, 상기 지지부에 지지되어 있는 상기 접합 기판에 에칭을 행하는 공정과,
    상기 에칭 후, 고주파 전력원으로부터의 고주파 전력의 인가와, 제 2 처리 가스 공급원으로부터의 애싱용의 처리 가스의 공급을 제어함으로써 플라즈마를 생성하고, 생성한 플라즈마에 의해, 에칭이 행해진 상기 접합 기판의 상기 레지스트 패턴의 애싱을 행하는 공정을 가지는 플라즈마 에칭 방법.
  7. 제 5 항에 있어서,
    상기 기판은 원판 형상이고, 또한 상기 기판의 외연으로부터 제 1 소정 폭의 영역에서 상기 기체 표면이 노출되어 있는 것이며,
    상기 커버 부재는 링 형상을 가지고, 또한 상기 커버 부재의 내경이, 상기 기판의 외경과 상기 제 1 소정 폭에 기초하여 정해진 것인 플라즈마 에칭 방법.
  8. 제 7 항에 있어서,
    상기 커버 부재는, 상기 커버 부재의 내경이, 상기 기판의 외경과, 상기 제 1 소정 폭과, 상기 커버 부재에 대한 상기 기판의 상대 위치의 위치 결정 정밀도에 따른 제 2 소정 폭에 기초하여 정해진 것인 플라즈마 에칭 방법.
KR1020137025224A 2011-03-29 2012-03-28 플라즈마 에칭 장치 및 플라즈마 에칭 방법 KR101896491B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011073191 2011-03-29
JPJP-P-2011-073191 2011-03-29
PCT/JP2012/058244 WO2012133585A1 (ja) 2011-03-29 2012-03-28 プラズマエッチング装置及びプラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20140016907A true KR20140016907A (ko) 2014-02-10
KR101896491B1 KR101896491B1 (ko) 2018-09-07

Family

ID=46931292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025224A KR101896491B1 (ko) 2011-03-29 2012-03-28 플라즈마 에칭 장치 및 플라즈마 에칭 방법

Country Status (5)

Country Link
US (2) US20140017900A1 (ko)
JP (1) JP6001529B2 (ko)
KR (1) KR101896491B1 (ko)
TW (1) TWI497588B (ko)
WO (1) WO2012133585A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170056650A (ko) * 2014-09-19 2017-05-23 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 다이싱을 위한 근접 접촉 커버 링
KR20200088917A (ko) * 2017-12-15 2020-07-23 램 리써치 코포레이션 플라즈마 챔버에서 사용하기 위한 링 구조체들 및 시스템들

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037542B1 (ko) * 2012-01-17 2019-10-28 도쿄엘렉트론가부시키가이샤 기판 배치대 및 플라즈마 처리 장치
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
JP2014204062A (ja) * 2013-04-09 2014-10-27 サムコ株式会社 プラズマエッチング方法
JP5962921B2 (ja) 2013-05-09 2016-08-03 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP5934939B2 (ja) * 2013-05-09 2016-06-15 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6083529B2 (ja) * 2013-09-02 2017-02-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
CN103943450B (zh) * 2013-12-24 2016-05-18 成都天马微电子有限公司 一种干刻设备的电极和干刻设备
US9410249B2 (en) 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
JP2016040800A (ja) * 2014-08-12 2016-03-24 アズビル株式会社 プラズマエッチング装置
GB201419210D0 (en) * 2014-10-29 2014-12-10 Spts Technologies Ltd Clamp assembly
JP6567667B2 (ja) * 2014-11-26 2019-08-28 フォン アルデンヌ アセット ゲーエムベーハー ウント コー カーゲー 基板保持デバイス、基板搬送デバイス、処理構成、及び基板を処理するための方法
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
KR102508955B1 (ko) * 2015-02-18 2023-03-13 스미토모 오사카 세멘토 가부시키가이샤 정전 척 장치 및 반도체 제조 장치
CN116110846A (zh) 2016-01-26 2023-05-12 应用材料公司 晶片边缘环升降解决方案
KR102689380B1 (ko) * 2016-01-26 2024-07-26 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 에지 링 리프팅 솔루션
US10651015B2 (en) * 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11404249B2 (en) * 2017-03-22 2022-08-02 Tokyo Electron Limited Substrate processing apparatus
JP7055039B2 (ja) * 2017-03-22 2022-04-15 東京エレクトロン株式会社 基板処理装置
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
EP3843129B1 (en) * 2017-11-21 2022-09-14 Lam Research Corporation Bottom edge rings
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
WO2019142556A1 (ja) * 2018-01-17 2019-07-25 Ｓｐｐテクノロジーズ株式会社 ワイドギャップ半導体基板、ワイドギャップ半導体基板の製造装置、およびワイドギャップ半導体基板の製造方法
JP6995008B2 (ja) * 2018-04-27 2022-01-14 東京エレクトロン株式会社 基板処理装置
US10600623B2 (en) 2018-05-28 2020-03-24 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
JP7045931B2 (ja) * 2018-05-30 2022-04-01 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
CN111052344B (zh) * 2018-08-13 2024-04-02 朗姆研究公司 边缘环组件
JP7037459B2 (ja) * 2018-09-10 2022-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
US11106126B2 (en) * 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing EUV photo masks
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US12057306B2 (en) * 2018-12-13 2024-08-06 Dh Technologies Development Pte. Ltd. Inception electrostatic linear ion trap
JP7224175B2 (ja) * 2018-12-26 2023-02-17 東京エレクトロン株式会社 成膜装置及び方法
US20200234928A1 (en) * 2019-01-17 2020-07-23 Applied Materials, Inc. Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor
JP7321026B2 (ja) * 2019-08-02 2023-08-04 東京エレクトロン株式会社 エッジリング、載置台、基板処理装置及び基板処理方法
CN112981372B (zh) * 2019-12-12 2024-02-13 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
JP7550603B2 (ja) 2020-03-03 2024-09-13 東京エレクトロン株式会社 プラズマ処理システム及びエッジリングの交換方法
JP7454976B2 (ja) * 2020-03-24 2024-03-25 東京エレクトロン株式会社 基板支持台、プラズマ処理システム及びエッジリングの交換方法
JP2023536154A (ja) * 2020-07-31 2023-08-23 ラム リサーチ コーポレーション 低傾斜トレンチエッチングのための薄いシャドウリング

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331913A (ja) 1999-05-20 2000-11-30 Sony Corp パターン形成方法及びこれを用いた半導体装置の製造方法
JP2007220815A (ja) * 2006-02-15 2007-08-30 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2009295636A (ja) 2008-06-02 2009-12-17 Nec Electronics Corp 半導体装置の製造方法
JP2010192488A (ja) * 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
ATE290252T1 (de) * 1997-12-23 2005-03-15 Unaxis Balzers Ag Haltevorrichtung
US6773562B1 (en) * 1998-02-20 2004-08-10 Applied Materials, Inc. Shadow frame for substrate processing
JP3234576B2 (ja) * 1998-10-30 2001-12-04 アプライド マテリアルズ インコーポレイテッド 半導体製造装置におけるウェハ支持装置
JP3769157B2 (ja) * 1999-11-15 2006-04-19 松下電器産業株式会社 ウェハのドライエッチング装置およびドライエッチング方法
US6589352B1 (en) * 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
US6503331B1 (en) * 2000-09-12 2003-01-07 Applied Materials, Inc. Tungsten chamber with stationary heater
TW200415681A (en) * 2002-10-17 2004-08-16 Matsushita Electric Ind Co Ltd Plasma processing apparatus
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4482308B2 (ja) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2006049461A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp ドライエッチング装置及び半導体装置の製造方法
US7964511B2 (en) * 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
JP5264332B2 (ja) * 2008-07-09 2013-08-14 ラピスセミコンダクタ株式会社 接合ウエハ、その製造方法、及び半導体装置の製造方法
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
JP5784556B2 (ja) * 2012-07-20 2015-09-24 株式会社東芝 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331913A (ja) 1999-05-20 2000-11-30 Sony Corp パターン形成方法及びこれを用いた半導体装置の製造方法
JP2007220815A (ja) * 2006-02-15 2007-08-30 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2009295636A (ja) 2008-06-02 2009-12-17 Nec Electronics Corp 半導体装置の製造方法
JP2010192488A (ja) * 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170056650A (ko) * 2014-09-19 2017-05-23 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 다이싱을 위한 근접 접촉 커버 링
KR20200088917A (ko) * 2017-12-15 2020-07-23 램 리써치 코포레이션 플라즈마 챔버에서 사용하기 위한 링 구조체들 및 시스템들

Also Published As

Publication number Publication date
US20170133234A1 (en) 2017-05-11
KR101896491B1 (ko) 2018-09-07
JPWO2012133585A1 (ja) 2014-07-28
US10090161B2 (en) 2018-10-02
TWI497588B (zh) 2015-08-21
WO2012133585A1 (ja) 2012-10-04
JP6001529B2 (ja) 2016-10-05
TW201304000A (zh) 2013-01-16
US20140017900A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR102037542B1 (ko) 기판 배치대 및 플라즈마 처리 장치
US8975188B2 (en) Plasma etching method
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US9048191B2 (en) Plasma etching method
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI492299B (zh) Manufacturing method of semiconductor device
JP4509842B2 (ja) エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
KR20120100834A (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US20240087858A1 (en) Cleaning method and plasma processing method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant