KR102037542B1 - 기판 배치대 및 플라즈마 처리 장치 - Google Patents

기판 배치대 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102037542B1
KR102037542B1 KR1020147017836A KR20147017836A KR102037542B1 KR 102037542 B1 KR102037542 B1 KR 102037542B1 KR 1020147017836 A KR1020147017836 A KR 1020147017836A KR 20147017836 A KR20147017836 A KR 20147017836A KR 102037542 B1 KR102037542 B1 KR 102037542B1
Authority
KR
South Korea
Prior art keywords
substrate
wafer
cover member
board
support
Prior art date
Application number
KR1020147017836A
Other languages
English (en)
Other versions
KR20140119004A (ko
Inventor
히데유키 하토
시게키 도바
신야 야마모토
사토시 야마다
히로토 모리
겐지 안도
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140119004A publication Critical patent/KR20140119004A/ko
Application granted granted Critical
Publication of KR102037542B1 publication Critical patent/KR102037542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판 배치대(94)는 배치대(2), 정전 척(6) 및 베벨 커버링(5)을 구비한다. 정전 척(6)은 웨이퍼(W)의 이면 전체와 접촉하는 지지면(6e)을 갖는다. 원환형의 베벨 커버링(5)은, 지지면(6e)보다 큰 외경(DA)을 가지며 웨이퍼(W)보다 작은 내경(DI)을 갖는다. 베벨 커버링(5)이, 지지면(6e)에 직교하는 방향에서 보아 지지면(6e)에 지지된 웨이퍼(W)의 주위를 둘러싸도록 배치된다.

Description

기판 배치대 및 플라즈마 처리 장치{SUBSTRATE MOUNTING TABLE AND PLASMA TREATMENT DEVICE}
본 발명은 기판 배치대 및 플라즈마 처리 장치에 관한 것이다.
플라즈마 처리 장치에는, 피처리 기판인 웨이퍼의 주위를 둘러싸도록, 포커스 링이라 불리는 링 형상의 부재를 배치한 것이 있다(예컨대 특허문헌 1 참조). 특허문헌 1에 기재된 포커스 링은, 웨이퍼를 지지하는 지지면의 직경이 웨이퍼의 직경보다 약간 작게 된 기판 지지부를 구비한 기판 배치대 주위에 배치된다. 포커스 링을 갖춤으로써, 플라즈마가 가둬지고, 웨이퍼 면내의 바이어스 전위의 연면(緣面) 효과에 의한 불연속성이 완화되어, 웨이퍼의 중앙부와 마찬가지로 그 외연부에 있어서도 균일하고 양호한 처리를 할 수 있다.
그러나, 특허문헌 1에 기재된 바와 같이, 웨이퍼의 면적보다 작은 면적으로 기판 배치대의 상면을 형성한 경우에는, 웨이퍼의 외연부가 기판 배치대의 상면의 외연부보다 외측으로 돌출한다. 이 때문에, 기판 배치대의 열이 웨이퍼의 외연부에 충분히 전달될 수 없게 되어, 웨이퍼 외연부의 냉각이 불충분하게 되고, 그 결과, 외연부의 에칭 특성이 저하될 우려가 있다. 이 때문에, 특허문헌 2에 기재된 플라즈마 처리 장치에서는, 기판 배치대 상면의 중앙에 제1 열전달용 가스 확산 영역이 형성되고, 기판 배치대 상면의 외연부에 제2 열전달용 가스 확산 영역이 형성되어 있다. 이 구성에 의해서, 웨이퍼의 외연부를 국소적이면서 고속으로 냉각 또는 승온시킬 수 있다.
특허문헌 1 : 일본 특허 공개 2005-277369호 공보 특허문헌 2 : 일본 특허 공개 2008-251854호 공보
반도체 디바이스의 제조 분야에서는, 미세화에 따라 집적도를 올리는 시도가 많이 행해지고 있다. 또한, 최근에는 삼차원 실장이라고 불리는 반도체 디바이스의 적층에 의해서 단위면적당 집적도를 올리는 시도가 활발히 행해지고 있다. 이러한 삼차원 실장되는 반도체 디바이스에 관통 전극을 형성하기 위해서, TSV(Through-Silicon Via) 기술을 이용하여 웨이퍼에 관통 구멍을 형성하는 시도도 행해지고 있다. 나아가서는, 관통 구멍을 형성하기 위한 웨이퍼가 서포트 웨이퍼에 접착제를 통해 접합된 「접합 웨이퍼」를 에칭하는 시도도 이루어지고 있다.
이러한 관통 구멍 또는 비아 홀의 홀을 형성하는 공정에서는, 홀 깊이가 예컨대 100 ㎛ 이상의 깊이가 요구되고 있기 때문에, 정해진 깊이로 될 때까지 에칭 처리를 계속할 필요가 있다. 연속적으로 에칭 처리를 하면, 플라즈마로부터의 입열(入熱)에 의해서 웨이퍼 면내에서의 온도 분포의 편차가 보다 현저하게 될 우려가 있다. 이 경우, 웨이퍼 면내에 있어서의 에칭 레이트의 균일성이나 웨이퍼 면내의 홀 깊이의 균일성이 손상될 우려가 있을 뿐만 아니라, 수직의 홀 형상을 실현하기도 곤란하게 되어 버린다. 이 때문에, 특허문헌 1 및 특허문헌 2에 기재된 기판 배치대에 있어서도, 웨이퍼의 외주부에 있어서 적극적으로 열을 쳐낼 것이 요망되고 있다. 즉, 당 기술분야에서는, 기판 면내에 있어서의 홀 깊이의 균일성 향상을 실현할 것이 요구되고 있다.
본 발명자들은, 예의 연구를 거듭한 결과, 열쳐내기의 불균일을 해소하기 위해서는, 기판에서 기판 배치대로의 열전도 효율을 향상시키는 것이 중요하며, 기판 이면의 전체를 배치대의 상면인 지지면에 접촉시키는 구성을 채용하는 것이 우수한 해결 수단임을 알아내고, 이 해결 수단을 채용하기 위해서는, 배치대의 지지면의 외연을 플라즈마로부터 적절히 보호하는 구성이 필요하다는 것을 알아냈다.
즉, 본 발명의 일 측면에 따른 기판 배치대는 기판 지지부와 커버 부재를 구비한다. 기판 지지부는, 피처리 기판의 이면 전체와 접촉하는 원형의 지지면을 가지며, 지지면으로 피처리 기판을 지지한다. 커버 부재는 원환형의 부재이며, 지지면보다 큰 외경을 가지며 피처리 기판보다 작은 내경을 갖는다. 이 커버 부재는, 지지면에 직교하는 방향에서 보아 지지면에 지지된 피처리 기판의 주위를 둘러싸도록 배치된다.
이 기판 배치대에 따르면, 기판의 이면 전체가 지지면과 접촉하기 때문에, 기판의 외연부까지 균일하게 온도 제어를 할 수 있다. 이 때문에, 기판 면내에 있어서의 온도차를 작게 할 수 있게 되어, 홀 깊이의 균일성을 실현할 수 있다. 또한, 지지면보다 큰 외경을 가지며 피처리 기판보다 작은 내경을 갖는 커버 부재를 이용함으로써, 기판 지지부의 지지면의 외연 및 기판의 외연을 덮을 수 있기 때문에, 기판 지지부의 지지면의 외연 및 기판의 외연부가 직접 플라즈마에 노출되게 되는 것을 피하면서, 기판의 외연부까지 균일하게 온도 제어를 할 수 있게 된다. 따라서, 기판 면내에 있어서의 온도 분포의 균일화를 도모함으로써, 기판 면내에 있어서의 홀 깊이의 균일성 향상을 실현할 수 있다.
일 실시형태에서는, 지지면이, 원주(圓柱)형의 기판 지지부의 일단면이며, 피처리 기판의 직경과 동일하거나 또는 피처리 기판의 직경보다 큰 직경을 갖더라도 좋다. 이와 같이 구성함으로써, 피처리 기판의 이면 전체를 지지면에 접촉시킬 수 있다.
일 실시형태에서는, 커버 부재는, 이 커버 부재의 중심축이 기판 지지부의 중심축과 동축이 되도록 배치되어도 좋다. 이와 같이 구성함으로써, 피처리 기판의 외연을 균일하게 덮을 수 있다.
일 실시형태에서는, 커버 부재가, 피처리 기판의 외연과 피처리 기판의 외연으로부터 0.3 mm ~ 1.0 mm 떨어진 위치 사이를 덮도록 배치되어도 좋다. 피처리 기판의 외연을 상기 범위로 덮음으로써, 피처리 기판의 외연에 있어서 적절한 전계 조정을 할 수 있다.
일 실시형태에서는, 커버 부재의 내경이, 피처리 기판의 외경보다 0.3 mm ~ 1.0 mm 작게 형성되어 있더라도 좋다. 이와 같이 내경을 형성함으로써, 피처리 기판의 외연에 있어서 적절한 전계 조정을 할 수 있다.
일 실시형태에서는, 커버 부재가, 피처리 기판의 표면과 피처리 기판의 표면에 대향하는 상기 커버 부재의 이면 사이에 공극이 형성되도록 배치되어도 좋다. 이와 같이 배치함으로써, 통상의 피처리 기판뿐만 아니라, 복수의 기판이 접합됨으로써 두께가 늘어난 접합 기판을 이용한 경우라도, 기판 지지부의 지지면의 외연 및 기판의 외연부가 직접 플라즈마에 노출되게 되는 것을 피하면서, 기판의 외연부까지 균일하게 온도 제어를 할 수 있다.
일 실시형태에서는, 커버 부재는, 지지면의 직경보다 내경이 큰 링 형상의 본체부와, 본체부 내주의 일단부에 형성되고, 본체부의 직경 방향 내측으로 돌출되어 상기 커버 부재의 내경을 형성하는 차양부(庇部)를 갖더라도 좋다. 이와 같이 구성함으로써, 차양부의 직경 방향 내측으로의 돌출량을 조정하여 기판 외연부에 있어서의 전계 조정을 할 수 있다.
일 실시형태에서는, 기판 지지부가, 복수의 기판이 접합되어 형성된 접합 기판을 피처리 기판으로서 지지하여도 좋다. 복수의 기판이 접합됨으로써 두께가 늘어난 접합 기판을 이용한 경우라도, 전술한 기판 온도의 균일성 향상 효과를 발휘할 수 있다.
일 실시형태에서는, 기판 지지부가, 석영 유리로 이루어지는 기판을 포함하는 복수의 기판이 접합되어 형성된 접합 기판을 피처리 기판으로서 지지하여도 좋다. 단열재인 석영 유리가 포함된 접합 기판을 이용한 경우라도, 전술한 기판 온도의 균일성 효과를 발휘할 수 있기 때문에, 전술한 기판 온도의 균일성 향상 효과를 발휘할 수 있다.
본 발명의 다른 측면에 따른 플라즈마 처리 장치는, 원형의 피처리 기판을 수용하여 플라즈마 처리를 하는 처리 챔버와, 처리 챔버 내에 배치되어, 피처리 기판을 지지하는 기판 배치대를 구비한다. 기판 배치대는 기판 지지부와 커버 부재를 구비한다. 기판 지지부는, 피처리 기판의 이면 전체와 접촉하는 원형의 지지면을 지니어, 지지면으로 피처리 기판을 지지한다. 커버 부재는, 원환형의 부재이며, 지지면보다 큰 외경을 가지며 피처리 기판보다 작은 내경을 갖는다. 이 커버 부재는, 지지면에 직교하는 방향에서 보아 지지면에 지지된 피처리 기판의 주위를 둘러싸도록 배치된다.
이 플라즈마 처리 장치에 따르면, 기판의 이면 전체가 지지면과 접촉하기 때문에, 기판의 외연부까지 균일하게 온도 제어를 할 수 있다. 이 때문에, 기판 면내에 있어서의 온도차를 작게 할 수 있게 되어, 홀 깊이의 균일성을 실현할 수 있다. 또한, 지지면보다 큰 외경을 가지며 피처리 기판보다 작은 내경을 갖는 커버 부재를 이용함으로써, 기판 지지부의 지지면의 외연 및 기판의 외연을 덮을 수 있기 때문에, 기판 지지부의 지지면의 외연 및 기판의 외연부가 직접 플라즈마에 노출되게 되는 것을 피하면서, 기판의 외연부까지 균일하게 온도 제어를 할 수 있게 된다. 따라서, 기판 면내에 있어서의 온도 분포의 균일화를 도모함으로써, 기판 면내에 있어서의 홀 깊이의 균일성 향상을 실현할 수 있다.
이상 설명한 바와 같이, 본 발명의 여러 가지 측면 및 실시형태에 따르면, 기판 면내에 있어서의 홀 깊이의 균일성을 실현할 수 있다.
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 구성을 도시하는 개략 단면도이다.
도 2는 베벨 커버링의 주변을 확대하여 모식적으로 도시하는 단면도이다.
도 3은 정전 척에 웨이퍼가 지지될 때의, 웨이퍼 및 베벨 커버링의 상태를 모식적으로 도시하는 제1 단면도이다.
도 4는 정전 척에 웨이퍼가 지지될 때의, 웨이퍼 및 베벨 커버링의 상태를 모식적으로 도시하는 제2 단면도이다.
도 5는 정전 척에 웨이퍼가 지지될 때의, 웨이퍼 및 베벨 커버링의 상태를 모식적으로 도시하는 제3 단면도이다.
도 6은 정전 척에 웨이퍼가 지지될 때의, 웨이퍼 및 베벨 커버링의 상태를 모식적으로 도시하는 제4 단면도이다.
도 7은 상측 링 부재의 차양부에 의해 덮인 상태로 정전 척에 지지되어 있는 웨이퍼의 상태를 확대하여 도시하는 단면도이다.
도 8은 웨이퍼의 외주부를 덮는 상측 커버 부재가 설치되어 있지 않은 경우에, 웨이퍼의 외주부에 있어서 웨이퍼의 기체(基體) 표면에 표면 거칠음이 생기는 모습을 설명하기 위한 단면도이다.
도 9는 웨이퍼에 형성되는 관통 구멍이 경사지는 모습을 설명하기 위한 단면도이다.
도 10은 에칭에 의해 형성된 관통 구멍의 중심축의 수직 방향으로부터의 경사각을, 웨이퍼의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 도시하는 그래프이다.
도 11은 실험예 1, 2의 다른 조건을 이용하여 애싱했을 때의 레지스트의 애싱 레이트를, 웨이퍼의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 도시하는 그래프이다.
도 12는 애싱 전후에 있어서의 레지스트막의 두께를, 웨이퍼의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 도시하는 그래프이다.
도 13은 접합 웨이퍼의 구성을 모식적으로 도시하는 단면도이다.
도 14는 접합 웨이퍼의 제조 방법을 설명하기 위한 도면으로, 각 공정에 있어서의 웨이퍼의 상태를 모식적으로 도시하는 제1 단면도이다.
도 15는 접합 웨이퍼의 제조 방법을 설명하기 위한 도면으로, 각 공정에 있어서의 웨이퍼의 상태를 모식적으로 도시하는 제2 단면도이다.
도 16은 이온과 라디칼의 거동의 차이를 설명하는 개요도이다.
도 17은 에칭 레이트 및 애싱 레이트의 클리어런스 길이 의존성을 도시하는 그래프이다.
도 18은 도 17의 일부의 범위를 도시하는 그래프이다.
도 19는 베벨 커버링의 높이 위치(클리어런스의 길이)를 조정한 플라즈마 처리의 흐름도이다.
도 20은 베벨 커버링의 높이 위치(클리어런스의 길이)를 설명하는 개요도이다.
도 21은 베벨 커버링의 높이 위치를 조정하지 않는 경우에 있어서의, 에칭 레이트 및 애싱 레이트의 면내 위치 의존성을 도시하는 그래프이다.
도 22는 베벨 커버링의 높이 위치를 조정한 경우에 있어서의, 에칭 레이트 및 애싱 레이트의 면내 위치 의존성을 도시하는 그래프이다.
도 23은 Si 기판 면내 온도의 시뮬레이션 결과이다. (a)는 비교예 1의 기판 배치대에 배치한 경우의 시뮬레이션 결과, (b)는 실시예 1의 기판 배치대에 배치한 경우의 시뮬레이션 결과이다.
도 24는 SiO2 기판 면내 온도의 시뮬레이션 결과이다. (a)는 비교예 2의 기판 배치대에 배치한 경우의 시뮬레이션 결과, (b)는 실시예 2의 기판 배치대에 배치한 경우의 시뮬레이션 결과이다.
도 25는 비교예 3의 기판 배치대 및 실시예 3의 기판 배치대에 있어서의 중심 위치에 의존한 전계의 시뮬레이션 결과이다.
도 26은 비교예 4의 기판 배치대 및 실시예 4, 5의 기판 배치대에 배치된 기판에 홀을 형성할 때의 조건이다.
도 27은 비교예 4의 기판 배치대에 배치된 기판에 형성된 홀의 단면 SEM상이다.
도 28은 도 27에 도시하는 홀의 데이터이다.
도 29는 실시예 4의 기판 배치대에 배치된 기판에 형성된 홀의 단면 SEM상이다.
도 30은 도 29에 도시하는 홀의 데이터이다.
도 31은 실시예 5의 기판 배치대에 배치된 기판에 형성된 홀의 단면 SEM상이다.
도 32는 도 31에 도시하는 홀의 데이터이다.
이하, 도면을 참조하여 여러 가지 실시형태에 관해서 상세히 설명한다. 한편, 각 도면에 있어서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 본 실시형태에 따른 플라즈마 처리 장치의 구성을 도시하는 개략 단면도이다. 플라즈마 처리 장치는, 기밀하게 구성되고, 전기적으로 접지 전위로 된 처리 챔버(1)를 갖고 있다. 이 처리 챔버(1)는 원통형으로 되고, 예컨대 알루미늄 등으로 구성되어 있다. 처리 챔버(1) 내에는, 피처리 기판인 반도체 웨이퍼(이하, 단순히 「웨이퍼」라고 함)(W)를 수평으로 지지하는 기판 배치대(94)가 수용되어 있다. 기판 배치대(94)는, 배치대(2), 정전 척(6) 및 베벨 커버링(5)을 구비한다. 한편, 배치대(2) 및 정전 척(6)은 본 발명의 일 형태에 있어서의 기판 지지부에 상당하고, 베벨 커버링(5)은 본 발명의 일 형태에 있어서의 커버 부재에 상당한다. 또한, 웨이퍼(W)는 예컨대 실리콘으로 이루어진다.
배치대(2)는 원주형을 띠며, 예컨대 알루미늄 등으로 구성되어 있고, 하부 전극으로서의 기능을 갖는다. 이 배치대(2)는, 절연판(3)을 통해 도체의 지지대(4)에 지지된다. 또한, 배치대(2) 및 지지대(4)의 주위를 둘러싸도록, 예컨대 석영 등으로 이루어지는 원통형의 내벽 부재(3a)가 형성되어 있다. 배치대(2) 위쪽의 외주에는, 원환형의 베벨 커버링(5)이 형성되어 있다. 베벨 커버링(5)의 상세한 구성에 관해서는 후술한다.
배치대(2)에는, 제1 정합기(11a)를 통해 제1 RF 전원(10a)이 접속되고, 또한, 제2 정합기(11b)를 통해 제2 RF 전원(10b)이 접속된다. 제1 RF 전원(10a)은 플라즈마 발생용의 것이며, 이 제1 RF 전원(10a)으로부터는 정해진 주파수(27 MHz 이상, 예컨대 100 MHz)의 고주파 전력이 배치대(2)에 공급된다. 또한, 제2 RF 전원(10b)은 이온 인입용(바이어스용)의 것이며, 이 제2 RF 전원(10b)으로부터는 제1 RF 전원(10a)보다 낮은 정해진 주파수(32 MHz 이하, 예컨대 13.56 MHz)의 고주파 전력이 배치대(2)에 공급된다. 한편, 배치대(2)의 위쪽에는, 배치대(2)와 평행하게 대향하도록, 상부 전극으로서의 기능을 갖는 샤워 헤드(16)가 설치되어 있고, 샤워 헤드(16) 및 배치대(2)는, 한 쌍의 전극(상부 전극과 하부 전극)으로서 기능한다. 한편, 상부 전극인 샤워 헤드(16)와 하부 전극인 배치대(2)는 본 발명의 일 형태에 있어서의 조사부(照射部)에 상당한다.
배치대(2)의 상면에는 정전 척(6)이 설치되어 있다. 정전 척(6)은 원판형을 띠며, 상기 정전 척(6)의 한쪽의 주면(主面)(일단면)이 웨이퍼(W)를 지지하기 위한 지지면(6e)으로 된다. 지지면(6e)은 원형을 띠며, 웨이퍼(W)의 이면 전체와 접촉하여 원판형의 웨이퍼(W)를 지지한다. 즉, 지지면(6e)의 직경은, 웨이퍼(W)의 직경과 동일하거나 또는 웨이퍼(W)의 직경보다 크게 되어 있고, 지지면(6e)이 웨이퍼(W)의 이면 전체와 열적으로 접촉한 구성으로 되어 있다. 이 정전 척(6)은, 절연체(6b) 사이에 전극(6a)을 개재시켜 구성되어 있고, 전극(6a)에는 직류 전원(12)이 접속된다. 그리고, 전극(6a)에 직류 전원(12)으로부터 직류 전압이 인가됨으로써, 전극(6a)과 웨이퍼(W) 사이에 쿨롱력이 발생하고, 발생한 쿨롱력에 의해서 웨이퍼(W)의 이면 전체가 지지면(6e)에 흡착된다. 이와 같이 하여, 웨이퍼(W)는 정전 척(6)의 지지면(6e)에 지지된다.
지지대(4)의 내부에는 냉매 유로(4a)가 형성되어 있고, 냉매 유로(4a)에는 냉매 입구 배관(4b), 냉매 출구 배관(4c)이 접속된다. 그리고, 냉매 유로(4a) 내에 적절한 냉매, 예컨대 냉각수 등을 순환시킴으로써, 지지대(4) 및 배치대(2)를 정해진 온도로 제어할 수 있는 구성으로 되어 있다. 또한, 배치대(2) 등을 관통하도록, 웨이퍼(W)의 이면 측에 헬륨 가스 등의 냉열 전달용 가스(웨이퍼(W)와 열교환하는 냉각 가스: 백사이드 가스)를 유통시키기 위한 백사이드 가스 공급 배관(30)이 설치되어 있고, 이 백사이드 가스 공급 배관(30)은 도시하지 않는 백사이드 가스 공급원에 접속된다. 상기 구성에 의해, 정전 척(6)에 의해서 지지면(6e)에 흡착 지지된 웨이퍼(W)는 정해진 온도로 제어된다. 웨이퍼(W)는 이면 전체가 지지면(6e)에 접촉하고 있기 때문에, 웨이퍼(W)와 지지면(6e)과의 열전도가 적합하게 행해진다.
전술한 샤워 헤드(16)는 처리 챔버(1)의 상부벽 부분에 설치되어 있다. 샤워 헤드(16)는, 본체부(16a)와 전극판을 이루는 상부 천판(天板)(16b)을 구비하고 있으며, 절연성 부재(17)를 통해 처리 챔버(1)의 상부에 지지된다. 본체부(16a)는, 도전성 재료, 예컨대 표면이 양극 산화 처리된 알루미늄으로 이루어지고, 그 하부에 상부 천판(16b)을 착탈이 자유롭게 지지할 수 있도록 구성되어 있다.
본체부(16a)의 내부에는 가스 확산실(16c)이 형성되고, 이 가스 확산실(16c)의 하부에 위치하도록, 본체부(16a)의 바닥부에는 다수의 가스 통류 구멍(16d)이 형성되어 있다. 또한, 상부 천판(16b)에는, 이 상부 천판(16b)을 두께 방향으로 관통하도록 가스 도입 구멍(16e)이, 상기 가스 통류 구멍(16d)과 겹치도록 형성되어 있다. 이러한 구성에 의해, 가스 확산실(16c)에 공급된 처리 가스는, 가스 통류 구멍(16d) 및 가스 도입 구멍(16e)을 통해 처리 챔버(1) 내에 샤워형으로 분산되어 공급된다. 한편, 본체부(16a) 등에는, 냉매를 순환시키기 위한 도시하지 않는 배관이 설치되어 있어, 플라즈마 에칭 처리 중에 샤워 헤드(16)를 원하는 온도로 냉각할 수 있는 구성으로 되어 있다.
본체부(16a)에는, 가스 확산실(16c)에 에칭용의 처리 가스를 도입하기 위한 가스 도입구(16f)가 형성되어 있다. 이 가스 도입구(16f)에는 가스 공급 배관(14a)이 접속되어 있고, 이 가스 공급 배관(14a)의 타단에는, 에칭용의 처리 가스를 공급하는 처리 가스 공급원(14)이 접속된다. 가스 공급 배관(14a)에는, 상류측에서부터 순서대로 매스플로우 컨트롤러(MFC)(14b) 및 개폐 밸브(V1)가 마련되어 있다. 그리고, 처리 가스 공급원(14)으로부터 플라즈마 에칭을 위한 처리 가스가, 가스 공급 배관(14a)을 통해 가스 확산실(16c)에 공급되고, 이 가스 확산실(16c)로부터 가스 통류 구멍(16d) 및 가스 도입 구멍(16e)을 통해 처리 챔버(1) 내에 샤워형으로 분산되어 공급된다.
또한, 본체부(16a)에는, 가스 확산실(16c)에 애싱용의 처리 가스를 도입하기 위한 가스 도입구(16g)가 형성되어 있다. 이 가스 도입구(16g)에는 가스 공급 배관(15a)이 접속되어 있고, 이 가스 공급 배관(15a)의 타단에는, 애싱용의 처리 가스를 공급하는 처리 가스 공급원(15)이 접속된다. 가스 공급 배관(15a)에는, 상류측에서부터 순서대로 매스플로우 컨트롤러(MFC)(15b) 및 개폐 밸브(V2)가 마련되어 있다. 그리고, 처리 가스 공급원(15)으로부터 애싱을 위한 처리 가스가, 가스 공급 배관(15a)을 통해 가스 확산실(16c)에 공급되고, 이 가스 확산실(16c)로부터 가스 통류 구멍(16d) 및 가스 도입 구멍(16e)을 통해 처리 챔버(1) 내에 샤워형으로 분산되어 공급된다.
전술한 상부 전극으로서의 샤워 헤드(16)에는, 로우패스 필터(LPF)(71)를 통해 가변 직류 전원(72)이 전기적으로 접속된다. 이 가변 직류 전원(72)은, 온·오프 스위치(73)에 의해 급전의 온·오프가 가능한 구성으로 되어 있다. 가변 직류 전원(72)의 전류 전압 및 온·오프 스위치(73)의 온·오프는, 후술하는 제어부(90)에 의해서 제어된다. 한편, 후술하는 바와 같이, 제1 RF 전원(10a), 제2 RF 전원(10b)으로부터 고주파가 배치대(2)에 인가되어 처리 공간에 플라즈마가 발생할 때에는, 필요에 따라서 제어부(90)에 의해 온·오프 스위치(73)가 온으로 되어, 상부 전극으로서의 샤워 헤드(16)에 정해진 직류 전압이 인가된다.
처리 챔버(1)의 천장부에는, 환형 또는 동심형으로 뻗어 있는 자장 형성 기구(17a)가 마련되어 있다. 이 자장 형성 기구(17a)는, 처리 공간에 있어서의 고주파 방전의 시작(플라즈마 착화)을 쉽게 하여 방전을 안정적으로 유지하도록 기능한다. 또한, 처리 챔버(1)의 측벽에서부터 샤워 헤드(16)의 높이 위치보다 위쪽으로 뻗도록 원통형의 접지 도체(1a)가 마련되어 있다. 이 원통형의 접지 도체(1a)는 그 상부에 상부벽을 갖고 있다.
처리 챔버(1)의 바닥부에는 배기구(81)가 형성되어 있고, 이 배기구(81)에는 배기관(82)을 통해 배기 장치(83)가 접속된다. 배기 장치(83)는, 진공 펌프를 갖고 있고, 이 진공 펌프를 작동시킴으로써 처리 챔버(1) 내부를 정해진 진공도까지 감압한다. 한편, 처리 챔버(1)의 측벽에는, 웨이퍼(W)의 반입출구(84)가 형성되어 있고, 이 반입출구(84)에는, 이 반입출구(84)를 개폐하는 게이트 밸브(85)가 형성되어 있다.
처리 챔버(1)의 측부 내측에는, 내벽면을 따라서 증착 실드(86)가 형성되어 있다. 증착 실드(86)는, 처리 챔버(1)에 에칭 부생성물(증착)이 부착되는 것을 방지한다. 이 증착 실드(86)의 웨이퍼(W)와 대략 동일한 높이 위치에는, 그라운드에 대한 전위가 제어 가능하게 접속된 도전성 부재(GND 블록)(89)가 마련되어 있고, 이에 따라 이상 방전이 방지된다. 또한, 증착 실드(86)의 하단부에는, 내벽 부재(3a)를 따라서 뻗는 증착 실드(87)가 형성되어 있다. 증착 실드(86, 87)는 착탈이 자유롭게 되어 있다.
이어서, 베벨 커버링(5)의 상세한 구성에 관해서 설명한다. 도 2는 베벨 커버링(5)의 주변을 확대하여 모식적으로 도시하는 단면도이다. 도 1 및 도 2에 도시하는 바와 같이, 베벨 커버링(5)은, 상측 링 부재(51), 하측 링 부재(52), 리프트 핀(53) 및 구동 기구(54)를 갖는다.
상측 링 부재(51)는 링 형상의 부재이며, 정전 척(6)의 지지면(6e)에 직교하는 방향에서 보아 지지면(6e)에 지지된 웨이퍼(W)의 주위를 둘러싸도록 배치된다. 상부 링 부재(51)는 본체부(51a) 및 차양부(51b)를 갖는다. 본체부(51a)는, 지지면(6e)의 직경(DB)보다 외경(DA) 및 내경이 큰 원통 부재(링 형상의 부재)이다. 차양부(51b)는, 본체부(51a)의 내주벽의 일단부 전체 둘레에 걸쳐, 본체부(51a)의 내주벽보다 직경 방향 내측으로 돌출되도록 형성되어 있다. 차양부(51b)는, 지지면(6e)의 외연과, 정전 척(6)에 지지되어 있는 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역(외연부)을 차양부(51b)가 덮는 식으로 형성되어 있다. 즉, 지지면(6e)의 직경(DB) 및 웨이퍼(W)의 직경(DO)보다, 차양부(51b)에 의해서 형성된 창의 직경(DI)이 작아지도록 차양부(51b)가 형성되어 있다. 그리고, 이 상측 링 부재(51)는, 이 상측 링 부재(51)의 중심축(M1)이 배치대(2) 및 정전 척(6)의 중심축(M2)과 동축이 되도록 배치된다. 또한, 상측 링 부재(51)는, 웨이퍼(W)의 표면과 웨이퍼(W)의 표면에 대향하는 상측 링 부재(51)의 이면(즉, 차양부(51b)의 이면) 사이에 공극(K)이 형성되도록 배치되어 있다. 상측 링 부재(51)는, 차양부(51b)에 의해, 플라즈마가 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역에 감도는 것을 방지한다. 상측 링 부재(51)로서, 석영 또는 이트리아(Y2O3)을 이용할 수 있으며, 어느 재료라도, 웨이퍼(W)의 외주부(WE) 근방에 있어서의 전계를 조정할 수 있다.
하측 링 부재(52)는 상측 링 부재(51)에 대응한 링 형상을 갖고 있다. 하측 링 부재(52)의 상면에는 링 형상의 홈(52a)이 형성되어 있다. 상측 링 부재(51)는, 하측 링 부재(52)의 상면에 형성된 링 형상의 홈(52a)에 본체부(51a)가 감합됨으로써, 수평 방향으로 구속된다.
하측 링 부재(52)는, 둘레 방향을 따라서 복수 부위(예컨대 3곳)에, 하측 링 부재(52)를 위아래로 관통하는 관통 구멍(52b)이 형성되어 있다. 상측 링 부재(51)의 관통 구멍(52b)에 대응하는 부분에는 돌기부(51c)가 형성되어 있다. 상측 링 부재(51)는, 하측 링 부재(52)에 형성된 관통 구멍(52b)에 돌기부(51c)가 감합됨으로써 하측 링 부재(52)에 대한 둘레 방향을 따른 이동이 구속된다. 하측 링 부재(52)로서 석영을 이용할 수 있다.
상측 링 부재(51)의 돌기부(51c)의 하면에는 구멍부(51d)가 형성되어 있다. 리프트 핀(53)은, 상측 링 부재(51)에 형성된 구멍부(51d)에 대응하여 정전 척(6)에 형성된 구멍부(6c) 내에, 상하 이동 가능하게 설치되어 있으며, 구동 기구(54)에 의해 상하 구동된다. 리프트 핀(53)이 상승할 때, 리프트 핀(53)의 선단이, 상측 링 부재(51)의 구멍부(51d)의 상면을 밀어올림으로써, 상측 링 부재(51)가 상승한다.
정전 척(6)은 리프트 핀(61) 및 구동 기구(62)를 갖는다. 리프트 핀(61)은, 정전 척(6)에 형성된 구멍부(6d) 내에, 상하 이동 가능하게 설치되어 있고, 구동 기구(62)에 의해 상하 구동된다. 리프트 핀(61)이 상승할 때, 리프트 핀(61)의 선단이 웨이퍼(W)를 밀어올림으로써 웨이퍼(W)가 상승한다.
상기 구성의 플라즈마 처리 장치는 제어부(90)에 의해서 그 동작이 통괄적으로 제어된다. 이 제어부(90)에는, CPU를 구비하여 플라즈마 처리 장치의 각 부를 제어하는 프로세스 컨트롤러(91)와, 사용자 인터페이스(92)와, 기억부(93)가 마련되어 있다.
사용자 인터페이스(92)는, 공정 관리자가 플라즈마 처리 장치를 관리하기 위해서 커맨드의 입력 조작을 하는 키보드나, 플라즈마 처리 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(93)에는, 플라즈마 처리 장치에서 실행되는 각종 처리를 프로세스 컨트롤러(91)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 그리고, 필요에 따라서, 사용자 인터페이스(92)로부터의 지시 등으로 임의의 레시피를 기억부(93)로부터 불러내어 프로세스 컨트롤러(91)에 실행시킴으로써, 프로세스 컨트롤러(91)의 제어 하에서, 플라즈마 처리 장치에서의 원하는 처리가 이루어진다. 또한, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독할 수 있는 컴퓨터 기억 매체(예컨대, 하드디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나 할 수도 있다. 혹은, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 다른 장치로부터 예컨대 전용 회선을 통해 수시로 전송시켜 온라인으로 이용할 수도 있다.
이어서, 플라즈마 에칭 방법에 관해서 설명한다. 도 3 내지 도 6은, 정전 척(6)에 웨이퍼(W)가 지지될 때의, 웨이퍼(W) 및 베벨 커버링(5)의 상태를 모식적으로 도시하는 단면도이다.
처음에, 정전 척(6)에 웨이퍼(W)가 지지되어 있지 않은 상태에서(도 3 참조), 리프트 핀(53)이 구동 기구(54)에 의해 상승하고, 상승한 리프트 핀(53)에 의해 상측 링 부재(51)가 밀어 올려져 상승한다(도 4 참조).
이어서, 게이트 밸브(85)가 열리고, 표면에 레지스트 패턴이 형성되어 있는 웨이퍼(W)가, 도시하지 않는 반송 로봇 등에 의해, 도시하지 않는 로드록실을 통해 반입출구(84)로부터 처리 챔버(1) 내의 정전 척(6) 상에 반입된다. 그러면, 리프트 핀(61)이 구동 기구(62)에 의해 상승하고, 상승한 리프트 핀(61)에 의해 웨이퍼(W)가 반송 로봇으로부터 수취된다(도 5 참조).
이어서, 반송 로봇을 처리 챔버(1) 밖으로 후퇴시키고, 게이트 밸브(85)를 닫는다. 그리고, 리프트 핀(61)이 구동 기구(62)에 의해 하강하여, 웨이퍼(W)가 정전 척(6)에 배치된다(도 6 참조). 또한, 직류 전원(12)으로부터 정전 척(6)의 전극(6a)에 정해진 직류 전압이 인가되고, 웨이퍼(W)는 쿨롱력에 의해 정전 흡착되어, 지지된다. 즉, 웨이퍼(W)는, 이면 전체가 정전 척(6)의 지지면(6e)에 접촉한 상태로 지지된다.
이어서, 리프트 핀(53)이 구동 기구(54)에 의해 하강함에 따라서, 상측 링 부재(51)가 하강한다. 이때의 상태는 도 2에 도시한 상태와 같다. 그리고, 지지면(6e)의 외연 및 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역이, 상측 링 부재(51)의 차양부(51b)에 의해 덮인다.
한편, 본 실시형태에서는, 상측 링 부재(51)의 하강 전에, 정전 척(6)에 의한 웨이퍼(W)의 정전 흡착을 하는 예에 관해서 설명했다. 그러나, 상측 링 부재(51)가 하강한 후에, 정전 척(6)에 의한 웨이퍼(W)의 정전 흡착을 하여도 좋다.
도 7은 상측 링 부재(51)의 차양부(51b)에 의해 덮인 상태에서 정전 척(6)에 지지되어 있는 웨이퍼(W)의 상태를 확대하여 도시하는 단면도이다. 도 7에 도시하는 바와 같이, 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭(L)의 영역에 있어서, 웨이퍼(W)는 상측 커버 부재(51)에 의해 덮여 있는 것으로 한다. 또한, 웨이퍼(W)의 표면에는 레지스트 패턴이 형성되어 있지만, 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭(L1)의 영역에 있어서, 레지스트(PR)는 제거되고, 웨이퍼(W)의 기체 표면이 노출되어 있는 것으로 한다. 따라서, 하기 식(1)
L>L1 (1)
에 나타내는 바와 같이, 정해진 폭(L)은 적어도 정해진 폭(L1)보다 크더라도 좋다. 여기서, 상측 링 부재(51)의 내경을 DI로 하고, 웨이퍼(W)의 외경을 DO라고 할 때(도 2 참조), DI, DO, L은, 하기 식(2)
L=(DO-DI)/2 (2)
의 관계를 만족한다. 따라서, 식(1), 식(2)에 기초하여, 하기 식(3)
DI<DO-2L1 (3)
의 관계를 만족하여도 좋다. 즉, 상측 링 부재(51)의 차양부(51b)의 내경(DI)은, 웨이퍼(W)의 외경(DO)과, 정해진 폭(L1)에 기초하여 정해진 것이라도 좋다.
이어서, 배기 장치(83)의 진공 펌프에 의해 배기구(81)를 통해 처리 챔버(1) 내부가 배기된다. 그리고, 에칭용 처리 가스의 플라즈마를 웨이퍼(W)에 조사함으로써, 에칭 처리를 한다.
에칭 처리에 있어서는, 처리 챔버(1) 내부가 정해진 진공도로 된 후, 처리 챔버(1) 내에 처리 가스 공급원(14)으로부터 정해진 처리 가스(에칭 가스)가 도입되고, 처리 챔버(1) 내부가 정해진 압력으로 유지된다. 레지스트 패턴을 마스크로 하여 웨이퍼(W)의 기체인 Si를 에칭할 때는, 처리 가스로서, 예컨대 Cl2, Cl2+HBr, Cl2+O2, CF4+O2, SF6, Cl2+N2, Cl2+HCl, HBr+Cl2+SF6 등의 소위 할로겐계 가스를 이용할 수 있다. 혹은, 웨이퍼(W)의 표면에 SiO2, SiN 등의 하드마스크막이 단층 또는 복수 층 형성되어 있고, 레지스트 패턴을 마스크로 하여 이들 하드마스크막을 에칭할 때는, 처리 가스로서, 예컨대 CF4, C4F8, CHF3, CH3F, CH2F2 등의 CF계 가스와, Ar 가스 등의 혼합 가스, 또는 이 혼합 가스에 필요에 따라서 산소를 첨가한 가스 등을 이용할 수 있다. 이러한 처리 가스를 도입한 상태에서, 제1 RF 전원(10a)으로부터 배치대(2)에, 주파수가 예컨대 100 MHz인 고주파 전력이 공급된다. 또한, 제2 RF 전원(10b)으로부터는, 이온 인입을 위해, 배치대(2)에 주파수가 예컨대 13.56 MHz인 고주파 전력(바이어스용)이 공급된다.
그리고, 하부 전극인 배치대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워 헤드(16)와 하부 전극인 배치대(2) 사이에는 전계가 형성된다. 웨이퍼(W)가 존재하는 처리 공간에는 방전이 생기고, 이 방전에 의해서 형성된 처리 가스의 플라즈마가 웨이퍼(W)에 조사된다. 조사된 플라즈마에 의해, 외주부(WE)에 있어서의 정해진 영역이 상측 커버 부재(51)에 의해 덮인 상태에서, 정전 척(6)에 지지되어 있는 웨이퍼(W)의 표면이 웨이퍼(W)의 표면에 형성된 레지스트 패턴을 마스크로 하여 이방성 에칭된다.
그리고, 상기 에칭 처리가 종료되면, 연이어서, 잔존하는 레지스트를 제거하는 애싱 처리가 행해진다. 즉, 애싱용 처리 가스의 플라즈마를 웨이퍼(W)에 조사함으로써, 애싱 처리를 한다.
애싱 처리에 있어서는, 처리 챔버(1) 내부가 정해진 진공도로 되어 있는 상태에서, 처리 챔버(1) 내에, 처리 가스 공급원(15)으로부터 정해진 처리 가스(애싱 가스)가 도입되어, 처리 챔버(1) 내부가 정해진 압력으로 유지된다. 처리 가스로서, 예컨대 O2 가스, NO 가스, N2O 가스, H2O 가스, O3 가스 등의 가스를 이용할 수 있다. 이러한 처리 가스를 도입한 상태에서, 제1 RF 전원(10a)으로부터 배치대(2)에, 주파수가 예컨대 100 MHz인 고주파 전력이 공급된다. 또한, 제2 RF 전원(10b)으로부터는, 이온 인입을 위해, 배치대(2)에 주파수가 예컨대 13.56 MHz인 고주파 전력(바이어스용)이 공급된다.
그리고, 하부 전극인 배치대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워 헤드(16)와 하부 전극인 배치대(2) 사이에는 전계가 형성된다. 웨이퍼(W)가 존재하는 처리 공간에는 방전이 일어나고, 이 방전에 의해서 형성된 처리 가스의 플라즈마가 웨이퍼(W)에 조사된다. 조사된 플라즈마에 의해, 외주부(WE)에 있어서의 정해진 영역이 상측 커버 부재(51)에 의해 덮인 상태에서 정전 척(6)에 지지되어 있는 웨이퍼(W)의 표면에 잔존하는 레지스트가 애싱됨으로써 제거된다.
이와 같이 하여, 에칭 처리와 애싱 처리가 행해진 후, 고주파 전력의 공급, 직류 전압의 공급 및 처리 가스의 공급이 정지되어, 전술한 순서와는 역순으로, 웨이퍼(W)가 처리 챔버(1) 내에서 반출된다.
이상, 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 웨이퍼(W)를 에칭할 때에, 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역에 있어서 표면 거칠음이 발생하는 것을 억제할 수 있다. 예컨대, 레지스트 패턴이 형성되어 있지만, 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역에 있어서 레지스트가 제거된 웨이퍼(W)의 경우에는, 웨이퍼(W)의 기체 표면이 노출된 상태에서 에칭되게 된다. 그 때문에, 노출된 웨이퍼(W)의 기체 표면이 플라즈마에 노출되게 됨으로써, 도 8에 도시하는 바와 같이, 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역에 있어서 웨이퍼(W)의 기체 표면에 표면 거칠음, 소위 블랙 실리콘이 발생하는 경우가 있다. 한편, 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역에 있어서, 웨이퍼(W)는 상측 커버 부재(51)에 의해 덮여 있다. 이에 따라, 에칭 처리에 있어서, 웨이퍼(W)의 외주부(WE)에 있어서의 정해진 영역에 플라즈마가 감도는 것을 방지할 수 있다. 그 때문에, 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역에 있어서 노출되어 있는 웨이퍼(W)의 기체 표면이 플라즈마에 노출되게 되지 않아, 웨이퍼(W)의 외주부(WE)에 있어서 웨이퍼(W)의 기체 표면에 표면 거칠음이 발생하는 것을 방지할 수 있다. 즉, 웨이퍼(W)의 외주부(WE)를 보호할 수 있다.
또한, 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 레지스트 패턴이 형성된 웨이퍼(W)를 에칭하여 관통 구멍을 형성할 때에, 상측 커버 부재(51)의 차양부(51b)의 돌출량을 조정함으로써, 웨이퍼(W)의 외주부(WE)에 있어서, 관통 구멍의 수직 방향으로부터의 경사각 발생을 억제할 수 있다. 이하, 이 작용 효과에 관해서 상세히 설명한다.
웨이퍼(W)의 외주부(WE)를 덮는 상측 커버 부재(51)가 설치되어 있을 때, 상측 커버 부재(51)의 차양부(51b)의 선단 부근에서는, 웨이퍼(W)에 형성되는 관통 구멍(V)이 경사지는 경우가 있다. 즉, 도 9에 도시하는 바와 같이, 관통 구멍(V)의 중심축은, 수평 방향과 이루는 각을 θ라고 할 때, 수직 방향에서 경사각(90-θ)으로 경사진다. 이것은, 차양부(51b)에 의해 플라즈마가 웨이퍼(W)의 외주부(WE)에 감도는 것이 방지되는 한편, 플라즈마의 조사 방향도 기울어지기 때문이라고 생각된다.
경사각(90-θ)과 차양부(51b)의 돌출량과의 관계에 관해서 이하 측정을 했다. 한편, 이하에 나타내는 측정은, 베벨 커버링(5)에 의한 특성을 확인하기 위해서 행했기 때문에, 정전 척(6)의 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉하지 않는 기판 배치대(94)를 이용하여 측정했지만, 후술하는 실시예에서 확인되는 바와 같이, 정전 척(6)의 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉하는 기판 배치대(94)를 이용하여 측정한 경우라도 같은 효과를 발휘한다. 도 10은, DO=300 mm으로 하고, L=1.7 mm(DI=296.6 mm) 또는 L=1.0 mm(DI=298 mm)으로 한 예에 있어서, 에칭에 의해 형성된 관통 구멍(V)의 중심축의 수직 방향으로부터의 경사각(90-θ)을, 웨이퍼(W)의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 도시하는 그래프이다. 검은색 점이 L=1.0 mm일 때를 나타내고, 흰색 점이 L=1.7 mm일 때를 나타낸다. 한편, 도 10에서는, 경사각(90-θ)=0일 때에 중심축이 전혀 경사져 있지 않음을 의미하고, 경사각(90-θ)이 클 때에 중심축도 크게 경사짐을 의미한다.
L=1.7 mm 및 L=1.0 mm의 어느 쪽의 경우라도, 웨이퍼(W)의 외연으로부터의 거리가 큰 영역, 즉 웨이퍼(W)의 중심부 측의 영역에서는, (90-θ)이 대략 0과 같기 때문에, 관통 구멍(V)은 대략 수직 방향을 따라서 형성되어 있고, 거의 경사져 있지 않다. 그리고, L=1.7 mm 및 L=1.0 mm 중 어느 쪽의 경우에 있어서나, 웨이퍼(W)의 외연으로부터의 거리가 작은 영역, 즉 웨이퍼(W)의 외주부 측의 영역에서는, 상측 커버 부재(51)의 차양부(51b)의 선단에 근접함에 따라서, 관통 구멍(V)의 경사각(90-θ)은 증가한다.
또한, L=1.0 mm일 때에는, L=1.7 mm일 때와 비교하여, 웨이퍼(W)의 외연으로부터의 거리가 같은 위치에서는, 경사각(90-θ)이 작다. 즉, 정해진 폭(L)이 작을수록 관통 구멍(V)의 수직 방향으로부터의 경사각(90-θ)은 작아진다. 이것은, 상기한 식(2)에 따르면, 상측 커버 부재(51)의 차양부(51b)의 내경(DI)이 클수록 관통 구멍(V)의 수직 방향으로부터의 경사각(90-θ)은 작아지는 것을 의미한다.
한편, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도를 고려하여 돌출량을 조정하여도 좋다. 여기서, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도를 ±a0으로 한다. 또한, 전술한 반송 로봇 또는 리프트 핀(61) 등의 웨이퍼(W)의 반송계에 기인하는 웨이퍼(W)의 위치 결정 정밀도를 ±a1로 하고, 리프트 핀(53) 또는 베벨 커버링(5)의 형상 정밀도에 기인하는 베벨 커버링(5)의 위치 결정 정밀도를 ±a2로 한다. 그러면, 하기 식(4)
a0=a1+a2 (4)
에 나타내는 바와 같이, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도 ±a0의 절대치 a0은, 웨이퍼(W)의 위치 결정 정밀도 ±a1의 절대치 a1과, 베벨 커버링(5)의 위치 결정 정밀도 ±a2의 절대치 a2의 합과 같게 된다.
이때, 정해진 폭(L)은, 위치 결정 정밀도에 기인하는 변동을 가미한 경우라도 정해진 폭(L1) 미만으로 되지 않는 값으로 설계되는 것이 바람직하다. 만일 가령 정해진 폭(L)이 정해진 폭(L1) 미만으로 되면, 웨이퍼(W)의 외주부(WE)이며 레지스트가 제거되어 있고, 웨이퍼(W)의 기체 표면이 노출되어 있는 영역이 플라즈마에 노출되게 되기 때문이다. 따라서, 위치 결정 정밀도에 기인하는 변동을 가미했을 때의 정해진 폭(L)의 범위(L±a0)에 있어서의 최소치(L-a0)가 정해진 폭(L1)과 같게 될 때에, 웨이퍼(W)의 외주부(WE)를 보호하여 표면 거칠음의 발생을 억제하면서, 관통 구멍(V)의 수직 방향으로부터의 경사각(90-θ)을 최소로 할 수 있다. 한편, 도 7에서는, 위치 결정 정밀도에 기인하는 변동을 가미했을 때의 정해진 폭(L)의 최소치(L-a0)가 폭 치수(L1)와 같게 되는 경우를 도시하고 있다.
혹은, 위치 결정 정밀도에 기인하는 변동을 가미했을 때의 정해진 폭(L)의 최소치(L-a0)가, 정해진 폭(L1)에 정해진 마진(α)을 가미한 값(L1+α)과 같게 되도록 하여도 좋다. 즉, 하기 식(5)
L=L1+(a0+α) (5)
에 나타내는 바와 같이, 정해진 폭(L)이, 정해진 폭(L1)과, 상측 커버 부재(51)에 대한 웨이퍼(W)의 상대 위치의 위치 결정 정밀도 a0 및 마진(α)에 기초한 정해진 폭(a0+α)과의 합이 되도록 정해진 것이라도 좋다. 따라서, 식(5), 식(2)에 기초하여, 하기 식(6)
DI=DO-2(L1+a0+α) (6)
의 관계를 만족하여도 좋다. 즉, 상측 링 부재(51)의 차양부(51b)의 내경(DI)은, 웨이퍼(W)의 외경(DO)과, 정해진 폭(L1)과, 위치 결정 정밀도 a0에 따른 정해진 폭(a0+α)에 기초하여 정해진 것이라도 좋다. 이에 따라, 웨이퍼(W)의 외주부(WE)를 보호하여 표면 거칠음의 발생을 억제하면서, 관통 구멍(V)의 수직 방향으로부터의 경사각(90-θ)을 최소로 할 수 있다.
또한, 본 실시형태에 따른 플라즈마 처리 장치에 있어서는, 베벨 커버링(5)의 재료는 특별히 한정되지 않는다. 이하에서는 베벨 커버링(5)의 재료와 관통 구멍(V)의 수평 방향에 대한 각도(θ)에 관한 측정 결과를 나타낸다. 여기서는, L=1.7 mm로 하고, 상측 링 부재(51)로서 석영 또는 이트리아(Y2O3)를 이용한 경우, 및 L=1.0 mm로 하고, 상측 링 부재(51)로서 이트리아(Y2O3)를 이용한 경우의 세 가지의 예에 관해서, 형성되는 관통 구멍(V)의 수평 방향에 대한 각도 θ(°)를, 웨이퍼의 중심으로부터의 거리가 다른 각 점에서 측정한 결과를 표 1에 나타낸다.
Figure 112014060558913-pct00001
표 1의 상단과 중단에 나타내는 결과를 비교하면, 이트리아(Y2O3)로 이루어지는 상측 링 부재(51)를 이용한 경우에는, 같은 내경(DI=296.6 mm)을 지니고, 석영으로 이루어지는 상측 링 부재(51)를 이용한 경우와 대략 같으며, 대략 90°에 가까운 각도(θ)를 얻을 수 있다. 이트리아가 석영보다 플라즈마 내성이 우수하다는 점을 고려하면, 상측 링 부재(51)로서 이트리아를 이용함으로써, 웨이퍼(W)의 외주부(WE)를 보호하며, 상측 링 부재(51)를 장수명화할 수 있다.
한편, 표 1의 중단과 하단에 나타내는 결과를 비교하면, 이트리아(Y2O3)로 이루어지고, 서로 다른 내경(DI=296.6 mm 및 298 mm)을 갖는 상측 링 부재(51)를 이용한 경우에는, 상측 링 부재(51)의 내경(DI)이 클수록 90°에 보다 가까운 각도(θ)를 얻을 수 있다. 따라서, 상측 링 부재(51)의 내경(DI)이 클수록 관통 구멍(V)의 수직 방향으로부터의 경사각의 발생을 억제할 수 있다.
이상 설명한 바와 같이, 상측 커버 부재(51)의 차양부(51b)의 내경(DI)이 클수록, 관통 구멍(V)의 수직 방향으로부터의 경사각(90-θ)은 작아진다는 것과, 가능한 한 내경(DI)이 큰 쪽이 성막 영역을 넓게 확보할 수 있다는 것을 감안하여, 예컨대 웨이퍼(W)의 외연으로부터의 거리(즉, 도 7에 도시하는 L)가 1.0 mm보다 작게 설정되어 있으면 좋다. 한편, 블랙 실리콘이 발생하지 않는 범위에서, 내경(DI)을 크게 할 필요가 있다. 이 때문에, 예컨대, 웨이퍼(W)의 외연으로부터의 거리(즉, 도 7에 도시하는 L)가 0.3 mm보다 작아지지 않도록 차양부(51b)를 튀어나오게 하여도 좋다. 이와 같이, L=0.3 mm ~ 1.0 mm의 범위가 되도록 설정되어 있어도 좋다. 즉, 내경(DI)이 웨이퍼(W)의 외경(DO)보다 0.3 mm ~ 1.0 mm 작게 형성되어도 좋다.
또한, 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 웨이퍼(W)에 잔존하는 레지스트를 애싱할 때에, 상측 커버 부재(51)의 차양부(51b)의 돌출량을 조정함으로써, 웨이퍼(W)의 외주부(WE)에 있어서 애싱 레이트가 저하되는 것을 억제할 수 있다. 이하에서는, 이 애싱 레이트 저하의 억제에 관해서 설명한다.
도 11은 다른 조건(실험예 1, 2)을 이용하여 애싱했을 때의 레지스트의 애싱 레이트를, 웨이퍼(W)의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 도시하는 그래프이다. 실험예 1, 2의 조건은 다음과 같다.
(실험예 1)
처리 장치 내 압력: 300 mTorr
고주파 전원 파워(상부 전극/하부 전극): 0/1500 W
처리 가스의 유량: O2=300 sccm
처리 시간: 30초
(실험예 2)
처리 장치 내 압력: 100 mTorr
고주파 전원 파워(상부 전극/하부 전극): 0/2000 W
처리 가스의 유량: O2=1300 sccm
처리 시간: 30초
도 11에 도시하는 바와 같이, 웨이퍼(W)의 외연으로부터의 거리가 작아질수록, 즉 웨이퍼 외주 측일수록 애싱 레이트가 저하한다. 이것은, 상측 커버 부재(51)에 의해 플라즈마가 웨이퍼(W)의 외주부(WE)에 감도는 것이 방지되는 한편, 상측 커버 부재(51)의 근방에서 애싱 레이트가 저하됨을 보이고 있다. 실험예 1에서는, 외연으로부터 3 mm 위치에 있어서의 애싱 레이트에 대한 외연으로부터 0.3 mm 위치에 있어서의 애싱 레이트의 비는 10% 정도이다.
그러나, 실험예 2에서는, 실험예 1에 비하여, 전체 영역에서 애싱 레이트가 증가하고 있다. 또한, 외연으로부터 3 mm 위치에 있어서의 애싱 레이트에 대한 외연으로부터 0.3 mm 위치에 있어서의 애싱 레이트의 비는 50% 정도까지 증가하고 있다. 따라서, 프로세스 조건을 최적화함으로써, 상측 커버 부재(51)에 덮여 있는 웨이퍼(W)의 외주부(WE)에 있어서도 애싱 레이트의 저하를 억제할 수 있다.
도 12는, 상측 커버 부재(51)의 내경이 DI=296.6 mm 및 DI=298 mm인 경우에 관해서, 애싱 전후에 있어서의 레지스트막의 두께를, 웨이퍼(W)의 외연으로부터의 거리가 다른 각 점에서 측정한 결과를 나타내는 그래프이다. 한편, 상측 커버 부재(51)의 내경이 어느 쪽의 값일 때에나, 애싱 전의 레지스트막의 두께는 같은 것으로 한다.
웨이퍼(W)의 외연으로부터의 거리가 0.5 mm인 위치에 있어서, DI=298 mm일 때의 애싱 후의 레지스트막의 두께는, DI=296.6 mm일 때의 애싱 후의 레지스트막의 두께보다 작다. 즉, 상측 커버 부재(51)의 내경을 크게 함으로써, 상측 커버 부재(51)에 덮여 있는 웨이퍼(W)의 외주부(WE)에 있어서도, 애싱 레이트의 저하를 억제할 수 있다.
또한, 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 웨이퍼(W)의 이면 전체가 지지면(6e)과 접촉하기 때문에, 웨이퍼(W)의 외주부(WE)까지 균일하게 온도 제어를 할 수 있다. 에칭은 라디칼 반응이 지배적으로 기여하기 때문에, 플라즈마 조사에 의한 웨이퍼(W)의 온도 상승을 제어할 필요가 있다. 특히, 관통 구멍 또는 비아 홀을 형성하는 공정에서는, 웨이퍼(W)를 플라즈마에 장시간 노출할 필요가 있기 때문에, 플라즈마 조사에 의한 웨이퍼(W)의 온도 상승을 적극적으로 억제할 필요가 있다. 웨이퍼(W) 면내에 있어서 온도차가 생기지 않도록 온도를 제어하지 않으면, 웨이퍼(W) 면내에 있어서 에칭 레이트가 불균일하게 되는 요인이 되며, 홀 깊이의 불균일성에 영향을 준다. 본 실시형태에 따른 플라즈마 처리 장치에서는, 웨이퍼(W)의 이면 전체가 지지면(6e)과 접촉하는 구성을 채용함으로써, 웨이퍼(W)의 외주부(WE)까지 균일하게 온도 제어를 할 수 있고, 웨이퍼(W) 면내에 있어서의 에칭 레이트를 균일하게 할 수 있게 된다. 따라서, 웨이퍼(W) 면내에 있어서 홀 깊이의 균일성을 향상시킬 수 있다. 또한, 단순히 지지면(6e)의 직경(DS)을 웨이퍼(W)의 직경(DO)보다 크게 한 경우에는, 지지면(6e)이 플라즈마에 직접 노출되게 될 우려가 있다. 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 지지면(6e)의 외연 및 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역을 덮는 베벨 커버링(5)을 이용함으로써, 지지면(6e)의 외연 및 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역이 직접 플라즈마에 노출되게 되는 것을 피할 수 있는데다, 베벨 커버링(5)의 차양부(51b)의 직경 방향 내측으로의 돌출량을 조정하여 전계 조정을 하여, 홀 형상을 최적화할 수 있다. 즉, 홀 형상을 최적화하는 것과, 웨이퍼(W) 면내에 있어서의 홀 깊이의 균일성을 향상시키는 것을 양립할 수 있다.
한편, 상기 실시형태에서 이용하는 웨이퍼는, 복수의 웨이퍼를 접합시켜 형성된 접합 기판(접합 웨이퍼)이라도 좋다. 도 13은 접합 웨이퍼(LW)의 구성을 모식적으로 도시하는 단면도이다. 접합 웨이퍼(LW)는 디바이스 웨이퍼(W)와 서포트 웨이퍼(SW)를 갖는다. 디바이스 웨이퍼(W)는 표면(Wa)에 트랜지스터 등의 반도체 장치가 형성된 기판이다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)를, 이면(Wb)을 연삭하여 박화(薄化)했을 때에, 박화된 디바이스 웨이퍼(W)를 보강하기 위한 기판이다. 서포트 웨이퍼(SW)는 예컨대 석영 유리로 이루어진다. 디바이스 웨이퍼(W)는, 접착제(G)를 통해 서포트 웨이퍼(SW)에 접합된다. 접합 기판은 예컨대, 삼차원 실장되는 반도체 장치에 채용된다. 이 접합 기판에는, 관통 전극을 형성하기 위해서, TSV(Through-Silicon Via) 기술을 이용하여 관통 구멍이 형성된다.
도 14 및 도 15는 접합 웨이퍼를 채용한 반도체 장치의 제조 방법을 설명하기 위한 도면이며, 각 공정에 있어서의 웨이퍼 상태를 모식적으로 도시하는 단면도이다.
처음에, 실리콘 웨이퍼 등으로 이루어지는 디바이스 웨이퍼(W)의 표면에 트랜지스터(101)를 형성하고, 트랜지스터(101)가 형성된 디바이스 웨이퍼(W) 상에 층간 절연막(102)을 형성한다(도 14의 (a)).
이어서, 층간 절연막(102) 상에 배선 구조(103)를 형성한다. 층간 절연막(102) 상에, 배선층(104), 절연막(105)을 교대로 적층하고, 절연막(105)을 관통하여 위아래의 배선층(104) 사이를 전기적으로 접속하는 비아 홀(106)을 형성한다(도 14의 (b)).
이어서, 디바이스 웨이퍼(W)를 상하 반전시키고, 접착제(G)를 통해 서포트 웨이퍼(SW)와 접합시킴으로써 접합 웨이퍼(LW)를 준비한다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)를, 이면(Wb)을 연삭하여 박화했을 때에, 박화된 디바이스 웨이퍼(W)를 보강하여, 휘어짐을 방지하는 지지체가 되는 기판이며, 예컨대 실리콘 웨이퍼 등으로 이루어진다. 그리고, 접합 웨이퍼(LW)를, 예컨대 연삭 장치에 구비된 지지부에 지지하여, 웨이퍼(W)의 이면(Wb) 측을 연삭하고, 연삭 전의 두께(T1)가 정해진 두께(T2)가 되도록 박화한다(도 14의 (c)). 정해진 두께(T2)를 예컨대 50 ~ 200 ㎛로 할 수 있다.
한편, 도 14에서는, 도시하기 쉽게 하기 위해서, 층간 절연막(102) 및 배선 구조(103)의 두께가 과장되어 그려져 있지만, 실제로는, 층간 절연막(102) 및 배선 구조(103)의 두께는, 웨이퍼(W)의 기체 자체의 두께에 비해 매우 작다(도 15에서도 마찬가지).
또한, 접합 웨이퍼(LW)의 외주부(WE)에 있어서 접착제(G)가 노출되어 있다. 이어서, 웨이퍼(W)의 이면(Wb)에 레지스트를 도포하고, 노광하여, 현상함으로써, 도시하지 않는 레지스트 패턴을 형성한다. 그리고, 웨이퍼(W)의 이면(Wb)에 레지스트 패턴이 형성된 접합 웨이퍼(LW)를, 전술한 플라즈마 에칭 방법과 같은 식으로 에칭하여 관통 구멍(V)을 형성한다. 그리고, 관통 구멍(V)이 형성된 접합 웨이퍼(LW)의 웨이퍼(W)의 이면(Wb)에 잔존하는 레지스트를, 전술한 플라즈마 애싱 방법과 같은 식으로 애싱하여 제거한다(도 15의 (a)). 관통 구멍(V)의 직경을, 예컨대 1 ~ 10 ㎛로 할 수 있다. 또한, 관통 구멍(V)의 깊이는, 웨이퍼(W)의 이면(Wb)을 연삭하여 박화한 후의 웨이퍼(W)의 기체 자체의 두께에 상당하는 것이며, 전술한 바와 같이 예컨대 50 ~ 200 ㎛로 할 수 있다.
이어서, 관통 구멍(V)의 내주면을 피복하도록, 예컨대 폴리이미드 등의 절연막(107)을 형성하여, 내주면이 절연막(107)으로 피복된 관통 구멍(V) 내에, 전해도금법 등에 의해 관통 전극(108)을 형성한다(도 15의 (b)).
이어서, 서포트 웨이퍼(SW)를 웨이퍼(W)로부터 박리함으로써, 박화되고, 관통 전극(108)이 형성된 웨이퍼(W)를 얻는다. 예컨대 자외광(UV광)을 조사함으로써, 광반응성 접착제(G)의 접착력을 저하시켜 박리할 수 있다(도 15의 (c)).
접합 웨이퍼(LW)는, 외주부(WE)에 있어서, 외연으로부터 정해진 폭의 외주 영역(외연부)이 상측 커버 부재에 의해 덮여 있다. 이에 따라, 에칭 처리에 있어서, 접합 웨이퍼(LW)의 외주부(WE)에 플라즈마가 감도는 것을 방지할 수 있다. 그 때문에, 접합 웨이퍼(LW)의 웨이퍼(W)의 외주부(WE)이며 웨이퍼(W)의 외연으로부터 정해진 폭의 영역에 있어서 노출되어 있는 웨이퍼(W)의 기체 표면이 플라즈마에 노출되지 않아, 웨이퍼(W)의 외주부(WE)에 있어서 웨이퍼(W)의 기체 표면에 표면 거칠음이 발생하는 것을 방지할 수 있다.
또한, 접합 웨이퍼(LW)의 외주부(WE)에 있어서, 웨이퍼(W)와 서포트 웨이퍼(SW) 사이에는 접착제(G)가 노출되어 있다. 그 때문에, 접합 웨이퍼(LW)의 외주부(WE)에 있어서 노출된 접착제(G)가 플라즈마에 노출되게 되지 않아, 접착제(G)가 박리되어 더스트가 발생하는 것과, 웨이퍼끼리가 박리되는 것을 방지할 수 있다. 또한, 접합 웨이퍼(LW)의 외주부(WE)가 취성화(脆性化)되는 것과, 크랙이 발생하는 것을 방지할 수 있다. 즉, 접합 웨이퍼(LW)의 외주부(WE)를 보호할 수 있다.
또한, 접합 웨이퍼(LW)의 이면 전체가 지지면(6e)과 접촉하기 때문에, 접합 웨이퍼(LW)의 외주부(WE)까지 균일하게 온도 제어를 할 수 있다. 실리콘 에칭은 라디칼 반응이 지배적으로 기여하기 때문에, 접합 웨이퍼(LW)의 외주부(WE)까지 균일하게 온도 제어를 함으로써, 홀 깊이의 균일성이나 수직의 홀 형상을 실현할 수 있게 된다. 접합 웨이퍼(LW)를 이용한 경우에는, 단일체 웨이퍼(W)를 이용한 경우에 비해서 두께가 늘어나기 때문에, 웨이퍼 면내에 있어서의 온도에 변동이 생기기 쉽게 된다. 특히, 서포트 웨이퍼(SW)로서 석영 유리를 채용한 경우에는, 서포트 웨이퍼(SW)가 단열재로서 기능하기 때문에, 웨이퍼 면내에 있어서의 온도차가 한층더 현저하게 되는 경향이 있다. 이 때문에, 접합 웨이퍼(LW)의 이면 전체가 지지면(6e)과 접촉하는 구성을 채용함으로써, 접합 웨이퍼(LW)의 외주부(WE)까지 균일하게 온도 제어를 할 수 있고, 접합 웨이퍼(LW) 면내에 있어서의 에칭 레이트를 균일하게 할 수 있게 된다. 따라서, 접합 웨이퍼(LW) 면내에 있어서 홀 깊이의 균일성을 향상시킬 수 있다. 또한, 단순히 지지면(6e)의 직경(DS)을 접합 웨이퍼(LW)의 직경보다 크게 한 경우에는, 지지면(6e)이 플라즈마에 직접 노출되게 될 우려가 있다. 본 실시형태에 따른 플라즈마 처리 장치에 의하면, 지지면(6e)의 외연 및 접합 웨이퍼(LW)의 외주부(WE)이며 접합 웨이퍼(LW)의 외연으로부터 정해진 폭의 영역을 덮는 베벨 커버링(5)을 이용함으로써, 지지면(6e)의 외연 및 접합 웨이퍼(LW)의 외주부(WE)이며 접합 웨이퍼(LW)의 외연으로부터 정해진 폭의 영역이 직접 플라즈마에 노출되게 되는 것을 피할 수 있는데다, 베벨 커버링(5)의 차양부(51b)의 직경 방향 내측으로의 돌출량을 조정하여 전계 조정을 하여, 홀 형상을 최적화할 수 있다. 즉, 홀 형상을 최적화하는 것과, 웨이퍼(W) 면내에 있어서의 홀 깊이의 균일성을 향상시키는 것을 양립할 수 있다.
또한, 전술한 실시형태에서는, 도 2에 도시하는 바와 같이, 베벨 커버링(5)을 정전 척(6) 상에 배치한 상태에서 에칭 처리 및 애싱 처리를 하는 경우를 설명했지만, 플라즈마 처리의 목적에 따라서 베벨 커버링(5)의 높이 위치를 변경하여도 좋다. 즉, 상측 링 부재(51)를 하측 링 부재(52)로부터 이격시킨 상태로 유지하면서 플라즈마 처리를 하여도 좋다. 예컨대, TSV 기술을 이용하여 웨이퍼(W)에 관통 구멍을 형성한 경우, 웨이퍼(W) 상에 퇴적물이 부착되는 경우가 있다. 퇴적물은 무기물로 이루어지기 때문에, 이온 에칭 처리로 제거할 수 있다. 그러나, 베벨 커버링(5)에 의해 덮인 웨이퍼(W) 단부에 부착된 퇴적물은 제거하기가 곤란하다. 또한, 유기물로 이루어지는 레지스트를 애싱하는 경우도, 베벨 커버링(5)의 차양부(51b)가 영향을 미쳐 웨이퍼(W) 단부의 레지스트 제거 처리를 균일하게 할 수 없을 우려가 있다. 이하, 상세히 설명한다.
도 16은 플라즈마 처리에 있어서의 이온과 라디칼의 거동 차이를 설명하는 개요도이다. 도 16의 (a)는 플라즈마 처리시의 이온의 거동을 설명하는 도면, 도 16의 (b)는 플라즈마 처리시의 라디칼의 거동을 설명하는 도면이다. 도 16의 (a), (b)에 도시하는 바와 같이, 플라즈마가 생성되는 경우에는, 플라즈마와 경계(처리 챔버(1)의 내벽, 웨이퍼(W) 상면 및 베벨 커버링(5)의 상면 등) 사이에 이온 시스가 형성된다.
도 16의 (a)에 도시하는 바와 같이, 이온은 등전위의 전계면에 대하여 직교하는 방향으로 가속된다. 이온은 직선적으로 이동하기 때문에, 베벨 커버링(5)의 차양부(51b)의 하면과 웨이퍼(W) 상면 사이의 클리어런스(C1)에 진입하기 전에, 웨이퍼(W)나 차양부(51b)에 충돌한다. 이 때문에, 이온은 클리어런스(C1)에는 진입하기 힘든 경향이 있다. 예컨대 클리어런스(C1)의 길이가 이온 시스의 길이보다 작은 경우에는, 이온은 클리어런스(C1)에 진입하기 힘들게 된다. 따라서, 베벨 커버링(5)을 정전 척(6) 상에 배치한 상태에서는, 웨이퍼(W) 단부에 부착된 무기물로 이루어지는 퇴적물을 제거하기가 곤란하다.
한편, 도 16의 (b)에 도시하는 바와 같이, 라디칼에 의한 반응을 이용하여 행하는 등방적인 애싱 처리에 있어서는, 라디칼은 전하나 이온 시스와는 무관하게 자유롭게 확산한다. 이 때문에, 라디칼은, 이온에 비해서 클리어런스(C1)에 집입하기가 용이하다고 말할 수 있다. 그러나, 라디칼을 이용한 애싱 처리의 경우라도, 클리어런스(C1) 내에 위치하는 웨이퍼(W) 단부의 애싱 레이트는, 웨이퍼(W)의 중심 부분의 애싱 레이트와 비교하여 감소하는 경향이 있다. 이하, 측정 데이터를 나타낸다.
도 17은 웨이퍼(W) 단부의 에칭 레이트 및 애싱 레이트와 클리어런스(C1)의 길이와의 관계를 도시하는 그래프이고, 도 18은 도 17의 점선으로 나타내는 부분을 확대한 그래프이다. 도 17, 도 18에서는, 퇴적물(무기물: 여기서는 일례로서 SiO2로 함)의 에칭 레이트 및 레지스트(유기물)의 애싱 레이트를 클리어런스(C1)의 길이를 변화시켜 측정하여, 플롯했다. 횡축이 클리어런스(C1)의 길이, 좌측의 종축이 퇴적물의 에칭 레이트, 우측의 종축이 레지스트의 애싱 레이트이다. 여기서는, 클리어런스(C1)의 길이 변화에 대한 각 레이트의 변화 거동을 비교하기 위해서, 다른 스케일의 에칭 레이트 및 애싱 레이트를 동일한 그래프로 나타내고 있다. 이 때문에, 퇴적물의 범례에 관해서는 좌측의 종축의 값을 참조하고, 레지스트의 범례에 관해서는 우측의 종축의 값을 참조한다. 도 17, 도 18에 도시하는 Down 위치는, 예컨대 도 2에 도시하는 바와 같이, 상측 링 부재(51)를 하측 링 부재(52) 상에 배치한 위치이며, 도 17에 도시하는 Up 위치는, 예컨대 도 4에 도시하는 바와 같이, 웨이퍼(W)를 반입출할 때의 상측 링 부재(51)의 배치 위치이다. 즉, 클리어런스(C1)의 길이가 커질수록 상측 링 부재(51)는 높은 위치로 이동한다. 한편, 처리 조건은 다음과 같이 했다.
(에칭 조건)
처리 장치 내 압력: 300 mTorr
고주파 전원 파워(상부 전극/하부 전극): 0/4800 W
처리 가스의 유량: CF4/C4F8/O2/Ar=200/70/150/100 sccm
(애싱 조건)
처리 장치 내 압력: 200 mTorr
고주파 전원 파워(상부 전극/하부 전극): 0/2000 W
처리 가스의 유량: O2=350 sccm
도 17에 도시하는 바와 같이, Down 위치에서 Up 위치로 서서히 클리어런스(C1)의 길이를 길게 해 가면, 에칭 레이트 및 애싱 레이트가 서서히 상승하고, 클리어런스(C1)의 길이가 약 4 mm 이상으로 되면, 거의 일정한 값으로 되는 것이 확인되었다. 이와 같이, 에칭 레이트뿐만 아니라, 애싱 레이트에 관해서도 클리어런스(C1)의 길이에 따라 변화되는 것이 확인되었다. 즉, 에칭 처리시 및 애싱 처리시에 있어서, 클리어런스(C1)의 길이를 조정함으로써, 웨이퍼(W)의 중앙과 단부와의 레이트차를 작게 할 수 있음이 확인되었다. 그리고, 도 18에 도시하는 바와 같이, 퇴적물의 에칭 레이트는, 클리어런스(C1)의 길이가 0 mm ~ 약 0.5 mm의 범위에서는 증가하지 않고, 약 0.5 mm ~ 약 0.7 mm의 범위에서 급격히 상승하고 있음이 확인되었다. 한편, 레지스트의 애싱 레이트는, 클리어런스(C1)의 길이가 0 mm ~ 약 0.1 mm의 범위에서 급격히 상승하고 있음이 확인되었다. 이와 같이, 이온이 주체가 되는 에칭 처리에 관해서는, 라디칼이 주체가 되는 애싱 처리에 비해서, 클리어런스(C1)를 크게 설정할 필요가 있다는 것이 확인되었다.
상기 결과에 기초하여, 베벨 커버링의 높이 위치(클리어런스(C1)의 길이)를 조정한 플라즈마 처리의 흐름을 설명한다. 도 19는 베벨 커버링의 높이 위치(클리어런스(C1)의 길이)를 조정한 플라즈마 처리의 흐름도이다. 도 19에 도시하는 제어 처리는, 전술한 제어부(90)에 의해 각 구성 기구가 동작함으로써 실현된다.
도 19에 도시하는 바와 같이, 웨이퍼(W)를 반입하여, 정전 척(6) 상에 배치한다(S10). S10의 처리는 전술한 웨이퍼(W)의 반입 방법과 동일하게 된다. 즉, 맨 처음에 정전 척(6) 상에 웨이퍼(W)가 지지되어 있지 않은 상태에서 상측 링 부재(51)를 Up 위치로 이동시킨다. 도 20은 상측 링 부재(51)의 높이 위치를 설명하는 도면이다. 도 20에 도시하는 바와 같이, 상측 링 부재(51)를 Up 위치로 이동시킨 경우에는, 차양부(51b)의 하면과 웨이퍼(W) 상면 사이의 클리어런스(C1)의 길이는 H1이 된다. 이 상태에서 레지스트가 도포된 웨이퍼(W)를 반입하여 정전 척(6) 상에 배치한다.
이어서, TSV 기술을 이용하여 웨이퍼(W)에 관통 구멍을 형성한다(S12). 우선, 에칭 처리를 하기 전에, 제어부(90)는, 리프트 핀(53)을 하강시켜 상측 링 부재(51)를 Down 위치로 이동시킨다. 도 20에 도시하는 바와 같이, 상측 링 부재(51)를 Down 위치로 이동시킨 경우에는, 차양부(51b)의 하면과 웨이퍼(W) 상면 사이의 클리어런스(C1)의 길이는 H4(H4<H1)가 된다. 이 상태에서 관통 구멍을 형성하기 위한 에칭 처리를 한다.
이어서, S12의 처리에서 생성되어 웨이퍼(W) 상에 부착된 퇴적물을 제거하는 트리트먼트 처리를 한다(S14). 우선, 제어부(90)는, 리프트 핀(53)을 정해진 높이까지 상승시켜 상측 링 부재(51)를 Down 위치에서 보다 높은 위치(퇴적물 제거시의 위치)로 상승시킨다. 이에 따라, 차양부(51b)의 하면과 웨이퍼(W) 상면 사이의 클리어런스(C1)의 길이는 H2(H4<H2≤H1)가 된다. 이어서, 클리어런스(C1)의 길이를 H2로 유지한 상태에서, 퇴적물을 제거하는 에칭 처리를 한다. 이와 같이 상측 링 부재(51)를 이동시킴으로써, 웨이퍼(W)의 단부에 부착된 퇴적물도 적절하게 제거할 수 있다.
이어서, 레지스트를 제거하는 애싱 처리를 한다(S16). 제어부(90)는, 리프트 핀(53)을 하강시켜, 상측 링 부재(51)를 S14의 퇴적물 제거시의 위치에서 레지스트 제거시의 위치로 이동시킨다. 도 20에 도시하는 바와 같이, 상측 링 부재(51)를 레지스트 제거시의 위치로 이동시킨 경우에는, 차양부(51b)의 하면과 웨이퍼(W) 상면 사이의 클리어런스(C1)의 길이는 H3(H4<H3≤H2≤H1)이 된다. 이어서, 클리어런스(C1)의 길이를 H3으로 유지한 상태에서, 레지스트를 제거하는 애싱 처리를 한다. 이와 같이 상측 링 부재(51)를 이동시킴으로써, 웨이퍼(W) 단부의 레지스트를 중앙부의 레지스트와 같은 레이트로 제거할 수 있다. 즉, 애싱 레이트의 면내 균일성을 향상시킬 수 있다.
이어서, 웨이퍼(W)를 반출한다(S18). S18의 처리에서는, 맨 처음에 상측 링 부재(51)를 Up 위치로 이동시킨다. 이 상태에서 웨이퍼(W)를 반출한다. S18의 처리가 종료되면, 도 19에 도시하는 제어 처리를 종료한다.
도 21, 도 22는 퇴적물(무기물: 여기서는 일례로서 SiO2로 함)의 에칭 레이트 및 레지스트(유기물)의 애싱 레이트의 위치 의존성을 도시하는 그래프이다. 도 21은, 상측 링 부재(51)를 Down 위치(클리어런스(C1)의 길이가 0.1 mm ~ 0.25 mm)에 배치하여 에칭 처리 및 애싱 처리한 경우의 그래프이고, 도 22는, 상측 링 부재(51)를 Up 위치(클리어런스(C1)의 길이가 22.5 mm)에 배치하여 에칭 처리 및 애싱 처리한 경우의 그래프이다. 횡축이 웨이퍼 중심으로부터의 거리이고, 좌측의 종축이 퇴적물의 에칭 레이트, 우측의 종축이 레지스트의 애싱 레이트이다. 여기서는, 웨이퍼 중심으로부터의 거리 변화에 대한 각 레이트의 변화의 거동을 비교하기 위해서, 다른 스케일의 에칭 레이트 및 애싱 레이트를 동일한 그래프로 보이고 있다. 이 때문에, 퇴적물의 범례에 관해서는 좌측의 종축의 값을 참조하고, 레지스트의 범례에 관해서는 우측의 종축의 값을 참조한다. 그래프 중의 커버 영역은, 상측 링 부재(51)의 차양부(51b)의 연직 방향 바로 아래에 위치하는 영역이다. 에칭 조건 및 애싱 조건은 도 17, 도 18의 조건과 동일하게 했다.
도 21에 도시하는 바와 같이, 상측 링 부재(51)를 Down 위치에 배치하여 에칭 처리 및 애싱 처리한 경우에는, 커버 영역의 에칭 레이트 및 애싱 레이트가, 커버 영역 이외의 에칭 레이트 및 애싱 레이트에 비해서 저하하고 있음이 확인되었다. 특히, 에칭 레이트에 관해서는 크게 저하하고 있어, 퇴적물이 적절히 제거되지 않았음이 확인되었다. 한편, 도 22에 도시하는 바와 같이, 상측 링 부재(51)를 Up 위치에 배치하여 에칭 처리 및 애싱 처리한 경우에는, 커버 영역의 에칭 레이트 및 애싱 레이트는, 커버 영역 이외의 에칭 레이트 및 애싱 레이트와 거의 마찬가지임이 확인되었다. 즉, 상측 링 부재(51)를 Up 위치에 배치함으로써, 에칭 레이트 및 애싱 레이트의 면내 균일성이 향상되는 것이 확인되었다.
이상, 일 실시형태에 관해서 기술했지만, 본 발명은 이러한 특정한 실시형태로 한정되지 않으며, 특허청구범위 내에 기재된 본 발명의 요지의 범위 내에서 여러 가지 변형·변경이 가능하다.
예컨대, 상기 실시형태에서는 기판 배치대가 처리 챔버의 하부에 배치되는 예를 설명했지만, 기판 배치대는, 지지면을 하향으로 하여 처리 챔버의 상부에 배치되는 경우라도 좋다.
실시예
이하, 상기 효과를 설명하기 위해 본 발명자가 실시한 실시예 및 비교예에 관해서 설명한다.
(온도 균일성의 비교)
지지면(6e)의 직경을 변화시킨 기판 배치대를 이용하여, 웨이퍼 면내의 온도 균일성을 시뮬레이션에 의해 검증했다. 웨이퍼(W)는 직경 300 mm로 했다.
(실시예 1)
지지면(6e)을 직경 302 mm로 했다. 웨이퍼(W)는 실리콘 웨이퍼를 이용했다.
(실시예 2)
지지면(6e)을 직경 302 mm로 했다. 웨이퍼(W)는 석영 웨이퍼를 이용했다.
(비교예 1)
지지면(6e)을 직경 296 mm로 했다. 웨이퍼(W)는 실리콘 웨이퍼를 이용했다.
(비교예 2)
지지면(6e)을 직경 296 mm로 했다. 웨이퍼(W)는 석영 웨이퍼를 이용했다.
상기 실시예 1 및 비교예 1의 시뮬레이션 결과를 도 23에 도시한다. 도 23의 (a)는 비교예 1에 있어서의 시뮬레이션 결과, 도 23의 (b)는 실시예 1에 있어서의 시뮬레이션 결과이다. 도 23에서는 색조에 따라서 온도를 표현하고 있다. 도 23의 (a)에 도시하는 바와 같이, 비교예 1에서는, 실리콘 웨이퍼의 중심 측의 온도가 약 13℃이고, 외주부의 온도가 약 20℃가 되었다. 즉, 실리콘 웨이퍼의 중심 측과 외주부와의 온도차가 약 7℃였다. 한편, 도 23의 (a)에서는, 약 1.75℃ 단위의 등고선을 기재하고 있어, 외연부에 있어서 온도의 불균일이 생기고 있음을 알 수 있다. 한편, 도 23의 (b)에 도시하는 바와 같이, 실시예 1에서는, 실리콘 웨이퍼의 중심 측의 온도가 약 14℃이고, 외주부의 온도가 약 15℃가 되었다. 즉, 실리콘 웨이퍼의 중심 측과 외주부와의 온도차가 약 1℃였다. 한편, 도 23의 (b)에서는, 약 0.3℃ 단위의 등고선을 기재하고 있어, 외연부에 있어서도 온도의 불균일이 생기지 않았음을 알 수 있다. 이와 같이, 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉함으로써, 실리콘 웨이퍼의 중심 측과 외주부와의 온도차가 개선되는 것이 확인되었다.
또한, 상기 실시예 2 및 비교예 2의 시뮬레이션 결과를 도 24에 도시한다. 도 24의 (a)는 비교예 2에 있어서의 시뮬레이션 결과, 도 24의 (b)는 실시예 2에 있어서의 시뮬레이션 결과이다. 도 24에서는 색조에 따라서 온도를 표현하고 있다. 도 24의 (a)에 도시하는 바와 같이, 비교예 2에서는, 석영 웨이퍼의 중심 측의 온도가 약 60℃이고, 외주부의 온도가 약 200℃가 되었다. 즉, 석영 웨이퍼의 중심 측과 외주부와의 온도차가 약 140℃였다. 석영 웨이퍼에서는, 실리콘 웨이퍼에 비해서 매우 큰 온도차가 생기는 것이 확인되었다. 이것은 석영 웨이퍼가 단열재이기 때문에 열을 쉽게 놓치지 않기 때문이라고 생각된다. 한편, 도 24의 (a)에서는, 약 28℃ 단위의 등고선을 기재하고 있어, 외연부에 있어서 온도의 불균일이 생기고 있음을 알 수 있다. 한편, 도 24의 (b)에 도시하는 바와 같이, 실시예 2에서는, 석영 웨이퍼의 중심 측의 온도가 약 28℃이고, 외주부의 온도가 약 30℃가 되었다. 즉, 석영 웨이퍼의 중심 측과 외주부와의 온도차가 약 2℃였다. 한편, 도 24의 (b)에서는, 약 0.3℃ 단위의 등고선을 기재하고 있어, 외연부에 있어서도 온도의 불균일이 생기지 않았음을 알 수 있다. 이와 같이, 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉함으로써, 단열재인 석영 웨이퍼를 이용한 경우라도 중심 측과 외주부와의 온도차가 개선되는 것이 확인되었다. 즉, 석영 웨이퍼를 포함하는 접합 기판이라도, 기판 면내 온도를 균일하게 할 수 있음이 시사되었다.
(전계 분포의 비교)
이어서, 지지면(6e)의 직경을 변화시킨 기판 배치대에 있어서, 베벨 커버링(5)의 하부 시스 전계 분포를 시뮬레이션했다. 베벨 커버링(5)의 재료는 석영, 시스는 5 mm로 하고, 인가 전압을 100 MHz, 1 W로 했다.
(실시예 3)
지지면(6e)을 직경 302 mm로 했다.
(비교예 3)
지지면(6e)을 직경 290 mm로 했다.
상기 실시예 3 및 비교예 3의 시뮬레이션 결과를 도 25에 도시한다. 도 25는, 횡축이 기판 배치대의 중심으로부터의 거리(mm), 종축이 전계 E(Volt/m)이다. 실시예 3의 결과를 흰색 원으로 나타내고, 비교예 3의 결과를 검은색 원으로 나타내고 있다. 도 25에 도시하는 바와 같이, 베벨 커버링(5)을 이용한 경우에는, 지지면(6e)의 직경을 변화시킨 경우라도 전계 분포에 큰 차가 없음이 확인되었다. 즉, 전계 분포는, 지지면(6e)의 직경보다 베벨 커버링(5)의 차양부(51b)의 돌출량이 지배적으로 영향을 주는 것이 확인되었다. 따라서, 지지면(6e)의 직경을 변화시킨 경우(즉, 지지면(6e)의 직경을 웨이퍼(W)의 직경과 동일하거나 또는 그 이상으로 크게 변화시킨 경우)라도, 레지스트 패턴이 형성된 웨이퍼(W)를 에칭하여 관통 구멍(V)을 형성할 때에, 베벨 커버링(5)의 차양량을 조정함으로써 웨이퍼(W)의 외주부(WE)에 있어서 관통 구멍(V)의 수직 방향으로부터의 경사각 발생을 억제할 수 있다고 하는 측정 결과를 적용할 수 있음이 확인되었다. 즉, 지지면(6e)의 직경을 변화시킨 경우라도 홀 형상의 최적화를 도모하는 수법을 적용할 수 있음이 확인되었다.
(홀 깊이의 균일성의 비교)
이어서, 지지면(6e)의 직경을 변화시킨 기판 배치대에 있어서, 각각 에칭을 하여, 홀 형상 및 깊이를 검증했다.
(실시예 4)
지지면(6e)을 직경 302 mm로 했다. 웨이퍼는 레지스트가 도포된 실리콘 웨이퍼로 했다. 웨이퍼의 직경은 300 mm로 했다. 웨이퍼의 중심(0 mm)으로부터 75 mm, 115 mm, 130 mm, 140 mm, 145 mm의 위치에 깊이 55 ㎛의 홀을 형성했다. 홀 형성에 관한 조건은 도 26에 도시하는 조건으로 했다. 도 26에 도시하는 바와 같이, 4 단계의 조건으로 홀을 형성했다. 단계 1에서는, 처리 공간 내의 압력을 215 mTorr, RF 전원의 100 MHz의 고주파 전력을 2800 W, 바이어스용의 3.2 MHz의 고주파 전력을 100 W로 하고, 처리 시간은 10초로 했다. 처리 가스의 조건으로서는, 실리콘 에칭에 기여하는 F 라디칼을 생성하는 SF6을 90 sccm, 실리콘 에칭에 기여하는 F 라디칼을 생성하고 홀 측벽을 보호하는 SiO2막을 형성하기 위한 SiF4를 1200 sccm, 홀 측벽을 보호하는 SiO2막을 형성하기 위한 O2를 110 sccm(처리 중에 75 sccm 추가), 홀 형상 컨트롤을 위한 HBr를 100 sccm로 했다. 한편, 바이어스용의 3.2 MHz의 고주파 전력을 도입하는 이유는, 레지스트와 실리콘 웨이퍼와의 경계에서 균열이 발생하는 것을 억제하기 위해서이다. 단계 2에서는, 처리 공간 내의 압력을 215 mTorr, RF 전원의 100 MHz의 고주파 전력을 3400 W로 하고, 처리 시간은 60초로 했다. 처리 가스의 조건으로서는, SF6을 140 sccm, SiF4를 900 sccm, O2를 140 sccm(처리 중에 75 sccm 추가), HBr를 150 sccm로 했다. 한편, HBr를 증가시키는 이유는, SF6이 반응하여 생성된 SiF4가 깊이에 따라서 홀에서 빠져나오기 어렵게 되어, 바닥의 형상이 끝이 가늘어지기 때문에, 바닥의 형상을 가로로 넓히도록 증가시키고 있다. 단계 3에서는, 처리 공간 내의 압력을 215 mTorr, RF 전원의 100 MHz의 고주파 전력을 3400 W로 하고, 처리 시간은 120초로 했다. 처리 가스의 조건으로서는, SF6을 140 sccm, SiF4를 900 sccm(처리 중에 100 sccm 추가), O2를 140 sccm(처리 중에 75 sccm 추가), HBr를 180 sccm로 했다. 단계 4에서는, 처리 공간 내의 압력을 215 mTorr, RF 전원의 100 MHz의 고주파 전력을 3400 W로 하고, 처리 시간은 85초로 했다. 처리 가스의 조건으로서는, SF6을 140 sccm, SiF4를 900 sccm(처리 중에 100 sccm 추가), O2를 125 sccm(처리 중에 75 sccm 추가), HBr를 200 sccm로 했다. 한편, 목표로 하는 홀의 깊이를 55 ㎛로 했기 때문에, 처리 시간의 토탈이 4분35초로서 설정되었지만, 홀의 깊이에 따라서 길게 설정하여도 좋다. 예컨대 TSV 기술이 필요한 접합 웨이퍼의 경우에는, 홀 깊이의 요구가 100 ㎛ 이상이 되기 때문에, 보다 긴 처리 시간을 설정할 필요가 있다. 상기 조건으로 형성한 홀을 단면 SEM으로 관찰했다.
(실시예 5)
웨이퍼의 중심(0 mm)으로부터 75 mm, 115 mm, 130 mm, 140 mm, 145 mm, 147 mm의 위치에 홀을 형성했다. 그 밖의 조건은 실시예 4와 같다.
(비교예 4)
지지면(6e)을 직경 290 mm로 했다. 그 밖의 조건은 실시예 4와 같다.
도 27은 비교예 4의 단면 SEM상이다. 도 28은 도 27에 도시하는 홀의 형상·깊이를 나타내는 데이터이다. 도 28에서, 「Depth」는 홀의 깊이, 「Top CD」는 홀 상부의 직경, 「BTM CD」는 홀 바닥의 직경, 「T/B CD ratio」는 「Top CD」와 「BTM CD」의 비, 「Taper」는 홀의 경사 각도, 「Unif.」는 기판 면내에 있어서의 깊이 균일성을 평가한 값이다. 균일성은, 계측된 「Depth」의 최대치와 최소치를 구하고, 최대치와 최소치의 차분을, 최대치와 최소치의 합계치로 제산하여 백분율로 표시하게 한 값이다. 도 29는 실시예 4의 단면 SEM상이다. 도 30은 도 29에 도시하는 홀의 형상·깊이를 나타내는 데이터이다. 도 31은 실시예 5의 단면 SEM상이다. 도 32는 도 31에 도시하는 홀의 형상·깊이를 나타내는 데이터이다.
도 27, 도 28에 도시하는 바와 같이, 비교예 4에서는, 중심 측의 영역보다 140 mm 더 외측의 영역에 있어서 홀의 깊이가 얕게 되어, 깊이의 균일성이 4.9%가 되는 것이 확인되었다. 이에 대하여, 도 29, 도 30에 도시하는 바와 같이, 실시예 4에서는, 중심 측의 영역보다 140 mm 더 외측의 영역에 있어서 홀의 깊이가 개선되어, 깊이의 균일성이 2.5%로 되는 것이 확인되었다. 이와 같이, 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉함으로써, 홀 깊이의 균일성이 개선되는 것이 확인되었다. 또한, 도 31, 도 32에 도시하는 바와 같이, 실시예 5에서는 깊이의 균일성이 4.9%가 되는 것이 확인되었다. 따라서, 지지면(6e)이 웨이퍼(W)의 이면 전체와 접촉함으로써, 홀 깊이의 균일성이 개선되는 것이 확인되었다.
1: 처리 챔버, 2: 배치대, 4: 지지대, 5: 베벨 커버링, 51b: 차양부, 6: 정전 척, 16: 샤워 헤드, 51: 상측 링 부재, 52: 하측 링 부재, 90: 제어부.

Claims (10)

  1. 원형의 피처리 기판을 수용하여 플라즈마 처리를 하는 처리 챔버 내에 배치되어, 상기 피처리 기판을 지지하는 기판 배치대로서,
    상기 피처리 기판의 이면 전체와 접촉하는 원형의 지지면을 가지며, 상기 지지면으로 상기 피처리 기판을 지지하는 기판 지지부와,
    상기 기판 지지부 상에 배치되고, 상기 지지면보다 큰 외경을 가지며 상기 피처리 기판보다 작은 내경을 갖는 원환형의 커버 부재와,
    상기 커버 부재의 하방에 있어서 상기 기판 지지부에 형성된 구멍부에 수용되고, 상기 커버 부재를 상하 이동시키는 리프트 핀과,
    상기 리프트 핀을 상하 이동시키는 구동 기구와,
    상기 구동 기구를 제어하는 제어부
    를 구비하고,
    상기 커버 부재는, 상기 지지면에 직교하는 방향에서 보아 상기 지지면에 지지된 상기 피처리 기판의 주위를 둘러싸도록, 그리고 상기 피처리 기판의 표면과 상기 피처리 기판의 표면에 대향하는 상기 커버 부재의 이면 사이에 공극이 형성되도록 배치되고,
    상기 제어부는, 에칭 처리시의 상기 공극의 길이가 애싱 처리시의 상기 공극의 길이와 비교하여 길어지도록 상기 구동 기구를 제어하는 것인 기판 배치대.
  2. 제1항에 있어서, 상기 지지면은, 원주형의 상기 기판 지지부의 일단면이고, 상기 피처리 기판의 직경과 동일하거나 또는 상기 피처리 기판의 직경보다 큰 직경을 갖는 것인 기판 배치대.
  3. 제1항 또는 제2항에 있어서, 상기 커버 부재는, 그 커버 부재의 중심축이 상기 기판 지지부의 중심축과 동축(同軸)이 되도록 배치되는 것인 기판 배치대.
  4. 제1항 또는 제2항에 있어서, 상기 커버 부재는, 상기 피처리 기판의 외연(外緣)과 상기 피처리 기판의 외연으로부터 0.3 mm ~ 1.0 mm 떨어진 위치 사이를 덮도록 배치되는 것인 기판 배치대.
  5. 제1항 또는 제2항에 있어서, 상기 커버 부재의 내경은, 상기 피처리 기판의 외경보다 0.3 mm ~ 1.0 mm 작게 형성되는 것인 기판 배치대.
  6. 제1항 또는 제2항에 있어서, 상기 커버 부재는,
    상기 지지면의 직경보다 내경이 큰 링 형상의 본체부와,
    상기 본체부의 내주의 일단부에 설치되고, 상기 본체부의 직경 방향 내측으로 돌출되어 상기 커버 부재의 내경을 형성하는 차양부를 갖는 것인 기판 배치대.
  7. 제1항 또는 제2항에 있어서, 상기 기판 지지부는, 복수의 기판이 접합되어 형성된 접합 기판을 상기 피처리 기판으로서 지지하는 것인 기판 배치대.
  8. 제7항에 있어서, 상기 기판 지지부는, 석영 유리로 이루어지는 기판을 포함하는 복수의 기판이 접합되어 형성된 접합 기판을 상기 피처리 기판으로서 지지하는 것인 기판 배치대.
  9. 원형의 피처리 기판을 수용하여 플라즈마 처리를 하는 처리 챔버와,
    상기 처리 챔버 내에 배치되어, 상기 피처리 기판을 지지하는 기판 배치대를 구비하고,
    상기 기판 배치대는,
    상기 피처리 기판의 이면 전체와 접촉하는 원형의 지지면을 가지며, 상기 지지면으로 상기 피처리 기판을 지지하는 기판 지지부와,
    상기 기판 지지부 상에 배치되고, 상기 지지면보다 큰 외경을 갖고, 상기 피처리 기판보다 작은 내경을 갖는 원환형의 커버 부재와,
    상기 커버 부재의 하방에 있어서 상기 기판 지지부에 형성된 구멍부에 수용되고, 상기 커버 부재를 상하 이동시키는 리프트 핀과,
    상기 리프트 핀을 상하 이동시키는 구동 기구와,
    상기 구동 기구를 제어하는 제어부
    를 가지며,
    상기 커버 부재는, 상기 지지면에 직교하는 방향에서 보아 상기 지지면에 지지된 상기 피처리 기판의 주위를 둘러싸도록, 그리고 상기 피처리 기판의 표면과 상기 피처리 기판의 표면에 대향하는 상기 커버 부재의 이면 사이에 공극이 형성되도록 배치되고,
    상기 제어부는, 에칭 처리시의 상기 공극의 길이가 애싱 처리시의 상기 공극의 길이와 비교하여 길어지도록 상기 구동 기구를 제어하는 것인 플라즈마 처리 장치.
  10. 삭제
KR1020147017836A 2012-01-17 2013-01-15 기판 배치대 및 플라즈마 처리 장치 KR102037542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012006888 2012-01-17
JPJP-P-2012-006888 2012-01-17
PCT/JP2013/050570 WO2013108750A1 (ja) 2012-01-17 2013-01-15 基板載置台及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20140119004A KR20140119004A (ko) 2014-10-08
KR102037542B1 true KR102037542B1 (ko) 2019-10-28

Family

ID=48799175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017836A KR102037542B1 (ko) 2012-01-17 2013-01-15 기판 배치대 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20140311676A1 (ko)
JP (1) JP6055783B2 (ko)
KR (1) KR102037542B1 (ko)
TW (1) TWI571929B (ko)
WO (1) WO2013108750A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9410249B2 (en) 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
JP2016040800A (ja) * 2014-08-12 2016-03-24 アズビル株式会社 プラズマエッチング装置
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US11024528B2 (en) * 2015-10-21 2021-06-01 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device having focus ring
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN108293292B (zh) * 2016-03-30 2020-08-18 东京毅力科创株式会社 等离子电极以及等离子处理装置
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6770428B2 (ja) * 2016-12-28 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス 除電装置および除電方法
JP6948822B2 (ja) * 2017-04-25 2021-10-13 東京エレクトロン株式会社 基板処理装置及び基板取り外し方法
EP3580777B1 (en) * 2017-07-24 2021-04-14 LAM Research Corporation Moveable edge ring designs
EP3843129B1 (en) * 2017-11-21 2022-09-14 Lam Research Corporation Bottom edge rings
JP6994981B2 (ja) * 2018-02-26 2022-01-14 東京エレクトロン株式会社 プラズマ処理装置及び載置台の製造方法
DE102018112632B4 (de) * 2018-05-25 2024-02-29 Infineon Technologies Ag Substrathalteranordnung und Verfahren dazu
CN111052344B (zh) 2018-08-13 2024-04-02 朗姆研究公司 边缘环组件
JP7115942B2 (ja) * 2018-09-06 2022-08-09 東京エレクトロン株式会社 載置台、基板処理装置、エッジリング及びエッジリングの搬送方法
JP7105666B2 (ja) * 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
CN109571782A (zh) * 2018-10-26 2019-04-05 广州市昊志机电股份有限公司 一种高精度可转动的快速装夹模块
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
JP6704147B2 (ja) * 2019-02-05 2020-06-03 パナソニックＩｐマネジメント株式会社 プラズマ処理方法、電子部品の製造方法およびプラズマ処理装置
JP2021064695A (ja) * 2019-10-11 2021-04-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US12005482B2 (en) * 2020-03-31 2024-06-11 Shibaura Mechatronics Corporation Substrate treatment device
WO2022108789A1 (en) * 2020-11-19 2022-05-27 Applied Materials, Inc. Ring for substrate extreme edge protection
US20220199373A1 (en) * 2020-12-18 2022-06-23 Applied Materials, Inc. Methods to eliminate of deposition on wafer bevel and backside

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144076A (ja) 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd ウェハのドライエッチング装置およびドライエッチング方法
JP2007150036A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd プラズマエッチング用治具及びそれを用いた半導体ウエーハのプラズマエッチング方法
JP2009218579A (ja) * 2008-02-14 2009-09-24 Shin Etsu Chem Co Ltd Ｓｏｉ基板の表面処理方法
JP2010192488A (ja) 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534110A (en) * 1993-07-30 1996-07-09 Lam Research Corporation Shadow clamp
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
TW200415681A (en) * 2002-10-17 2004-08-16 Matsushita Electric Ind Co Ltd Plasma processing apparatus
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4640922B2 (ja) 2003-09-05 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置
JP5269335B2 (ja) 2007-03-30 2013-08-21 東京エレクトロン株式会社 プラズマ処理装置
US8920564B2 (en) * 2010-07-02 2014-12-30 Applied Materials, Inc. Methods and apparatus for thermal based substrate processing with variable temperature capability
EP2649218B1 (en) * 2010-12-08 2017-08-23 Evatec AG Apparatus and method for depositing a layer onto a substrate
WO2012133585A1 (ja) * 2011-03-29 2012-10-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144076A (ja) 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd ウェハのドライエッチング装置およびドライエッチング方法
JP2007150036A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd プラズマエッチング用治具及びそれを用いた半導体ウエーハのプラズマエッチング方法
JP2009218579A (ja) * 2008-02-14 2009-09-24 Shin Etsu Chem Co Ltd Ｓｏｉ基板の表面処理方法
JP2010192488A (ja) 2009-02-16 2010-09-02 Sumitomo Precision Prod Co Ltd プラズマ処理装置

Also Published As

Publication number Publication date
JPWO2013108750A1 (ja) 2015-05-11
JP6055783B2 (ja) 2016-12-27
WO2013108750A1 (ja) 2013-07-25
US20140311676A1 (en) 2014-10-23
TWI571929B (zh) 2017-02-21
TW201349336A (zh) 2013-12-01
KR20140119004A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
KR102037542B1 (ko) 기판 배치대 및 플라즈마 처리 장치
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR101384589B1 (ko) 반도체 장치의 제조 방법
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
US20140134846A1 (en) Plasma etching method
US9048191B2 (en) Plasma etching method
US20060163202A1 (en) Plasma etching method
JP2014096499A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2007258426A (ja) プラズマエッチング方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2015050156A (ja) 基板載置台及びプラズマ処理装置
US20100144157A1 (en) Plasma etching apparatus and method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI492299B (zh) Manufacturing method of semiconductor device
JP3808902B2 (ja) プラズマエッチング方法
KR20120049823A (ko) 플라즈마 처리 장치
US20230107264A1 (en) Etching method and etching apparatus
KR20120100834A (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US20240087858A1 (en) Cleaning method and plasma processing method
US20170069497A1 (en) Plasma etching method
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant