JP3250722B2 - Ｓｏｉ基板の製造方法および製造装置 - Google Patents

Ｓｏｉ基板の製造方法および製造装置

Info

Publication number
JP3250722B2
JP3250722B2 JP32510696A JP32510696A JP3250722B2 JP 3250722 B2 JP3250722 B2 JP 3250722B2 JP 32510696 A JP32510696 A JP 32510696A JP 32510696 A JP32510696 A JP 32510696A JP 3250722 B2 JP3250722 B2 JP 3250722B2
Authority
JP
Japan
Prior art keywords
porous
etching
substrate
crystal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32510696A
Other languages
English (en)
Other versions
JPH09223783A (ja
Inventor
忠司 阿閉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32510696A priority Critical patent/JP3250722B2/ja
Priority to US08/762,595 priority patent/US5876497A/en
Priority to TW085115260A priority patent/TW346670B/zh
Priority to CA002192630A priority patent/CA2192630C/en
Priority to EP96309013A priority patent/EP0779649A3/en
Priority to KR1019960064572A priority patent/KR100225699B1/ko
Priority to CN96123922A priority patent/CN1090381C/zh
Publication of JPH09223783A publication Critical patent/JPH09223783A/ja
Application granted granted Critical
Publication of JP3250722B2 publication Critical patent/JP3250722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/128—Preparing bulk and homogeneous wafers by edge treatment, e.g. chamfering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、膜厚の均一性に優
れ、且つ膜の欠落（或いはボイド）や界面準位の抑制の
点で優れたＳＯＩ基板の製造方法及び製造装置に関する
ものであり、更に詳しくはガラス等の透明絶縁物基板上
や酸化膜を有するシリコン基板上の単結晶半導体層に作
成される、高機能、高性能電子デバイス、高集積回路な
どに適用するＳＯＩ基板の製造方法及び製造装置に関す
るものである。
【０００２】
【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（Ｓ
ＯＩ）技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基板では到達しえない数々の
優位点をこの基板が有することから、多くの研究が成さ
れてきた。
【０００３】［ＳＯＳとＳＩＭＯＸ］従来からのＳＯＩ
技術のひとつとして、いわゆるＳＯＳ（シリコン・オン
・サファイア）があり、シリコン層がサファイア結晶の
上にヘテロエピタキシャル成長して形成される技術であ
るが、ヘテロエピタキシャル成長で得られるシリコン結
晶品質は貧弱である。またＳＩＭＯＸ（Separation by
IMplanted OXygen）は、多量の酸素イオンをシリコンに
注入して、その後の熱処理により注入された酸素がシリ
コンの表面から約０．２μｍの位置に埋まったＳｉＯ2
層を形成するＳＯＩ形成技術として実用化されている。
しかしこの多量の酸素イオンの注入と熱処理は多くの時
間を要し、生産性とコストの面で不利であるだけでな
く、イオン注入によりＳＯＩシリコン層に多くの結晶欠
陥を引き起こす。酸素イオンの注入を少なくとすると酸
化膜の膜質を保つことが現状では困難であり、また埋め
込みＳｉＯ2 膜層の厚みを変化させることも困難とされ
ている。 ［貼り合わせＳＯＩ］最近報告されたＳＯＩ形成法の中
で、特に質的に優れているものとして通称「貼り合わせ
ＳＯＩ」がある。これは、少なくとも一方が酸化等によ
り絶縁膜が形成されている２枚のウエハの鏡面同士を密
着させ、熱処理を施して密着界面の結合を強力なものと
した後、どちらかの一方側から基板を研磨、或いはエッ
チングすることによって絶縁膜上に任意の厚みを持った
シリコン単結晶薄膜を残すという技術である。この技術
において最も重要なのはシリコン基板を薄膜化する工程
である。即ち通常数百μｍもの厚さのシリコン基板を均
一に数μｍ、もしくは１μｍ以下の厚さまで研磨、或い
はエッチングしなければならず、その制御性や均一性の
面で技術的に極めて困難である。シリコンの薄膜化の方
法には大別して２通りある。１つは研磨のみで行なう方
法（ＢＰＳＯＩ：Ｂｏｎｄｉｎｇ ａｎｄＰｏｌｉｓｈ
ｉｎｇ ＳＯＩ）であり、もう１つは残す薄膜の直上
（単体の基板作製時では直下）にエッチングストップ層
を設け、基板エッチングとエッチングストップ層のエッ
チングの２段階で行なう方法（ＢＥＳＯＩ：Ｂｏｎｄ
ａｎｄ Ｅｔｃｈｂａｃｋ ＳＯＩ）である。ＢＥＳＯ
Ｉはシリコン活性層は予め形成してあるエッチングスト
ップ層の上にエピタキシャル成長する場合が多いので、
膜厚の均一性を確保するにはこのＢＥＳＯＩが現在のと
ころ有利とされている。しかしながらエッチングストッ
プ層は不純物を高濃度に含んでいる場合が多いので、こ
れによって結晶格子の歪みが発生し、結晶欠陥がエピタ
キシャル層に伝搬するという問題がある。またエピタキ
シャル層の酸化や貼り合わせ後のアニール時に不純物が
拡散して、エッチング特性を変化させてしまう可能性も
ある。
【０００４】またこれらの貼り合わせＳＯＩでは、貼り
合わせ面に異物が存在したり、貼り合わせ面の平坦性が
悪く凹凸があると、「ボイド」と呼ばれる空隙を貼り合
わせ界面に多く発生してしまう。この点では前述したＢ
ＥＳＯＩは不利な場合が多い。何故ならばエッチングス
トップ層を形成する方法としては、例えばＣＶＤでヘテ
ロエピタキシャル成長を行なったり、高濃度の不純物を
ドーピングしたエピタキシャル成長を行なうのが通常だ
が、ＣＶＤの場合、特にヘテロエピタキシャル成長の場
合には、研磨によって得られる平坦面よりも平坦性が劣
ることが多いからである。イオン注入などによりエッチ
ングストップ層を形成することもあるが、この場合も平
坦性は悪化してしまう。
【０００５】［新ＢＥＳＯＩ技術］貼り合わせ面の平坦
性が良く、且つＢＥＳＯＩのように活性層の膜厚が均一
で、従来のＢＥＳＯＩよりもエッチバックの選択性が数
桁も良いという例では、シリコン基板の表面を陽極化成
により多孔質化し、この上にシリコン活性層をエピタキ
シャル成長する技術がある（特開平５−２１３３８）。
この場合、多孔質層がＢＥＳＯＩで言うエッチングスト
ップ層にあたる。但し多孔質シリコンは単結晶シリコン
に比べて、フッ酸系のエッチング液に対して非常にエッ
チングレートが高いので、エッチングストップ層という
よりも高選択エッチング特性を重視している。この技術
では多孔質シリコン層はＣＶＤでなく、平坦な単結晶シ
リコン基板表面を陽極化成するので、エッチングストッ
プ層をＣＶＤ等で形成するＢＥＳＯＩに比べて、エピタ
キシャル成長した活性層の平坦性は良くなる。この表面
に成長するエピタキシャル層は、非多孔質の単結晶基板
上のエピタキシャル層とほぼ同等の結晶性が得られると
いう特性を有する。よって、活性層として信頼性の高い
単結晶シリコン基板上のエピタキシャル層と同等の単結
晶薄膜を用いることが可能になり、優れた結晶性と優れ
た膜厚の均一性を有するＳＯＩ基板が提供できる。
【０００６】Ｋ．Ｓａｋａｇｕｃｈｉ等によれば、シリ
コン単結晶基板表面を陽極化成により多孔質化してその
上にエピタキシャル成長した基板と表面を酸化したシリ
コン基板を貼り合わせた後、グラインダーにより多孔質
化していない単結晶シリコン基板部分を研削して多孔質
層を露出させて、ＨＦ／Ｈ2 Ｏ2 混合液により多孔質層
のみ選択的にエッチングすることで、５インチウエハで
ＳＯＩシリコン層の膜厚分布として、５０７ｎｍ±１５
ｎｍ（±３％）、または９６．８ｎｍ±４．５ｎｍ（±
４．７％）が得られると報告している。このときＨＦ／
Ｈ2 Ｏ2 混合液によるエッチングにおいて、多孔質シリ
コン層は多孔質化していないシリコン層に比べてエッチ
ング速度が１０5 倍もあると述べており、ＢＥＳＯＩの
エッチングストップ層として充分に機能している。
【０００７】表面を熱酸化した単結晶シリコン基板、あ
るいは透明な石英ガラス基板とこの多孔質シリコン上に
成長したエピタキシャルシリコン膜とを貼り合わせる方
法の他に、２枚の基板のＳｉＯ2 面同士を貼り合わせる
ことも可能である。活性層であるエピタキシャルシリコ
ン膜とＳｉＯ2 （前記エピタキシャル層の熱酸化膜）界
面の界面準位は十分低く、且つＳｉＯ2 層の厚みは任意
に制御できるので、ＳＯＩの特性を十分に生かした基板
を作製できる。そして貼り合わせ界面のＳｉＯ 2 はプラ
ズマ処理によって表面が活性化することにより、貼り合
わせ強度は十分高められ、ボイドの発生が抑制される。
【０００８】
【発明が解決しようとしている課題】上述の新ＢＥＳＯ
Ｉ技術により、多孔質Ｓｉ領域の高選択エッチングによ
り膜厚分布がエピタキシャル成長時の平坦性と膜厚分布
を保存した高品質のＳＯＩ基板が得られる。しかしなが
ら上述の新ＢＥＳＯＩ技術には、多孔質Ｓｉ領域の除去
の際、以下の問題点がある。
【０００９】多孔質Ｓｉ領域を除去するとき、湿式のフ
ッ酸系エッチング液を用いてウェットエッチングをおこ
なっているので、多数枚処理時の液交換、エッチング液
濃度管理の制御性が難しく生産性が非常に悪い。
【００１０】このため、多孔質シリコンの形成とエッチ
ングに時間が長くかかる。
【００１１】そこで、本発明は、多孔質Ｓｉ領域の除去
を湿式のフッ酸系エッチング液を用いることによる、エ
ッチング液の濃度管理などで生産性の低下する問題点を
克服したＳＯＩ基板の作製方法及び製造装置を実現する
ことを目的とする。
【００１２】
【課題を解決するための手段】そこで、本発明者が、以
上の目的を達成するために、鋭意努力した結果、以下の
発明を得た。すなわち、本発明のＳＯＩ基板の製造方法
は、少なくとも多孔質単結晶Ｓｉ領域を有する単結晶Ｓ
ｉ基板の多孔質単結晶Ｓｉ領域の表面に非多孔質単結晶
Ｓｉ領域を形成する工程、前記非多孔質単結晶Ｓｉ領域
の表面に支持基板を貼り合わせる工程、前記多孔質単結
晶Ｓｉ領域を除去する工程、とを有するＳＯＩ基板の製
造方法において、前記多孔質単結晶Ｓｉ領域を除去する
工程は、多孔質単結晶Ｓｉ領域のエッチング速度が、非
多孔質単結晶Ｓｉ領域のそれより大きいラジカルエッチ
ングを行なう工程を有することを特徴とする。ここで、
前記多孔質単結晶Ｓｉ領域を除去する工程は、少なくと
も電気あるいは光エネルギーにより分解され発生した活
性ラジカル種が、多孔質領域の孔に入り込み、内部から
エッチングを行なう工程であるといい。また、前記多孔
質単結晶Ｓｉ領域を除去する工程は、被エッチング基板
を、加熱あるいは、振動させる工程を有するといい。ま
た、前記非多孔質単結晶Ｓｉ領域を形成する工程の前
に、前記多孔質単結晶Ｓｉ領域の孔の内壁の表面を酸化
するといい。また、前記非多孔質単結晶Ｓｉ領域を形成
する工程の前に、前記多孔質単結晶Ｓｉ領域を水素雰囲
気中で熱処理するといい。また、前記非多孔質単結晶Ｓ
ｉ領域を形成する工程の前に、前記多孔質単結晶Ｓｉ領
域の孔の内壁の表面を酸化し、その後水素雰囲気中で熱
処理するといい。
【００１３】また、単結晶Ｓｉ基板の表面のみに多孔質
単結晶Ｓｉ領域を形成したときは、前記多孔質単結晶Ｓ
ｉ領域を除去する前に、前記単結晶Ｓｉ基板の多孔質化
していない領域を除去する工程が必要になる。この多孔
質化していない領域を除去するためには、グラインダー
などの研削や、後述の非多孔質単結晶Ｓｉ領域のエッチ
ング速度が、多孔質単結晶Ｓｉ領域のそれより大きいド
ライエッチングを行なうとよい。また、せん断応力、引
っ張り応力などの応力をかけて、前記多孔質単結晶Ｓｉ
領域で、基板を分離して、前記単結晶Ｓｉ基板の多孔質
化していない領域を除去してもいい。この場合、前記非
多孔質単結晶Ｓｉ領域の上に、多孔質単結晶Ｓｉ領域が
残るので、これを、本発明の方法で除去するのである。
また、単結晶Ｓｉ基板をすべて多孔質化したときは、多
孔質化していない領域は存在しないので、多孔質化して
いない領域を除去する工程は必要ない。
【００１４】また、本発明は、ＳＯＩ基板の製造装置を
も包含する。すなわち、本発明のＳＯＩ基板の製造装置
は、シリコン単結晶基板の表層が陽極化成により多孔質
化され、該多孔質化された表面上にエピタキシャル成長
によりシリコン単結晶薄膜層が形成された第１の基板
と、第２の基板とを所定の雰囲気中で貼り合わせる工程
を行なう第１のチャンバーと、貼り合わせた基板の密着
力を強化するための熱処理工程を行なう第２のチャンバ
ーと、前記密着させた第１の基板側の多孔質化されてい
ない単結晶基板部分を除去する第１の選択的ドライエッ
チング工程を行なう第３のチャンバーと、前記多孔質シ
リコン部分を除去する第２の選択的ドライエッチング工
程を行なう第４のチャンバーを有し、前記第１乃至第４
のチャンバーは外部の雰囲気と遮断されて互いに結合さ
れたインライン型の装置であることを特徴とする。
【００１５】また、前記第３のチャンバーと前記第４の
チャンバーは、真空排気装置により真空雰囲気にされて
いるＳＯＩ基板の製造装置でもいい。また、前記第１の
チャンバーは、貼り合わせ表面にＯＨ結合を形成するた
めのＯ原子、Ｈ原子を含むガスが導入でき、かつ該貼り
合わせ表面を光あるいは電気エネルギーで活性化させる
為の部分と、貼り合わせ表面の不純物や異物を排除する
ための高真空排気できる部分とに分離して設けられてい
るＳＯＩ基板の製造装置でもいい。
【００１６】また、前記第３のチャンバーは、ガス分子
をイオン化させるための高周波電力を容量結合型プラズ
マとして供給できる電極を有する反応性イオンエッチン
グチャンバーであるＳＯＩ基板の製造装置でもいい。
【００１７】また、前記反応性イオンエッチングチャン
バーは、イオンの表面反応を促進するための直流電界を
印加できる機構を有するＳＯＩ基板の製造装置でもい
い。
【００１８】また、前記反応性イオンエッチングチャン
バーは、全面に多孔質シリコン部分が露出した時点での
セルフバイアスの変化によりエッチングの終点判定を行
なう手段を有するＳＯＩ基板の製造装置でもいい。
【００１９】また、前記第４のチャンバーは、光あるい
は電気エネルギーを与えてガス分子を分解しラジカルを
形成する部分と、そのラジカルが輸送され、被エッチン
グ基板の多孔質層の孔に入り込み、内部からのエッチン
グを行なうことができる部分とに分離して構成されたラ
ジカルエッチングチャンバーであるＳＯＩ基板の製造装
置でもいい。
【００２０】また、前記ラジカルエッチングチャンバー
は、ラジカルの多孔質の孔内部への拡散を促進するため
の基板加熱機構を有するＳＯＩ基板の製造装置でもい
い。
【００２１】また、前記ラジカルエッチングチャンバー
は、ラジカルの多孔質の孔内部への拡散を促進するため
の基板振動機構を有するＳＯＩ基板の製造装置でもい
い。
【００２２】本発明の製造装置のポイントは、多孔質シ
リコンと非多孔質シリコンのエッチング特性であり、逆
のエッチング選択比を持つエッチング手法が、従来の湿
式エッチングにかわって生産性に優れたドライエッチン
グで交互にできて、しかもインライン型の装置として実
現できたことにある。
【００２３】まず、本発明では、この多孔質シリコンの
エッチングメカニズムを解明することにより、ドライエ
ッチングでも適当なエッチング条件を選ぶことにより湿
式エッチングと同様に多孔質シリコンのエッチング速度
が非常に速いというエッチング選択比特性が得られるこ
とを見いだした。このエッチングメカニズムは以下のよ
うに考えられている。
【００２４】多孔質シリコンでは表面から内部にわたっ
て数十〜百オングストローム径の孔が高密度に存在して
おり、その孔の中に侵入したエッチングに関与するラジ
カルが、孔の壁に付着して側壁からエッチングが進行
し、柱状構造の柱が細って最終的には内部から多孔質シ
リコン部が崩壊して除去される。一方非多孔質シリコン
では孔はないので表面のエッチングしか起こらない。た
とえば非多孔質の表面のエッチングが数十オングストロ
ーム起こる間に、多孔質シリコンの孔へ数十μｍの深さ
までエッチングに関与するラジカルが侵入して付着した
とすると、孔の壁も表面と同じだけエッチングされて、
孔から侵入した部分の柱は崩壊して多孔質シリコンは数
十μｍのエッチングが起こったことになる。
【００２５】ここで重要なのはエッチングに関与するラ
ジカルの多孔質の孔への侵入と付着の速度が、表面のエ
ッチング速度よりも充分速いということである。従って
この多孔質シリコンの除去エッチングは、エッチングに
関与するラジカルの孔の中への拡散によってのみエッチ
ングが行われ、ケミカルなラジカルエッチングモードに
なっていることがここでの本発明のポイントである。Ｒ
ＩＥのような電界の方向に異方性を持つような反応性イ
オンエッチングは、表面のエッチングをより進行させる
のでここでのエッチングには用いない。まずエッチング
ガス種は、電気あるいは光のエネルギーにより分解反応
の後、輸送過程の気相中で二次反応が起こり、さらによ
り安定で寿命の長いエッチングラジカルとなり非エッチ
ング基板上へ到達する。さらにエッチング時の基板を加
熱または振動させることにより、ラジカルがより安定な
サイトへの等方的な拡散が促進されて、多孔質化の中へ
の侵入が促進され、多孔質シリコンのエッチング速度
は、非多孔質シリコンよりも１０5 〜１０6 倍の選択比
が得られる。
【００２６】また多孔質化されていない単結晶基板部分
の選択的な除去において、条件によっては、多孔質シリ
コンの方が非多孔質シリコンよりエッチング速度が数倍
以上も遅いという、従来の湿式エッチングでは得られな
かったまったく逆の選択比をもつエッチング条件を見い
だした。この多孔質シリコンと非多孔質シリコンのまっ
たく逆のエッチング選択比をもつエッチングのメカニズ
ムについて、まだ完全には解明されていないが、以下の
ように考えられる。
【００２７】ここでの非多孔質シリコン部の選択エッチ
ングは、前述の多孔質シリコンの選択エッチングとはま
ったく逆に、表面のエッチング速度がラジカル等の侵入
速度と同等かそれ以上であることが本発明のポイントで
ある。従ってここではＲＩＥのような電界の方向に異方
性を持つような反応性イオンエッチングモードを用いる
ことにより、表面のエッチングをより進行させることが
できる。さらに多孔質シリコンの表面が酸化されている
こともしくは、密度が小さいことでイオンエッチングモ
ードでの直流電界成分が非多孔質と多孔質で変化するた
めに、多孔質シリコンのエッチング速度が低下すると考
えられる。
【００２８】このイオンエッチングモードでの表面エッ
チングを促進させるためには、ＲＦプラズマ放電の圧
力、パワー、エッチングガス等を適当に選び、セルフバ
イアスを大きくする他に、外部から直流バイアスを印加
する方法も有効であり１００〜数１００Ｖの印加で、多
孔質シリコンのエッチング速度は非多孔質シリコンに比
べて数倍〜数１０倍程度遅くなる。これにより貼り合わ
せ後の非多孔質のウエハ部分の除去において、ウエハの
厚み分布やエッチング厚分布のために、下地の多孔質シ
リコンが部分的に露出するが、その部分のエッチング速
度は遅いために、多孔質シリコンの残り厚の分布として
は緩和され、均一性が向上する。
【００２９】非多孔質シリコン基板部分をエッチング
し、全面に多孔質シリコン部分が露出した時点でのエッ
チング終点判定はエッチング速度の選択性とエッチング
速度の面内分布均一性が充分あるために時間制御で充分
であるが、より生産性を考えた装置ではセルフバイアス
をモニターすることによっても行うことができる。すな
わち多孔質シリコンが露出した時点でセルフバイアスが
低下するので確実に終点判別ができる。
【００３０】
【発明の実施の形態】本発明の実施形態を図１を用いて
説明する。
【００３１】（図１−１） 単結晶シリコン基板１００
を陽極化成して多孔質シリコン１０１を形成する。この
とき多孔質化する厚みは、基板の片側表面層数μｍ〜数
十μｍでよい。また基板全体を陽極化成してもかまわな
い。多孔質シリコンの形成方法については、図６を用い
て説明する。まず基板としてＰ型の単結晶シリコン基板
６００を用意する。Ｎ型でも不可能ではないが、その場
合は低抵抗の基板に限定されるか、または光を基板表面
に照射してホールの生成を促進した状態で行なわなけれ
ばならない。基板６００を図６−１に示すような装置に
セッティングする。即ち基板の片側がフッ酸系の溶液６
０４に接していて、溶液側に負の電極６０６がとられて
おり、逆側は正の金属電極６０５に接している。図６−
２に示すように、正電極側６０５′も溶液６０４′を介
して電位をとってもかまわない。
【００３２】いずれにせよフッ酸系溶液に接している負
の電極側から多孔質化が起こる。フッ酸系溶液６０４と
しては、一般的には濃フッ酸（４９％ＨＦ）を用いる。
純水（Ｈ2 Ｏ）で希釈していくと、流す電流値にもよる
が、ある濃度からエッチングが起こってしまうので好ま
しくない。また陽極化成中に基板６００の表面から気泡
が発生してしまい、この気泡を効率よく取り除く目的か
ら、界面活性剤としてアルコールを加える場合がある。
アルコールとしてメタノール、エタノール、プロパノー
ル、イソプロパノール等が用いられる。また界面活性剤
の代わりに攪はん器を用いて、溶液を攪はんしながら陽
極化成を行ってもよい。
【００３３】負電極６０６に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。正側の電極６０５の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
板６００すべてになされた時点で、フッ酸系溶液６０４
が正電極６０５に達するので、正電極６０５の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。陽極化成を行う電流値は最大数百ｍＡ／ｃｍ2 であ
り、最小値は零でなければよい。この値は多孔質化した
シリコンの表面に良質のエピタキシャル成長ができる範
囲内で決定される。通常電流値が大きいと陽極化成の速
度が増すと同時に、多孔質シリコン層の密度が小さくな
る。即ち孔の占める体積がおおきくなる。これによって
エピタキシャル成長の条件が変わってくるのである。
【００３４】（図１−２） 以上のようにして形成した
多孔質層１０１上に、非多孔質の単結晶シリコン層１０
２をエピタキシャル成長させる。エピタキシャル成長が
可能なのは、多孔質層１０１が単結晶であるからであ
る。エピタキシャル成長は一般的な熱ＣＶＤ、減圧ＣＶ
Ｄ、プラズマＣＶＤ、分子線エピタキシー、スパッタ法
等で行なわれる。成長する膜厚はＳＯＩ層の設計値と同
じくすれば良いが、好ましくは２μｍ以下の膜厚が良
い。なぜなら２μｍ以上の膜厚の単結晶Ｓｉ膜がＳｉＯ
2 を主成分とする絶縁性基板の上にある場合、これをデ
バイスプロセスで熱処理すると両材料の熱膨張係数の違
いから貼り合わせ界面に大きな応力が発生し、シリコン
膜の破壊、基板の反り、または界面での剥離等が起こっ
てしまうからである。膜厚が２μｍ以下であれば応力は
比較的小さくてすむので、膜の破壊、剥離、反り等は起
こりにくい。より好ましくは、０．５μｍ以下である。
これは０．５μｍ以上の膜厚であると、後のアニールの
際に剥離、破壊等が起こらなくても、微小な領域におい
て結晶にスリップラインが生じやすくなるからである。
【００３５】非多孔質単結晶Ｓｉ層１０２を形成するた
めに、熱処理によって多孔質Ｓｉ層１０１の表面の孔を
塞ぐことで形成してもいい。
【００３６】（図１−３） エピタキシャル層１０２の
表面を酸化（１０３）する。これはエピタキシャル層を
次の工程で直接支持基板と貼り合わせた場合、貼り合わ
せ界面には不純物が偏析しやすく、また界面の原子の非
結合手（ダングリングボンド）が多くなり、薄膜デバイ
スの特性を不安定化させる要因になるからである。
【００３７】尚、酸化膜厚は、貼り合わせ界面に取り込
まれる大気中からのコンタミネーションの影響を受けな
い程度の厚みがあれば良い。
【００３８】（図１−４） 上記表面が酸化されたエピ
タキシャル面を有する基板１００と、ＳｉＯ2 を表面に
有する支持基板１１０を用意する。支持基板１１０はシ
リコン基板表面を酸化したもの、石英ガラス、結晶化ガ
ラス、任意基板上にＳｉＯ2を堆積したものなどが挙げ
られる。
【００３９】次いでこれらの両基板、もしくは一方をプ
ラズマ雰囲気中に晒して表面のＳｉＯ2 を活性化する。
このとき用いるガスは酸素が好ましいが、その他にも大
気（酸素／窒素の混合）、窒素、水素、またはアルゴ
ン、ヘリウム等の不活性ガスや、アンモニア等の分子ガ
スなどが可能である。
【００４０】（図１−５） 上記用意した両基板を洗浄
した後に貼り合わせる。洗浄方法は純水でリンスするだ
けが好ましく、他には過酸化水素水を純水で希釈したも
の、塩酸もしくは硫酸を純水で十分に希釈したものも可
能である。
【００４１】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。
【００４２】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には１２００℃以下が好ましい。ま
た基板によっては高温で熱処理できないものがある。例
えば支持基板１１０が石英ガラスである場合には、シリ
コンと石英の熱膨張係数の違いから、２００℃程度以下
の温度でしか熱処理できない。この温度を越えると貼り
合わせた基板が応力で剥がれたり、または割れたりして
しまう。ただし熱処理は次の工程で行なうバルクシリコ
ン１００の研削やエッチングの際の応力に耐えられれば
良い。従って２００℃以下の温度であっても活性化の表
面処理条件を最適化することで、プロセスは行なえる。
【００４３】（図１−６） 次にエピタキシャル成長層
１０２を残してシリコン基板部分１００と多孔質部分１
０１を選択的に除去する。
【００４４】まず非多孔質であるシリコン基板部分１０
０は表面グラインダー等により一部を研削した後にＲＩ
Ｅによりエッチングを行うか、または研削をおこなわず
ＲＩＥによりすべての部分の除去を行う。
【００４５】ここでの非多孔質シリコン基板部分のエッ
チングは、表面のエッチング速度がラジカル等の侵入速
度と同等かそれ以上であることが本発明のポイントであ
る。従ってここではＲＩＥのような電界の方向に異方性
を持つような反応性イオンエッチングモードを用いるこ
とにより、表面のエッチングをより進行させることがで
きる。さらに多孔質シリコンの表面が酸化されているこ
ともしくは、密度が小さいことでイオンエッチングモー
ドでの直流電界成分が非多孔質と多孔質で変化するため
に、多孔質シリコンのエッチング速度が低下すると考え
られる。
【００４６】このイオンエッチングモードでの表面エッ
チングを促進させるためには、ＲＦプラズマ放電の圧
力、パワー、エッチングガス等を適当に選ぶことが必要
である。反応性イオンエッチングはＨ2 ガス、またＦ原
子を含むＣＦ4 やＳＦ6 等のエッチングガスをＯ2 、Ｎ
2 ガス等のキャリアガスまたはＨｅ、Ａｒ等の不活性ガ
ス等と混入して高周波やマイクロ波電力によるプラズマ
あるいは光のエネルギーにより分解して、被エッチング
基板表面まで電界方向に加速された状態で活性なイオン
が到達して表面のエッチングが行われる。
【００４７】放電条件の設定としては特に放電圧力を低
くしてガス分子の平均自由工程を長くし、イオン化エネ
ルギーを得やすくすることが重要である。ＲＦパワーを
大きくすることで電極間の直流バイアス成分が増加して
イオンエッチングを促進する反面、ラジカル分解反応も
促進されるためにラジカルエッチングモードも混在して
くるので注意が必要である。ＲＦパワーによりセルフバ
イアスを大きくする他に、外部から直流バイアスを印加
する方法も有効であり１００〜数１００Ｖの印加で、非
多孔質のエッチング速度は大きくなり、数１００μｍの
エッチングでも数時間で終了する。その時多孔質シリコ
ンとのエッチング速度は数倍〜数１０倍程度遅い。これ
により貼り合わせ後の非多孔質のウエハ部分の除去にお
いて、ウエハの厚み分布やエッチング厚分布のために、
下地の多孔質シリコンが部分的に露出するが、その部分
のエッチング速度は遅いために、多孔質シリコンの残り
厚の分布としては緩和され、均一性が向上する。イオン
エッチングをさらに促進するために、マグネトロンを利
用したプラズマやＥＣＲプラズマも有効である。
【００４８】非多孔質シリコン基板部分１００をエッチ
ングし、多孔質部分１０１が露出した時点でエッチング
を一旦終了する。この時のエッチング終点判定はエッチ
ング速度の選択性とエッチング速度の面内分布均一性が
充分あるために時間制御で充分であるが、セルフバイア
スをモニターすることによっても行うことができる。す
なわち多孔質シリコンが露出した時点でセルフバイアス
が低下するので確実に終点判別ができる。
【００４９】非多孔質Ｓｉ基板の除去は、貼り合わせた
基板にせん断応力、引っ張り応力などをかけて、除去し
てもいい。この場合、非多孔質Ｓｉ基板１００の再使用
が可能になる。
【００５０】次に、下地の多孔質部分１０１はラジカル
エッチングにより行なう。多孔質シリコンでは表面から
内部にわたって数十〜百オングストローム径の孔が高密
度に存在しており、その孔の中に侵入したエッチングに
関与するラジカルが、孔の壁に付着して側壁からエッチ
ングが進行し、柱状構造の柱が細って最終的には内部か
ら多孔質シリコン部が崩壊して除去される。一方非多孔
質シリコンでは孔はないので表面のエッチングしか起こ
らない。たとえば非多孔質の表面のエッチングが数十オ
ングストローム起こる間に、多孔質シリコンの孔へ数十
μｍの深さまでエッチングに関与するラジカルが侵入し
て付着したとすると、孔の壁も表面と同じだけエッチン
グされて、孔から侵入した部分の柱は崩壊して多孔質シ
リコンは数十μｍのエッチングが起こったことになる。
【００５１】ここで重要なのはエッチングに関与するラ
ジカルの多孔質の孔への侵入と付着の速度が、表面のエ
ッチング速度よりも充分速いということである。従って
この多孔質シリコンの除去エッチングは、エッチングに
関与するラジカルの孔の中への拡散によってのみエッチ
ングが行われ、エッチングが等方的に進行するケミカル
なラジカルエッチングモードになっていることがここで
の本発明のポイントである。通常のＲＩＥのような電界
の方向に異方性を持つような反応性イオンエッチング
は、表面のエッチングをより進行させるのでここでのエ
ッチングには用いない。ただしＲＩＥのエッチング装置
でもガス、流量、圧力等を適当な条件を選べば実現でき
る。放電条件の設定としては特に放電圧力を高くしてガ
ス分子の平均自由工程を短くし、イオンの二次反応を促
進して基板のセルフバイアスを小さくして活性イオンに
よる表面エッチングを起こりにくくすることが必要であ
る。セルフバイアスと逆方向に外部から直流バイアスを
印加する方法や、電極の陽極側に被エッチング基板を配
置する方法も有効であるが、完全にイオンの到達をなく
すことは困難であり、好ましくはラジカルの生成部とエ
ッチング部を空間的に分離してラジカルが輸送される過
程を与えることである。
【００５２】また、Ｈ2 ガス、またＦ原子を含むＣＦ4
やＳＦ6 等のエッチングガスをＯ2、Ｎ2 ガス等のキャ
リアガスと混入させ、高周波やマイクロ波電力によるプ
ラズマあるいは光のエネルギーによりラジカルに分解し
て、輸送過程の気相中でキャリアガス等と二次反応を起
こすと、さらにより安定で寿命の長いエッチングラジカ
ルとなる。これは、エッチングガスが非エッチング基板
上へ到達するからである。さらにエッチング時の基板を
加熱または振動させることにより、ラジカルがより安定
なサイトへの等方的な拡散が促進されて、多孔質孔の中
への侵入が促進され、多孔質シリコンのエッチング速度
は、非多孔質シリコンよりも１０5 〜１０6 倍の選択比
が得られる。この時、下地のエピタキシャル成長部分１
０２は非多孔質であるためエッチング速度は多孔質のエ
ッチング速度の５〜６桁も小さく、ほとんどエッチング
は起こらず、エピタキシャル成長時の膜厚均一性を保存
して薄膜として残る。
【００５３】更に、以上説明した工程に下述する工程を
付加する場合もある。
【００５４】（１）多孔質層の孔の内壁の酸化（ｐｒｅ
ｏｘｉｄａｔｉｏｎ） 多孔質Ｓｉ層の隣接する孔の間の壁の厚みは、数ｎｍ〜
数１０ｎｍと非常に薄い。このためエピタキシャルＳｉ
層形成時、貼り合わせ後の熱処理時等、多孔質層に高温
処理を施すと孔壁が凝集することにより、孔壁が粗大化
して孔をふさぎ、エッチング速度が低下してしまう場合
がある。そこで、多孔質層の形成後、孔壁に薄い酸化膜
を形成して、孔の粗大化を抑制することができる。しか
し、多孔質層上には非多孔質単結晶Ｓｉ層をエピタキシ
ャル成長させる必要があることから、多孔質層の孔壁の
内部には、単結晶性が残るように孔の内壁の表面だけを
酸化する必要がある。ここで形成される酸化膜は、数Å
〜数１０Åの膜厚とするのが望ましい。このような膜厚
の酸化膜は、酸素雰囲気中で２００℃〜７００℃の温
度、より好ましくは、２５０℃〜５００℃の温度での熱
処理により形成される。
【００５５】（２）水素ベーキング処理 先にＥＰ５５３８５２Ａ２公報は、水素雰囲気下の熱処
理により、Ｓｉ表面の微小な荒れ（ｒｏｕｇｈｎｅｓ
ｓ）を除去し、非常になめらかなＳｉ表面が得られるこ
とを示している。本発明においても、水素雰囲気下での
ベーキングを適用することができる。水素ベーキング
は、例えば、多孔質Ｓｉ層形成後、エピタキシャルＳｉ
層形成前に行なうことができ、これと別に多孔質Ｓｉ層
のエッチング除去後に得られるＳＯＩ基体に行なうこと
ができる。エピタキシャルＳｉ層形成前に行なう水素ベ
ーキング処理によっては、多孔質Ｓｉ表面を構成するＳ
ｉ原子のマイグレーション（ｍｉｇｒａｔｉｏｎ）によ
り、孔の最表面が閉塞されるという現象が生ずる。孔の
最表面が閉塞された状態でエピタキシャルＳｉ層の形成
が行なわれると、より結晶欠陥の少ないエピタキシャル
Ｓｉ層が得られる。一方、多孔質Ｓｉ層のエッチング後
に行なう水素ベーキングによっては、エッチングにより
多少荒れたエピタキシャルＳｉ表面をなめらかにする作
用と、ボンディングの際の貼り合わせ界面にクリーンル
ーム中の空気から不可避的にとり込まれ、エピタキシャ
ルＳｉ層に拡散した中のボロンおよび多孔質Ｓｉ層から
エピタキシャルＳｉ層に熱拡散したボロンを外方拡散に
より脱離させるという作用がある。
【００５６】以上の工程を行なうことによって、膜厚分
布の良好なＳＯＩ基板あるいは、単結晶シリコンが形成
された透明絶縁性基板を得ることができる。
【００５７】以上、説明したＳＯＩ基板の製造方法以外
にも、エピタキシャル成長させた非多孔質単結晶Ｓｉ領
域１０２の表面に、酸化膜１０３を形成せず、酸化膜を
有するＳｉウェハ１１０と貼り合わせてもいい。また非
多孔質単結晶Ｓｉ領域１０３の表面に酸化膜を形成して
おいて、酸化膜を持たないＳｉウェハ１１０を貼り合わ
せてもいい。
【００５８】
【実施例】 ［実施例１］図１及び図６を用いて本発明の第１実施例
の詳細を説明する。
【００５９】（図１−１） 約３００ミクロンの厚みを
持った６インチＰ型（１００）単結晶シリコン基板
（０．１〜０．２Ωｃｍ）を用意し、これを図６−１に
示すような装置にセットして陽極化成を行ない、シリコ
ン基板１００の表面を１０μｍだけ多孔質シリコン１０
１にした。この時の溶液６０４は４９％ＨＦ溶液を用
い、電流密度は１００ｍＡ／ｃｍ2 であった。そしてこ
の時の多孔質化速度は５μｍ／ｍｉｎ．であり、１０μ
ｍの厚みの多孔質層は２分で得られた。（図１−２）
前記多孔質シリコン１０１上にＣＶＤ法により、単結晶
シリコン層１０２を０．２５μｍエピタキシャル成長し
た。堆積条件は以下のとおりである。
【００６０】使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（ｌ／ｍｉｎ） 温 度：７５０℃ 圧 力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／ｍｉｎ． （図１−３） 上記方法にて作成した基板を水蒸気雰囲
気中９００℃の条件で処理し、０．０５μｍの酸化膜１
０３を得た。
【００６１】（図１−４） 上記酸化膜を有する基板１
００と、予め用意しておいた０．５μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウエハ）１１０を平行
平板型プラズマ処理装置内にセットし、酸素プラズマに
より各々の表面を活性化処理した。処理条件は次の通り
である。
【００６２】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・４００Ｗ 酸素流量・・・・３０ｓｃｃｍ 圧力・・・・・・２０ｐａ． 処理時間・・・・１分 尚、プラズマと基板の間では特にバイアスの制御は行な
わず、プラズマのセルフバイアスのみで表面処理をし
た。
【００６３】（図１−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に４００℃、６時間の熱処理を行な
った。
【００６４】（図１−６） 熱処理後にシリコン基板１
００側を上述と同様の平行平板型プラズマエッチング装
置で非多孔質単結晶基板１００を選択的にエッチング
し、多孔質シリコン１０１を露出させた。この時の貼り
合わせたウエハには厚みのばらつきがあり、さらに化成
時の多孔質シリコン厚のばらつきもあり、非多孔質単結
晶基板部分１００の厚みばらつきは最大で３００±５μ
ｍ程度ある。このエッチング条件は以下の通りである。
【００６５】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・１ＫＷ ＳＦ6 ガス流量・・１０００ｓｃｃｍ 酸素流量・・・・３００ｓｃｃｍ 圧力・・・・・・２０ｐａ． 基板バイアス・・５００Ｖ 処理時間・・・・６３分 この条件での非多孔質シリコンのエッチング速度は５μ
ｍ／分で、多孔質シリコンは、１μｍ／分であり、非多
孔質単結晶基板部分１００が、最悪の場合で薄く２９５
μｍ程度の場合３分オーバーエッチングになり、３０５
μｍと厚い場合は１分のオーバーエッチングになる。こ
の時の下地の多孔質シリコン１０１のエッチング厚はそ
れぞれ４μｍと２μｍであり、最悪の場合でも１０μｍ
の多孔質シリコン１０１内でエッチングが停止できる。
この時終点判定は特に行わなかったが、設定した処理時
間でエッチング装置に投入した６基板はすべて多孔質シ
リコンが全面露出し、その残り厚のウエハ面内分布は±
１０％以内であった。
【００６６】この基板を引き続きマイクロ波励起のケミ
カルドライエッチング装置により、多孔質部分１０１の
みを選択的にエッチングした。この装置はマイクロ波電
力によりプラズマを発生させる部分とエッチングが行わ
れる部分が空間的に分離されており、非エッチング基板
にはイオン種は到達しない構造になっている。このとき
のエッチング条件は以下の通りである。
【００６７】マイクロ波周波数・・・１ＧＨｚ マイクロ波パワー・・・１００Ｗ ＳＦ6 ガス流量・・１００ｓｃｃｍ Ｏ2 流量・・・・・５００ｓｃｃｍ Ｎ2 流量・・・・・５００ｓｃｃｍ 圧力・・・・・・・１００ｐａ． 処理時間・・・・・３０分 この条件での非多孔質シリコンのエッチング速度は、〜
５×１０-4μｍ／分程度である。ただし、多孔質シリコ
ンでは、まず多孔質孔内部でのエッチングが進行してい
るために表面のエッチングとしては観測されず、エッチ
ング開始２０分程度から急激に多孔質シリコンが崩壊
し、開始３０分で完全にエッチングされた。最悪の場合
でも多孔質シリコンの残り厚は６〜８μｍ程度のばらつ
きになるが、この３０分のエッチングに対して、下地の
エピタキシャル単結晶シリコン層１０２のオーバーエッ
チングが仮に１０分程度であったとしても、単結晶シリ
コンのオーバーエッチングは５０Ａ以下であり、エピタ
キシャル成長時の均一性には影響を与えない。エッチン
グの終点判定としてエッチング表面の蛍光のモニタを利
用することもできるが、選択性が非常に大きいためにエ
ッチング時間の制御で充分である。
【００６８】この結果０．６μｍのシリコン酸化膜上
に、約１８０ｎｍ±５．４（±３％）の膜厚分布の優れ
た超薄膜単結晶シリコン膜を備えたＳＯＩ基板が形成で
きた。
【００６９】［実施例２］図２を用いて本発明の第２実
施例の詳細を説明する。
【００７０】（図２−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの６インチＰ型（１００）シリ
コン基板２００を用意し、その表層を第１実施例と同様
にして１０μｍだけ多孔質シリコン２０１とした。
【００７１】（図２−２） 得られた多孔質面上に第１
実施例と同様にしてエピタキシャル層２０２を０．１５
μｍの厚みに形成した。
【００７２】（図２−３） 上記方法にて作成した基板
を１０００℃の水蒸気中で０．１μｍ酸化（２０３）し
た。
【００７３】（図２−４） 上記基板と予め用意してお
いた６インチの合成石英基板２１０を、第１実施例と同
様に表面をプラズマ処理した。
【００７４】（図２−５） 上記シリコン基板２００と
石英基板２１０を純水中に５分間浸した後に、スピン乾
燥して互いの処理面を貼り合わせた。続いて３００℃、
１０時間の熱処理を行なった。
【００７５】（図２−６） まず２９０μｍあるシリコ
ン基板部分２００をＲＩＥにより実施例１と同条件でエ
ッチングした。そして表面に多孔質シリコン層２０１が
露出したところで、やはり実施例１と同様な条件でケミ
カルドライエッチングで多孔質層２０１を選択的にエッ
チングした。このとき石英基板２１０はまったくエッチ
ングされていない。エッチングの終点判定としてエッチ
ング表面の蛍光のモニタを利用することもできるが、選
択性が非常に大きいためにエッチング時間の制御で充分
である。
【００７６】この結果、石英基板上に９８．２ｎｍ±
３．４ｎｍ（±３．５％）の膜厚分布を有するシリコン
単結晶薄膜を備えたＳＯＩ基板が作成できた。
【００７７】［実施例３］図３を用いて本発明の第３実
施例の詳細を説明する。
【００７８】（図３−１）３００μｍの厚みを持った抵
抗率０．０１Ω・ｃｍの５インチＰ型（１００）シリコ
ン基板３００を用意し、その表面から５μｍの厚みだけ
多孔質層３０１を形成した。
【００７９】（図３−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層３０２を
０．１５μｍの厚みに形成した。
【００８０】（図３−３） 上記方法にて作成した基板
を水蒸気雰囲気中９００℃の条件で処理し、０．０５μ
ｍの酸化膜３０３を得た。
【００８１】（図３−４） 上記酸化膜を有する基板３
００と、予め用意しておいた０．２μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウエハ）３１０を平行
平板型プラズマ処理装置内にセットし、実施例１と同様
な酸素プラズマ条件により各々の表面を活性化処理し
た。
【００８２】（図３−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に４００℃、６時間の熱処理を行な
った。
【００８３】（図３−６） 熱処理後にシリコン基板３
００側を上述と同様の平行平板型プラズマエッチング装
置で以下の条件により選択的にエッチングし、多孔質シ
リコン３０１を露出させた。
【００８４】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・１ＫＷ ＣＦ4 ガス流量・・８００ｓｃｃｍ Ａｒガス流量・・・・２００ｓｃｃｍ 圧力・・・・・・５ｐａ． 基板バイアス・・５００Ｖ 処理時間・・・・９９分〜１０２分 この条件での非多孔質シリコンのエッチング速度は３．
１μｍ／分で、多孔質シリコンは、０．４３μｍ／分で
ある。実施例１と同様に、非多孔質単結晶基板部分３０
０は最悪で３００〜３０５μｍのばらつきがあり、たと
えば１００分のエッチングでは、１．６〜４．８分が多
孔質シリコンのオーバーエッチングになる。この時の下
地の多孔質シリコン３０１のエッチング厚はそれぞれ
０．６９μｍと２．１μｍであり、最悪の場合でも５μ
ｍの多孔質シリコン３０１は２．９〜４．３μｍの残り
厚でエッチングが停止できる。この終点判定は、セルフ
バイアスをモニタして９００Ｖ〜７００Ｖになったとこ
ろで多孔質シリコンエッチングの終点として放電を停止
した。エッチング装置に投入した６基板はすべて多孔質
シリコンが全面露出し、その残り厚のウエハ面内分布は
±１０％以内であった。
【００８５】この基板を引き続きマイクロ波励起のケミ
カルドライエッチング装置により、多孔質部分３０１の
みを選択的にエッチングした。このときのエッチング条
件は実施例１とはぼ同様であるが、基板加熱を行い、基
板に超音波振動を与えた。
【００８６】マイクロ波周波数・・・１ＧＨｚ マイクロ波パワー・・・１００Ｗ ＳＦ6 ガス流量・・１００ｓｃｃｍ Ｏ2 流量・・・・・５００ｓｃｃｍ Ｎ2 流量・・・・・５００ｓｃｃｍ 圧力・・・・・・・１００ｐａ． 基板温度・・・・・３００℃ 超音波・・・・・・１ｋＷ 処理時間・・・・・１０分 この条件での非多孔質シリコンのエッチング速度は、や
はり〜５×１０-4μｍ／分程度である。
【００８７】基板加熱と超音波振動の効果により、まず
多孔質孔への拡散が促進され、しかも孔の壁のエッチン
グによる物理的な崩壊も促進され、開始７〜８分でほと
んど下地のエピタキシャル層が露出して、１０分で完全
にエッチングされた。この下地のエピタキシャル単結晶
シリコン層３０２が仮に１０分間オーバーエッチングさ
れたとしてもオーバーエッチング厚は５０Ａ以下であ
り、エピタキシャル成長時の均一性には影響を与えな
い。エッチングの終点判定としてエッチング表面の蛍光
のモニタを利用することもできるが、選択性が非常に大
きいためにエッチング時間の制御で充分である。
【００８８】この結果０．２５μｍのシリコン酸化膜上
に、約１００．８ｎｍ±３．４（±３．４％）の膜厚分
布の優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板
が形成できた。
【００８９】［実施例４］図４を用いて本発明の第４実
施例の詳細を説明する。
【００９０】（図４−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの５インチＰ型（１００）シリ
コン基板４００を用意し、その表面から５μｍの厚みだ
け多孔質層４０１を形成した。
【００９１】（図４−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層４０２を
０．１５μｍの厚みに形成した。
【００９２】（図４−３） 上記方法にて作成した基板
を水蒸気雰囲気中９００℃の条件で処理し、０．０５μ
ｍの酸化膜４０３を得た。
【００９３】（図４−４） 上記酸化膜を有する基板４
００と、予め用意しておいた０．２μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウエハ）４１０を平行
平板型プラズマ処理装置内にセットし、実施例１と同様
な酸素プラズマ条件により各々の表面を活性化処理し
た。
【００９４】（図４−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に４００℃、６時間の熱処理を行な
った。
【００９５】（図４−６） 熱処理後にシリコン基板４
００側を上述と同様の平行平板型プラズマエッチング装
置で実施例３の条件により選択的にエッチングし、多孔
質シリコン４０１を露出させた。この条件での非多孔質
シリコンのエッチング速度は３．１μｍ／分で、多孔質
シリコンは、０．４３μｍ／分である。実施例１と同様
に、非多孔質単結晶基板部分４００は最悪で３００〜３
０５μｍのばらつきがあり、たとえば１００分のエッチ
ングでは、１．６〜４．８分が多孔質シリコンのオーバ
ーエッチングになる。この時も実施例３と同様に、最悪
の場合でも５μｍの多孔質シリコン４０１は２．９〜
４．３μｍの残り厚でエッチングが停止できる。この終
点判定は、セルフバイアスをモニタして９００Ｖ〜７０
０Ｖになったところで多孔質シリコンエッチングの終点
として放電を停止した。
【００９６】この基板を引き続き光励起のＨ2 ラジカル
生成装置により、多孔質部分４０１のみを選択的にエッ
チングした。Ｈ2 ラジカルを生成させる部分とエッチン
グが行われる部分が空間的に分離されており、光励起の
場合プラズマを用いていないのでイオン種は基板に到達
しない。このときのエッチング条件は以下の通りであ
る。
【００９７】 励起光源・・・低圧水銀ランプ（２５３．７ｅＶ） Ｈ2 ガス流量・・１００ｓｃｃｍ 圧力・・・・・・・１０ｐａ． 基板温度・・・・・３００℃ 超音波・・・・・・１ｋＷ 処理時間・・・・・３０分 この条件での光分解のＨ2 ラジカルエッチングでも非多
孔質シリコンのエッチング速度は、〜２×１０-4μｍ／
分程度である。
【００９８】基板加熱と超音波振動の効果により、まず
多孔質孔への拡散が促進され、しかも孔の壁のエッチン
グによる物理的な崩壊も促進され、開始２０分でほとん
ど下地のエピタキシャル層が露出して、３０分で完全に
エッチングされた。この下地のエピタキシャル単結晶シ
リコン層４０２が仮に１０分間オーバーエッチングされ
たとしてもオーバーエッチング厚は５０Ａ以下であり、
エピタキシャル成長時の均一性には影響を与えない。エ
ッチングの終点判定としてエッチング表面の蛍光のモニ
タを利用することもできるが、選択性が非常に大きいた
めにエッチング時間の制御で充分である。
【００９９】この結果０．２５μｍのシリコン酸化膜上
に、約９９．８ｎｍ±３．６（±３．６％）の膜厚分布
の優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板が
形成できた。
【０１００】［実施例５］図５は本発明のＳＯＩ基板の
製造装置のひとつの実施例である。
【０１０１】まず、前述の実施例と同様に３００μｍの
厚みを持った抵抗率０．０１Ω・ｃｍの５インチＰ型
（１００）シリコン基板を用意し、その表面から５μｍ
の厚みだけ多孔質層を形成した。得られた基板の多孔質
表面にエピタキシャル単結晶シリコン層を０．１５μｍ
の厚みに形成した。さらにこの基板を水蒸気雰囲気中９
００℃の条件で処理し、表面に０．０５μｍの酸化膜を
形成し、洗浄の後、本実施例の装置内にセットした。さ
らにこの基板とはり合わせる０．２μｍ厚のシリコン酸
化膜を有するＳＯＩ支持基板も洗浄の後、本実施例の装
置内に同時にセットした。
【０１０２】まず本実施例の装置では基板は搬送用基板
ホルダーにセットされて、大気開放状態になったチャン
バー１のロード室に入り真空に引かれる。１０-4Ｐａ程
度の真空度でゲートバルブを開きチャンバー２の表面活
性化室に移動する。そしてチャンバー１とのゲートバル
ブを閉じてガス導入して表面活性化処理を以下の条件に
より行われる。
【０１０３】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・３００Ｗ ＣＦ4 ガス流量・・５０ｓｃｃｍ 酸素流量・・・・・３０ｓｃｃｍ 圧力・・・・・・・２０ｐａ． 処理時間・・・・・１分 上記表面活性化処理した基板は、真空引きの後、チャン
バー３の貼り合わせ室に移動して、処理面同士を貼り合
わせた。貼り合わせ時の条件は、Ｏ2 とＮ2 をそれぞれ
８００ｓｃｃｍ同量導入して、４００Ｐａ程度の圧力
で、真空チャックでそれぞれのウエハを基板ホルダーよ
り移動して重ね合わせて加圧する。その後にチャンバー
４の熱処理室に移動して４００℃、６時間の熱処理の雰
囲気中はＮ 2 を１０００ｓｃｃｍで４００Ｐａで行なっ
た。
【０１０４】熱処理後４００Ｐａの真空度でゲートバル
ブを開きチャンバー５のエッチング室に移動する。そし
てチャンバー４とのゲートバルブを閉じて真空に引きガ
ス導入して第１のエッチング処理が以下の条件により行
われる。
【０１０５】ＲＦ周波数・・・１３．５６ＧＨｚ ＲＦパワー・・・１ＫＷ ＣＦ4 ガス流量・・１００ｓｃｃｍ Ａｒガス流量・・・・・２００ｓｃｃｍ 圧力・・・・・・・７ｐａ． 基板バイアス・・８００Ｖ 終点判定・・・・基板間直流電圧モニタ このチャンバー５のエッチングは平行平板型プラズマエ
ッチング装置で前述の実施例と同様にＲＩＥモードであ
り、結晶シリコンウエハ部分を選択的にしかも高速でエ
ッチングし、多孔質シリコンを露出させた。この装置の
上述の条件での非多孔質シリコンのエッチング速度は
５．１μｍ／分で、多孔質シリコンは０．３３μｍ／分
である。他の実施例と同様に、非多孔質単結晶基板部分
は最大５μｍのばらつきがあり、多孔質が露出してから
１分程度の多孔質シリコンのオーバーエッチングのばら
つきが生じるが、多孔質シリコンのエッチング速度が遅
いので最悪の場合でも５μｍの多孔質シリコンは０．５
μｍ以下の残り厚のばらつきでエッチングが停止でき
る。この終点判定は、セルフバイアスをモニタして９０
０Ｖ〜７００Ｖになったところで多孔質シリコンエッチ
ングの終点として放電を停止した。
【０１０６】次に真空引きの後チャンバー６のエッチン
グ室に移動する。このエッチングチャンバーはマイクロ
波励起のケミカルドライエッチング装置であり、基板加
熱ができ、基板に超音波振動が印加できる構造になって
いる。これにより多孔質シリコン部分のみを選択的にエ
ッチングできる。このときのエッチング条件は以下の通
りである。
【０１０７】マイクロ波周波数・・・１ＧＨｚ マイクロ波パワー・・・２００Ｗ ＳＦ6 ガス流量・・２００ｓｃｃｍ Ｏ2 流量・・・・・５００ｓｃｃｍ Ｎ2 流量・・・・・５００ｓｃｃｍ 圧力・・・・・・・１００ｐａ． 基板温度・・・・・３００℃ 超音波・・・・・・１ｋＷ 処理時間・・・・・１０分 この条件での非多孔質シリコンのエッチング速度は、や
はり〜５×１０-4μｍ／分程度である。基板加熱と超音
波振動の効果により、まず多孔質孔への拡散が促進さ
れ、しかも孔の壁のエッチングによる物理的な崩壊も促
進され、開始７〜８分でほとんど下地のエピタキシャル
層が露出して、１０分で完全にエッチングされた。この
下地のエピタキシャル単結晶シリコン層が仮に１０分間
オーバーエッチングされたとしてもオーバーエッチング
厚は５０Ａ以下であり、エピタキシャル成長時の均一性
には影響を与えない。エッチングの終点判定としてエッ
チング表面の蛍光のモニタを利用することもできるが、
選択性が非常に大きいためにエッチング時間の制御で充
分である。
【０１０８】最後にチャンバー７のアンロード室に移動
して大気開放してできあがったＳＯＩ基板を取り出す。
【０１０９】本実施例の製造装置により作製されたＳＯ
Ｉ基板は、すべて真空チャンバー内を移動しているため
に特に貼り合わせ時の不純物、パーティクルの付着がな
くなり、それに起因するボイドはなくなった。また本実
施例の製造装置によれば、インライン型で多数枚の処理
が可能で、たとえば０．２５μｍのシリコン酸化膜上
に、約９７．８ｎｍ±３．８（±３．９％）の膜厚分布
の優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板
が、制御性よく得られ大量生産によるコストダウンが可
能になる。
【０１１０】
【発明の効果】本発明によれば、多孔質Ｓｉ領域の除去
のとき、従来湿式のフッ酸系エッチング液やアルカリ系
エッチング液を用いた時の多数枚処理後の液交換、液濃
度管理の制御性が難しく生産性が非常に悪いなどの問題
が解決された。
【図面の簡単な説明】
【図１】本発明の実施形態と第１実施例の工程を説明す
るための模式的断面図である。
【図２】本発明の第２実施例の工程を説明するための模
式的断面図である。
【図３】本発明の第３実施例の工程を説明するための模
式的断面図である。
【図４】本発明の第４実施例の工程を説明するための模
式的断面図である。
【図５】本発明の第５実施例の製造装置を説明するため
の模式的断面図である。
【図６】シリコン基板を多孔質化する装置の模式断面図
である。
【符号の説明】
１００，２００，３００，４００，６００ 単結晶シ
リコン基板 １０１，２０１，３０１，４０１ 多孔質化したシリ
コン基板 １０２，２０２，３０２，４０２ エピタキシャル成
長層 １０３，２０３，３０３，４０３ エピ酸化膜 １１０，２１０，３１０，４１０ 表面にＳｉＯ2 層を
有する支持基板 ６０４ ＨＦ／エタノール溶液 ６０５ 正電極 ６０６ 負電極
フロントページの続き (56)参考文献 特開 平５−275663（ＪＰ，Ａ) 特開 平７−26382（ＪＰ，Ａ) 特開 平５−36951（ＪＰ，Ａ) 特開 平５−38952（ＪＰ，Ａ) 特開 平４−328844（ＪＰ，Ａ) 特開 平５−160074（ＪＰ，Ａ) Ｒ．Ｌ．Ｓｍｉｔｈ，ｅｔ．ａ ｌ．，”Ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ｆｏｒｍａｔｉｏｎ ｍｅｃｈａｎｉ ｓｍｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．, 1992年４月15日，Ｖｏｌ．71，Ｎｏ. ８，ｐｐ．Ｒ１−Ｒ22 Ｐ．Ｂ．Ｍｕｍｏｌａ，「ＳＯＩウェ ーハ加工技術」，月刊Ｓｅｍｉｃｏｎｄ ｕｃｔｏｒ Ｗｏｒｌｄ，Ｖｏｌ．13, Ｎｏ．４，ｐｐ．65−71 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/302 H01L 21/3065

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも多孔質単結晶Ｓｉ領域を有す
    る単結晶Ｓｉ基板の多孔質単結晶Ｓｉ領域の表面に非多
    孔質単結晶Ｓｉ領域を形成する工程、 前記非多孔質単結晶Ｓｉ領域の表面に支持基板を貼り合
    わせる工程、 前記多孔質単結晶Ｓｉ領域を除去する工程、とを有する
    ＳＯＩ基板の製造方法において、 前記多孔質単結晶Ｓ
    ｉ領域を除去する工程は、多孔質単結晶Ｓｉ領域のエッ
    チング速度が、非多孔質単結晶Ｓｉ領域のそれより大き
    いラジカルエッチングを行なう工程を有することを特徴
    とするＳＯＩ基板の製造方法。
  2. 【請求項２】 前記多孔質単結晶Ｓｉ領域を除去する工
    程は、少なくとも電気あるいは光エネルギーにより分解
    され発生した活性ラジカル種が、多孔質領域の孔に入り
    込み、内部からエッチングを行なう工程である請求項１
    に記載のＳＯＩ基板の製造方法。
  3. 【請求項３】 前記多孔質単結晶Ｓｉ領域を除去する工
    程は、被エッチング基板を、加熱あるいは、振動させる
    工程を有する請求項１に記載のＳＯＩ基板の製造方法。
  4. 【請求項４】 前記非多孔質単結晶Ｓｉ領域を形成する
    工程の前に、前記多孔質単結晶Ｓｉ領域の孔の内壁の表
    面を酸化する請求項１記載のＳＯＩ基板の製造方法。
  5. 【請求項５】 前記非多孔質単結晶Ｓｉ領域を形成する
    工程の前に、前記多孔質単結晶Ｓｉ領域を水素雰囲気中
    で熱処理する請求項１記載のＳＯＩ基板の製造方法。
  6. 【請求項６】 前記非多孔質単結晶Ｓｉ領域を形成する
    工程の前に、前記多孔質単結晶Ｓｉ領域の孔の内壁の表
    面を酸化し、その後水素雰囲気中で熱処理する請求項１
    記載のＳＯＩ基板の製造方法。
  7. 【請求項７】 シリコン単結晶基板の表層が陽極化成に
    より多孔質化され、該多孔質化された表面上にエピタキ
    シャル成長によりシリコン単結晶薄膜層が形成された第
    １の基板と、第２の基板とを所定の雰囲気中で貼り合わ
    せる工程を行なう第１のチャンバーと、 貼り合わせた基板の密着力を強化するための熱処理工程
    を行なう第２のチャン バーと、 前記密着させた第１の基板側の多孔質化されていない単
    結晶基板部分を除去する第１の選択的ドライエッチング
    工程を行なう第３のチャンバーと、 前記多孔質シリコン部分を除去する第２の選択的ドライ
    エッチング工程を行なう第４のチャンバーを有し、 前記第１乃至第４のチャンバーは外部の雰囲気と遮断さ
    れて互いに結合されたインライン型の装置であることを
    特徴とするＳＯＩ基板の製造装置。
  8. 【請求項８】 前記第３のチャンバーと前記第４のチャ
    ンバーは、真空排気装置により真空雰囲気にされている
    請求項７に記載のＳＯＩ基板の製造装置。
  9. 【請求項９】 前記第１のチャンバーは、 貼り合わせ表面にＯＨ結合を形成するためのＯ原子、Ｈ
    原子を含むガスが導入でき、かつ該貼り合わせ表面を光
    あるいは電気エネルギーで活性化させる為の部分と、貼
    り合わせ表面の不純物や異物を排除するための高真空排
    気できる部分とに分離して設けられている請求項７記載
    のＳＯＩ基板の製造装置。
  10. 【請求項１０】 前記第３のチャンバーは、ガス分子を
    イオン化させるための高周波電力を容量結合型プラズマ
    として供給できる電極を有する反応性イオンエッチング
    チャンバーである請求項７記載のＳＯＩ基板の製造装
    置。
  11. 【請求項１１】 前記反応性イオンエッチングチャンバ
    ーは、イオンの表面反応を促進するための直流電界を印
    加できる機構を有する請求項１０記載のＳＯＩ基板の製
    造装置。
  12. 【請求項１２】 前記反応性イオンエッチングチャンバ
    ーは、全面に多孔質シリコン部分が露出した時点でのセ
    ルフバイアスの変化によりエッチングの終点判定を行な
    う手段を有する請求項１０記載のＳＯＩ基板の製造装
    置。
  13. 【請求項１３】 前記第４のチャンバーは、光あるいは
    電気エネルギーを与えてガス分子を分解しラジカルを形
    成する部分と、そのラジカルが輸送され、被エッチング
    基板の多孔質層の孔に入り込み、内部からのエッチング
    を行なうことができる部分とに分離して構成されたラジ
    カルエッチングチャンバーである請求項７記載のＳＯＩ
    基板の製造装置。
  14. 【請求項１４】 前記ラジカルエッチングチャンバー
    は、ラジカルの多孔質 の孔内部への拡散を促進するため
    の基板加熱機構を有する請求項１３記載のＳＯＩ基板の
    製造装置。
  15. 【請求項１５】 前記ラジカルエッチングチャンバー
    は、ラジカルの多孔質の孔内部への拡散を促進するため
    の基板振動機構を有する請求項１３記載のＳＯＩ基板の
    製造装置。
JP32510696A 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法および製造装置 Expired - Fee Related JP3250722B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP32510696A JP3250722B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法および製造装置
US08/762,595 US5876497A (en) 1995-12-12 1996-12-09 Fabrication process and fabrication apparatus of SOI substrate
TW085115260A TW346670B (en) 1995-12-12 1996-12-10 Fabrication process and fabrication apparatus of SOI substrate
EP96309013A EP0779649A3 (en) 1995-12-12 1996-12-11 Fabrication process and fabrication apparatus of SOI substrate
CA002192630A CA2192630C (en) 1995-12-12 1996-12-11 Fabrication process and fabrication apparatus of soi substrate
KR1019960064572A KR100225699B1 (ko) 1995-12-12 1996-12-12 Soi기판의 제조방법 및 제조장치
CN96123922A CN1090381C (zh) 1995-12-12 1996-12-12 绝缘体上的硅衬底的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32292195 1995-12-12
JP7-322921 1995-12-12
JP32510696A JP3250722B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPH09223783A JPH09223783A (ja) 1997-08-26
JP3250722B2 true JP3250722B2 (ja) 2002-01-28

Family

ID=26570983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32510696A Expired - Fee Related JP3250722B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法および製造装置

Country Status (7)

Country Link
US (1) US5876497A (ja)
EP (1) EP0779649A3 (ja)
JP (1) JP3250722B2 (ja)
KR (1) KR100225699B1 (ja)
CN (1) CN1090381C (ja)
CA (1) CA2192630C (ja)
TW (1) TW346670B (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69836216T2 (de) * 1997-12-09 2007-08-30 Seiko Epson Corp. Herstellungsverfahren einer elektrooptischen Vorrichtung
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
JP2000150836A (ja) 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
JP4343295B2 (ja) * 1998-11-06 2009-10-14 キヤノン株式会社 試料の処理システム
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
JP2000299263A (ja) * 1999-04-14 2000-10-24 Seiko Epson Corp シリコン系部材の固体接合方法
FR2794893B1 (fr) 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6398348B1 (en) * 2000-09-05 2002-06-04 Hewlett-Packard Company Printing structure with insulator layer
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
ATE493368T1 (de) * 2001-03-29 2011-01-15 Toyota Chuo Kenkyusho Kk Ein verfahren zum erzeugen einer hohlen struktur aus einer silizium-struktur
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2002353423A (ja) * 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
AU2002339592A1 (en) * 2001-10-29 2003-05-12 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
US6679587B2 (en) 2001-10-31 2004-01-20 Hewlett-Packard Development Company, L.P. Fluid ejection device with a composite substrate
US6685302B2 (en) 2001-10-31 2004-02-03 Hewlett-Packard Development Company, L.P. Flextensional transducer and method of forming a flextensional transducer
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US6883903B2 (en) 2003-01-21 2005-04-26 Martha A. Truninger Flextensional transducer and method of forming flextensional transducer
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
KR100729208B1 (ko) * 2005-12-22 2007-06-19 한국야금 주식회사 표면 조도 및 광택이 우수한 경질 박막 및 이의제조방법
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090152663A1 (en) * 2007-12-18 2009-06-18 Xiang Zheng Tu Perforated silicon plate assembly for forming and transferring of silicon thin film solar cells
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN102259875B (zh) * 2010-05-25 2013-04-03 中国科学院微电子研究所 一种发光多孔硅的制备方法
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
CN102184881B (zh) * 2011-04-01 2012-08-15 百力达太阳能股份有限公司 一种硅片干法刻蚀前的整理方法
TWI571929B (zh) * 2012-01-17 2017-02-21 東京威力科創股份有限公司 基板載置台及電漿處理裝置
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN106252219A (zh) * 2016-07-29 2016-12-21 浙江大学 一种制备高平整度绝缘层上半导体结构的方法
CN108456930A (zh) * 2018-02-24 2018-08-28 常熟华融太阳能新型材料有限公司 一种多晶硅铸锭用多孔硅籽晶及其制备方法和应用
US11232975B2 (en) 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
US11232974B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
JP7580217B2 (ja) 2020-07-27 2024-11-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置、および、処理液
CN116529867A (zh) 2020-10-29 2023-08-01 美商艾德亚半导体接合科技有限公司 直接接合方法和结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JPH0726382A (ja) * 1993-05-10 1995-01-27 Canon Inc 半導体膜の形成方法及び該半導体膜を有する半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｐ．Ｂ．Ｍｕｍｏｌａ，「ＳＯＩウェーハ加工技術」，月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，Ｖｏｌ．１３，Ｎｏ．４，ｐｐ．６５−７１
Ｒ．Ｌ．Ｓｍｉｔｈ，ｅｔ．ａｌ．，"Ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ｆｏｒｍａｔｉｏｎ ｍｅｃｈａｎｉｓｍｓ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９２年４月１５日，Ｖｏｌ．７１，Ｎｏ．８，ｐｐ．Ｒ１−Ｒ２２

Also Published As

Publication number Publication date
US5876497A (en) 1999-03-02
KR100225699B1 (ko) 1999-10-15
EP0779649A2 (en) 1997-06-18
JPH09223783A (ja) 1997-08-26
EP0779649A3 (en) 1997-07-02
CA2192630C (en) 2001-03-13
CN1090381C (zh) 2002-09-04
CA2192630A1 (en) 1997-06-13
TW346670B (en) 1998-12-01
KR19980046273A (ko) 1998-09-15
CN1160285A (zh) 1997-09-24

Similar Documents

Publication Publication Date Title
JP3250722B2 (ja) Ｓｏｉ基板の製造方法および製造装置
JP3250721B2 (ja) Ｓｏｉ基板の製造方法
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3237888B2 (ja) 半導体基体及びその作製方法
TW447127B (en) Substrate and production method thereof
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
US6100165A (en) Method of manufacturing semiconductor article
JP3352340B2 (ja) 半導体基体とその製造方法
KR100246902B1 (ko) 반도체기판 및 그의 제작방법
JPH11243076A (ja) 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法
JPH05275663A (ja) 半導体素子基体及びその作製方法
JP2000223682A (ja) 基体の処理方法及び半導体基板の製造方法
JPH11233449A (ja) 半導体基板の製造方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JPH05275358A (ja) 単結晶表面の凹凸制御方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JPH1174209A (ja) 半導体基板の製造方法
JP3297600B2 (ja) 半導体基板の作製方法
JP2000349265A (ja) 半導体部材の作製方法
JP3171463B2 (ja) 半導体基材の作製方法
TW420827B (en) Fabrication process of SOI substrate
JP3293766B2 (ja) 半導体部材の製造方法
JP3293688B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees