JP5354900B2

JP5354900B2 - 半導体基板の作製方法

Info

Publication number: JP5354900B2
Application number: JP2007339764A
Authority: JP
Inventors: 舜平山崎; 健吾秋元
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-12-28
Filing date: 2007-12-28
Publication date: 2013-11-27
Anticipated expiration: 2027-12-28
Also published as: JP2009164197A

Description

本発明は絶縁表面に単結晶半導体層が設けられた所謂ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板の製造装置および製造システムに関する。

近年、ガラス等の絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ：ＳＯＩ）と呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されている。

ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。例えば表面に酸化シリコン膜が形成されたシリコンウエハに水素等のイオンを注入することによって表面から所定の深さに微小気泡層を形成し劈開面とし、別のウエハに薄膜単結晶シリコン層（ＳＯＩ層）を接合する。さらに熱処理を施すことによりＳＯＩ層を劈開面から剥離することでＳＯＩ基板を形成するという技術である。

一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄膜の単結晶シリコン層を形成したものが知られている（例えば、特許文献２参照）。この場合にも、シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板とシリコンウエハを貼り合わせ後に、微小気泡層を劈開面としてシリコンウエハを剥離することで、ガラス基板上に薄い単結晶シリコン層（ＳＯＩ層）を形成している。

上記シリコンウエハを貼り合せた後、再生し、効率的かつ経済的な活用を図る技術も知られている（例えば、特許文献３参照）。
特開２０００−２９４７５４号公報特開２００４−１３４６７５号公報特開２０００−３４９２６６号公報

水素イオン注入剥離法によって支持基板上に形成された単結晶半導体層を半導体素子として使用する場合、単結晶半導体基板全面をガラス基板等の支持基板に貼り合わせ、支持基板上に単結晶半導体層を貼り付けた後に、島状にパターン形成することで、素子分離された単結晶半導体層を得ることができる。

しかしながら、支持基板上に単結晶半導体層を貼り付ける際、貼り合わせる基板のうちの少なくとも一方にパーティクル等の突起がある場合には、基板間に間隙ができてしまうことがある。さらに、基板間に空気が残ったまま加熱すると、加熱時に空気が膨張して基板間の密着を阻害することがある。パーティクルの増加の要因としては、処理工程が多くなる、もしくは基板の移動距離が長くなるというものが挙げられる。

本発明は上述した問題に鑑み、単結晶半導体基板と支持基板とを貼り合わせ、単結晶半導体基板から薄膜の単結晶半導体層を剥離させ支持基板上に形成する工程において、歩留まりを向上させることを課題の一とする。

本発明は、単結晶半導体層を有する基板の生産性の向上を図ることを課題の一とする。

本発明は、製造ラインを一時停止すること無く、各工程を行う装置のメンテナンスが可能な製造装置もしくは製造システムを提供することを課題の一とする。

本発明の半導体基板の製造装置は、支持基板上に単結晶半導体層を貼り付ける処理部を連結する。これにより基板の移動距離を少なくすることで基板表面に付着するゴミ量の低減を行う。さらに前記基板搬送距離を短くすることで、生産性を向上させる。

本発明の半導体基板の製造装置の一は、複数の基板を保持する基板保持部と、前記基板の表面を平坦化するプラズマ処理部と、前記基板の表面に絶縁膜を形成するスパッタ成膜処理部と、前記基板の表面と裏面を装置内で反転させる反転部と、基板と基板との表面を向かい合わせに貼り合わせ、一対の基板とする貼り合せ部と、前記一対の基板を熱処理する熱処理部と、を有する。

また、本発明の半導体基板の製造装置の一は、前記基板の表面に絶縁膜を形成する化学気相法（ＣＶＤ）成膜処理部を有する。また、本発明の半導体基板の製造装置の一は、前記基板の表面を洗浄する洗浄処理部を有する。

前記基板保持部の例としては、基板を複数セットできるカセット室が挙げられる。また、前記プラズマ処理部の例としては、所望の基板表面へプラズマ処理が可能なプラズマ処理室が挙げられる。また、前記スパッタ成膜処理部の例としては、内部を減圧に出来るスパッタ成膜室が挙げられる。また、前記反転部の例としては、基板の表裏を減圧状態で反転できる反転室が挙げられる。また、前記貼り合せ部の例としては、大気圧もしくは減圧雰囲気で基板を貼り合わせ、一対の基板とすることができる反転室が挙げられる。また熱処理部は、大気圧もしくは減圧雰囲気で基板を熱処理できる熱処理室が挙げられる。また化学気相法（ＣＶＤ）成膜処理部は、内部を減圧に出来るＣＶＤ成膜室が挙げられる。

各室（チャンバー）は搬送手段を有する搬送室に連結され、もしくは搬送部を有し、これらを介して相互への基板の搬送が出来る。

また上記の各処理を行う各チャンバー同士は、搬送室を介しているため、互いに干渉することなくメンテナンスが出来る。そのため製造ラインを一時停止する必要が抑えられる。

上記に示した製造装置を組み込んだ製造システムを、本発明の一とする。

本発明の半導体基板の製造装置によって、単結晶半導体基板から薄膜の単結晶半導体層を他の基板に転置する工程において、基板の移動距離を少なくし生産性を向上させる。本発明の半導体基板の製造装置によって、基板表面に付着するゴミ量を低減させ、基板の歩留まりを向上することができる。

以下、本発明の実施の形態における半導体基板の製造装置について、図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその態様及び詳細を様々に変更し得ることは当業者であれば容易に理解される、したがって、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の製造装置で製造される半導体基板の断面図を図１（Ａ）に示す。以下、本発明の製造装置の説明のため、前記半導体基板の作製方法を示す。

本発明に係る半導体基板は、絶縁膜１０７と、絶縁膜１０７上に形成された単結晶半導体層１１５と、が支持基板１０１の上面に形成されている。

図１（Ａ）において、支持基板１０１は、絶縁表面を有する基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。好ましくは支持基板１０１としてガラス基板を用いるのがよい。

アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板の表面は、研磨面を有しているものを用いると平坦性が頗る良好であり好ましい。ガラス基板の研磨は、例えば酸化セリウム等で行えば良い。

また支持基板１０１上に、単結晶半導体層１１５が形成され、それらの間に絶縁膜１０７が形成されている。絶縁膜１０７と単結晶半導体層１１５とは直接接していてもよいが、絶縁膜１０７と単結晶半導体層１１５との間に、さらに別の絶縁膜が形成されていても良い。本実施の形態では絶縁膜１０４を形成する例を示す。

次に、図１（Ａ）に示した本発明に係る半導体基板を作成する方法について、図２（Ａ）〜図２（Ｆ）を参照して説明する。

まず、単結晶半導体基板１１１を用意する。単結晶半導体基板１１１の材質は単結晶シリコンが適用され、何れの面方位でも用いることができる。単結晶半導体基板１１１として、例えば、４５０ｍｍシリコンウエハ（１８インチシリコンウエハ）から切り出されたものを適用することができる。単結晶半導体基板１１１の平面形状は略四辺形であり、相対する辺の間隔が、２８０ｍｍ×３５０ｍｍ、３３５ｍｍ×３００ｍｍ、又は３５０ｍｍ×２７０ｍｍなどの外形数法を有しているものを適用することができる。

次に、図２（Ａ）に示すように、単結晶半導体基板１１１表面を、熱拡散炉等の基板加熱装置にて、ハロゲン化物ガス（本実施の形態では塩酸）を含有する雰囲気で９００℃〜１１００℃の温度（代表的には９５０℃）にて熱酸化して、絶縁膜１０５を形成する。ハロゲンを添加することにより、より緻密で界面準位の低い熱酸化膜を得ることができる。熱酸化膜による絶縁膜１０５の膜厚は１０ｎｍ〜２００ｎｍの間、好適には５０〜１００ｎｍ程度とする。

次いで、図２（Ｂ）に示すように、電界で加速されたイオンでなるイオンビーム１０３を単結晶半導体基板１１１に打ち込み、単結晶半導体基板１１１の一方の面から所定の深さの領域に損傷層１１３を形成する。イオンビーム１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。

損傷層１１３が形成される領域の深さは、イオンビーム１０３の加速エネルギーとイオンビーム１０３の入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷層１１３が形成される。イオンを打ち込む深さで、単結晶半導体基板から分離される単結晶半導体層の厚さが決定される。損傷層１１３が形成される深さは、熱酸化膜による絶縁膜１０５の基板側との界面から、５０ｎｍ以上５００ｎｍ以下であり、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下である。

イオンを単結晶半導体基板１１１に添加するには、イオン注入装置、又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起しプラズマを生成し、プラズマ中からイオン種を引き出し、イオン種を質量分離して所定の質量を有するイオン種を被処理物に添加する。イオンドーピング装置は、ソースガスを励起しプラズマを生成し、プラズマ中からイオン種を引き出し、イオン種を質量分離せずに被処理物に添加する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの添加を行う。

イオンを単結晶半導体基板１１１に添加するには、質量分離を伴うイオン注入法よりも、素子量分離を伴わないイオンドーピング法が好ましい。これにより、単結晶半導体基板１１１に損傷層１１３を形成するタクトタイムを短縮できる。

イオンドーピング装置を用いる場合、ソースガスを励起しプラズマを生成し、プラズマ中からイオン種を引き出し、加速して、イオンビーム１０３を生成する。そのイオンビーム１０３を、単結晶半導体基板１１１に照射することで、所定の深さにイオンが高濃度に導入され、損傷層１１３が形成される。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を含むプラズマを生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンビーム１０３に、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が５０％以上含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。このようにＨ_３ ^＋の割合を高めておくことで、損傷層１１３には１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の水素を含ませることが可能である。

このような水素濃度で損傷層１１３を形成すると、結晶構造が失われ微小な空孔が形成され、多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によって損傷層１１３に形成された微小な空洞の体積変化が起こり、損傷層１１３に沿って、単結晶半導体層を劈開することができる。

水素ガスを用いて、イオンドーピング法でイオンを添加する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。この条件で水素イオンを打ち込むことで、イオンビーム１０３に含まれるイオン種および、その割合にもよるが、損傷層１１３を単結晶半導体基板１１１の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。

イオンビーム１０３のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ^＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ^＋を主なイオンとして単結晶半導体基板１１１に打ち込むことができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷層１１３に形成することができる。ヘリウムを用いて、イオンドーピング法でイオンを添加する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。

ソースガスに塩素ガス（Ｃｌ_２ガス）、フッ素ガス（Ｆ_２ガス）などのハロゲンガス、フッ素化合物ガス（例えば、ＢＦ_３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。

また、複数回イオンを添加することで、損傷層１１３を形成することもできる。この場合、イオンを打ち込む度にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオンを打ち込んだ後、水素ガスをソースガスとして用いてイオンを打ち込むことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオンを添加し、次に、水素ガスを用いてイオンを添加することもできる。

このような処理にて、支持基板１０１と貼り合わせる前の単結晶半導体基板１１１が完成する。

一方、支持基板１０１はなるべく表面が平坦化されたものを準備する。この準備段階として、支持基板１０１を塩酸過水（ＨＰＭ）にて洗浄後、純水で超音波洗浄を行い、研磨剤に用いられる重金属を洗浄する。前記準備した段階からさらに支持基板１０１の表面平坦性を向上させるために、図２（Ｃ）に示すような表面平坦化処理１０８を行っても良い。表面平坦化処理１０８は、損傷層形成工程又は接合層形成工程と同一装置内で行うことが可能な、簡便な工程によることが好ましい。このような工程として、プラズマ処理を行う。プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を陰極とする電界をかけることでプラズマ処理を行う。その原理としてはプラズマドライエッチ法と同等であるが、不活性ガスを用いることで、通常のスパッタ成膜チャンバーにて処理可能であり簡便な方法である。すなわち、このプラズマ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化する処理である。このことから本明細書では、このプラズマ処理を「逆スパッタ」ともいう。

この逆スパッタ時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向にアルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタする。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタされた粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に付着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。また逆スパッタ以外にも、装置が簡便ではないものの、フッ素や塩素を例とするハロゲンガス等反応性ガスを混合したプラズマドライエッチ法により平坦性を高めても良い。

上記逆スパッタ法では被処理面にアルゴンイオンが衝突して表面平坦性を向上させるが、大きなパーティクル等を除去したい時には、さらにエネルギーの大きなクラスタイオンビーム処理を用いることが有効である。クラスタイオンビーム法は超音速にて希ガス等のガスをクラスター状にしてイオン化後電界で加速し、表面に衝突させる方法であるが、希ガスとしてはアルゴンが好適に用いられる。表面平坦性を向上する目的として、このようなクラスタイオンビーム処理と逆スパッタ処理を組み合わせても良い。

上記何れの場合も、プラズマ処理を行うチャンバー内壁は、基板への不純物汚染を避けるため、基板の主成分で被覆されたもの、もしくは基板の主成分で成るものが望ましい。一例としては石英製のものが挙げられる。

次に図２（Ｄ）の様に、表面が平坦化された支持基板１０１上に絶縁膜１０７を形成する。絶縁膜１０７は、単結晶半導体基板１１１との接合層として機能し、支持基板１０１が単結晶半導体基板１１１と接合する面（以下、「接合面」とも記す）に設ける。特に本発明では、前記絶縁膜１０７としてアルミ、バリウム、ストロンチウム、ホウ素、カルシウム、マグネシウム、の何れか一の酸化物を含んだ膜を用い、膜厚５ｎｍ〜２００ｎｍとする。これらはスパッタ法で形成され、前記の金属からなるターゲット、あるいは前記の金属の酸化物からなるターゲットにて酸素をスパッタガスの一としながら反応性スパッタにて成膜する。ターゲットの例としては、アルミニウム、アルミニウムとマグネシウムの混合物、アルミニウムとストロンチウムの混合物、酸化アルミニウム、酸化アルミニウムと酸化マグネシウムの混合物、酸化アルミニウムと酸化ストロンチウムの混合物、が挙げられる。スパッタガスとしては他にアルゴンを混合させると、プラズマが安定する。ターゲットが酸化物の場合、スパッタ成膜用電源は高周波電源を用いる。また、ターゲットが上記元素の金属の場合、直流電源にて成膜可能であるが、放電の安定上、高周波電源を用いることが好ましい。

こうして形成される絶縁膜１０７は、親水性を有する表面となる。また、絶縁膜１０７と支持基板１０１との間に他の絶縁膜を挟んだ構造としてもよい。前記絶縁膜１０７は、後に単結晶半導体基板１１１の一部を支持基板に貼り合わせて単結晶半導体層を設けた際に、支持基板側からの不純物汚染を防ぐ効果を有する。すなわち、前記絶縁膜１０７は支持基板に含まれる可動イオンや水分等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。前記バリア層として機能させるためには、膜厚は５０ｎｍ以上が望ましい。

次に、図２（Ｅ）のように、絶縁膜１０５を表面とする単結晶半導体基板１１１と、絶縁膜１０７を表面とする支持基板１０１と、を重ね合わせる。

その後、単結晶半導体基板１１１と支持基板１０１とを重ね合わせた状態で、真空チャンバーへと搬送し、その後、真空チャンバー内を減圧する。真空チャンバー内の圧力は、１×１０^−３Ｐａ以下とすることが好ましく、１×１０^−４Ｐａ以下がより好ましい。真空チャンバー内を減圧することで、単結晶半導体基板１１１、または、第１及び第２の絶縁膜が設けられた支持基板１０１の僅かな反りによって、支持基板１０１と単結晶半導体基板１１１との間隙から空気が排出され、間隙を減圧状態とすることができる。なお、単結晶半導体基板１１１及び支持基板１０１をそれぞれあらかじめ真空チャンバーに搬入しておき、真空チャンバー内を減圧状態としてから、真空チャンバー内で当該２枚の基板を重ね合わせても構わない。

支持基板１０１と単結晶半導体基板１１１とがほぼ接触した状態にて、真空チャンバー内を緩やかに大気開放する。大気開放後の２枚の基板の間隙の内外における気圧差は、０．５気圧以上１気圧以下であるのが好ましい。

支持基板１０１上に形成された絶縁膜１０７の表面と単結晶半導体基板１１１の表面とを密着させることにより接合が形成される。この接合は、水素結合やファン・デル・ワールス力が作用している。水素結合は、基板表面が親水性であること、水酸基や水分子が接着剤として働き、熱処理で水分子が拡散し、残留成分がシラノール基（Ｓｉ−ＯＨ）を形成して水素結合で接合を形成する。このときの接合を形成する速度は、珪素を有する表面と、アルミ、バリウム、ストロンチウム、ホウ素、カルシウム、マグネシウム、の何れか一の酸化物を含んだ前記絶縁膜１０７表面と、の様に異なる材料の表面同士を用いた場合、速やかに進行する。さらにこの接合部は、水素が抜けることでシロキサン結合（Ｏ−Ｓｉ−Ｏ）が形成されることで共有結合になり、単結晶半導体基板１１１と支持基板１０１の接合が強固なものとなる。

支持基板１０１及び単結晶半導体基板１１１を大気開放後、加熱処理と加圧処理の一方又は両方を行うことが好ましい。加熱処理や加圧処理を行うことにより支持基板１０１と単結晶半導体基板１１１の接合強度を向上させることが可能となる。加熱処理の温度は、支持基板１０１の耐熱温度以下で行う。加圧処理は、接合面に垂直な方向に圧力が加わるように行い、支持基板１０１及び単結晶半導体基板１１１の耐圧性を考慮して行う。

図２（Ｆ）は、大気開放後の支持基板１０１及び単結晶半導体基板１１１に、加熱処理を行い損傷層１１３を劈開面として単結晶半導体基板１１１の一部を支持基板１０１から剥離する段階を示す。加熱処理の温度は、支持基板１０１の耐熱温度以下で行うことが好ましい。例えば４００℃乃至６００℃の加熱処理を行うことにより、損傷層１１３に形成された微小な空洞の体積変化が起こり、当該損傷層１１３に沿って劈開する。支持基板１０１上には、絶縁膜１０７上に形成された単結晶半導体層１１５が残存することとなる。単結晶半導体層１１５は、単結晶半導体基板１１１と同じ結晶性を有する。

分離された単結晶半導体基板１１１は、基板の端部に剥離されずに残った単結晶半導体層が付着している。この端部を含め、単結晶半導体基板１１１の表面を平坦化処理することで再利用することができる。すなわち、本形態によれば、水素のクラスタイオンを添加して、単結晶半導体基板１１１の表面から１μｍ以下、好ましくは５００ｎｍ以下の厚さで単結晶半導体層を剥離することができるので、単結晶半導体基板１１１をリサイクルできる回数を増やすことができる。

以上の工程により、支持基板１０１上に絶縁層を介して単結晶半導体層１１５が設けられた半導体基板が得られる。この単結晶半導体層１１５を活性層として用いトップゲート型薄膜トランジスタを形成した場合、絶縁膜１０７と絶縁膜１０５とが下地となり、支持基板１０１中もしくは表面の不純物元素が薄膜トランジスタに拡散することを防ぐ。

これらの工程を流れ図にて描くと、図３の様になる。

まず半導体基板準備２０１にて単結晶半導体基板１１１を用意した後、絶縁膜形成工程２０２にて熱酸化膜による絶縁膜１０５を形成する。その後イオン注入による損傷層形成工程２０３にて単結晶半導体基板１１１に損傷層１１３を形成する。その後、絶縁膜１０５の表面平坦性を向上させたいときには、逆スパッタ工程により絶縁膜表面平坦化工程２０７を入れる。

一方、図２（Ｃ）のように支持基板準備工程２１１にてガラス基板などを例とする支持基板１０１を用意した後、塩酸過水洗浄や超音波洗浄、逆スパッタ法の組み合わせにより支持基板表面平坦化及び汚染物質、パーティクルの除去２１３を行う。その後、図２（Ｄ）のようにスパッタ法にて絶縁膜形成２１５を行う。絶縁膜形成２１５はさらに逆スパッタ工程により絶縁膜の表面処理２１７を行っても良い。表面処理２１７は、表面のダングリングボンド密度を増加させ、反応性を高め、支持基板１０１と単結晶半導体基板１１１との接合強度に寄与する。

このような工程を経た半導体基板１１１は基板表裏反転２０９され、図２（Ｅ）の様な支持基板と半導体基板との貼り合せ工程２１９にて、支持基板１０１と貼り合せられる。

半導体基板１１１と支持基板１０１とが貼り合せられた後、さらに、図２（Ｆ）の様なガラス基板と半導体基板とを剥離し、支持基板に半導体層形成２２１される工程を経て、支持基板上に絶縁層を介して単結晶半導体層が設けられた半導体基板が得られる。前記単結晶半導体層が設けられた半導体基板は、ゲート配線、接続配線などを形成する薄膜トランジスタ層形成工程２２３を経た後、所望の素子を完成することができる。

本発明の製造装置の一は、図３にて点線で示される工程を一貫して行うことができる。点線で示される範囲内の工程は、装置構成が小規模で済むためマルチチャンバーとして接続することが容易である。この製造装置により、基板の移動距離を少なくし、基板表面に付着するゴミ量の低減、生産性の向上を図ることが出来る。

一方、点線で示される範囲外である損傷層形成は、拡散炉、ドーピング装置、インプラ装置等、単独の装置としては規模の大きな装置を用いるため、装置のメンテナンス上、別の装置として設置することが好ましい。ガラス基板と半導体基板を剥離する工程は、上記装置構成の一つとしてもよいが、本実施の形態では別の装置にて行うものとする。本実施の形態では、これらの装置間では、自動で制御された搬送システムにより基板の受け渡しを行う。

図３にて点線で示される工程を処理することができる製造装置例を図４に示す。図４は、カセット室２５１、２５２と、搬送室２５４、２５５と、受渡室２５６と、第１成膜室２５７と、第２成膜室２５８と、第３成膜室２５９と、プラズマ処理室２６０と、クラスタイオンビーム室２６１と、反転室２６２ａ、２６２ｂと、貼り合せ室２６３と、熱処理室２６４と、冷却室２６５と、取出室２６６と、を有するマルチチャンバー式の製造装置である。

尚、図４では洗浄室２６７がカセット室２５２に接続して示されているが、これは必要に応じ設ければ良い。洗浄室２６７では塩酸過水洗浄、超音波（メガソニック）洗浄が出来るものとし、支持基板がガラスであるとき、研磨剤に用いられる重金属を洗浄するために用いると良い。洗浄室２６７は大気雰囲気もしくは窒素雰囲気であり、ここへの基板の搬送は大気圧としたカセット室２５２より行う。また搬送部を有する。

ここで第１成膜室２５７と、第２成膜室２５８とは、プラズマＣＶＤ成膜が可能である。第３成膜室２５９は、スパッタ成膜が可能である。第１成膜室２５７と、第２成膜室２５８とで行うプラズマＣＶＤ成膜は、基板表面を上にして成膜するものとし、第３成膜室２５９で行うスパッタ成膜は、基板表面を下にして成膜するものとする。また、プラズマ処理室２６０と、クラスタイオンビーム室２６１とは、ここではパーティクル対策として、基板表面を下にして処理できるものとする。前記の各室には、処理に必要なガスラインが接続されている。

カセット室２５１、２５２とは、大気圧でカセットの出し入れが可能であり、内部圧力を高真空まで真空引きできるものとする。搬送室２５４、２５５と、受渡室２５６と、第１成膜室２５７と、第２成膜室２５８と、第３成膜室２５９と、プラズマ処理室２６０と、クラスタイオンビーム室２６１と、反転室２６２ａ、２６２ｂと、は内部を高真空状態で維持する。上記各室には真空排気手段として、磁気浮上型のターボ分子ポンプ、クライオポンプ、またはドライポンプが備えられている。これにより各室内の到達真空度を１０^−５〜１０^−６Ｐａにすることが可能であり、さらにポンプ側および排気系からの不純物の逆拡散を制御することができる。装置内部に不純物が導入されるのを防ぐため、導入するガスとしては、窒素や希ガス等の不活性ガスを用いる。装置内部に導入されるこれらのガスは、装置内に導入される前にガス精製機により高純度化されたものを用いる。従って、ガスが高純度化された後に本製造装置に導入されるようにガス精製機を備えておく必要がある。これにより、ガス中に含まれる酸素や水、その他の不純物を予め除去することができるため、装置内部にこれらの不純物が導入されるのを防ぐことができる。但しシランなど可燃性ガスを排気する成膜室には、専用の排気ポンプを用いる。また貼り合せ室２６３は大気圧と高真空までの真空引きとを繰り返すことができるものとし、排気速度の高い真空ポンプを具備することが好ましい。

本製造装置の設置面積を減らす目的で、製造装置の構成を縮小したいときには、プラズマ処理室２６０と、第３成膜室２５９とを一つのチャンバーに兼ねることができる。第３成膜室２５９にてスパッタ成膜するときは、第３成膜室２５９内に設けられたターゲットを陰極とするようなバイアス電圧を印加し、プラズマ処理特を行うときは、基板側を陰極とするようなバイアス電圧を印加する。前記プラズマ処理は逆スパッタ処理とし、アルゴンガスを用いると、ガスラインを共有することとなりチャンバー構成の複雑化を避けることが出来る。また、逆スパッタ時の基板への不純物元素の付着を防ぐため、基板ホルダを酸化珪素等基板主成分にて被覆する、もしくは石英でなるものを用いると良い。

また搬送室２５４、２５５にはそれぞれ基板搬送機構２５４ａ、２５５ａ、が内部に設けられている。基板搬送機構２５４ａ、２５５ａは基板の端部にのみ接触し、基板の表、裏面いずれを上面としても搬送できるものとする。

以下、予め損傷層が形成された単結晶半導体基板１１１、および支持基板１０１を図４に示す製造装置に搬入し、半導体基板を作製する手順を示す。

まず、カセット室２５２に上記単結晶半導体基板１１１をセットする。単結晶半導体基板１１１は最初に絶縁膜表面平坦化工程２０７処理が行われるため、あらかじめ基板表面を下として基板をセットする。

次いで単結晶半導体基板１１１に、絶縁膜表面平坦化工程２０７を施す。単結晶半導体基板１１１はプラズマ処理室２６０にて逆スパッタ処理が行われる。ここでさらに膜表面のゴミを減らしたい場合、搬送室２５５を経て、クラスタイオンビーム室２６１にて表面をクラスタイオンビーム処理しても良い。こうして表面が平坦化された単結晶半導体基板１１１をカセット室２５２に搬送する。

こうして所望する絶縁膜が設けられ、表面が平坦化された単結晶半導体基板１１１をカセット室２５２に搬送する。

一方、支持基板１０１は、支持基板表面平坦化及び汚染物質、パーティクルの除去２１３を行う。この工程は予め行っておくことが望ましく、その場合カセット室２５２に支持基板１０１をセットする。支持基板１０１を搬送室２５５を経て逆スパッタ室に搬送し、ここで逆スパッタ処理を行う。同様に必要に応じ、クラスタイオンビーム室２６１にてクラスタイオンビーム処理をおこなう。その後、カセット室２５１へ搬送される。尚、カセット室２５１、２５２には２以上のカセットを備え、上記単結晶半導体基板１１１、および支持基板１０１は各々のカセットに区別しセットされる。以上は基板表面を下として処理される。

また、支持基板１０１の材質がガラスであるとき、洗浄室２６７を設け、支持基板１０１の表面研磨時に用いられる、セリウムを一例とした重金属を含む研磨剤を洗浄し除去する処理を行うと良い。

その後、支持基板１０１は搬送室２５４を経て第３の成膜室２５９に搬送される。第３の成膜室２５９ではアルミ、バリウム、ストロンチウム、ホウ素、カルシウム、マグネシウム、の何れか一の酸化物を含んだ絶縁膜１０７を成膜する。本実施の形態では、酸化アルミを成膜するが、このとき第３の成膜室２５９内には、アルミニウムからなるターゲット、または酸化アルミニウムからなるターゲットが備えられている。何れのターゲットを用いてもよいが、成膜室雰囲気を酸素雰囲気または酸素とアルゴンを含む雰囲気とすることによって酸化アルミニウム膜を形成することができる。

さらにこのとき、第３の成膜室２５９にて前記絶縁膜成膜中に、基板を陰極とするバイアス電圧を印加してもよい。前記処理はバイアススパッタと呼ばれ、スパッタ成膜しつつ、同時に基板表面を平坦化できる。

その後、支持基板１０１をカセット室２５２に搬送する。この搬送途中にて、絶縁膜１０７の表面平坦性を向上させるために、必要に応じて再度逆スパッタ処理、クラスタイオンビーム処理を各処理室にて行い、絶縁膜の表面処理２１７を行ってもよい。

以上の工程にて、カセット室２５２には単結晶半導体基板１１１と、支持基板１０１とがそれぞれ別のカセットに格納される。さらに支持基板１０１を貼り合せ室２６３に搬送し、単結晶半導体基板１１１を、反転室２６２ｂにて基板の表裏を反転させた後、貼り合せ室２６３に搬送する。貼り合せ室は図６（Ｂ）のように、下部基板ホルダ２８０と、上部基板ホルダ２８１と、が設けられ、それぞれに支持基板１０１と、単結晶半導体基板１１１とが、搬送機構２５５ａにより、表面を向かい合わせとしセットされる。

反転室２６２ａ、２６２ｂの構成は同じであり、その例としては図５（Ａ）のように基板２７０を支持するピン２７１、基板の位置あわせを行うアライメント機構２７２、を備え、基板端面を支持し回転する搬送機構２７３にて基板の表裏を反転させる。本実施の形態では反転室をチャンバーの一つとしたが、受渡室２５６にこの機能を設けても良い。

この状態で水を含むガスを貼り合せ室に流す。この処理により、両基板表面に、水酸基が付着する。この水酸基による水素結合により、単結晶半導体基板１１１と、支持基板１０１とは接合しやすくなる。さらに貼り合せ室２６３の内部の圧力を減圧し、１×１０^−３Ｐａ以下とする。

そして、単結晶半導体基板１１１と、支持基板１０１とを、表面同士で近づけ、押圧装置２８２にて基板の一部を押さえる。すると基板同士が密着し、密着した領域すなわち接合面は基板全域に広がる。このとき下部基板ホルダ２８０と、上部基板ホルダ２８１とを振動させると、接合面が形成されず間隙が生じる基板面内の領域が減り、歩留まり向上につながる。さらにこの状態で貼り合せ室２６３内部の圧力を大気圧とし、基板同士を密着させ、前記間隙と貼り合せ室２６３の圧力差を生じさせ、接合面が形成されない基板面内の領域を減らす。

こうして単結晶半導体基板１１１と、支持基板１０１とを貼り合わせた一対の基板を、熱処理室２６４に搬送する。搬送時、熱処理室２６４内の圧力は、貼り合せ室２６３の圧力と等しくする。熱処理室２６４内で、前記一対の基板を４００℃以下にて加熱処理を行うことにより、接合は強められる。ここでの熱処理は接合を強める目的であり、損傷層が劈開しない熱処理条件とする。その後、貼り合わせた一対の基板を冷却室２６５に搬送し、十分冷えてから取出室２６６に搬送して取り出す。

その後、本製造装置とは別の装置にて、前記一対の基板を４００℃乃至６００℃の加熱処理を行うことにより、損傷層１１３に形成された微小な空洞の体積変化が起こり、当該損傷層１１３に沿って劈開し、図１に示されるような支持基板１０１上に単結晶半導体層１１５が形成される。

以上のように、図４に示した製造装置を用いることで、基板の移動距離を最小限に済むため、基板上のゴミを減らすことができ、不良の少ない半導体基板を作製することが可能となる。

なお、ここでは図示しないが、基板を個々の処理室に移動させる経路を制御して全自動化を実現するコントロール制御装置を設けている。

なお、本実施の形態で示す製造装置を用いて作製される基板は、本明細書の他の実施の形態に適宜用いることができる。

（実施の形態２）
図１（Ａ）では支持基板１０１上に、単結晶半導体層１１５が形成され、それらの間に絶縁膜１０７が形成されている。実施の形態１では、絶縁膜１０７と単結晶半導体層１１５との間に、絶縁膜１０４を形成する例を示したが、本実施の形態では、図１（Ｂ）のように絶縁膜１０７と単結晶半導体層１１５との間の膜を、絶縁膜１０４と絶縁膜１０５と、にて形成する例を示す。尚、同様の機能をもつ部分については、呼称および番号を共通して用いる。

図６（Ａ）〜図６（Ｆ）に、本実施の形態の、半導体基板の作製工程を示す断面図を示す。まず実施の形態１のように単結晶半導体基板１１１を用意する。

次いで、図６（Ｂ）に示すように、電界で加速されたイオンでなるイオンビーム１０３を単結晶半導体基板１１１に打ち込み、単結晶半導体基板１１１の一方の面から所定の深さの領域に損傷層１１３を形成する。

イオンビームを打ち込んだ後、単結晶半導体基板１１１の上面に、珪素を含有する絶縁膜１０４を形成する。珪素を含有する絶縁膜１０４は、ＣＶＤ法、スパッタ法等を用いて窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を単層構造又は積層構造で形成する。珪素を含有する絶縁膜１０４は、５０ｎｍ乃至２００ｎｍの範囲で設けることが好ましい。例えば、単結晶半導体基板１１１側から酸化窒化シリコン層、窒化酸化シリコン層を積層させて窒素を含有する絶縁膜１０４とすることができる。絶縁膜１０４は、半導体素子となったとき、支持基板１０１側の界面準位密度を低減することができる。

なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、シリコンが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。

そしてその上に、絶縁膜１０５を形成する。前記絶縁膜１０５としては、水素を含有する酸化シリコン、水素を含有する窒化シリコン、酸素と水素を含有する窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を適用することができる。前記絶縁膜１０５は平滑面を有し、また親水性を有する表面とする。

水素を含有する酸化シリコンとしては、例えば有機シランを用いてプラズマＣＶＤ法により作製される酸化シリコンは好ましい。有機シランを用いて形成された絶縁膜１０５、例えば酸化シリコン膜を用いることによって、支持基板と単結晶半導体層との接合を強固にすることができるためである。有機シランとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

水素を含有する窒化シリコンは、シランガスとアンモニアガスを用いてプラズマＣＶＤ法により作製することができる。前記ガスに水素が加えられていても良い。酸素と水素を含有する窒化シリコンは、シランガスとアンモニアガスと亜酸化窒素ガスを用いてプラズマＣＶＤ法で作製することができる。いずれにしても、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法等の化学気相成長法により、シランガス等を原料ガスとして用いて作製される酸化シリコン、酸化窒化シリコン、窒化酸化シリコンであって水素が含まれるものであれば適用することができる。いずれにしても絶縁膜１０５としては、平滑面を有し、水酸基が付いた表面を有するものであれば良い。

絶縁膜１０５の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。

以後、実施の形態１同様に支持基板１０１上に絶縁膜１０７を形成し、支持基板１０１と単結晶半導体基板１１１とを貼り合せ、損傷層１１３に沿って劈開し、図６（Ｆ）に示されるような支持基板１０１上に単結晶半導体層１１５が形成される。この単結晶半導体層１１５を活性層として用いトップゲート型薄膜トランジスタを形成した場合、絶縁膜１０７と熱酸化膜による絶縁膜１０５が下地となり、支持基板１０１中の不純物が薄膜トランジスタに拡散することを防ぐ。

これらの工程の流れ図を図７に示す。

図７では、図３と異なり、半導体基板準備２０１にて単結晶半導体基板１１１を用意した後、イオン注入による損傷層形成工程２０３にて単結晶半導体基板１１１に損傷層１１３を形成する。その後、図６（Ｂ）のように絶縁膜形成工程２０５にて絶縁膜１０４、絶縁膜１０５を形成する。絶縁膜１０５の表面平坦性を向上させたいときには、逆スパッタ工程により絶縁膜表面平坦化工程２０７を入れても良い。その後は図３と同様である。

図７の工程にて、図３と同様に、実施の形態１の製造装置を用いて処理可能な工程を、点線で示される範囲内に示す。図７の工程は、図３に比べて、単結晶半導体基板１１１への絶縁膜形成工程２０５が追加される。

以下に図７にて点線で示される範囲内の処理を、図４の装置図を用いて順を追って説明する。

まず、カセット室２５１に上記単結晶半導体基板１１１をセットする。単結晶半導体基板１１１は最初にＣＶＤによる成膜工程を経るためあらかじめ基板表面を上として基板をセットする。

次いで単結晶半導体基板１１１に、絶縁膜形成工程２０５が行われる。本実施の形態では下地絶縁膜として絶縁膜１０４、絶縁膜１０５を成膜するため、単結晶半導体基板１１１は、第１の成膜室にて絶縁膜１０４、第２の成膜室にて絶縁膜１０５を形成する。第１の成膜室にて絶縁膜１０４と絶縁膜１０５とを連続成膜しても良い。

次いで反転室２６２ａで基板表面を下とした後、単結晶半導体基板１１１に、絶縁膜表面平坦化工程２０７を施す。単結晶半導体基板１１１は、プラズマ処理室２６０にて逆スパッタ処理が行われる。ここでさらに膜表面のゴミを減らしたい場合、クラスタイオンビーム室２６１にて表面をクラスタイオンビーム処理しても良い。こうして表面が平坦化された単結晶半導体基板１１１をカセット室２５２に搬送する。

以降は実施の形態１同様、基板表裏反転２０９、支持基板と半導体基板の貼り合せ工程２１９以降の処理を行う。

（実施の形態３）
本実施の形態では、実施の形態１で示された製造装置を含む、製造システムを示す。すなわち、図３に示された、半導体基板準備工程２０１から、支持基板１０１に半導体層形成２２１するまでの工程を処理でき、また前記工程にて支持基板１０１に単結晶半導体層１１５を貼り合せた後に、単結晶半導体基板１１１を回収し、再生して再度半導体基板準備工程２０１に用いることのできる製造システムを示す。

図８には、支持基板ストッカ３５１、単結晶半導体基板ストッカ３５２、洗浄機３５３、スパッタ成膜装置３５４、洗浄機３５５、貼り合わせ装置３５７、熱処理装置３６０、イオンドープ装置３６１、熱処理装置３６２、プラズマエッチング装置３６３、レーザーアニール装置３６４、半導体基板ストッカ３６５、単結晶半導体基板周辺エッチング装置３７０、熱処理装置３７１、洗浄機付ＣＭＰ装置３７２、の各装置がクリーンルーム３８０に沿い設置され、クリーンルーム３８０内にて単結晶半導体基板１１１及び支持基板１０１の搬送を行い各装置の処理をすることが可能な製造システムを示す。スパッタ成膜装置３５４は絶縁膜１０７を成膜する成膜室と、プラズマ処理、特に逆スパッタ処理が可能なプラズマ処理室を備える。

上記製造システム内では、支持基板１０１は実線の経路３８１に沿って処理され、単結晶半導体基板１１１は破線の経路３８２に沿って処理される。

すなわち、図３に示された支持基板１０１は、支持基板表面平坦化及び汚染物質、パーティクルの除去２１３を洗浄機３５３及びスパッタ成膜装置３５４にて行い、絶縁膜形成２１５及び絶縁膜の表面処理２１７をスパッタ成膜装置３５４にて行う。一方、単結晶半導体基板１１１は、絶縁膜形成２０２処理を熱処理装置３６０にて行い、損傷層形成２０３処理をイオンドープ装置３６１にて行い、絶縁膜表面平坦化２０７を、洗浄機３５５、及びスパッタ成膜装置３５４にて行う。

その後支持基板と半導体基板との貼り合せ２１９処理は、貼り合わせ装置３５７にて行う。特に該処理時には清浄度を高めるため、クリーンルーム３８０内は容積に関わらず、清浄度の高い環境とし、基板へのゴミ付着を抑える。そのため本発明の一である製造装置３５６にて、洗浄機３５３、スパッタ成膜装置３５４、貼り合わせ装置３５７、をマルチチャンバー可することは特に効果的である。

次いで支持基板に半導体層形成２２１は、熱処理装置３６０にて行う。このとき熱処理装置３６０にて処理後支持基板１０１と単結晶半導体基板１１１とは分離する。

このとき、支持基板１０１の表面に形成された単結晶半導体層１１５を、所望の膜厚とするためプラズマエッチング装置３６３にてドライエッチ処理を行う。さらに結晶性を回復したい場合はレーザーアニール装置３６４にて熱処理を行う。所望の膜厚の単結晶半導体層１１５が形成された支持基板１０１は、半導体基板ストッカ３６５に蓄えられる。

以上の製造システムで製造された、単結晶半導体層１１５が形成された支持基板１０１は、ゴミによる歩留まりが少ないものとなる。

一方、支持基板と半導体基板との貼り合せ工程２１９後の単結晶半導体基板１１１は、再生して再度半導体基板準備工程２０１に用いるため、図９（Ａ）〜図９（Ｃ）に示された処理を行う。支持基板と半導体基板との貼り合せ工程２１９後の単結晶半導体基板１１１は、図９（Ａ）の様に、絶縁膜１０５、絶縁膜１１３、および単結晶半導体の一部からなる残渣部分２９０が端部に形成されている。

次に、単結晶半導体基板１１１の端部における残渣部分２９０を除去する。残渣部分２９０は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとして用いてウェットエッチングを行う。

また、水素イオンが導入された損傷層１１３は、ＴＭＡＨ（ＴｅｔｒａＭｅｔｈｙｌＡｍｍｏｎｉｕｍＨｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。以上の処理は、単結晶半導体基板周辺エッチング装置３７０にて行う。このような処理を行うことにより、単結晶半導体基板１１１の端部における残渣部分２９０による段差が緩和される。

次に、単結晶半導体基板１１１を熱処理装置３７１にてハロゲン雰囲気中で酸化することにより、酸化膜を形成し、その後当該酸化膜を除去する。ハロゲンとしてはＨＣｌを用いることができる。このように熱酸化処理により絶縁膜を形成した後、当該絶縁膜の除去を行うことによって、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリング効果としては、金属不純物を除去する効果が得られる。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。この絶縁膜の除去は洗浄機付ＣＭＰ装置にてフッ化水素酸等を用いて行う。

引き続き、図９（Ｂ）のように、単結晶半導体基板１１１の表面平坦化処理１０８を洗浄機付ＣＭＰ装置３７２にてＣＭＰ処理で行う。その結果、単結晶半導体基板１１１の端部における残渣部分２９０を充分に除去し、単結晶半導体基板１１１の表面を平坦にすることができる。その後、図９（Ｃ）のように得られた単結晶半導体基板１１１を再度利用する。

本実施の形態で示したように、半導体基板の再生処理工程により半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した半導体基板の再生処理工程を用いることにより、半導体基板を繰り返し利用した場合であっても、半導体基板の表面を十分に平坦化することができるため、半導体基板とベース基板との密着性を向上させ、貼り合わせ不良を低減することができる。

（実施の形態４）
本実施の形態では、上記実施の形態１に示された、本発明の製造装置を用いて製造された基板を用いて、半導体装置を作製する方法を説明する。

まず、図１０および図１１を参照して、半導体装置の作製方法として、ｎチャネル型トランジスタ、およびｐチャネル型トランジスタを作製する方法を説明する。複数のトランジスタを組み合わせることで、各種の半導体装置を形成することができる。

図１０（Ａ）に示すように、基板１０１の上面には、上記実施の形態で示した方法によって形成した絶縁膜１０７及び絶縁膜１０５上に、単結晶半導体層１１５を、エッチングした単結晶半導体層１５１、１５２が形成されている。なお、単結晶半導体層１１５のパターンの大きさによっては、島状に形成された単結晶半導体層１１５を、エッチングせずに単結晶半導体層１５１、１５２として利用することもできる。単結晶半導体層１５１はｎチャネル型のトランジスタを構成し、単結晶半導体層１５２はｐチャネル型のトランジスタを構成する。

図１０（Ｂ）に示すように、単結晶半導体層１５１、１５２上に絶縁層１５４を形成する。次に、絶縁層１５４を介して単結晶半導体層１５１上にゲート電極１５５を形成し、単結晶半導体層１５２上にゲート電極１５６を形成する。

なお、絶縁層１５４を形成する前に、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を単結晶半導体層１５１、１５２に添加することが好ましい。例えば、ｎチャネル型トランジスタが形成される領域にアクセプタを添加し、ｐチャネル型トランジスタが形成される領域にドナーを添加する。

次に、図１０（Ｃ）に示すように単結晶半導体層１５１にｎ型の低濃度不純物領域１５７を形成し、単結晶半導体層１５２にｐ型の高濃度不純物領域１５９を形成する。まず、単結晶半導体層１５１にｎ型の低濃度不純物領域１５７を形成する。このため、ｐチャネル型トランジスタとなる単結晶半導体層１５２をレジストでマスクし、ドナーを単結晶半導体層１５１に添加する。ドナーとしてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法によりドナーを添加することにより、ゲート電極１５５がマスクとなり、単結晶半導体層１５１に自己整合的にｎ型の低濃度不純物領域１５７が形成される。単結晶半導体層１５１のゲート電極１５５と重なる領域はチャネル形成領域１５８となる。

次に、単結晶半導体層１５２を覆うマスクを除去した後、ｎチャネル型トランジスタとなる単結晶半導体層１５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法によりアクセプタを単結晶半導体層１５２に添加する。アクセプタとして、ボロンを添加することができる。アクセプタの添加工程では、ゲート電極１５５がマスクとして機能して、単結晶半導体層１５２にｐ型の高濃度不純物領域１５９が自己整合的に形成される。高濃度不純物領域１５９はソース領域またはドレイン領域として機能する。単結晶半導体層１５２のゲート電極１５６と重なる領域はチャネル形成領域１６０となる。ここでは、ｎ型の低濃度不純物領域１５７を形成した後、ｐ型の高濃度不純物領域１５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域１５９を形成することもできる。

次に、単結晶半導体層１５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁層を垂直方向の異方性エッチングすることで、図１１（Ａ）に示すように、ゲート電極１５５、１５６の側面に接するサイドウォール絶縁層１６１、１６２を形成する。この異方性エッチングにより、絶縁層１５４もエッチングされる。

次に、図１１（Ｂ）に示すように、単結晶半導体層１５２をレジスト１６５で覆う。単結晶半導体層１５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、単結晶半導体層１５１に高ドーズ量でドナーを添加する。ゲート電極１５５およびサイドウォール絶縁層１６１がマスクとなり、ｎ型の高濃度不純物領域１６７が形成される。次に、ドナーおよびアクセプタの活性化のための加熱処理を行う。

活性化の加熱処理の後、図１１（Ｃ）に示すように、水素を含んだ絶縁層１６８を形成する。絶縁層１６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁層１６８中に含まれる水素を単結晶半導体層１５１、１５２中に拡散させる。絶縁層１６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。単結晶半導体層１５１、１５２に水素を供給することで、単結晶半導体層１５１、１５２中および絶縁層１５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。

その後、層間絶縁層１６９を形成する。層間絶縁層１６９は、酸化シリコン膜、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃｏｎＧｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁層１６９にコンタクトホールを形成した後、図１１（Ｃ）に示すように配線１７０を形成する。配線１７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。

以上の工程により、ｎチャネル型トランジスタとｐチャネル型トランジスタを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する単結晶半導体層の金属元素の濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたトランジスタを作製することができる。

図１０および図１１を参照してトランジスタの作製方法を説明したが、トランジスタの他、容量、抵抗などトランジスタと共になど各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。

まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１２はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部５０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１２に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１３は、このような半導体装置の構成例を示すブロック図である。図１３に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図１３に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。

中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。

次に、図１４〜図１６を用いて、半導体装置として表示装置について説明する。

上記実施の形態で説明した半導体基板の作製工程では、ガラス基板を支持基板に適用することが可能となる。

図１４は支持基板１０１を用いた半導体基板の正面図である。１枚の半導体基板の面積内に半導体素子を形成することで、液晶表示装置、エレクトロルミネッセンス表示装置を作製することができる。また、このような表示装置だけでなく、半導体基板を用いて、太陽電池、フォトＩＣ、半導体記憶装置など各種の半導体装置を製造することができる。

図１４に示すように、単結晶半導体層３０２に表示パネルの形成領域３１０が含まれる。表示パネルは、走査線駆動回路、信号線駆動回路、画素部を有する。そのため表示パネルの形成領域３１０には、これらが形成される領域（走査線駆動回路形成領域３１１、信号線駆動回路形成領域３１２、画素形成領域３１３）を含んでいる。

図１５は液晶表示装置を説明するための図面である。図１５（Ａ）は液晶表示装置の画素の平面図であり、図１５（Ｂ）は、Ｊ−Ｋ切断線による図１５（Ａ）の断面図である。

図１５（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、支持基板に貼り合わせられた単結晶半導体層３０２から形成された層であり、画素のＴＦＴ３２５を構成する。

半導体基板には上記実施の形態に示した製造装置にて作製した基板が用いられている。図１５（Ｂ）に示すように、支持基板１０１上に、絶縁層３１５及び単結晶半導体層３２０が積層されている。支持基板１０１は分割されたマザーガラス３０１である。単結晶半導体層３２０には、チャネル形成領域３４１、ドナーが添加されたｎ型の高濃度不純物領域３４２が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、支持基板１０１と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４２との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１６を参照して説明する。図１６（Ａ）はＥＬ表示装置の画素の平面図であり、図１６（Ｂ）は、Ｊ−Ｋ切断線による図１６（Ａ）の断面図である。

図１６（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、単結晶半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。単結晶半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。単結晶半導体層４０３、４０４は、本発明に係る製造装置により作製される単結晶半導体基板から剥離された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１６（Ｂ）に示すように、絶縁層４００上に単結晶半導体層４０４が設けられており、単結晶半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、半導体基板は、上記実施の形態で示した製造装置で作製した半導体基板が用いられている。

表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により支持基板１０１に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその基礎を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。

半導体基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌｖｅｒｓａｔｉｌｅｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。

図１７を用いて、電気機器の具体的な態様を説明する。図１７（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図１５で説明した液晶表示装置または図１６で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部９０２とすることができる。

また、図１７（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図１５で説明した液晶表示装置または図１６で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても。高精細な画像および多量の文字情報を表示することができる。

また、図１７（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図１３のＲＦＣＰＵを内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図１５で説明した液晶表示装置、または図１６で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。

また、図１８は本発明を適用した携帯電話８５００の構成の別の一例であり、図１８（Ａ）が正面図、図１８（Ｂ）が背面図、図１８（Ｃ）が展開図である。携帯電話８５００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

携帯電話８５００は、筐体８５０１及び１００２二つの筐体で構成されている。筐体８５０１には、表示部８５１１、スピーカー８５１２、マイクロフォン８５１３、操作キー８５１４、ポインティングデバイス８５１５、カメラ用レンズ８５１６、外部接続端子８５１７、イヤホン端子８５１８等を備え、筐体８５０２には、キーボード８５２１、外部メモリスロット８５２２、カメラ用レンズ８５２３、ライト８５２４等を備えている。また、アンテナは筐体８５０１内部に内蔵されている。表示部８５１１に、図１５で説明した液晶表示装置または図１６で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部とすることができる。

また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。

表示部８５１１には、使用形態に応じて表示の方向が適宜変化する。表示部８５１１と同一面上にカメラ用レンズ８５１６を備えているため、テレビ電話が可能である。また、表示部８５１１をファインダーとしカメラ用レンズ８５２３及びライト８５２４で静止画及び動画の撮影が可能である。スピーカー８５１２及びマイクロフォン８５１３は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー８５１４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、重なり合った筐体８５０１と筐体８５０２（図１８（Ａ））は、スライドし図１８（Ｃ）のように展開し、携帯情報端末として使用できる。この場合、キーボード８５２１、ポインティングデバイス８５１５を用い円滑な操作が可能である。外部接続端子８５１７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット８５２２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。

以上のようにして、本発明に係る発光装置を適用して電子機器や照明器具を得ることができる。本発明に係る発光装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

本発明に係る製造装置で製造される基板の一例を示す図。本発明に係る製造装置で製造される基板の作製工程を示す断面図。本発明に係る製造装置で製造される基板の作製方法の一例を示す図。本発明に係る製造装置を示す図。本発明に係る製造装置を示す図。本発明に係る製造装置で製造される基板の作製工程を示す断面図。本発明に係る製造装置で製造される基板の作製方法の一例を示す図。本発明に係る製造システムを示す図。本発明に係る製造装置で製造される基板の処理工程を示す断面図。本発明に係る製造装置で製造される基板を用いた半導体装置の作製方法の一例を示す図。本発明に係る製造装置で製造される基板を用いた半導体装置の作製方法の一例を示す図。本発明に係る製造装置で製造される基板を用いた半導体装置の一例を示す図。本発明に係る製造装置で製造される基板を用いた半導体装置の一例を示す図。本発明に係る製造装置で製造される基板を用いた表示装置の一例を示す図。本発明に係る製造装置で製造される基板を用いた表示装置の一例を示す図。本発明に係る製造装置で製造される基板を用いた表示装置の一例を示す図。本発明に係る製造装置で製造される基板を用いた電子機器を示す図。本発明に係る製造装置で製造される基板を用いた電子機器を示す図。

符号の説明

１０１基板
１０３イオンビーム
１０４絶縁膜
１０５絶縁膜
１０５前記絶縁膜
１０７絶縁膜
１０８表面平坦化処理
１１１半導体基板
１１３剥離層
１１５単結晶半導体層
１５１単結晶半導体層
１５２単結晶半導体層
１５４絶縁層
１５５ゲート電極
１５６ゲート電極
１５７低濃度不純物領域
１５８チャネル形成領域
１５９高濃度不純物領域
１６０チャネル形成領域
１６１サイドウォール絶縁層
１６５レジスト
１６７高濃度不純物領域
１６８絶縁層
１６９層間絶縁層
１７０配線
２０１半導体基板準備
２０２絶縁膜形成
２０３損傷層形成
２０５絶縁膜形成
２０７絶縁膜表面平坦化
２０９基板表裏反転
２１１支持基板準備
２１３パーティクルの除去
２１５絶縁膜形成
２１７表面処理
２２１半導体層形成
２２３薄膜トランジスタ層形成
２５１カセット室
２５２カセット室
２５４搬送室
２５４ａ基板搬送機構
２５５搬送室
２５５ａ搬送機構
２５６受渡室
２５７成膜室
２５８成膜室
２５９成膜室
２６０プラズマ処理室
２６１クラスタイオンビーム室
２６２ａ反転室
２６２ｂ反転室
２６３貼り合せ室
２６４熱処理室
２６５冷却室
２６６取出室
２６７洗浄室
２７０基板
２７１ピン
２７２アライメント機構
２７３搬送機構
２８０下部基板ホルダ
２８１上部基板ホルダ
２８２押圧装置
２９０残渣部分
３０１マザーガラス
３０２単結晶半導体層
３１０形成領域
３１１領域
３１２信号線駆動回路形成領域
３１３画素形成領域
３１５絶縁層
３２０単結晶半導体層
３２２走査線
３２３信号線
３２４画素電極
３２５ＴＦＴ
３２７層間絶縁膜
３２８電極
３２９柱状スペーサ
３３０配向膜
３３２対向基板
３３３対向電極
３３４配向膜
３３５液晶層
３４１チャネル形成領域
３４２高濃度不純物領域
３５１支持基板ストッカ
３５２単結晶半導体基板ストッカ
３５３洗浄機
３５４スパッタ成膜装置
３５５洗浄機
３５６製造装置
３５７装置
３６０熱処理装置
３６１イオンドープ装置
３６２熱処理装置
３６３プラズマエッチング装置
３６４レーザーアニール装置
３６５半導体基板ストッカ
３７０単結晶半導体基板周辺エッチング装置
３７１熱処理装置
３７２洗浄機付ＣＭＰ装置
３８０クリーンルーム
３８１経路
３８２経路
４００絶縁層
４０１選択用トランジスタ
４０２表示制御用トランジスタ
４０３単結晶半導体層
４０４単結晶半導体層
４０５走査線
４０６信号線
４０７電流供給線
４０８画素電極
４１０電極
４１１電極
４１２ゲート電極
４１３電極
４２７層間絶縁膜
４２８隔壁層
４２９ＥＬ層
４３０対向電極
４３１対向基板
４３２樹脂層
４５１チャネル形成領域
４５２高濃度不純物領域
５００マイクロプロセッサ
５０１演算回路
５０２演算回路制御部
５０３命令解析部
５０４制御部
５０５タイミング制御部
５０６レジスタ
５０７レジスタ制御部
５０８バスインターフェース
５０９専用メモリ
５１０メモリインターフェース
５１１ＲＦＣＰＵ
５１２アナログ回路部
５１３デジタル回路部
５１４共振回路
５１５整流回路
５１６定電圧回路
５１７リセット回路
５１８発振回路
５１９復調回路
５２０変調回路
５２１ＲＦインターフェース
５２２制御レジスタ
５２３クロックコントローラ
５２４インターフェース
５２５中央処理ユニット
５２６ランダムアクセスメモリ
５２７専用メモリ
５２８アンテナ
５２９容量部
５３０電源管理回路
９０１携帯電話機
９０２表示部
９０３操作スイッチ
９１１デジタルプレーヤー
９１２表示部
９１３操作部
９１４イヤホン
９２１電子ブック
９２２表示部
９２３操作スイッチ
８５００携帯電話
８５００携帯電話
８５０１筐体
８５０２筐体
８５１１表示部
８５１１表示部
８５１２スピーカー
８５１３マイクロフォン
８５１４操作キー
８５１５ポインティングデバイス
８５１６カメラ用レンズ
８５１７外部接続端子
８５１８イヤホン端子
８５２１キーボード
８５２２外部メモリスロット
８５２３カメラ用レンズ
８５２４ライト

Claims

絶縁表面を有する基板である第１の基板と、単結晶半導体基板である第２の基板とを貼り合わせ、
貼り合わされた前記第１の基板と前記第２の基板とを熱処理し、
前記第２の基板の一部を前記第１の基板に設ける半導体基板の作製方法であって、
前記貼り合わせ前に、前記第１の基板の表面に不活性ガスのイオンを照射して、前記第１の基板の表面を平坦化し、
平坦化した前記第１の基板の表面に、スパッタリング法により、アルミニウム、バリウム、ストロンチウム、ホウ素、カルシウムおよびマグネシウムのいずれか一の酸化物を含んだ第１の絶縁膜を形成し、
前記第１の絶縁膜の表面に不活性ガスのイオンを照射し、前記第１の絶縁膜の表面を平坦化し、
前記第２の基板の表面に第２の絶縁膜を形成し、
前記貼り合わせは、前記第１の絶縁膜の表面と、前記第２の絶縁膜の表面とを向かい合わせて行い、
前記第１の基板の表面を平坦化し、前記第１の絶縁膜を形成し、前記第１の絶縁膜の表面を平坦化し、前記貼り合わせし、かつ、前記熱処理する工程を一つの装置内で行うことを特徴とする半導体基板の作製方法。
請求項１において、
前記貼り合わせ前に、前記第２の絶縁膜の表面に不活性ガスのイオンを照射し、前記第２の絶縁膜の表面を平坦化することを特徴とする半導体基板の作製方法。
請求項１または請求項２において、
前記第１の基板の表面を平坦化し、前記第１の絶縁膜を形成し、かつ、前記第１の絶縁膜の表面を平坦化する工程を一つの真空チャンバー内で行うことを特徴とする半導体基板の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第１の基板は、ガラス基板であることを特徴とする半導体基板の作製方法。