JP2012186459A - Ｓｏｉ基板、およびｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板、およびｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2012186459A
JP2012186459A JP2012029022A JP2012029022A JP2012186459A JP 2012186459 A JP2012186459 A JP 2012186459A JP 2012029022 A JP2012029022 A JP 2012029022A JP 2012029022 A JP2012029022 A JP 2012029022A JP 2012186459 A JP2012186459 A JP 2012186459A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
film
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012029022A
Other languages
English (en)
Other versions
JP2012186459A5 (ja
JP5981725B2 (ja
Inventor
Masaharu Nagai
雅晴 永井
Hideto Onuma
英人 大沼
Takamasa Nei
孝征 根井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012029022A priority Critical patent/JP5981725B2/ja
Publication of JP2012186459A publication Critical patent/JP2012186459A/ja
Publication of JP2012186459A5 publication Critical patent/JP2012186459A5/ja
Application granted granted Critical
Publication of JP5981725B2 publication Critical patent/JP5981725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】単結晶シリコン膜などの半導体膜が、支持基板から剥がれることを防止するＳＯＩ基板の作製方法を提供する。また、当該方法を用いることで、ＳＯＩ基板作製における歩留まりを向上させ、生産コストを削減する。
【解決手段】半導体基板に絶縁膜を形成し、加速されたイオンを半導体基板に照射することにより、半導体基板中に脆化領域を形成し、半導体基板と支持基板とを、絶縁膜を介して貼り合わせ、脆化領域において、半導体基板を分離して、支持基板上に絶縁膜を介して半導体膜を形成し、半導体膜上にマスクを形成し、半導体膜の一部及び絶縁膜の一部をエッチングすることにより、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように、半導体膜及び絶縁膜を形成する、ＳＯＩ基板の作製方法である。
【選択図】図２

Description

本発明は、支持基板上に絶縁膜を介して半導体膜を有する、所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。
近年、シリコン基板に代わり、絶縁表面に薄いシリコン膜が存在するＳＯＩ基板を使った集積回路の開発が進んでいる。ＳＯＩ基板は、シリコン基板と比較して、誘電体分離が容易で高集積化に適している、浮遊容量が小さく素子の高速動作が可能であるなどの優位点があるため、半導体集積回路の性能を向上させるものとして注目されている。
ＳＯＩ基板を製造する方法の一つに、スマートカット（登録商標）法が知られている。スマートカット法によるＳＯＩ基板の作製方法の概要について以下に説明する。まず、シリコン基板に、イオン注入法を用いて水素イオンを注入することにより、シリコン基板中に微小気泡層を形成する。次に、酸化シリコン膜を介して、微小気泡層が形成されたシリコン基板と、別のシリコン基板とを接合させる。その後、熱処理を行うことにより、微小気泡層においてシリコン基板を分離させることで、別のシリコン基板上に単結晶シリコン膜を形成することができる。なお、スマートカット法は、水素イオン注入剥離法と呼ばれることもある。
また、このようなスマートカット法を用いて、単結晶シリコン膜をシリコン基板以外の支持基板（例えば、ガラス基板）上に形成する方法も提案されている（例えば、特許文献１参照）。ガラス基板は、シリコン基板と比較して大面積化が容易であり、且つ安価であるため、液晶表示装置などの製造の際にも用いられている。
特開２００５−２５２２４４号公報
しかしながら、ガラス基板などのシリコン基板以外の支持基板を用いた場合、単結晶シリコン膜と支持基板との接合強度が弱い箇所（特に、単結晶シリコン膜の周端部）において、単結晶シリコン膜が支持基板から浮いてしまうという問題が生じていた。これは、支持基板上に絶縁膜を介して設けられた単結晶シリコン膜の周端部は接合強度が弱く、洗浄工程やウェットエッチング処理の際に、薬液が単結晶シリコン膜と支持基板との間（絶縁膜と支持基板との間でもある）に入り込み支持基板をエッチングしてしまうためである。単結晶シリコン膜が支持基板から浮いてしまうことにより、単結晶シリコン膜全体が支持基板から剥がれてしまうという問題を引き起こしていた。
このように、単結晶シリコン膜が支持基板から浮いたり、剥がれることにより、ＳＯＩ基板作製における歩留まりが低下し、生産コストが増加するという問題を招く。
上述の問題に鑑み、本発明の一態様は、単結晶シリコン膜などの半導体膜が、支持基板から剥がれることを防止する方法を提供することを目的の一とする。また、当該方法を用いることで、歩留まりの向上、及び生産コストを削減することを目的の一とする。
本発明の一態様では、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように支持基板上に半導体膜を形成する方法を提供する。以下、具体的に説明する。なお、本明細書等において、周端部とは、膜等を上面から見たときの、膜等の端部分を指すこととする。
本発明の一態様は、半導体基板に絶縁膜を形成し、加速されたイオンを、絶縁膜を介して半導体基板に照射することにより、半導体基板中に脆化領域を形成し、半導体基板と支持基板とを、絶縁膜を介して貼り合わせ、脆化領域において、半導体基板を分離して、支持基板上に絶縁膜を介して半導体膜を形成し、半導体膜上にマスクを形成し、半導体膜の周端部及び絶縁膜の一部をエッチングすることにより、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように、半導体膜及び絶縁膜を形成する、ＳＯＩ基板の作製方法である。
また、本発明の一態様は、半導体基板に絶縁膜を形成し、加速されたイオンを、絶縁膜を介して半導体基板に照射することにより、半導体基板中に脆化領域を形成し、半導体基板と支持基板とを、絶縁膜を介して貼り合わせ、脆化領域において半導体基板を分離して、支持基板上に絶縁膜を介して半導体膜を形成し、半導体膜の周端部及び絶縁膜の一部を大気圧プラズマエッチングすることにより、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように、半導体膜及び絶縁膜を形成する、ＳＯＩ基板の作製方法である。
上記の各方法において、絶縁膜のテーパ角は、３°以上６０°以下、好ましくは３°以上４５°以下となるように、エッチングを行うことが好ましい。これにより、洗浄工程やウェットエッチング処理の際に、絶縁膜のエッチングレートと、支持基板のエッチングレートとの差により、絶縁膜と支持基板との間において支持基板が除去されてしまうことを抑制することができる。これにより、半導体膜が支持基板から浮いたり、剥がれてしまうことを防止することができる。
なお、上記の各方法において、半導体膜の周端部のテーパ角は、３０°以上９０°以下とすればよい。
また、上記の各方法において、半導体膜の周端部が、絶縁膜の周端部の内側に位置するように除去した後、半導体膜に対してレーザ光を照射することが好ましい。半導体膜にレーザ光を照射することにより、半導体膜の表面を平坦化させることができる。また、半導体膜を再単結晶化することができるため、半導体膜の結晶性を向上させることができる。
また、本発明の一態様において、絶縁膜の周端部のテーパ角は、３°以上６０°以下、好ましくは３°以上４５°以下となるように、エッチングされている。これにより、レーザ光照射前に半導体膜表面に形成された絶縁膜を洗浄工程において除去する際に、絶縁膜のエッチングレートと、支持基板のエッチングレートとの差によるサイドエッチングの影響を小さくすることができるため、絶縁膜と支持基板との界面において支持基板が除去されてしまうことを抑制することができる。これにより、半導体膜が支持基板から浮いたり、剥がれてしまうことなく、半導体膜の表面に形成された絶縁膜を除去することができる。
また、本発明の一態様は、支持基板と、支持基板上の絶縁膜と、絶縁膜上の半導体膜と、を有し、絶縁膜および半導体膜は圧縮応力を有し、絶縁膜の圧縮応力は、半導体膜の圧縮応力よりも大きく、半導体膜の周端部は、絶縁膜の周端部の内側に位置する、ＳＯＩ基板である。
本発明の一態様によれば、単結晶シリコン膜などの半導体膜が、支持基板から剥がれることを防止することができる。また、当該方法を用いることで、歩留まりを向上させ、生産コストを削減することができる。
本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 本発明の一態様に係るＳＯＩ基板の作製方法を示す図。 半導体膜および酸化膜に働く支持基板に対する応力を説明する図。 半導体膜および酸化膜に働く支持基板に対する応力を説明する図。 本発明の一態様に係るＳＯＩ基板を用いた半導体装置を示す図。 本発明の一態様に係るＳＯＩ基板を用いた電子機器を示す図。 試料ＡのＳＥＭ像。 （Ａ）試料ＢのＳＥＭ像、（Ｂ）試料ＣのＳＥＭ像。 試料ＤのＳＴＥＭ像。 試料ＥのＳＴＥＭ像。 半導体膜および酸化膜の応力測定の結果を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係るＳＯＩ基板の作製方法について、図１乃至図３を参照して説明する。
まず、半導体基板１１１を用意する（図１（Ａ−１）参照）。
半導体基板１１１として、単結晶半導体基板又は多結晶半導体基板を用いることができる。半導体基板１１１として、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、炭化シリコン基板などの第１４族元素である半導体基板を用いることができる。また、ガリウムヒ素、インジウムリン等の化合物半導体基板を用いてもよい。本実施の形態では、半導体基板１１１として、シリコン基板を用いる場合について説明する。
次に、半導体基板１１１に絶縁膜１１２を形成する（図１（Ａ−２）参照）。
絶縁膜１１２は、ＣＶＤ法、スパッタリング法、熱酸化処理法などを用いて形成することができる。また、絶縁膜１１２として、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などの単層、又はこれらを積層させた膜を用いることができる。例えば、ＣＶＤ法により絶縁膜１１２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ、化学式：Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて、酸化シリコン膜を形成することが、生産性の点から好ましい。また、絶縁膜１１２の膜厚は、１０ｎｍ以上１０００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下とする。
本実施の形態では、ハロゲンを添加した酸化性雰囲気中で、単結晶シリコン基板に熱酸化処理を行うことで、酸化シリコン膜を形成する。例えば、熱酸化処理は、塩化水素（ＨＣｌ）を０．５体積％以上（好ましくは、３体積％）の割合で含まれた酸素雰囲気中で、９００℃以上１１５０℃以下（例えば、９５０℃）として行うとよい。処理時間は、０．１〜６時間、好ましくは０．５〜１時間とすれば良い。本実施の形態では、単結晶シリコン基板に形成される酸化シリコン膜の膜厚は１００ｎｍとする。なお、絶縁膜１１２は、塩素原子を含有した膜となる。
次に、絶縁膜１１２を介して半導体基板１１１にイオンを照射することにより、半導体基板１１１中にイオンを添加して脆化領域１１３を形成する（図１（Ａ−３）参照）。例えば、電界で加速されたイオンでなるイオンビームを照射して、半導体基板１１１の表面から所定の深さの領域に脆化領域１１３を形成する。脆化領域１１３が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。詳細には、脆化領域１１３は、イオンの平均浸入深さと同程度の深さの領域に形成されることになる。ここで、脆化領域１１３が形成される深さは、半導体基板１１１の全面において均一であることが望ましい。
また、上述の脆化領域１１３が形成される深さにより、半導体基板１１１から分離される半導体膜の膜厚が決定される。脆化領域１１３が形成される深さは、半導体基板１１１の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下とする。本実施の形態では、脆化領域１１３が形成される深さは、１３０ｎｍ以上１４５ｎｍ以下とする。
半導体基板１１１中にイオンを添加する際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオンドーピング装置を用いる場合には、以下の条件で、脆化領域１１３を形成することができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６ｉｏｎｓ／ｃｍ２以上９×１０１６ｉｏｎｓ／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンを生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋イオンを多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋イオンの割合を高めておくことで、１×１０２０ｉｏｎｓ／ｃｍ３以上の濃度で水素を含む脆化領域１１３とすることが可能である。これにより、脆化領域１１３における分離が容易になる。また、Ｈ３ ＋イオンを多く照射することで、Ｈ＋イオン、Ｈ２ ＋イオンを照射する場合より短時間で脆化領域１１３を形成することができる。また、Ｈ３ ＋イオンを用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１３を半導体基板の浅い領域に形成することが可能になる。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋イオンやＨ２ ＋イオンを照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
ソースガスとして、水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１３を効率よく形成することができる。
また、イオンの照射を複数回に分けて行うことにより、脆化領域１１３を形成することもできる。この場合、ソースガスを異ならせてイオンを照射しても良いし、同じソースガスを用いてイオンを照射してもよい。例えば、ソースガスとして希ガスを用いてイオンを照射した後、水素を含むガスを用いてイオンを照射することができる。また、ハロゲンガス又はハロゲン化合物ガスを用いてイオンを照射した後、水素を含むガスを用いてイオンを照射してもよい。
次に、支持基板１２１を用意する（図１（Ｂ）参照）。支持基板１２１として、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が６００℃以上であるものを用いることが好ましい。また、ガラス基板は、無アルカリガラス基板であることが好ましい。無アルカリガラス基板として、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。支持基板１２１として、大面積化が可能で安価なガラス基板を用いることにより、単結晶シリコン基板などを用いる場合と比較して低コスト化を図ることができる。
また、支持基板１２１として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、金属やステンレスなどの導電体でなる基板なども用いることができる。なお、半導体基板１１１で挙げた基板なども用いることができる。その他、支持基板１２１として、作製工程の処理温度に耐えうるプラスチック基板を用いてもよい。本実施の形態では、支持基板１２１として、ガラス基板を用いる場合について説明する。
なお、支持基板１２１上に絶縁膜を形成してもよい。その場合、支持基板１２１上に形成される絶縁膜として、絶縁膜１１２と同様の方法及び材料を用いて形成することができる。半導体基板１１１に絶縁膜１１２として熱酸化法により酸化シリコン膜を膜厚１００ｎｍで形成する場合には、支持基板１２１上に形成する絶縁膜として、ＣＶＤ法により窒化酸化シリコン膜を膜厚５０ｎｍで形成すればよい。
次に、半導体基板１１１及び支持基板１２１の少なくとも一方に表面処理を行うことが好ましい。表面処理を行うことで、半導体基板１１１と支持基板１２１との接合界面での接合強度を向上させることができる。さらに、表面処理を行うことで、基板上に存在するパーティクルを低減することができるため、パーティクルに起因する貼り合わせ不良を低減することができる。
表面処理としては、ウェット処理、ドライ処理、又はウェット処理及びドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、又は異なるドライ処理を組み合わせることもできる。
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水処理）、アルカリ系洗浄剤を用いたメガソニック洗浄、ブラシ洗浄、又は２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに噴きつける方法）などが挙げられる。ドライ処理としては、ＸｅエキシマＵＶランプの照射、プラズマ処理、バイアス印加プラズマ処理、又はラジカル処理などが挙げられる。
本実施の形態では、半導体基板１１１及び支持基板１２１に、表面処理としてドライ処理とウェット処理を組み合わせて行う。まず、ドライ処理として、酸素を含む雰囲気下で、ＸｅエキシマＵＶランプの照射を行う。次に、ウェット処理として、アルカリ系洗浄剤を用いたメガソニック洗浄を行う。
次に、絶縁膜１１２を介して半導体基板１１１と支持基板１２１とを貼り合わせる（図１（Ｃ）参照）。例えば、半導体基板１１１と支持基板１２１とを対向させて、絶縁膜１１２が形成された半導体基板１１１と支持基板１２１とを貼り合わせる。なお、本実施の形態では、絶縁膜１１２が形成された半導体基板１１１と、支持基板１２１とを貼り合わせる場合について説明するが、本発明の一態様はこれに限定されず、支持基板１２１に形成された絶縁膜と、半導体基板１１１に形成された絶縁膜１１２とを貼り合わせてもよい。
なお、半導体基板１１１と支持基板１２１とを貼り合わせる前に、半導体基板１１１と支持基板１２１との少なくとも一方を加熱してもよい。
次に、貼り合わされた半導体基板１１１及び支持基板１２１に対して、熱処理を行う。これにより、半導体基板１１１と支持基板１２１との接合を強固なものとすることができる。熱処理の温度は、脆化領域１１３における分離が起こらない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と接合強度との関係から適切な条件を設定すればよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置などを用いることができる。また、マイクロ波などを照射して、該領域のみを局所的に加熱することもできる。接合強度に問題がない場合には、上記熱処理は省略すれば良い。本実施の形態においては２００℃、２時間の熱処理を施す。
次に、貼り合わされた半導体基板１１１及び支持基板１２１に対して、熱処理を行う。これにより、半導体基板１１１の脆化領域１１３において、半導体基板が、支持基板１２１上に絶縁膜１２２を介して設けられた半導体膜１１４と、半導体基板１１５とに分離する（図１（Ｄ）参照）。これにより、支持基板１２１上に絶縁膜１２２を介して半導体膜１１４が設けられたＳＯＩ基板が得られる。
熱処理を行うことにより、温度上昇によって脆化領域１１３に形成されている微小な孔には、添加された水素原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１１３の微小な孔に体積変化が起こり、脆化領域１１３において半導体基板１１１が半導体膜１１４と半導体基板１１５に分離する。絶縁膜１１２は支持基板１２１に接合しているため、支持基板１２１上には絶縁膜１２２を介して半導体基板１１１から分離された半導体膜１１４が形成される。
また、ここでの熱処理の温度は、支持基板１２１の歪み点を超えない温度とする。例えば、支持基板１２１として、ガラス基板を用いている場合には、熱処理の温度は、４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。本実施の形態においては６００℃、２時間の熱処理を行う。
なお、半導体基板１１１と支持基板１２１との接合強度を増加させるための熱処理を行わず、半導体基板１１１と支持基板１２１との接合強度の増加の熱処理と、脆化領域１１３における分離の熱処理とを同時に行ってもよい。
次に、絶縁膜１２２と支持基板１２１との貼り合わせ界面において、絶縁膜１２２と支持基板１２１との接合強度が弱い箇所（半導体膜１１４の外周の一部）を除去する。以下、半導体膜１１４の一部の除去方法について、図２を参照して説明する。
図２（Ａ）に、支持基板１２１上に絶縁膜１２２を介して設けられた半導体膜１１４を示す。
次に、半導体膜１１４及び絶縁膜１２２を覆うように、レジストマスク１３０を形成する（図２（Ｂ）参照）。例えば、半導体膜１１４上に、レジストを塗布した後、露光機にフォトマスクを設置し、レジストに光を投影して露光する。その後、レジストを現像することによりレジストマスク１３１を形成することができる（図２（Ｃ）参照）。
レジストマスク１３１の形状は、テーパ形状を有していることが好ましい。また、半導体膜１１４の一部及び絶縁膜１２２の一部は、露出していることが好ましい。
次に、エッチング処理を行うことにより、半導体膜１１４の一部及び絶縁膜１２２の一部を除去する。ここでのエッチング処理は、ドライエッチングを用いることが好ましい。ドライエッチングは、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いて行う。
半導体膜１１４及び絶縁膜１２２に対し、平行平板のバイアスパワーを３００Ｗ、チャンバー内圧力２６．６６Ｐａ、ガス流量比をＳＦ６：Ｈｅ＝２０：２０（ｓｃｃｍ）として、１８０秒程度エッチング処理を行えばよい。
以上のように、半導体膜１１４及び絶縁膜１２２をエッチングすることにより、絶縁膜１１８の周端部と、半導体膜１１７の周端部とが、支持基板１２１の周端部より内側に位置し、かつ半導体膜１１７の周端部が、絶縁膜１１８の内側に位置するように、半導体膜１１７及び絶縁膜１１８を形成することができる（図２（Ｄ）参照）。また、絶縁膜１１８のテーパ角（この場合、図２（Ｅ）におけるα）は、３°以上６０°以下、好ましくは３°以上４５°以下とすることができる。これにより、洗浄工程やウェットエッチング処理の際に、絶縁膜１２２のエッチングレートと、支持基板１２１のエッチングレートとの差によるサイドエッチングの影響を小さくすることができるため、絶縁膜１２２と支持基板１２１との間において支持基板が除去されてしまうことを抑制することができる。これにより、半導体膜１１７が支持基板１２１から浮いたり、剥がれてしまうことを防止することができる。この理由について、以下に説明する。
支持基板上に絶縁膜を介して半導体膜を設けた構成において、支持基板に対する、半導体膜および絶縁膜の応力に差が生じる場合がある。この応力の差によって、半導体膜および絶縁膜の二者の関係において、半導体膜および絶縁膜の周端部が上向きに反る力が働く場合がある。これはたとえば半導体膜に引っ張り応力が生じ絶縁膜に圧縮応力が生じる場合また、半導体膜と絶縁膜ともに圧縮応力が生じるが絶縁膜の圧縮応力の方が大きい場合、さらに、半導体膜と絶縁膜ともに引っ張り応力が生じるが半導体膜の引っ張り応力の方が大きい場合、などで起こる。
これらの場合、半導体膜の周端部が絶縁膜の周端部の内側に位置するように形成することが、半導体膜および絶縁膜が支持基板から浮いたり、剥がれてしまうことを防止するために有効となる。
本実施の形態では、半導体膜と絶縁膜ともに圧縮応力が生じるが絶縁膜の圧縮応力の方が大きい場合を例に挙げて、図７および図８を用いて以下に詳述する。
まず図７（Ａ）に、半導体膜１１４の一部を除去しない場合を示す。図中の矢印は圧縮応力を示し、矢印の大きさは応力の大小を表す。この場合、半導体膜１１４の周端部において、半導体膜１１４と絶縁膜１２２が接している。
支持基板１２１と、絶縁膜１２２との関係においては、絶縁膜１２２の圧縮応力は、支持基板１２１が上に凸に反る力として働く。
しかし半導体膜１１４と絶縁膜１２２二者の関係においては、圧縮応力の差により、半導体膜１１４および絶縁膜１２２の周端部が上向きに反る力として働く。
そのためこの状態においてフッ化水素酸処理を行うと、絶縁膜１２２の端と接している部分の支持基板１２１がエッチングされ、絶縁膜１２２と支持基板１２１の間１４０に亀裂が生じる。絶縁膜１２２と支持基板１２１との間に亀裂が生じると、支持基板１２１と絶縁膜１２２との関係において生じていた、支持基板１２１が上に凸に反る力が失われる。しかし半導体膜１１４および絶縁膜１２２との二者の関係においては、半導体膜および絶縁膜１２２の端部が上向きに反る力が働いているため、これが亀裂に集中する。そして半導体膜１１４および絶縁膜１２２が反ることにより応力が開放される。すると絶縁膜１２２と支持基板１２１の間の亀裂にフッ化水素酸が浸入し、さらに亀裂が進行しやすくなる。
その結果、半導体膜１１４および絶縁膜１２２の周端部が、支持基板１２１から浮いてしまう（図７（Ｂ））。支持基板１２１から浮いた部分は、機械的な力が加わったときに他の部分よりも剥がれやすくなる。
次に図８（Ａ）に、半導体膜１１７の一部を除去した場合を示す。この場合、半導体膜１１７の周端部は絶縁膜１１８の周端部と接していない。そのため絶縁膜１１８の周辺部に応力の差から生じる、上向きに反る力は低減される。
この状態においてフッ化水素酸処理を行い、絶縁膜１１８と支持基板１２１の間に亀裂が生じても、絶縁膜１１８の反りは生じにくい。そのため、亀裂が進行しにくく、半導体膜１１７および絶縁膜１１８が支持基板１２１から浮いたり、剥がれてしまうことを防止できる（図８（Ｂ））。
なお、半導体膜１１７の周端部はわずかでも絶縁膜１１８の内側に位置していればよい。絶縁膜１１８のみの部分が広くなりすぎると、ＳＯＩ基板として使用できる領域が減少してしまう。そのため、半導体膜１１７の端部と絶縁膜１１８の端部との距離は、たとえば５０μｍ以下が好ましく、５μｍ以下がより好ましい。
また、図７および図８では半導体膜と絶縁膜ともに圧縮応力が生じるが絶縁膜の圧縮応力の方が大きい場合について説明したが、半導体膜１１７の周端部が絶縁膜１１８周端部の内側に位置するように形成することの効果は、この場合に限られない。すなわち半導体膜に引っ張り応力が生じ絶縁膜に圧縮応力が生じる場合、および半導体膜と絶縁膜ともに引っ張り応力が生じるが半導体膜の引っ張り応力の方が大きい場合、においても同様の効果がある。
また、半導体膜１１７の周端部のテーパ角（この場合図２（Ｅ）におけるβ）は、３０°以上９０°以下とすることができる。
次に、ＳＯＩ基板１００の半導体膜１１７に平坦化処理を行ってもよい。半導体膜１１７の表面にイオン照射工程や分離工程に起因する凹凸が生じた場合であっても、平坦化処理を行うことにより、半導体膜１１７の表面を平坦化することができる。
平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理、エッチング処理、レーザ光の照射等により行うことができる。ここでは、半導体膜１１７にレーザ光を照射することにより、半導体膜１１７表面を平坦化させることができる。また、半導体膜１１７を再単結晶化することができるため、半導体膜１１７の結晶性を向上させることができる。
半導体膜１１７にレーザ光を照射する前に、半導体膜１１７の表面に形成された酸化膜を除去する。半導体膜１１７の表面に形成された酸化膜は、フッ化水素酸により除去する。本実施の形態に示すＳＯＩ基板は、絶縁膜の周端部と半導体膜の周端部の両方が、支持基板の周端部の内側に位置し、かつ半導体膜の周端部が、絶縁膜の周端部の内側に位置する構造である。また、絶縁膜のテーパ角は３°以上６０°以下、好ましくは３°以上４５°以下となる構造である。したがって、フッ化水素酸による洗浄工程の際に、絶縁膜のエッチングレートと、支持基板のエッチングレートとの差によるサイドエッチングの影響を小さくすることができるため、絶縁膜１１８と支持基板１２１の間において、支持基板１２１が除去されることを防止することができる。したがって、半導体膜１１７が支持基板から浮いたり、剥がれてしまうことなく、半導体膜１１７の表面に形成された酸化膜を除去することができる。
レーザ光を半導体膜１１７の上面側から照射することで、半導体膜１１７の上面を溶融させる。溶融した後、半導体膜１１７が冷却、固化することで、その表面の平坦性が向上した半導体膜１１７が得られる。レーザ光を用いることにより、支持基板１２１が直接加熱されないため、当該支持基板１２１の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板を支持基板１２１に用いることが可能である。
なお、レーザ光の照射による半導体膜１１７の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜１１７の欠陥を減少させることができる。ここで、完全溶融とは、半導体膜１１７が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体膜１１７の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
レーザ光の照射には、パルス発振レーザを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザ光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
レーザ光を照射した後に、半導体膜１１７の膜厚を小さくする薄膜化工程を行ってもよい。半導体膜１１７の薄膜化には、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、半導体膜１１７がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をエッチングガスに用いて、半導体膜１１７を薄くすることができる。
なお、本実施の形態では、半導体膜１１７にレーザ光を照射した後に、エッチング処理を行う場合について説明したが、本発明の一態様はこれに限定されず、レーザ光を照射する前にエッチング処理を行ってもよいし、レーザ光の照射前後にエッチング処理を行ってもよい。
また、平坦化処理はＳＯＩ基板１００に限らず分離後の半導体基板１１５に対して行ってもよい。分離後の半導体基板１１５の表面を平坦にすることによって、当該半導体基板１１５をＳＯＩ基板の作製工程において再度利用することが可能となる。
以上の工程により、支持基板１２１上に、絶縁膜１１８を介して半導体膜１１７を形成することができる。
本実施の形態に示す方法により、単結晶シリコン膜などの半導体膜が、支持基板から剥がれることを防止することができる。また、当該方法を用いることで、ＳＯＩ基板作製における歩留まりを向上させ、生産コストを削減することができる。
次に、図２とは異なる、半導体膜１１４の一部及び絶縁膜１２２の一部を除去する方法として、大気圧プラズマエッチング装置を用いて行う場合について、図３を参照して説明する。
図３（Ａ）に、大気圧プラズマエッチング装置の構成例を示す。図３（Ａ）に示す大気圧プラズマエッチング装置は、本体４１０と、大気圧又は略大気圧雰囲気下においてプラズマを発生するプラズマ発生源４１１と、プラズマ発生源４１１で発生したプラズマを外部へ放出する射出口４１２と、エッチングガスを放出する射出口４１３と、シースガスを放出する射出口４１４と、排気口４１６と、を有する。また、当該エッチングガスとしては、エッチングが行われる被処理物（半導体膜１１４及び絶縁膜１２２）に応じて適宜選択することが可能である。例えば、エッチングガスとして、ＳＦ６を用いることができる。また、シースガスとして、ＡｒまたはＮ２などを用いることができる。なお、当該エッチングガス及びシースガスは、外部から本体４１０へと供給される構成とする、又は本体４１０内に設けられたタンク４１５において貯蔵する構成とすることが可能である。
また、図３（Ａ）に示す大気圧プラズマエッチング装置は、射出口４１２から放出されるプラズマ（例えば、Ａｒプラズマ）と、射出口４１３から放出されるエッチングガス（例えば、ＳＦ６）とを混合することでプラズマ中にエッチング種を生成し、該エッチング種により被処理物をエッチングする。また、射出口４１４からシースガス（例えば、Ｎ２）を放出することで、プラズマ中に生成されたエッチング種に大気が混入することを抑制することができる。また、図３（Ａ）に示す大気圧プラズマエッチング装置においては、光学モニタを用いて本体４１０へ情報を入力してもよい。本体４１０は、当該情報に基づいてプラズマ発生源４１１の動作を制御する。これにより、図３（Ａ）に示す大気圧プラズマエッチング装置は、被処理物（半導体膜１１４及び絶縁膜１２２）のエッチングを行うことが可能である。また、排気口４１６を、射出口４１２〜４１４付近に設けることにより、被処理物のエッチングによって生成された副生成物を排気することが好ましい。
次に、図３（Ａ）に示す大気圧プラズマエッチング装置の具体的な動作例を図３（Ｂ）に示す。図３（Ｂ）は、被処理物（半導体膜１１４及び絶縁膜１２２）をエッチングする際の動作例を示すフローチャートである。図３（Ｂ）に示すように、エッチングが開始されるとエッチング種を生成する。次に、被処理物（半導体膜１１４及び絶縁膜１２２）が存在するか否かを、光学モニタを用いて判別する。この結果に応じて、エッチング種の生成を続行する（エッチングを続行する）か否（エッチングの終了）かを選択する。したがって、図３（Ａ）に示す大気圧プラズマエッチング装置においては、アンダーエッチング又はオーバーエッチングの発生を抑制することが可能である。
また、図３（Ａ）に示す大気圧プラズマエッチング装置においては、プラズマを放出する射出口４１２を囲んで、エッチングガスを放出する射出口４１３が設けられている。また、エッチングガスを放出する射出口４１３を囲んで、シースガスを放出する射出口４１４が設けられている。これにより、当該プラズマ中に生成されるエッチング種の生成領域が広がることなく、所望の領域のみをエッチングすることが可能である。したがって、大気圧プラズマエッチングにより、絶縁膜１２２の一部と半導体膜１１４の一部を除去することが可能である。
（実施の形態２）
本実施形態では、実施の形態１と異なるＳＯＩ基板、およびその作製方法について、図４乃至図６を参照して説明する。
図４は、ＳＯＩ基板３００の構成例を示す斜視図である。ＳＯＩ基板３００は、１枚の支持基板３２１に複数の半導体膜３１７が貼り付けられている。各半導体膜３１４は絶縁膜３１８を介して支持基板３２１上に設けられている。
図５及び図６を参照して、図４に示すＳＯＩ基板３００の作製方法について説明する。実施の形態２と実施の形態１の相違は、１枚の支持基板３２１に複数の半導体膜３１４が貼り付けられている点にある。以下、この点について主に説明する。
まず、支持基板３２１を用意する。支持基板３２１として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のサイズの基板が知られている。
大面積のマザーガラス基板を支持基板３２１として用いることで、ＳＯＩ基板３００の大面積化が実現できる。ＳＯＩ基板３００の大面積化が実現すれば、１枚のＳＯＩ基板３００から多数の液晶パネル等のパネル、またはＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるパネル数またはチップ数が増加するので、生産性を飛躍的に向上させることができる。
なお、上記支持基板３２１上に絶縁膜を形成してもよい。支持基板３２１上に形成する絶縁膜については、実施の形態１に示す絶縁膜１１２と同様の方法及び材料を用いて形成することができるため、詳細な説明は省略する。
次に、半導体基板３１１を複数用意する。本実施の形態において、半導体基板３１１は所望の大きさ、形状に加工されている。矩形状の支持基板３２１に貼り合わせること、および縮小投影型露光装置等の露光装置の露光領域が矩形であること等を考慮すると、半導体基板３１１の形状は矩形であることが好ましい。例えば、矩形状の半導体基板３１１の長辺の長さは、縮小投影型露光装置の１ショットの露光領域の一辺のｎ倍（ｎは任意の正の整数）を満たすように加工することが好ましい。
矩形の半導体基板３１１は、円形状のバルク半導体基板を切断することで形成することができる。半導体基板３１１の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、半導体基板３１１として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の半導体基板３１１を製造することができる。
次に、複数の半導体基板３１１それぞれに絶縁膜３１２を形成する。その後、複数の半導体基板３１１それぞれに対してイオンを照射することにより、半導体基板３１１中に脆化領域３１３を形成する。これらの工程は、図１（Ａ−１）〜図１（Ａ−３）と同様に行うことができるため、詳細な説明は省略する。
次に、支持基板３２１と複数の半導体基板３１１の少なくとも一方に、表面処理を行うことが好ましい。表面処理工程は、実施の形態１と同様に行うことができるため、詳細な説明は省略する。
次に、支持基板３２１と複数の半導体基板３１１を貼り合わせる。具体的には、支持基板３２１と半導体基板３１１とを対向させて、支持基板３２１と、半導体基板３１１に形成された絶縁膜３１２とを貼り合わせる。支持基板３２１と複数の半導体基板３１１とを貼り合わせる方法について、図５を用いて説明する。
まず、支持基板３２１を上方に、治具３３０に載せた半導体基板３１１を下方に、わずかな間隔（数ｍｍ程度）をおいて接近させて配置する（図５（Ａ）参照）。このとき、支持基板３２１と、半導体基板３１１の脆化領域３１３が形成された面を対向させる。また治具３３０を用いて、半導体基板３１１を支持基板３２１に対してわずかに（数度程度）傾けて配置することが好ましい。支持基板３２１と半導体基板３１１の間を接近させ、かつ傾けて配置することで、支持基板３２１と半導体基板３１１の最初の接触点を貼り合わせ開始点とすることができ、安定した貼り合わせが可能となる。なお、支持基板３２１と半導体基板３１１の間隔および角度については特に限定されず、貼り合わせに適切な条件を設定すればよい。
次に、支持基板３２１を押圧することで、支持基板３２１と、半導体基板３１１の端部とを接触させる（図５（Ｂ）参照）。また、ピンなどを用いて支持基板３２１または半導体基板３１１の一点、たとえば支持基板３２１の中央を押圧することで、支持基板３２１と半導体基板３１１とを接触させてもよい。接触させた部分から支持基板３２１と半導体基板３１１との接合が始まり、その後は自発的に接合が生じて全面におよぶ（図５（Ｃ）参照）。
本実施の形態では、２つの治具を用いて、２枚の半導体基板３１１を貼り合わせる様子を示したが、本発明の一態様はこれに限定されない。１つの治具を用いて複数の半導体基板３１１を順次貼り合わせてもよいし、複数の治具を用いて複数の半導体基板を順次貼り合わせてもよい。複数の治具を用いて複数の半導体基板３１１を貼り合わせる場合には、一度に複数の半導体基板３１１を貼り合わせることもできる。
次に、熱処理を行うことにより、半導体基板３１１を、脆化領域３１３において、半導体膜３１４と半導体基板３１０とに分離する。これにより、支持基板３２１上に複数の半導体膜３１４が設けられたＳＯＩ基板が得られる（図６（Ａ）参照）。この工程は実施の形態１と同様に行うことができるため、詳細な説明は省略する。
その後、先の実施の形態で示したように、複数の半導体基板３１１のそれぞれを覆うようにレジストマスク３４０を形成する（図６（Ｂ）参照）。例えば、半導体膜３１４上に、レジストを塗布した後、露光機にフォトマスクを設置し、レジストに光を投影して露光する。その後、レジストを現像することによりレジストマスク３４１を形成することができる（図６（Ｃ）参照）。
レジストマスク３４１の形状は、テーパ形状を有していることが好ましい。また、半導体膜３１４の一部及び絶縁膜３１２の一部は、露出していることが好ましい。
次に、エッチング処理を行うことにより、半導体膜３１４の一部及び絶縁膜３１２の一部を除去する。ここでのエッチング処理は、ドライエッチングを用いることが好ましい。ドライエッチングは、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いて行う。
半導体膜３１４及び絶縁膜３１２に対し、平行平板のバイアスパワーを３００Ｗ、チャンバー内圧力２６．６６Ｐａ、ガス流量比をＳＦ６：Ｈｅ＝２０：２０（ｓｃｃｍ）として、１８０秒程度エッチング処理を行えばよい。
以上のように、半導体膜３１４及び絶縁膜３１２をエッチングすることにより、絶縁膜３１２の周端部と、半導体膜３１４の周端部とが、支持基板３２１の周端部により内側に位置し、かつ半導体膜３１４の周端部が、絶縁膜３１２の内側に位置するように、半導体膜３１７および絶縁膜３１８を形成することができる（図６（Ｄ）参照）。また、絶縁膜３１８の周端部のテーパ角は、３°以上６０以下、好ましくは３°以上４５°以下とすることができる。これにより、洗浄工程やウェットエッチング処理の際に、絶縁膜３１８のエッチングレートと、支持基板３２１のエッチングレートとの差によるサイドエッチングの影響を小さくすることができるため、絶縁膜３１８と支持基板３２１との間において支持基板が除去されてしまうことを抑制することができる。これにより、半導体膜３１７が支持基板３２１から浮いたり、剥がれてしまうことを防止することができる。
また、半導体膜３１７の周端部のテーパ角は、３０°以上９０°以下とすることができる。
次に、ＳＯＩ基板３００の半導体膜３１７に平坦化処理を行ってもよい。半導体膜３１７の表面にイオン照射工程や分離工程に起因する凹凸が生じた場合であっても、平坦化処理を行うことにより、半導体膜３１７の表面を平坦化することができる。
平坦化処理は、ＣＭＰ処理、エッチング処理、レーザ光の照射等により行うことができる。ここでは、半導体膜３１７にレーザ光を照射することにより、半導体膜３１７表面を平坦化させることができる。また、半導体膜３１７を再単結晶化することができるため、半導体膜３１７の結晶性を向上させることができる。
以上の工程により、図４に示す１枚の支持基板３２１上に複数の半導体膜３１４が貼り付けられているＳＯＩ基板３００を形成することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るＳＯＩ基板を用いた半導体装置の構成ついて図９を参照して説明する。
図９は、本発明の一態様に係るＳＯＩ基板を用いた半導体装置の構成の一例である。図９に示す半導体装置は、メモリセルとして用いることができる。
図９（Ａ）には、半導体装置の断面を、図９（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。
図９（Ａ）および図９（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ５６０を有し、上部に第２の半導体材料を用いたトランジスタ５６２を有する。ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とすることができる。
酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。このような半導体材料を用いたトランジスタは、高速動作が容易である。
一方で、酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料や、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体材料を用いることができる。酸化物半導体に含まれる水素などの不純物を除去し、高純度化することが好ましい。このような酸化物半導体をトランジスタに用いることで、トランジスタのオフ電流を極めて低減することができる。オフ電流が極めて低いトランジスタをメモリセルに用いることで、長時間の電荷保持を可能とする。
図９に示すように、支持基板５００上に絶縁膜５１２を介して半導体膜が設けられたＳＯＩ基板を用いることができる。このようなＳＯＩ基板として、例えば、先の実施の形態に示した本発明の一態様に係るＳＯＩ基板を用いることができる。本発明の一態様に係るＳＯＩ基板は、半導体膜が支持基板５００から浮いたり、剥がれたりすることがないため、半導体装置作製においても、歩留まりを向上させ、生産コストを削減することができる。
図９におけるトランジスタ５６０は、支持基板５００上の半導体膜中に設けられたチャネル形成領域５３４と、チャネル形成領域５３４を挟むように設けられた不純物領域５３２（ソース領域およびドレイン領域とも記す）と、チャネル形成領域５３４上に設けられたゲート絶縁膜５２２ａと、ゲート絶縁膜５２２ａ上にチャネル形成領域５３４と重畳するように設けられたゲート電極５２８ａと、を有する。
図９において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
また、支持基板５００上の半導体膜中に設けられた不純物領域５２６には、導電層５２８ｂが接続されている。ここで、導電層５２８ｂは、トランジスタ５６０のソース電極やドレイン電極としても機能する。また、不純物領域５３２と不純物領域５２６との間には、不純物領域５３０が設けられている。また、トランジスタ５６０を囲むように絶縁膜５３６、絶縁膜５３８、および絶縁膜５４０が設けられている。なお、高集積化を実現するためには、図９（Ａ）に示すようにトランジスタ５６０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ５６０の特性を重視する場合には、ゲート電極５２８ａの側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域５３２を設けても良い。
図９におけるトランジスタ５６２は、絶縁膜５４０などの上に設けられた酸化物半導体層５４４と、酸化物半導体層５４４と電気的に接続されているソース電極（またはドレイン電極）５４２ａ、およびドレイン電極（またはソース電極）５４２ｂと、酸化物半導体層５４４、ソース電極５４２ａおよびドレイン電極５４２ｂを覆うゲート絶縁膜５４６と、ゲート絶縁膜５４６上に酸化物半導体層５４４と重畳するように設けられたゲート電極５４８ａと、を有する。
ここで、酸化物半導体層５４４は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層５４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層５４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層５４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ５６２を得ることができる。
なお、図９のトランジスタ５６２では、微細化に起因して素子間に生じるリークを抑制するために、島状に加工された酸化物半導体層５４４を用いているが、島状に加工されていない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエッチングによる酸化物半導体層５４４の汚染を防止できる。
図９における容量素子５６４は、ドレイン電極５４２ｂ、ゲート絶縁膜５４６、および導電層５４８ｂ、とで構成される。すなわち、ドレイン電極５４２ｂは、容量素子５６４の一方の電極として機能し、導電層５４８ｂは、容量素子５６４の他方の電極として機能することになる。このような構成とすることにより、十分な容量を確保することができる。また、酸化物半導体層５４４とゲート絶縁膜５４６とを積層させる場合には、ドレイン電極５４２ｂと、導電層５４８ｂとの絶縁性を十分に確保することができる。さらに、容量が不要の場合は、容量素子５６４を設けない構成とすることもできる。
本実施の形態では、トランジスタ５６２および容量素子５６４が、トランジスタ５６０と少なくとも一部が重畳するように設けられている。このような平面レイアウトを採用することにより、高集積化を図ることができる。例えば、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
トランジスタ５６２および容量素子５６４の上には、絶縁膜５５０が設けられている。そして、ゲート絶縁膜５４６および絶縁膜５５０に形成された開口には、配線５５４が設けられている。配線５５４は、メモリセルの一と他のメモリセルとを接続する配線である。配線５５４は、ソース電極５４２ａと、導電層５２８ｂとを介して、不純物領域５２６に接続されている。これにより、トランジスタ５６０におけるソース領域またはドレイン領域と、トランジスタ５６２におけるソース電極５４２ａと、をそれぞれ異なる配線に接続する場合と比較して、配線の数を削減することができるため、半導体装置の集積度を向上させることができる。
また、導電層５２８ｂを設けることにより、不純物領域５２６とソース電極５４２ａの接続する位置と、ソース電極５４２ａと配線５５４との接続する位置を、重畳して設けることができる。このような平面レイアウトを採用することにより、コンタクト領域に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。なお、配線５５４上に絶縁膜５５６を設けてもよい。
図９に示す半導体装置（メモリセル）を複数用い、直列に接続することで、ＮＡＮＤ型のメモリセルアレイを形成することができる。また、並列に接続することで、ＮＯＲ型のメモリセルアレイを形成することができる。
本発明の一態様に係るＳＯＩ基板を半導体装置に用いることにより、半導体装置作製の歩留まりを向上させ、生産コストを削減することができる。
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図１０を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０２の内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現される。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、外部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報端末を操作するスタイラス７１２などを備えている。本体７１１内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現される。
図１０（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７２３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部７２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７により接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体７２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２１、筐体７２３の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された電子書籍が実現される。
図１０（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成されている。さらに、筐体７４０と筐体７４１は、スライドし、図１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、操作キー７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７４８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４９、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵されている。筐体７４０と筐体７４１の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
図１０（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、操作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本体７６１内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたデジタルカメラが実現される。
図１０（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタンド７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備えるスイッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン操作機７８０の内部には、メモリ回路が設けられており、メモリ回路には、実施の形態３に示す半導体装置が搭載されている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、消費電力を低減した電子機器が実現される。
本実施例では、実施の形態１で示した作製方法によって形成した単結晶半導体膜において、単結晶半導体膜の端部の除去の有無による影響を、図１１乃至図１４を用いて説明する。
本実施例で観察した試料Ａ、試料Ｂ、試料Ｃ、試料Ｄ、試料Ｅの作製方法について以下に説明する。なお、試料Ａ、試料Ｂ、試料Ｃ、試料Ｄ、試料Ｅについて、支持基板上に半導体膜を形成する工程までの作製方法は同じであるため、まとめて説明する。
半導体基板として、５インチ角の矩形状である単結晶シリコン基板を用いた。また支持基板として、厚さ０．７ｍｍの無アルカリガラス基板（コーニング社製、商品名：ＥＡＧＬＥ ＸＧ）を用いた。
まず、単結晶シリコン基板の表面に、絶縁膜として酸化シリコン膜（以下、酸化膜という）を形成した。塩素が添加された酸化性雰囲気中で単結晶シリコン基板に熱酸化処理を行うことにより、当該単結晶シリコン基板上に酸化膜を形成した。本実施例では、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含む酸化性雰囲気中で、温度９５０℃、処理時間２１０分として熱酸化処理を行った。その結果、１００ｎｍの厚さの酸化膜が形成された。
次に、イオンドーピング装置を用いて、酸化膜を介して単結晶シリコン基板に水素イオンを照射することにより、単結晶シリコン基板の表面から所定の深さに脆化領域を形成した。
次に、酸化膜の表面と支持基板の表面とを対向させ、酸化膜を介して単結晶シリコン基板と支持基板とを貼り合わせた。
次に、熱処理を行って脆化領域に沿って単結晶シリコン基板を分離することによって、ガラス基板上に酸化膜を介して単結晶シリコン膜が設けられたＳＯＩ基板を作製した。熱処理は、加熱炉を用いて加熱温度２００℃で２時間行った後、加熱温度６００℃で２時間行った。また、分離後の単結晶シリコン膜の厚さは１４０ｎｍであった。
以上の工程まで行って作製したＳＯＩ基板を試料Ａとする。
次に、試料Ａについて、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察を行った。図１１に、試料Ａの端部のＳＥＭ像（５００００倍）を示す。図１１に示すように、試料Ａの端部において、基板２１の表面に対する酸化膜１２のテーパ角は約９５°であり、基板２１の表面に対する単結晶シリコン膜１４の角度は１５０°であった。
また、上記の工程で得られた単結晶シリコン膜の端部と酸化膜の端部をエッチングにより除去した。まずフォトリソグラフィ法により、単結晶シリコン膜上にレジストマスクを形成した。レジストマスクは、単結晶シリコン膜上であって、当該単結晶シリコン膜のうち、一部を除去するため、当該部分を覆わないように形成した。本実施例では、単結晶シリコン膜の周端部とレジストマスクの周端部との距離がおよそ３ｍｍとなるようにレジストマスクを形成した。
次に、レジストマスクを用いて、単結晶シリコン膜の一部及び酸化膜の一部のエッチングを行った。エッチングとして、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いたドライエッチングを行った。
単結晶シリコン膜及び酸化膜に対し、平行平板のバイアスパワーを３００Ｗ、チャンバー内圧力２６．６６Ｐａ、エッチングガスにフッ素系ガスを用い、ガス流量比をＳＦ６：Ｈｅ＝２０：２０（ｓｃｃｍ）として、１８０秒間程度エッチング処理を行い、単結晶シリコン膜及び酸化膜の端部を除去した。
以上の工程まで行って作製したＳＯＩ基板を試料Ｂとする。
次に、試料Ｂについて、走査電子顕微鏡による観察を行った。図１２（Ａ）に、試料Ｂの端部のＳＥＭ像（３００００倍）を示す。図１２（Ａ）に示すように、試料Ｂの端部において、基板２１の表面に対する酸化膜１８のテーパ角は約７°であり、基板２１の表面に対する単結晶シリコン膜１７の角度は９０°であった。また単結晶シリコン膜１７上にはレジスト３０が確認された。
次に、上記の工程で得られたＳＯＩ基板をフッ化水素酸で２００秒間処理して、単結晶シリコン膜の表面に形成された自然酸化膜などの酸化膜を除去した。
以上の工程まで行って作製したＳＯＩ基板を試料Ｃとする。
次に、試料Ｃについて、走査電子顕微鏡による観察を行った。図１２（Ｂ）に、試料Ｃの端部のＳＥＭ像（５００００倍）を示す。図１２（Ｂ）に示すように、単結晶シリコン膜１７及び酸化膜１８の一部の除去を行った試料Ｃでは、単結晶シリコン膜１７及び酸化膜１８が基板２１から浮いてしまっている様子は観察されなかった。
試料Ｂのように、基板表面に対する酸化膜のテーパ角を約７°とし、基板表面に対する単結晶シリコン膜の角度を９０°とすることにより、洗浄工程の際に、酸化膜のエッチングレートと、ガラス基板のエッチングレートとの差によるサイドエッチングの影響を小さくすることができるため、酸化膜とガラス基板との間においてガラス基板が除去されてしまうことを抑制することができる。これにより、単結晶シリコン膜が支持基板から浮いたり、剥がれてしまうことを防止することができたと考えられる。
次に、試料Ｃの比較例として、試料Ｄを用意した。試料Ｄは、試料Ａと同様にＳＯＩ基板を作製した後、単結晶シリコン膜及び酸化膜の端部を除去せずに、フッ化水素酸で２００秒間処理して、単結晶シリコン膜の表面に形成された自然酸化膜などの酸化膜を除去したものである。
次に、試料Ｄについて、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察を行った。図１３に、試料Ｄの端部のＳＴＥＭ像（倍率６００００倍）を示す。図１３に示すように、単結晶シリコン膜１４の周端部において、単結晶シリコン膜１４及び酸化膜１２が基板２１から浮いてしまっている様子が観察された。なお、単結晶シリコン膜１４上の炭素蒸着膜３１、白金コート３２およびＦＩＢ保護膜３３はＳＴＥＭ観察のために形成したものであり、試料Ｄには含まれない。
試料Ｄでは、基板２１の表面に対する酸化膜１２のテーパ角が９５°であり、基板２１の表面に対する単結晶シリコン膜１４の角度が１５０°であったため、洗浄工程の際に、酸化膜のエッチングレートと、ガラス基板のエッチングレートとの差により、酸化膜１２と基板２１との界面においてガラス基板が除去されてしまった。これにより、単結晶シリコン膜１４が基板２１から浮いてしまったと考えられる。
次に、試料Ｃについて、酸化膜とガラス基板との密着性を評価するため、テープテストを実施した。テープテストは、単結晶シリコン膜及び酸化膜の端部にポリイミドテープを貼り、貼った箇所を指で強くこすりつけ、ゆっくり剥して行った。テープテストの実施前後で光学顕微鏡観察を行い、単結晶シリコン膜及び酸化膜が剥がれていないか確認した。
試料Ｃについては光学顕微鏡１０００倍で観察しても、膜剥がれは観察されなかった。端部を除去しない場合について前記方法でテープテストを行った場合には、数十μｍから数百μｍの剥がれが光学顕微鏡で観察された。
図１２（Ｂ）に示す試料Ｃと図１３に示す試料Ｄとの比較から、単結晶シリコン膜及び酸化膜の一部を除去することによって、単結晶シリコン膜の周端部において、単結晶シリコン膜及び酸化膜の膜剥がれを抑制することができたことが示された。
次に、試料Ｂと同様に作製した試料をフッ化水素酸で処理した後、レーザ光を照射することにより平坦化した試料を作製したものを試料Ｅとして、ＳＴＥＭによる観察を行った。
具体的には、試料Ｂをフッ化水素酸で１５５秒間処理して、単結晶シリコン膜の表面に形成された自然酸化膜などの酸化膜を除去した。その後、単結晶シリコン膜にレーザ光を照射した。レーザ光としてはＸｅＣｌレーザ（λ＝３０８ｎｍ）を用い、発振周波数３０Ｈｚ、走査速度０．５ｍｍ／ｓｅｃとして約２０ショット照射したものを試料Ｅとした。
試料ＥのＳＴＥＭ写真を図１４に示す。単結晶シリコン膜１７の周端部が、酸化膜１８の周端部よりも４μｍ〜５μｍ程度、内側に位置していることが確認された。また酸化膜１８と基板２１との間に、フッ化水素酸処理による空隙が観察された。しかし空隙からの亀裂の進行および酸化膜１８と単結晶シリコン膜１７の剥がれは観察されなかった。なお、単結晶シリコン膜１７上の炭素蒸着膜３１、白金コート３２およびＦＩＢ保護膜３３はＳＴＥＭ観察のために形成したものであり、試料Ｅには含まれない。
試料Ｅから、フッ化水素酸で処理した後、レーザ光を照射して平坦化した場合でも、単結晶シリコン膜の周端部において、単結晶シリコン膜及び酸化膜の膜剥がれを抑制することができたことが示された。
本実施例では、実施例１の試料Ａと同様に作製したＳＯＩ基板の、単結晶シリコン膜および酸化膜の応力を測定した結果について、図１５を用いて説明する。
まず、実施例１の試料Ａと同様にＳＯＩ基板を作製した。
次に、ＳＯＩ基板上の膜を一層ずつエッチングにより取り除き、該エッチングの前後でＳＯＩ基板の反り量を測定した。測定結果から、エッチングにより除去された膜による応力変動を求めた。測定にはＴｅｎｃｏｒ ＦＬＸ−２３２０薄膜ストレス測定器を用い、膜のある方向と、それに垂直な方向について測定した。
具体的には、まずＳＯＩ基板の単結晶シリコン膜をエッチングにより取り除き、その前後での応力の変動を算出した。次に、酸化膜をエッチングにより取り除き、その前後での応力の変動を算出した。図１５にその結果を示す。縦軸に応力変動を示す。縦軸の正符号は引っ張り応力側に応力変動が生じたことを表す。
図１５に示すように、単結晶シリコン膜および酸化膜ともに、除去後に引っ張り応力側に応力変動が生じた。そのため、単結晶シリコン膜および酸化膜ともに圧縮応力が生じていることが明らかとなった。
また、単結晶シリコン膜エッチング後の応力変動量よりも、酸化膜エッチング後の応力変動量の方が大きかった。そのため、単結晶シリコン膜の圧縮応力よりも、酸化膜の圧縮応力の方が大きいことが明らかとなった。この圧縮応力の差により、実施例１の試料Ｄのように、単結晶シリコン膜及び酸化膜の一部を除去しない場合、単結晶シリコン膜及び酸化膜がガラス基板から浮いてしまうことが示唆された。また実施例１の試料Ｃおよび試料Ｅのように、単結晶シリコン膜の一部及び酸化膜の一部を除去することで、応力の差が生じず、膜剥がれを防止できることが示唆された。
１００ ＳＯＩ基板
１１１ 半導体基板
１１２ 絶縁膜
１１３ 脆化領域
１１４ 半導体膜
１１５ 半導体基板
１１７ 半導体膜
１１８ 絶縁膜
１２１ 支持基板
１２２ 絶縁膜
１３０ レジストマスク
１３１ レジストマスク
３００ ＳＯＩ基板
３１０ 半導体基板
３１１ 半導体基板
３１２ 絶縁膜
３１３ 脆化領域
３１４ 半導体膜
３１７ 半導体膜
３１８ 絶縁膜
３２１ 支持基板
３３０ 治具
３４０ レジストマスク
３４１ レジストマスク
４１０ 本体
４１１ プラズマ発生源
４１２ 射出口
４１３ 射出口
４１４ 射出口
５００ 支持基板
５１２ 絶縁膜
５２２ａ ゲート絶縁膜
５２６ 不純物領域
５２８ａ ゲート電極
５２８ｂ 導電層
５３０ 不純物領域
５３２ 不純物領域
５３４ チャネル形成領域
５３６ 絶縁膜
５３８ 絶縁膜
５４０ 絶縁膜
５４２ａ ソース電極
５４２ｂ ドレイン電極
５４４ 酸化物半導体層
５４６ ゲート絶縁膜
５４８ａ ゲート電極
５４８ｂ 導電層
５５０ 絶縁膜
５５４ 配線
５５６ 絶縁膜
５６０ トランジスタ
５６２ トランジスタ
５６４ 容量素子
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機

Claims (9)

  1. 半導体基板に絶縁膜を形成し、
    加速されたイオンを、前記絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板中に脆化領域を形成し、
    前記半導体基板と支持基板とを、前記絶縁膜を介して貼り合わせ、
    前記脆化領域において前記半導体基板を分離して、前記支持基板上に前記絶縁膜を介して半導体膜を形成し、
    前記半導体膜上にマスクを形成し、前記半導体膜の一部及び前記絶縁膜の一部をエッチングすることにより、
    前記半導体膜の周端部が、前記絶縁膜の周端部の内側に位置するように、前記半導体膜及び前記絶縁膜を形成する、ＳＯＩ基板の作製方法。
  2. 請求項１において、
    前記マスクは、テーパ形状を有する、ＳＯＩ基板の作製方法。
  3. 半導体基板に絶縁膜を形成し、
    加速されたイオンを、前記絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板中に脆化領域を形成し、
    前記半導体基板と支持基板とを、前記絶縁膜を介して貼り合わせ、
    前記脆化領域において前記半導体基板を分離して、前記支持基板上に前記絶縁膜を介して半導体膜を形成し、
    前記半導体膜の一部及び前記絶縁膜の一部を大気圧プラズマエッチングすることにより、
    前記半導体膜の周端部が、前記絶縁膜の周端部の内側に位置するように、前記半導体膜及び前記絶縁膜を形成する、ＳＯＩ基板の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記絶縁膜の周端部のテーパ角は、３°以上６０°以下とする、ＳＯＩ基板の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記半導体膜の周端部のテーパ角は、３０°以上９０°以下とする、ＳＯＩ基板の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記半導体膜の周端部が、前記絶縁膜の周端部の内側に位置するように形成した後、前記半導体膜に対してレーザ光を照射する、ＳＯＩ基板の作製方法。
  7. 支持基板と、前記支持基板上の絶縁膜と、前記絶縁膜上の半導体膜と、を有し、
    前記絶縁膜および前記半導体膜は圧縮応力を有し、
    前記絶縁膜の圧縮応力は、前記半導体膜の圧縮応力よりも大きく、
    前記半導体膜の周端部は、前記絶縁膜の周端部の内側に位置する、
    ＳＯＩ基板。
  8. 請求項７において、
    前記絶縁膜の周端部のテーパ角は、３°以上６０°以下である、ＳＯＩ基板。
  9. 請求項７または請求項８において、
    前記半導体膜の周端部のテーパ角は、３０°以上９０°以下である、ＳＯＩ基板。
JP2012029022A 2011-02-18 2012-02-14 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5981725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012029022A JP5981725B2 (ja) 2011-02-18 2012-02-14 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011033698 2011-02-18
JP2011033698 2011-02-18
JP2012029022A JP5981725B2 (ja) 2011-02-18 2012-02-14 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2012186459A true JP2012186459A (ja) 2012-09-27
JP2012186459A5 JP2012186459A5 (ja) 2015-04-02
JP5981725B2 JP5981725B2 (ja) 2016-08-31

Family

ID=46652069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029022A Expired - Fee Related JP5981725B2 (ja) 2011-02-18 2012-02-14 Ｓｏｉ基板の作製方法

Country Status (2)

Country Link
US (1) US20120211862A1 (ja)
JP (1) JP5981725B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8677230B2 (en) 2011-09-15 2014-03-18 Morgan Stanley Network-based data consolidation, calculation and reporting engine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2000243942A (ja) * 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009194375A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法及び半導体基板の製造装置
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI380452B (en) * 2008-03-27 2012-12-21 Au Optronics Corp Thin film transistor, active array substrate and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243942A (ja) * 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009194375A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法及び半導体基板の製造装置
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120211862A1 (en) 2012-08-23
JP5981725B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
KR101618047B1 (ko) ＳＯｌ 기판의 제조 방법
JP5613397B2 (ja) Ｓｏｉ基板の作製方法
CN105590646B (zh) 存储器装置、半导体器件和电子装置
JP5548395B2 (ja) Ｓｏｉ基板の作製方法
JP5552276B2 (ja) Ｓｏｉ基板の作製方法
JP5611571B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5354900B2 (ja) 半導体基板の作製方法
JP5548351B2 (ja) 半導体装置の作製方法
JP5478166B2 (ja) 半導体装置の作製方法
US20110316057A1 (en) Wiring board, semiconductor device, and manufacturing methods thereof
JP2010109345A (ja) Ｓｏｉ基板の作製方法
JP2010109353A (ja) Ｓｏｉ基板の作製方法
JP2010050444A (ja) Ｓｏｉ基板の作製方法
KR101576815B1 (ko) 반도체 기판의 제작 방법
JP5586906B2 (ja) 半導体装置の作製方法
JP2009194376A (ja) 半導体基板製造装置
JP5981725B2 (ja) Ｓｏｉ基板の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5580010B2 (ja) 半導体装置の作製方法
US8802534B2 (en) Method for forming SOI substrate and apparatus for forming the same
JP5409041B2 (ja) 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法
JP2009141249A (ja) 半導体基板及びその作製方法
JP5797504B2 (ja) 半導体装置の作製方法
JP2009260298A (ja) 単結晶半導体膜の結晶性評価方法及び半導体基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160729

R150 Certificate of patent or registration of utility model

Ref document number: 5981725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees