JP5548351B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5548351B2
JP5548351B2 JP2008273417A JP2008273417A JP5548351B2 JP 5548351 B2 JP5548351 B2 JP 5548351B2 JP 2008273417 A JP2008273417 A JP 2008273417A JP 2008273417 A JP2008273417 A JP 2008273417A JP 5548351 B2 JP5548351 B2 JP 5548351B2
Authority
JP
Japan
Prior art keywords
single crystal
layer
crystal semiconductor
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008273417A
Other languages
English (en)
Other versions
JP2009135454A5 (ja
JP2009135454A (ja
Inventor
将樹 古山
史人 井坂
明久 下村
純平 桃
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008273417A priority Critical patent/JP5548351B2/ja
Publication of JP2009135454A publication Critical patent/JP2009135454A/ja
Publication of JP2009135454A5 publication Critical patent/JP2009135454A5/ja
Application granted granted Critical
Publication of JP5548351B2 publication Critical patent/JP5548351B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、絶縁表面上に形成された単結晶半導体層を有する半導体基板を用いて作製される半導体装置及びその作製方法に関する。
なお、本明細書における半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置（ＥＬ表示装置、液晶表示装置を含む）、半導体回路、及び電子機器は全て範疇に含むものとする。
ＶＬＳＩ技術の発展に伴い、バルク単結晶シリコンで実現できるスケーリング則を超える低消費電力化、高速化が求められている。このような特性の向上を図るため、近年ではＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いて電界効果トランジスタを作製すると、バルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化、低消費電力化に有利になると言われている。
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、埋め込み酸化膜上に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板およびボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する技術が提案されている（例えば、特許文献１参照）。
このＳＯＩ基板の作製方法の概要を説明すると、シリコンウェーハに水素イオンを注入することによって、表面から所定の深さにイオン注入層を形成する。次に、ベース基板となる別のシリコンウェーハを酸化して酸化シリコン層を形成する。その後、水素イオンを注入したシリコンウェーハと、別のシリコンウェーハの酸化シリコン層とを接合させて、２枚のシリコンウェーハを貼り合わせる。そして、加熱処理によって、イオン注入層を劈開面としてシリコンウェーハを劈開させることで、ベース基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
また、ガラス基板に単結晶シリコン層が貼り付けられたＳＯＩ基板を形成する方法が知られている（例えば、特許文献２参照）。特許文献２では、水素イオン注入によって形成された欠陥層や、剥離面の数ｎｍ〜数十ｎｍの段差を除去するために、剥離面を機械研磨している。
また、特許文献３及び特許文献４にスマートカット（登録商標）を利用して耐熱性の高い基板を支持基板として用いる半導体装置の作製方法を開示し、特許文献５にスマートカット（登録商標）を利用して支持基板として透光性基板を用いた半導体装置の作製方法を開示している。
特開平５−２１１１２８号公報 特開平１１−０９７３７９号公報 特開平１１−１６３３６３号公報 特開２０００−０１２８６４号公報 特開２０００−１５０９０５号公報
ガラス基板はシリコンウェーハよりも大面積であり、安価であることから、ガラス基板を支持基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能となる。しかしながら、ガラス基板は歪み点温度が７００℃以下であり、耐熱性が低い。このため、ガラス基板の歪み点温度を超える温度で加熱することはできず、プロセス温度は７００℃以下に制限されてしまう。つまり、劈開面における結晶欠陥の除去、表面を平坦化する工程にも、プロセス温度の制約がある。
従来、シリコンウェーハを用いて形成される単結晶半導体層の結晶欠陥は、１０００℃以上の温度で加熱処理することで改善が図られていた。しかし、歪み点温度が７００℃以下のガラス基板に固定された単結晶半導体層の結晶欠陥の回復には、このような高温プロセスを適用することはできない。したがって、従来では、歪み点温度が７００℃以下のガラス基板に固定された単結晶半導体層を、ＳＯＩ基板を形成前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる再単結晶化方法は確立されていない。
また、ガラス基板はシリコンウェーハよりも撓みやすく、表面にうねりがある。特に、一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。よって、加工精度や歩留まりなどの観点から、劈開面の機械研磨による処理は、支持基板に固定された半導体層の平坦化処理に用いることは好ましくない。その一方で、高性能な半導体素子を作製するには、劈開面における表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、半導体層上にゲート絶縁層を介してゲート電極を形成する。半導体層の凹凸が大きいと、絶縁耐圧が高く、且つ薄いゲート絶縁層を作製することは困難であり、絶縁耐圧を高めるために厚いゲート絶縁層が必要になる。また、半導体層の表面の凹凸が大きいと、ゲート絶縁層との界面準位密度が高くなるなどの原因により、キャリア移動度が低下する、しきい値電圧値の大きさが増加するなど、半導体素子の電気的特性が低下する。
このように、耐熱性が低く、撓みやすいガラス基板のような基板が支持基板に用いられると、シリコンウェーハから剥離されて支持基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が顕在化する。
このような問題点に鑑み、本発明は、耐熱性の低い基板が支持基板に用いられたとしても、高性能な半導体装置を形成することを可能とする半導体基板の作製方法および該半導体基板を用いた半導体装置の作製方法を提供することを課題の１つとする。
本発明の一は、絶縁表面上に単結晶半導体層が貼り合わされた半導体基板を用いた半導体装置の作製方法である。半導体基板は、単結晶半導体基板から分離させた単結晶半導体層を支持基板に貼り合わせることで作製する。また、単結晶半導体基板から分離させた単結晶半導体層は、分離面にレーザビームを照射することにより溶融させることで再単結晶化させる。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
上述のような再単結晶化された半導体層を有する半導体基板を用いて半導体装置を作製する。本発明の一は、半導体装置の作製工程において、単結晶半導体層を溶融させない温度で、４００℃以上支持基板の歪み点温度以下で加熱処理を行う。また、この加熱処理は、半導体層に不純物元素を添加した後に行う。不純物元素は、半導体層にソース領域またはドレイン領域を形成するため、或いはＬＤＤ領域を形成するために添加する。また、半導体層にしきい値電圧を制御するために添加する場合も含む。
本発明の一は、支持基板上にバッファ層を間に挟んで貼り合わされ、所定の深さの領域に分離層が形成された単結晶半導体基板に対し、加熱により、分離層又は分離層の近傍を劈開面として単結晶半導体基板を分離させることにより、支持基板上に単結晶半導体層を形成し、単結晶半導体層の表面にレーザビームを照射して溶融させることで、単結晶半導体層の表面を再単結晶化させ、再単結晶化された単結晶半導体層を選択的にエッチングして島状に分離し、単結晶半導体層に不純物元素を選択的に添加して、一対の不純物領域と、一対の不純物領域の間にチャネル形成領域と、を形成し、単結晶半導体層を４００℃以上支持基板の歪み点温度以下、且つ単結晶半導体層を溶融させない処理温度で加熱する半導体装置の作製方法である。
なお、本明細書における劈開とは、単結晶半導体基板の所定の深さの領域に形成された分離層又は当該分離層の近傍で、単結晶半導体基板を分離することを意味する。また、劈開面とは、単結晶半導体基板を分離層又は当該分離層の近傍で分離することで形成される面である分離面のことを意味する。
本発明の一は、支持基板上にバッファ層を間に挟んで貼り合わされ、所定の深さの領域に分離層が形成された単結晶半導体基板に対し、加熱により、分離層又は分離層の近傍を分離面として単結晶半導体基板を分離させることにより、支持基板上に単結晶半導体層を形成し、単結晶半導体層の表面にレーザビームを照射して溶融させることで、単結晶半導体層の表面を再単結晶化させ、再単結晶化された単結晶半導体層を選択的にエッチングして島状に分離し、単結晶半導体層上にゲート絶縁層を間に介してゲート電極を形成し、ゲート電極をマスクとして不純物元素を添加して、単結晶半導体層に一対の不純物領域と、一対の不純物領域の間にチャネル形成領域と、を形成し、単結晶半導体層を４００℃以上支持基板の歪み点温度以下、且つ単結晶半導体層を溶融させない処理温度で加熱する半導体装置の作製方法である。
上記構成において、支持基板としては歪み点温度が６５０℃以上６９０℃以下であるものを用いることが好ましい。
また、単結晶半導体層に不純物領域を形成した後の加熱は、４５０℃以上６５０℃以下の処理温度とすることが好ましい。
また、単結晶半導体基板に分離する分離層は、イオンドーピング装置により、水素を含む原料ガスにより生成されたＨ３ ＋イオンを照射することで形成することが好ましい。
本発明を適用することで、良好な電気的特性を有する高性能な半導体装置を作製することができる。また、耐熱性の低い支持基板上に固定された単結晶半導体層を有する半導体基板を用いる場合でも、高性能な半導体装置を作製することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本形態では、バッファ層を間に介して単結晶半導体層が支持基板に固定されている半導体基板を用いた半導体装置の作製方法について説明する。
まず、支持基板上に単結晶半導体層を形成する方法について説明する。
所定の深さの領域に分離層１１０が形成された単結晶半導体基板１１２と、支持基板１０２と、を、バッファ層１０４を間に挟んで重ね合わせ、貼り合わせる（図１（Ａ）参照）。
単結晶半導体基板１１２としては、シリコンやゲルマニウムなどの半導体基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板などを用いる。単結晶半導体基板の代表例である単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形ウェーハが挙げられる。また、最近では直径１８インチ（４５０ｍｍ）サイズの円形ウェーハも実現されている。なお、ウェーハ形状は円形状に限定されず、矩形状に加工したものでもよい。矩形状のウェーハは、市販の円形状のウェーハを切断することで形成することができる。ウェーハの切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットから切り出すことで、長方形状の単結晶半導体基板を製造することもできる。
また、単結晶半導体基板の膜厚は特に限定されず、例えばＳＥＭＩ規格に準ずる厚さとすればよい。例えば、直径６インチの単結晶シリコン基板の場合は膜厚６２５μｍ、直径８インチの場合は膜厚７２５μｍ、直径１２インチの場合は７７５μｍ（但し、それぞれ厚み公差は±２５μｍ）とされている。なお、単結晶半導体基板の膜厚はＳＥＭＩ規格に限定されず、インゴットから切り出す際に適宜調節することで厚くする或いは薄くすることが可能である。なお、単結晶半導体基板の膜厚を厚くすれば１つのインゴットから切り出せる半導体基板の枚数は少なくなるが、その分切り代としてロスする材料を減らすことができる。もちろん、半導体基板を製造する工程で使用する装置の仕様等に合わせた基板サイズとする必要がある。なお、単結晶半導体層を分離した単結晶半導体基板を再利用する場合は、最初の膜厚が厚い方が１枚の単結晶半導体基板からより多くの半導体基板を製造することができる。
支持基板１０２としては絶縁表面を有する基板を用い、具体的にはアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、又はサファイヤ基板などを用いる。好ましくは支持基板１０２としてガラス基板を用いるのがよい。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、完成する半導体装置の金属不純物などによる汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、支持基板１０２として、無アルカリガラス基板（商品名；ＡＮ１００）、無アルカリガラス基板（商品名；ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名；ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。
また、支持基板１０２としてアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用いる場合、その表面が平坦性の良好な研磨面であることが好ましい。これは、支持基板１０２と単結晶半導体基板１１２を貼り合わせる際、ガラス基板の研磨面を接合面とすることで、接合不良を低減することができるからである。なお、ガラス基板の研磨は、酸化セリウムなどで行うことができる。
分離層１１０は、単結晶半導体基板１１２の一表面から所定の深さの領域に形成されている。分離層１１０は、結晶構造が失われ微小な空洞が形成されており、多孔質構造となっている。
例えば、水素イオン（Ｈ＋イオン）、又はＨ２ ＋イオン或いはＨ３ ＋イオンなどのクラスターイオンを電圧で加速して単結晶半導体基板１１２の一表面側に照射し、該単結晶半導体基板１１２の所定の深さの領域に分離層１１０を形成することができる。好ましくはクラスターイオンを用いるとよく、より好ましくはＨ３ ＋イオンを用いるとよい。これは、Ｈ３ ＋イオンを照射することで、Ｈ＋イオン又はＨ２ ＋イオンを照射するよりも水素の照射効率が向上するからである。したがって、分離層１１０形成に費やすタクトタイムが短縮されて生産性が向上し、スループットの向上を図ることができる。本形態では、水素を含む原料ガスにより生成されるイオンを用いて分離層１１０を形成する例を説明する。
本形態に係るクラスターイオンの具体的なドーピング方法は、水素を含む原料ガスにより水素プラズマを生成し、該水素プラズマ中に生成されるクラスターイオンを電圧によって加速して単結晶半導体基板１１２の一表面側に照射する。水素プラズマ中に生成される代表的なクラスターイオンはＨ２ ＋イオン、Ｈ３ ＋イオンである。また、水素イオンであるＨ＋イオンも生成される。
分離層１１０を形成するためのイオンのドーピングは、イオンドーピング装置を用いて行うことが好ましい。イオンドーピング装置は、チャンバー内に配置された被処理体に、原料ガスをプラズマ励起して生成された全てのイオン種を照射する非質量分離型の装置である。
イオンドーピング装置の主要な構成は、所望のイオンを発生させるイオン源と、被処理体にイオンを照射するための加速機構である。イオン源は、所望の種類のイオンを生成するための原料ガスを供給するガス供給系、プラズマを形成するための電極などで構成される。プラズマを形成するための電極としては、フィラメントや容量結合高周波放電用の電極が用いられる。加速機構は、電源や、引出電極、加速電極、減速電極、接地電極等の電極などで構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で発生したイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
単結晶半導体基板１１２に水素を照射して分離層１１０を形成する場合、原料ガスとして水素を含むガス、例えばＨ２ガスを供給する。原料ガスとしてＨ２ガスが供給されたイオンドーピング装置では、水素プラズマが生成され、該水素プラズマ中に水素イオンであるＨ＋イオンや、Ｈ２ ＋イオン、又はＨ３ ＋イオンなどのクラスターイオンが生成される。このとき、イオン種Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの総量に対してＨ３ ＋イオンが５０％以上含まれるようにすることが好ましい。より好ましくは、イオン種Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの総量に対してＨ３ ＋イオンを８０％以上とするとよい。もちろん、イオンドーピング装置によりイオンを照射する場合、Ｈ３ ＋イオンに加えて、Ｈ＋イオンやＨ２ ＋イオンが照射されうる。
なお、クラスターイオンのドーピングはイオン注入装置を用いて行うこともできるが、イオン注入装置の場合はＨ３ ＋イオンを生成しにくい。イオン注入装置は、チャンバー内に配置された被処理体に、原料ガスをプラズマ励起して生成された複数のイオン種から特定のイオン種を質量分離して照射する質量分離型の装置である。
以下、イオンの照射方法について考察する。
本形態では、分離層１１０形成において、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板１１２に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原料ガスとして用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板１１２に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンといった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図１７に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１７に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋イオンの生成過程）
上記のように、Ｈ３ ＋イオンは、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋イオンが増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋イオンが減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋イオンが増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋イオンの割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電界からクーロン力を受けて運動エネルギーを得る。該運動エネルギーは、電界によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電界中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、反応ガスの圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、状況によっては、荷電粒子は他の粒子との衝突までに大きな運動エネルギーを得ることができる。すなわち、平均自由行程が小さくとも、電界が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋イオンに適用してみる。プラズマの生成に係るチャンバー内のように電界の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋イオンの運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋イオンは減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。また、プラズマ生成領域における電界が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋イオンの運動エネルギーは小さくなる。つまり、電界が強い状況では（６）の反応が主要となるためＨ３ ＋イオンは減少する傾向となり、電界が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。
（イオン源による差異）
ここで、水素イオン種の割合（特にＨ３ ＋イオンの割合）が異なる例を示す。図１８は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。スペクトルのピーク位置から質量数が見積もられ、質量数がおよそ１、２、３の三つのイオンが検出された。装置の都合上、Ｈ２ ＋イオンは質量数が２のイオン、Ｈ３ ＋イオンは質量数が３のイオンとして検出され、質量数１、質量数２、質量数３のピークは、それぞれ、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。グラフの横軸は質量数を電荷の価数で割った値であり、縦軸は、スペクトルの強度であり、イオンの数に対応する。図１８では、イオンの数量を、Ｈ３ ＋イオンを１００とした場合の相対比で表している。図１８から、上記イオン源により生成されるイオンの割合は、Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図１９は、図１８とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１８と同様、横軸はイオンの質量数を電荷の価数で割った値を示し、質量数１、質量数２、質量数３のピークは、それぞれＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図１９から、プラズマ中のイオンの割合はＨ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝３７：５６：７程度であることが分かる。なお、図１９は原料ガスがＰＨ３の場合のデータであるが、原料ガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図１９のデータを得たイオン源の場合には、Ｈ＋イオン、Ｈ２ ＋イオン及びＨ３ ＋イオンのうち、Ｈ３ ＋イオンが７％程度しか生成されていない。他方、図１８のデータを得たイオン源の場合には、Ｈ３ ＋イオンの割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電界に起因するものと考えられる。
（Ｈ３ ＋イオンの照射メカニズム）
図１８のような複数種類のイオンを含むプラズマを生成し、生成された複数種類のイオンを質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射される水素イオン種がＨ＋イオンで、照射後もＨ＋イオン（或いはＨ）である場合。
２．照射される水素イオン種がＨ２ ＋イオンで、照射後もＨ２ ＋イオン（或いはＨ２）のままである場合。
３．照射される水素イオン種がＨ２ ＋イオンで、照射後に２個のＨ（或いはＨ＋イオン）に分裂する場合。
４．照射される水素イオン種がＨ３ ＋イオンで、照射後もＨ３ ＋イオン（或いはＨ３）のままである場合。
５．照射される水素イオン種がＨ３ ＋イオンで、照射後に３個のＨ（或いはＨ＋イオン）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をシリコン基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩＭは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、ＴＲＩＭ（（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版である。なお、計算の関係上、モデル２ではＨ２ ＋イオンを質量数２倍のＨ＋イオンに置き換えて計算した。また、モデル４ではＨ３ ＋イオンを質量数３倍のＨ＋イオンに置き換えて計算した。さらに、モデル３ではＨ２ ＋イオンを運動エネルギー１／２のＨ＋イオンに置き換え、モデル５ではＨ３ ＋イオンを運動エネルギー１／３のＨ＋イオンに置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、結晶構造にＳＲＩＭを適用することができる。これは、水素イオン種とＳｉ原子の衝突により、シリコン基板の結晶構造が非単結晶構造に変化するためである。
図２０に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２０中に、図１８の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋イオンやＨ３ ＋イオンが、Ｈ＋イオンやＨに分離しているためと思われる。
以上の考察により、モデル２乃至モデル４については、以下では考慮しない。図２１乃至図２３に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１８の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２１は加速電圧を８０ｋＶとした場合を示し、図２２は加速電圧を６０ｋＶとした場合を示し、図２３は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射される水素イオン種の割合（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）を考えればＨ２ ＋イオンの寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因し、照射された原子が結晶格子の隙間をすり抜ける現象）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質シリコンを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２４に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射される水素イオン種の数の比は、［Ｈ＋イオン（モデル１）］：［Ｈ３ ＋イオン（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋イオンの数を１とした場合、モデル５におけるＨ３ ＋イオンの数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質シリコンと仮定して計算していることなどを考えれば、実際の照射に係る水素イオン種の比（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋イオンを用いる効果）
図１８に示すようなＨ３ ＋イオンの割合を高めた水素イオン種を単結晶半導体基板に照射することで、Ｈ３ ＋イオンに起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋イオンはＨ＋イオンやＨなどに分離して基板内に導入されるため、主にＨ＋イオンやＨ２ ＋イオンを照射する場合と比較して、水素の照射効率を向上させることができる。これにより、絶縁表面上に形成された単結晶半導体層を有する半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋イオンが分離した後のＨ＋イオンやＨの運動エネルギーは小さくなる傾向にあるから、薄い単結晶半導体層の製造に向いている。
なお、Ｈ３ ＋イオンを効率的に照射するために、図１８に示すような水素イオン種を照射可能なイオンドーピング装置を用いることが好ましい。これは、イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋イオンを照射することで、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができるからである。一方で、Ｈ３ ＋イオンの照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
図１（Ａ）に示す分離層１１０には、５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることが好ましい。単結晶半導体基板に局所的な高濃度の水素照射領域を形成すると、結晶構造が失われ微小な空洞が形成されるため、分離層１１０は多孔質構造となっている。そのため、比較的低温（７００℃以下）の熱処理によって分離層１１０に形成された微小な空洞の体積変化が起こり、分離層１１０に沿って単結晶半導体基板１１２を分離することができる。なお、分離層１１０に含まれる水素濃度は照射するイオンのドーズ量や加速電圧などによって制御される。
また、単結晶半導体基板１１２に形成される分離層１１０の深さは、照射するイオンの加速電圧と、該イオンの照射角度によって制御される。単結晶半導体基板１１２に形成される分離層１１０の深さは、後に支持基板１０２に接合する単結晶半導体層の膜厚を決定する。したがって、照射するイオンの加速電圧、照射角度は、接合する単結晶半導体層の膜厚を考慮して調節する。単結晶半導体層の所望膜厚は用途によっても異なるが、本形態ではトランジスタのチャネルを形成する半導体層として用いる。そのため、５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにすることが好ましい。
なお、分離層１１０を浅い領域に形成する場合、加速電圧を低くする必要があるが、クラスターイオン、代表的にはＨ３ ＋イオンを利用することで、水素を効率よく照射でき、スループットの向上を図ることができる。Ｈ３ ＋イオンは、単結晶半導体基板に照射される際に、単結晶半導体基板１１２を構成する原子（絶縁層に照射される場合は該絶縁層を構成する原子）と衝突して水素原子（Ｈ）や水素イオン（Ｈ＋イオン）になり、３つに分離され、各々が有する運動エネルギーも電圧による加速によって得られたＨ３ ＋イオンの運動エネルギーをほぼ３等分にした値となる。つまり、Ｈ３ ＋イオンを照射することで、Ｈ＋イオンを照射するよりも、およそ加速電圧を３倍程度大きくすることが可能と考えられる。加速電圧を大きくできれば、律速となりうる分離層１１０の形成に費やすタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。なお、Ｈ３ ＋イオンが３つに分離された形態の例としては、「水素原子」が３つ、「Ｈ＋イオン」が３つ、又は「水素原子」と「Ｈ＋イオン」とが合計して３つであることが挙げられる。
また、分離層を形成するためのイオンを照射する際、単結晶半導体基板１１２は水平方向から６°±４°程度傾けることが好ましい。水平方向に対して角度を持たせた単結晶半導体基板１１２に対してイオンを照射することで、分離層１１０の濃度分布の拡がりを抑えることができる。また、単結晶半導体基板１１２の表面から浅い領域にも容易に分離層１１０を形成することができる。
バッファ層１０４は単層構造でも２層以上の積層構造でもよいが、接合面となる層は平滑性を有する層を形成することが好ましい。より好ましくは、平滑性を有し、親水性を有する表面を形成すると、バッファ層１０４は接合層として好適に機能する。また、バッファ層１０４として、少なくとも１層は窒素を含有する絶縁層を形成することが好ましい。支持基板１０２としてガラス基板のような金属不純物を微量に含む基板を用いた場合、該金属不純物が単結晶半導体基板（または単結晶半導体層）側に拡散してしまう恐れがある。窒素を含有する絶縁層は、金属不純物をブロッキングする効果があり、したがって、支持基板１０２に金属不純物が含まれる場合でも、該金属不純物が単結晶半導体基板側に拡散することを防止することができる。なお、平滑性を有し、親水性表面を形成できる層として、窒素を含有する絶縁層を形成することもできる。窒素を含有する絶縁層は、接合層且つブロッキング層として機能させることもできる。
また、バッファ層１０４として、単結晶半導体基板と接する層としては酸化シリコン層または酸化窒化シリコン層などの酸化膜を形成することが好ましい。単結晶半導体基板１１２に直接接して窒化シリコン層または窒化酸化シリコン層を形成するとトラップ準位が形成され界面特性が悪くなるおそれがあるからである。バッファ層１０４として、単結晶半導体基板側から順に酸化膜、窒素を含有する絶縁層、および接合層が形成された積層構造とすることで、単結晶半導体層の金属不純物による汚染を防止しつつ、界面の電気的特性の向上を図ることができる。また、後の工程により支持基板と強固に貼り合わせることを可能とする。
例えば、バッファ層１０４として、単結晶半導体基板１１２側から酸化窒化シリコン層（或いは酸化窒化シリコン層）と、窒化酸化シリコン層（或いは窒化シリコン層）と、接合層と、を順に積層する。または、単結晶半導体基板１１２側から酸化シリコン層（或いは酸化シリコン層）と、窒化酸化シリコン層（或いは窒化シリコン層）と、を順に積層する。後者の場合、窒化酸化シリコン層（或いは窒化シリコン層）が接合層としても機能する。窒素を含有する絶縁層と接合層として機能する絶縁層を別個に設ける場合、バッファ層は３層構造とすることができる。また、窒素を含有する絶縁層を接合層としても機能させる場合、バッファ層は２層構造とすることができる。
本形態では、バッファ層１０４として、単結晶半導体基板１１２側から絶縁層１０８と絶縁層１０７と絶縁層１０６の３層の積層構造を形成する例を示す。また、絶縁層１０８として酸化膜（酸化シリコン層、酸化窒化シリコン層など）を形成し、絶縁層１０７として窒素を含有する絶縁層を形成し、絶縁層１０６として接合層として機能する平滑性を有する層を形成する例を示す。
平滑性を有し親水性表面を形成できる絶縁層としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いることができる。なお、本明細書における酸化窒化シリコン層とは、組成として窒素よりも酸素の含有量が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として、酸素が５０ａｔｏｍｓ％乃至７０ａｔｏｍｓ％、窒素が０．５ａｔｏｍｓ％乃至１５ａｔｏｍｓ％、Ｓｉが２５ａｔｏｍｓ％乃至３５ａｔｏｍｓ％、水素が０．１ａｔｏｍｓ％乃至１０ａｔｏｍｓ％で含まれるものをいう。また、窒化酸化シリコン層とは、組成として酸素よりも窒素の含有量が多く、ＲＢＳおよびＨＦＳを用いて測定した場合に、酸素が５ａｔｏｍｓ％乃至３０ａｔｏｍｓ％、窒素が２０ａｔｏｍｓ％乃至５５ａｔｏｍｓ％、Ｓｉが２５ａｔｏｍｓ％乃至３５ａｔｏｍｓ％、水素が１０ａｔｏｍｓ％乃至３０ａｔｏｍｓ％で含まれるものをいう。
例えば、平滑性を有し親水性表面を形成できる絶縁層として、有機シランを成膜用のプロセスガスに用いてＣＶＤ法により形成される酸化シリコンを用いることが好ましい。有機シランを成膜用のプロセスガスに用いてプラズマＣＶＤ法により形成された酸化シリコン層を用いることによって、支持基板１０２と後に形成される単結晶半導体層との接合を強固にすることができる。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
また、モノシラン、ジシラン、又はトリシラン等の無機シランを成膜用のプロセスガスに用いてＣＶＤ法により形成される酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコンを用いることもできる。なお、プロセスガスに有機シラン又は無機シランを用いてＣＶＤ法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。また、プロセスガスに有機シラン又は無機シランを用いてＣＶＤ法により窒化シリコン層を形成する場合は、窒素を付与するガスを混合させる。酸素を付与するガスとしては、酸素、酸化窒素等を用いることができる。また、窒素を付与するガスとしては、酸化窒素、アンモニア等を用いることができる。さらに、アルゴン、ヘリウム或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。
なお、本明細書において、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法ともいう）は、プラズマＣＶＤ法、熱ＣＶＤ法、及び光ＣＶＤ法を範疇に含む。また、熱ＣＶＤ法には、減圧ＣＶＤ法や常圧ＣＶＤ法を範疇に含む。
また、平滑性を有する層として、酸素ラジカルの反応により成長する酸化シリコン層、酸化性の薬液により形成されるケミカルオキサイド、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する絶縁層を適用することもできる。なお、本明細書におけるシロキサン結合を有する絶縁層とは、シリコン（Ｓｉ）と酸素（Ｏ）との結合を含み、シリコンと酸素との結合で骨格構造が構成されている。シロキサンは置換基を有しており、該置換基として有機基（例えばアルキル基、芳香族炭化水素など）やフルオロ基が挙げられる。有機基はフルオロ基を有していてもよい。また、置換基として、少なくとも水素を含む有機基と、フルオロ基と、を用いてもよい。シロキサン結合を有する絶縁層は、スピンコート法などの塗布法により形成することができる。
絶縁層１０７または絶縁層１０６を形成する窒素を含有する絶縁層としては、窒化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層などが挙げられる。これらの絶縁層は、ＣＶＤ法やスパッタリング法、或いは原子層エピタキシ（ＡＬＥ）法により形成すればよい。
絶縁層１０８を形成する酸化膜としては、酸化シリコン層や酸化窒化シリコン層などが挙げられる。これらの絶縁層は、ＣＶＤ法やスパッタリング法、或いはＡＬＥ法により形成することができる。また、絶縁層１０８として、熱酸化法を利用した熱酸化膜を形成してもよい。また、熱酸化法により得られる熱酸化膜は、平滑性を有し親水性表面を形成することもできる。なお、窒素を含有する絶縁層を接合層としても機能させる場合、単結晶半導体基板１１２に接する絶縁層１０８として、平滑性を有する層を形成することが好ましい。平滑性を有する層上に接合層として機能する窒素を含有する絶縁層を形成することで、該窒素を含有する絶縁層の平滑性も向上させることができる。
なお、分離層１１０とバッファ層１０４の形成順序は限定されない。バッファ層１０４を図１（Ａ）に示す構成とする場合、例えば、（１）単結晶半導体基板１１２上に絶縁層１０８を形成した後、単結晶半導体基板１１２の絶縁層１０８が形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成し、絶縁層１０８上に絶縁層１０７と絶縁層１０６とを形成する、（２）単結晶半導体基板１１２上に絶縁層１０８と絶縁層１０７を形成した後、単結晶半導体基板１１２の絶縁層１０８と絶縁層１０７が形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成し、絶縁層１０７上に絶縁層１０６を形成する、（３）単結晶半導体基板１１２上に絶縁層１０８と絶縁層１０７と絶縁層１０６とを形成した後、単結晶半導体基板１１２の絶縁層１０８〜絶縁層１０６が積層形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成する、（４）単結晶半導体基板１１２の一表面上に保護層を形成し、単結晶半導体基板１１２の保護層が形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成した後に保護層を除去し、単結晶半導体基板１１２の保護層を形成し除去した表面側に絶縁層１０８と絶縁層１０７と絶縁層１０６とを順に積層形成する、という形成順序が挙げられる。
また、絶縁層１０８として酸化膜を形成し、絶縁層１０７として接合層として機能する窒素を含有する絶縁層を形成する場合は、例えば、（５）単結晶半導体基板１１２上に絶縁層１０８を形成した後、単結晶半導体基板１１２の絶縁層１０８が形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成し、絶縁層１０８上に絶縁層１０７を形成する、（６）単結晶半導体基板１１２上に絶縁層１０８と絶縁層１０７とを積層形成した後、単結晶半導体基板１１２の絶縁層１０８と絶縁層１０７が形成された表面側からイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成する、（７）単結晶半導体基板１１２上に保護層を形成した後、保護層が形成された表面側から単結晶半導体基板１１２にイオン（例えばＨ３ ＋イオン）を照射して分離層１１０を形成し、保護層を除去した後、該保護層を除去した面に絶縁層１０８と絶縁層１０７とを形成する、という形成順序が挙げられる。
なお、分離層１１０を形成した後に絶縁層１０６、絶縁層１０７、または絶縁層１０８を形成する場合には、分離層１１０から脱ガスが起こらない程度の成膜温度を適用して形成する。例えば、成膜温度を３５０℃以下とすることが好ましい。また、バッファ層は支持基板１０２側に設けてもよい。
単結晶半導体基板１１２の一表面側と、支持基板１０２の一表面側と、を、バッファ層１０４を間に挟んで重ね合わせ、貼り合わせる。本形態では、単結晶半導体基板１１２側にバッファ層１０４として絶縁層１０８と絶縁層１０７と絶縁層１０６を形成し、該バッファ層１０４を間に挟んで支持基板１０２と重ね合わせており、接合面は絶縁層１０６の一表面と支持基板１０２の一表面である。
単結晶半導体基板１１２と支持基板１０２とを貼り合わせる際、接合面を十分に清浄化しておく。本形態では、単結晶半導体基板１１２に形成された絶縁層１０６の一表面と支持基板１０２の一表面とを清浄化しておく。そして、単結晶半導体基板１１２に形成された絶縁層１０６と支持基板１０２とを密接させることで、接合を形成する。接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、単結晶半導体基板１１２に形成された絶縁層１０６と絶縁表面を有する基板とを圧接することで、水素結合により強固な接合を形成することが可能になると考えられる。
また、単結晶半導体基板１１２に形成された絶縁層１０６と支持基板１０２との接合を良好に行うために、接合面を活性化しておいてもよい。例えば、接合面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。また、接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。その結果、絶縁層１０６と支持基板１０２の間の水素結合をより強固にすることが可能である。
なお、単結晶半導体基板１１２と支持基板１０２とを貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を高めることができる。加熱処理を行う際は、その温度範囲は支持基板１０２の歪み点温度以下で、且つ単結晶半導体基板１１２に形成した分離層１１０で体積変化が起きない温度とし、好ましくは室温以上４００℃以下とする。また、加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、支持基板１０２及び単結晶半導体基板１１２の耐圧性を考慮して行う。
加熱処理を行って（図１（Ｂ）参照）、支持基板１０２から、分離層１１０又は当該分離層１１０近傍を分離面として単結晶半導体基板１１２を分離する（図１（Ｃ）参照）。支持基板１０２上には単結晶半導体基板１１２から分離した単結晶半導体層１１４が残存する。また、単結晶半導体層１１４が分離された剥離基板１１６が得られる。
図１（Ｂ）に示すように加熱処理を行うことで、分離層１１０に形成された微小な空洞の体積変化が起こり、分離層１１０又は分離層１１０近傍に沿って、単結晶半導体基板を分離することができる。加熱処理は、４００℃以上支持基板１０２の歪み点温度以下で行うことが好ましい。また、接合面となる絶縁層１０６の成膜温度以上とすることが好ましい。例えば、４００℃以上６５０℃以下の範囲で加熱処理を行って、分離層１１０又は分離層１１０近傍に沿って分離する。絶縁層１０６は支持基板１０２と接合しており、支持基板１０２上にはバッファ層１０４を間に介して単結晶半導体基板１１２と略同じ結晶性の単結晶半導体層１１４が残存することとなる。また、単結晶半導体基板１１２から単結晶半導体層１１４が分離された剥離基板１１６が得られる。
単結晶半導体基板１１２を分離する加熱処理は、炉（ファーネス）、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、マイクロ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。なお、ＲＴＡは、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置の一種である。
一般的に、炉（ファーネス）は外熱式であり、チャンバー内と被処理物（例えば基板）を熱的に平衡状態で加熱する。
一方、ＲＴＡは瞬間的加熱を行うものであり、被処理物に直接エネルギーを与え、チャンバー内と被処理物は熱的に非平衡状態で加熱する。ＲＴＡ装置としては、ランプ加熱式のＲＴＡ（ＬＲＴＡ；Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ等が挙げられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、上述のようなランプから発する光による熱輻射、およびランプから発する光で気体を加熱し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、窒素、アルゴンなどの希ガスのような加熱処理によって、被処理物と反応しない不活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置には、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
マイクロ波加熱装置は、マイクロ波の輻射によって被処理物を加熱する装置である。マイクロ波加熱装置には、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。また、レーザビームの照射による加熱処理をおこなってもよい。この加熱処理で、単結晶半導体層１１４が固定される支持基板１０２の温度を５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。
ＧＲＴＡ装置を用いる場合は、処理温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。炉（ファーネス）を用いる場合は、処理温度２００℃以上６５０℃以下、処理時間１時間以上４時間以内とすることができる。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波を照射し、処理時間１０分以上２０分以内とすることができる。
抵抗加熱式の縦型炉を用いた加熱処理の具体的な処理方法を説明する。単結晶半導体基板１１２が貼り合わされた支持基板１０２を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１１２の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、加熱温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態で安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態で安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の剥離基板１１６、および単結晶半導体層１１４が貼り合わされた支持基板１０２を冷却する。
上記の抵抗加熱式の縦型炉を用いた加熱処理で、接合層として機能する絶縁層１０６と支持基板１０２との結合力を強固にするための加熱処理と、分離層１１０又は当該分離層１１０近傍に分離を生じさせる加熱処理と、を連続して行うことができる。もちろん、この２つの加熱処理は異なる装置で行うことができ、例えば、炉を用いて処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされた支持基板１０２と単結晶半導体基板１１２を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板１１２を分離層１１０で分離させることができる。
なお、単結晶半導体基板１１２から単結晶半導体層１１４が分離された剥離基板１１６は、単結晶半導体層１１４が分離された分離面は平坦性が損なわれており、そのまま単結晶半導体基板として再利用するには問題がある。また、剥離基板１１６には、分離面とその近傍に分離層や結晶欠陥が存在する、或いは支持基板１０２に貼り合わされなかった部分が残存する場合がある。したがって、剥離基板１１６を単結晶半導体基板１１２として再利用するためには再生処理を行う必要がある。
剥離基板１１６の再生処理としては、研磨処理、エッチング処理、加熱処理、レーザビーム照射処理などが適用できる。好ましくは、鏡面加工が可能な研磨処理を適用する。研磨処理を行うことで、表面の平坦性が優れた基板とすることができる。研磨処理としては、化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法、機械研磨法、液体ジェット研磨法などを用いることができる。
例えば、ウェットエッチングを行うことにより剥離基板１１６に残存するバッファ層や分離層を除去した後、その表面にＣＭＰ処理を行って平坦化を行うことができる。ウェットエッチングのエッチング液としては、剥離基板１１６に残存するバッファ層を除去する場合はフッ酸、分離層や凸部を除去する場合は水酸化テトラメチルアンモニウム（ＴＭＡＨ；Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などを用いることができる。
さらに、剥離基板１１６をエッチング処理した後、その表面を研磨して平坦化する。例えば、研磨処理としてはＣＭＰや、機械研磨を用いることができる。剥離基板１１６の表面を平滑にするためには、１μｍ〜１０μｍ程度研磨するのが好ましい。研磨後は、剥離基板１１６表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行うことが好ましい。
以上の工程を経ることにより、剥離基板１１６を単結晶半導体基板として再生することができる。再生処理された単結晶半導体基板は単結晶シリコン層の基となる基板として用いることができ、新たなＳＯＩ基板を作製することができる。もちろん、再生処理した単結晶半導体基板をその他の用途に用いてもよい。このように剥離基板を再利用すれば、その分新たな原料となる単結晶半導体基板を準備する必要が無くなり、コスト削減および資源を有効活用することができる。
なお、支持基板１０２に接合された単結晶半導体層１１４も、分離面となった面の平坦性が損なわれている。また、分離層１１０の形成や分離工程により、結晶欠陥が形成されている。本形態で説明するトランジスタは、支持基板上に接合された単結晶半導体層を用いて、チャネル形成領域、ソース領域又はドレイン領域を含む活性層を形成する。仮に、単結晶半導体層の表面に凹凸があれば、その上面に薄く絶縁耐圧の優れたゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、それを用いて作製されるトランジスタの特性ばらつき等が生じてトランジスタの品質や信頼性に問題が生じる。さらには、チャネルを形成する単結晶半導体層に存在する結晶欠陥は、移動度やサブスレッショルド値などの電気的特性にも悪影響を与える。したがって、支持基板１０２上に接合される単結晶半導体層は、表面の平坦化や結晶欠陥の低減を図り、単結晶半導体層の品質改善を行うことが望ましい。本発明は、単結晶半導体層の平坦化や品質改善を図るため、単結晶半導体基板１１２から分離された単結晶半導体層１１４に対してレーザビームを照射することを特徴の１つとする。
単結晶半導体層１１４にレーザビーム１１８を照射する（図１（Ｄ）参照）。具体的には、単結晶半導体層１１４の分離面にレーザビーム１１８を照射する。レーザビーム１１８の照射によって、単結晶半導体層１１４の一部を溶融させて、再単結晶化された単結晶半導体層１２０が形成される（図１（Ｅ）参照）。
レーザビーム１１８を照射して単結晶半導体層１１４の一部を溶融させることで、表面張力の作用により、再単結晶化された単結晶半導体層１２０表面の平坦性を向上させることができる。単結晶半導体層表面の平坦性が向上すれば、その上層に形成されるゲート絶縁層も薄膜化を図ることができる。よって、ゲート電圧を抑えつつ、高いオン電流のトランジスタを形成することが可能となる。なお、レーザビーム１１８の照射による単結晶半導体層の平坦性の向上は、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）による観察などにより確認することができる。
また、レーザビーム１１８を照射して単結晶半導体層１１４の一部を溶融させることで、再単結晶化された単結晶半導体層１１４の結晶性を向上させることができる。チャネルを形成する単結晶半導体層の結晶性を向上させることができれば、高いキャリア移動度が実現でき、高性能な電界効果トランジスタを作製することが可能となる。なお、レーザビーム１１８の照射による単結晶半導体層の結晶性の向上は、ラマン分光法により測定できるラマンスペクトルから得られるラマンシフトや半値全幅などにより確認することができる。
つまり、単結晶半導体層が支持基板に固定された半導体基板の作製において、単結晶半導体層を再単結晶化させることで、半導体基板から、高いオン電流、高いキャリア移動度のトランジスタを作製することができる。また、単結晶半導体層の再単結晶化の処理をレーザビーム１１８の照射により行うため、支持基板１０２を破損する力を加えることなく、且つ支持基板の歪み点温度を超える温度で支持基板１０２を加熱することなく、再単結晶化させた単結晶半導体層を形成することができる。
レーザビーム１１８の照射された単結晶半導体層１１４の表面は平坦化され、その表面の凹凸形状の算術平均粗さを１ｎｍ以上７ｎｍ以下とすることができる。また、その凹凸形状の二乗平均平方根粗さを１ｎｍ以上１０ｎｍ以下とすることができる。また、その凹凸形状の最大高低差が５ｎｍ以上２５０ｎｍ以下とすることができる。すなわち、レーザビーム１１８の照射処理により、単結晶半導体層１１４の表面が平坦化される。
平坦化処理には、化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法が知られているが、マザーガラス基板は大面積でうねりがありため、支持基板１０２にマザーガラス基板を使用した場合、ＣＭＰで単結晶半導体層１１４の平坦化処理を行うことは困難である。本形態では、この平坦化処理をレーザビーム１１８の照射処理で行うため、支持基板１０２を破損する力を加えることなく、かつ歪み点温度を超える温度で支持基板１０２を加熱することなく、単結晶半導体層１１４の平坦化を可能にする。
なお、レーザビーム１１８を照射する際、単結晶半導体層を溶融させない温度且つ支持基板１０２の歪み点温度以下で、アシスト的な加熱処理を行ってもよい。例えば、レーザビーム１１８を照射する際に、支持基板１０２に固定された単結晶半導体層１１４を加熱する、或いは加熱されたガスを単結晶半導体層１１４に吹き付けることで、支持基板１０２上に固定された単結晶半導体層１１４の温度を上昇させることができる。このように、温度が上昇している状態の単結晶半導体層１１４にレーザビーム１１８を照射することで、加熱処理によるアシスト効果により、照射するレーザビーム１１８の照射エネルギー密度を低減することも可能である。よって、タクトタイムの短縮を図ることができ、生産性の向上につなげることができる。
レーザビーム１１８を射出するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものを選択する。そして、レーザビーム１１８の波長を、単結晶半導体層１１４に吸収される波長とする。その波長は、レーザビームの表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定する。例えば、レーザビーム１１８の波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
レーザビーム１１８を射出するレーザ発振器としては、連続発振レーザ、疑似連続発振レーザおよびパルス発振レーザを用いることが好ましい。パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ナノ秒以上５００ナノ秒以下とすることが好ましい。代表的なパルス発振レーザは、４００ｎｍ以下の波長のビームを発振するエキシマレーザである。例えば、レーザビーム１１８のレーザ発振器として、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ナノ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。
また、レーザビーム１１８のエネルギーは、レーザビーム１１８の波長、レーザビーム１１８の表皮深さ、単結晶半導体層１１４の膜厚などを考慮して決定する。レーザビーム１１８の照射エネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすることができる。例えば、単結晶半導体層１１４の厚さが１２０ｎｍ程度であり、レーザ発振器にパルス発振レーザを用い、レーザビーム１１８の波長が３０８ｎｍの場合は、レーザビーム１１８の照射エネルギー密度は６００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とすることができる。
また、レーザビーム１１８を照射する際の雰囲気は、雰囲気を制御しない大気雰囲気でも、酸素が少ない窒素雰囲気のいずれでも、単結晶半導体層を平坦化する効果があることが、確認されている。また、大気雰囲気よりも窒素雰囲気が好ましいことが確認されている。窒素雰囲気や真空状態のほうが、大気雰囲気よりも単結晶半導体層の平坦性を向上させる効果が高く、また、これらの雰囲気のほうが大気雰囲気よりも表面荒れを抑える効果が高くなるため、レーザビーム１１８の使用可能なエネルギー範囲を広くすることができる。また、窒素雰囲気中の酸素濃度は３０ｐｐｍ以下とすることが好ましく、より好ましくは１０ｐｐｍ以下とするとよい。また、窒素雰囲気中の水分（Ｈ２Ｏ）濃度も３０ｐｐｍ以下とすることが好ましい。望ましくは、窒素雰囲気中の酸素濃度３０ｐｐｍ以下、且つ、水分濃度３０ｐｐｍ以下とする。例えば、酸素濃度が３０ｐｐｍよりも大きい窒素雰囲気中でレーザビームを照射する場合、レーザビーム照射領域近傍で単結晶半導体層と酸素との反応性が大きくなり、レーザビーム照射の際に単結晶半導体層表面に薄い酸化膜が形成される恐れが高くなる。この薄い酸化膜は除去することが好ましいため、この場合酸化膜除去工程が増加してしまう。したがって、酸素濃度３０ｐｐｍ以下、且つ、水分濃度３０ｐｐｍ以下とする窒素雰囲気中でレーザビームを照射することで、不要な酸化膜の形成を防止することができる。
また、レーザビーム１１８は、光学系を通過させて、レーザビーム１１８のエネルギー分布を均一にすることが好ましい。さらに、レーザビーム１１８の断面形状を線状にすることが好ましい。このことにより、スループット良く、かつレーザビーム１１８の照射を均一に行うことができる。
また、レーザビーム１１８を単結晶半導体層１１４に照射する前に、単結晶半導体層１１４の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うことが好ましい。これは、単結晶半導体層１１４表面に酸化膜が残存した状態でレーザビーム１１８を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去は、フッ酸で単結晶半導体層１１４を洗浄処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１４の表面が撥水性を示すまで行う。撥水性があることで、単結晶半導体層１１４から酸化膜が除去されたことが確認できる。
ここで、レーザビーム１１８の照射工程の一例を示す。まず、単結晶半導体層１１４を１：１００（＝フッ酸：水）で希釈されたフッ酸で１１０秒間処理して、表面に形成されている酸化膜を除去する。次いで、レーザビーム１１８を照射する。レーザビーム１１８を射出するレーザ発振器としては、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎｓｅｃ、繰り返し周波数３０Ｈｚ）を用いる。光学系により、レーザビーム１１８の断面を１２６ｍｍ×０．３４ｍｍの線状に成形する。レーザビーム１１８の走査速度を１．０ｍｍ／秒とし、スキャンピッチを３３μｍ、ビームショット数を約１０ショットとして、レーザビーム１１８を単結晶半導体層１１４に照射する。
なお、単結晶半導体層の平坦化及び結晶欠陥の低減を図る処理としては、レーザビームの照射に加えて、エッチング処理を行ってもよい。例えば、レーザビーム１１８の照射前、レーザビーム１１８の照射後、又はレーザビーム１１８の照射前後にエッチング処理を行うことができる。
エッチング処理としては、ドライエッチング、ウェットエッチング、又は両者を組み合わせて行うことができる。ドライエッチングの場合は、エッチングガスとして塩素、塩化硼素、塩化珪素又は塩化炭素などの塩素系ガス、フッ素、弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、臭化水素などの臭素系ガスを適宜用いることができる。また、アシストガスとして酸素ガスを加えることもできる。ウェットエッチングの場合は、エッチング液としてＴＭＡＨ溶液などを用いることができる。
例えば、単結晶半導体層１１４にレーザビーム１１８を照射する前に単結晶半導体層１１４をエッチングする。このエッチングにより、単結晶半導体層１１４の分離面に存在するダメージ層や分離層を除去することが好ましい。具体的には、単結晶半導体層１１４表面から膜厚方向に２０ｎｍ程度エッチングすることが好ましい。レーザビーム１１８を照射する前に単結晶半導体層１１４上層をエッチングすることで、続けて行うレーザビーム１１８の照射による表面を平坦化する効果及び結晶欠陥回復の効果を高めることができる。
また、単結晶半導体層１１４にレーザビーム１１８を照射した後に再単結晶化された単結晶半導体層１２０をエッチングする。このエッチングにより、単結晶半導体層１２０を用いて形成する素子の特性に合わせて、単結晶半導体層１２０を薄膜化することが好ましい。支持基板１０２上に固定された単結晶半導体層１２０表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１２０の膜厚は６０ｎｍ以下とすることが望ましく、具体的には５ｎｍ以上６０ｎｍ以下とすることが好ましい。
以上で、支持基板上に単結晶半導体層が固定された半導体基板を得ることができる。
なお、ここまでの工程は７００℃以下の温度で行うことが可能なため、支持基板１０２に耐熱温度が７００℃以下のガラス基板を用いることができる。よって、安価なガラス基板を使用できるため、半導体基板の材料コストを低減することができる。
次に、得られた半導体基板を用いて半導体装置を形成する方法について説明する。本形態では、半導体装置の一例として、薄膜トランジスタ（ＴＦＴ）を作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置を形成することができる。ここでは、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する例について説明する。
まず、単結晶半導体層１２０を選択的にエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１２０ａ、単結晶半導体層１２０ｂを形成する（図２（Ａ）参照）。本形態では、単結晶半導体層１２０ａからｎチャネル型のトランジスタを作製し、単結晶半導体層１２０ｂからｐチャネル型のトランジスタを作製する例を示す。なお、本形態では、単結晶半導体層１２０をエッチングして素子分離をする例を示すが、半導体素子の配置に合わせて単結晶半導体層間に絶縁層を埋め込むことで素子分離することもできる。
次に、単結晶半導体層１２０ａ、単結晶半導体層１２０ｂ上に、ゲート絶縁層１２２、ゲート電極を形成する導電層１２４を順に形成する。
ゲート絶縁層１２２は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層１２２は、単結晶半導体層１２０ａ、単結晶半導体層１２０ｂに対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、単結晶半導体層表面を直接酸化または窒化するため、界面特性の良好な絶縁膜を得ることができる。また、ゲート絶縁層は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した絶縁膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層１２２はチャネルを形成する単結晶半導体層との界面を形成するため、ゲート絶縁層１２２は酸化シリコン層、酸化窒化シリコン層を用いることが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い絶縁膜を形成すると、界面にトラップ準位が形成され界面特性が劣化する恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。上述の元素を主成分とする化合物材料としては窒化物が挙げられ、例えば窒化タンタル、窒化タングステン、窒化チタン、窒化モリブデン又は窒化アルミニウムなどが挙げられる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて形成することもできる。ゲート電極を形成する導電層は、これらの材料を用いて、ＣＶＤ法やスパッタリング法により、単層構造又は積層構造で形成する。積層構造とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、導電層１２４の単層構造で形成する例を示す。
次に、導電層１２４を選択的にエッチングして、ゲート電極１２４ａ、ゲート電極１２４ｂを形成する。ゲート電極１２４ａはゲート絶縁層１２２を間に介して単結晶半導体層１２０ａ上に形成し、ゲート電極１２４ｂはゲート絶縁層１２２を間に介して単結晶半導体層１２０ｂ上に形成する。
次に、ｎチャネル型のトランジスタのソース領域及びドレイン領域となる不純物領域を形成するため、単結晶半導体層１２０ｂを覆うようにレジストマスク１８０を形成する。そして、ゲート電極１２４ａ及びレジストマスク１８０をマスクとして単結晶半導体層１２０ａに不純物元素１８２を添加する。単結晶半導体層１２０ａには、ゲート電極１２４ａをマスクとして自己整合的に一対の不純物領域１２８ａと、該一対の不純物領域１２８ａの間にチャネル形成領域１２６ａが形成される。不純物領域１２８ａは、ソース領域又はドレイン領域として機能する（図２（Ｄ）参照）。
不純物元素１８２としては、リン、砒素などのｎ型不純物元素を添加する。ここでは、ｎ型不純物元素であるリンが５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で不純物領域１２８ａに含まれるように添加するものとする。
次に、ｐチャネル型のトランジスタのソース領域及びドレイン領域となる不純物領域を形成するため、単結晶半導体層１２０ａを覆うようにレジストマスク１８４を形成する。そして、ゲート電極１２４ｂ及びレジストマスク１８４をマスクとして単結晶半導体層１２０ｂに不純物元素１８６を添加する。単結晶半導体層１２０ｂには、ゲート電極１２４ｂをマスクとして自己整合的に一対の不純物領域１２８ｂと、該一対の不純物領域１２８ｂの間にチャネル形成領域１２６ｂが形成される。不純物領域１２８ｂは、ソース領域又はドレイン領域として機能する（図２（Ｅ）参照）。
不純物元素１８６としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加する。ここでは、ｐ型不純物である硼素が１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で不純物領域１２８ｂに含まれるように添加するものとする。
単結晶半導体層１２０ａ、単結晶半導体層１２０ｂに対する加熱処理を行う（図２（Ｆ）参照）。本発明は、単結晶半導体層の結晶欠陥の回復を、単結晶半導体層に添加した不純物元素の活性化とともに行うため、単結晶半導体層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行うことを特徴の１つとする。好ましくは４５０℃以上６５０℃以下の処理温度で加熱処理を行う。
単結晶半導体層を溶融させない処理温度で、且つ４００℃以上支持基板１０２の歪み点温度以下の処理温度で加熱処理を行うことで、加熱処理を行わない場合よりも、作製したトランジスタのキャリアのライフタイムを向上させることができる。これは、単結晶半導体層を溶融させない処理温度で、且つ４００℃以上支持基板１０２の歪み点温度以下の処理温度で加熱処理を行うことで、レーザビーム１１８の照射により単結晶半導体層の一部を溶融させて再単結晶化させても回復しきれなかった単結晶半導体層のダングリングボンドや界面準位などの欠陥が修復されるためと考えられる。
また、この加熱処理により、単結晶半導体層１２０ａ、単結晶半導体層１２０ｂに添加された不純物元素を活性化させる。具体的には、ソース領域又はドレイン領域として機能する不純物領域１２８ａ、不純物領域１２８ｂに含まれるドーパントを活性化させる。単結晶半導体層に添加された不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗化してソース領域及びドレイン領域として機能させるために重要なプロセスである。なお、上記加熱処理により、不純物領域１２８ａ、不純物領域１２８ｂを形成するために不純物元素を添加することで生じたソース領域又はドレイン領域の結晶欠陥を回復することができる。
ここで、「ライフタイム」とは、半導体中に生成したキャリアが再結合して消滅するまでの平均時間を示す。例えば、半導体（シリコン）に光を照射すると、半導体中に電子および正孔（キャリア）が生成される。生成された電子と正孔はやがて再結合し、消滅する。このようにキャリアが生成し、再結合して消滅するまでの平均時間が「ライフタイム」といわれる。なお、「ライフタイム」は、再結合ライフタイム、およびキャリアライフタイムとも呼ばれている。
ライフタイムは、半導体中の格子歪や格子欠陥などのマクロな結晶欠陥、ダングリングボンドや界面のトラップなどのミクロな結晶欠陥、金属不純物などの存在がキャリアの再結合中心となり、低下する。つまり、ライフタイムが向上することはキャリア移動度の向上にもつながり、作製するトランジスタの電気的特性（高速動作など）の向上を実現できる。
つまり、本発明のように、単結晶半導体層を溶融させない温度で、且つ４００℃以上支持基板１０２の歪み点温度以下の処理温度で加熱処理を行うことにより、チャネルを形成する単結晶半導体層のライフタイムを向上し、さらにソース領域又はドレイン領域を形成する単結晶半導体層を低抵抗化させ且つソース領域又はドレイン領域における不純物添加により生じた結晶欠陥を回復することができる。したがって、電気的特性の優れたトランジスタを作製することができる。
また、本発明のように、ソース領域又はドレイン領域を形成する不純物領域を形成した後に単結晶半導体層を溶融させない温度で、且つ４００℃以上支持基板１０２の歪み点温度以下の処理温度で加熱処理を行うことで、一度の加熱工程でチャネル形成領域の特性回復とソース領域又はドレイン領域として機能する不純物領域の活性化とを行うことができる。よって、工程の簡略化を図ることができ、スループットの向上を実現できる。
さらに、本発明のように、単結晶半導体層を選択的にエッチングして、所望の半導体素子の配置に合わせて分離した後に加熱処理を行うことで、単結晶半導体層の面積や体積が小さくなるため、それぞれの単結晶半導体層に掛かる応力、特に熱応力等のストレスを低減することができる。つまり、単結晶半導体層は、例えば島状に分離することで細分化されて膜ストレスが緩和される。よって、膜ストレスに起因した単結晶半導体層の損傷を防ぐことができ、歩留まり良く良好な電気的特性を有する電界効果トランジスタを作製することができる。
なお、ゲート電極１２４ａ、１２４ｂを酸化されやすい材料で形成している場合は、ゲート電極１２４ａ、１２４ｂを覆う絶縁層を形成した後、図２（Ｆ）に示す加熱処理を行うことが好ましい。
次に、層間絶縁層を形成する（図３（Ａ）参照）。層間絶縁層は、単層構造又は２層以上の積層構造で形成することができるが、ここでは図３（Ａ）に示すように第１の層間絶縁層１３０及び第２の層間絶縁層１３２の２層の積層構造で形成する例を説明する。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基が用いられる。有機基はフルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３ｗｔ％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。
なお、層間絶縁層として水素を含有する絶縁層を形成した後、加熱処理を行うことにより単結晶半導体層の水素化を行うことが好ましい（図３（Ｂ）参照）。
本形態では、ゲート絶縁層１２２上に積層される第１の層間絶縁層１３０として、水素を含有する絶縁層を形成する。水素を含有する絶縁層は、プラズマＣＶＤ法により、水素を含む成膜用のプロセスガスを用いることで形成することができる。水素を含有する絶縁層を形成した後、３５０℃以上４５０℃以下、好ましくは４００℃以上４３０℃以下の加熱処理を行うことにより、単結晶半導体層１２０ａ、単結晶半導体層１２０ｂのダングリングボンドを水素終端することができる。具体的には、第１の層間絶縁層１３０に含有された水素が加熱処理により熱的に励起して拡散され、ゲート絶縁層１２２を通過して単結晶半導体層１２０ａ、単結晶半導体層１２０ｂに到達する。そして、到達した水素により単結晶半導体層１２０ａ、単結晶半導体層１２０ｂのダングリングボンドは水素終端され、それによりトランジスタの電気的特性の改善を行うことができる。
なお、第１の層間絶縁層１３０（水素を含有する絶縁層）を利用して水素終端する加熱処理は、第２の層間絶縁層１３２を形成した後に行うことができる。その場合、第２の層間絶縁層１３２は、第１の層間絶縁層１３０が脱水素化しない温度で成膜することが好ましい。
例えば、第１の層間絶縁層１３０として、プラズマＣＶＤ法により、プロセスガスにモノシラン、アンモニア、水素および酸化窒素を用いて窒化酸化シリコン層を形成し、第２の層間絶縁層１３２として酸化窒化シリコン層を形成する。このとき、第１の層間絶縁層１３０と第２の層間絶縁層１３２は、処理温度２００℃以上３００℃以下の範囲で形成する。そして、第２の層間絶縁層１３２を形成した後、窒素雰囲気下で４１０℃１時間の加熱処理を行うことにより、窒化酸化シリコン層に含有された水素が拡散し、単結晶半導体層の水素終端を行うことができる。
次に、層間絶縁層（本形態では第１の層間絶縁層１３０及び第２の層間絶縁層１３２）にコンタクトホールを形成した後、該コンタクトホールに導電層１３４ａ、導電層１３４ｂを形成する（図３（Ｃ）参照）。
層間絶縁層には、単結晶半導体層に形成されたソース領域及びドレイン領域に達するコンタクトホールを形成する。ここでは、単結晶半導体層１２０ａに形成された不純物領域１２８ａに達するコンタクトホールおよび単結晶半導体層１２０ｂに形成された不純物領域１２８ｂに達するコンタクトホールを形成する。導電層１３４ａはソース電極又はドレイン電極として機能し、第１の層間絶縁層１３０及び第２の層間絶縁層１３２に形成されたコンタクトホールを介して単結晶半導体層１２０ａに形成された不純物領域１２８ａと電気的に接続する。同様に、導電層１３４ｂはソース電極又はドレイン電極として機能し、第１の層間絶縁層１３０及び第２の層間絶縁層１３２に形成されたコンタクトホールを介して単結晶半導体層１２０ｂに形成された不純物領域１２８ｂと電気的に接続する。
導電層１３４ａ、導電層１３４ｂは、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジム等から選択された元素、またはこれらの元素を含有する合金材料若しくは化合物材料を用いて形成することができる。上述の元素を含有する合金材料としては、例えばアルミニウム合金や、シリコンを含有したアルミニウム合金、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などが挙げられる。また、上記の元素を含有する化合物材料としては、上記元素の窒化物、具体的には窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンなどが挙げられる。ソース電極又はドレイン電極として機能する導電層１３４ａ、導電層１３４ｂは、上述の材料を用いてスパッタリング法やＣＶＤ法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。また、導電層１３４ａ、導電層１３４ｂは、単層構造又は２層以上の積層構造で形成することができ、例えば、チタン層と、該チタン層上にアルミニウム層又はアルミニウム合金層と、該アルミニウム層又はアルミニウム合金層上にチタン層が順に積層された構造とすることができる。また、チタン層とアルミニウム層又はアルミニウム合金層との間に窒化チタン層を形成することで、アルミニウムの溶け出し等を防ぐことができる。
以上で、ｎチャネル型のトランジスタ１４０ａおよびｐチャネル型のトランジスタ１４０ｂが形成される。トランジスタ１４０ａは単結晶半導体層１２０ａを有し、該単結晶半導体層１２０ａにチャネルが形成される。トランジスタ１４０ｂは単結晶半導体層１２０ｂを有し、該単結晶半導体層１２０ｂにチャネルが形成される。そのため、高いキャリア移動度を実現でき、トランジスタの高速動作を可能とする。また、単結晶半導体は結晶方位が略一定であるため、多結晶半導体を用いるよりもトランジスタの特性ばらつきを低減できる。さらに、本発明では、特性の優れた単結晶半導体層１２０ａ、単結晶半導体層１２０ｂを得るために、半導体基板を作製する際にレーザビームを照射して単結晶半導体層の再単結晶化を行っている。また、単結晶半導体層を分離加工し、ソース領域又はドレイン領域として機能する不純物領域を形成した後に加熱処理を行うことで、チャネルを形成する単結晶半導体層のライフタイムの向上を図っている。よって、歩留まりよく、高性能なトランジスタを提供することができる。
なお、半導体基板の単結晶半導体層を選択的にエッチングして分離加工する前に、ｎチャネル型のトランジスタ又はｐチャネル型のトランジスタの形成領域に合わせて、ｐ型不純物元素又はｎ型不純物元素を単結晶半導体層に添加してもよい。例えば、ｎチャネル型のトランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型のトランジスタの形成領域に対応してｎ型不純物元素を添加して、いわゆる「ウェル領域」を形成する。不純物元素は、ドーズ量１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２程度で添加すればよい。ｐ型不純物元素としては、硼素、アルミニウム、ガリウムなどを添加すればよく、ｎ型不純物元素としてはリン、砒素などを添加すればよい。
また、単結晶半導体層上にゲート電極を形成する前に、トランジスタのしきい値電圧を制御する目的で、チャネル形成領域に不純物元素を添加してもよい。例えば、ｎチャネル型のトランジスタを形成する場合はｐ型不純物元素を添加すればよく、ｐチャネル型のトランジスタを形成する場合はｎ型不純物元素を添加すればよい。このようなチャネル形成領域への不純物元素の添加は「チャネルドーピング」とも言われる。チャネルドーピングを行う場合、「ウェル領域」は形成されていてもよいし、形成されていなくともよい。チャネルドーピング後は、加熱処理を行ってチャネル形成領域に添加された不純物元素を活性化することが好ましい。また、単結晶半導体層を溶融させない温度で、且つ４００℃以上支持基板の歪み点温度以下の処理温度で加熱処理を行うと、チャネルを形成する単結晶半導体層のミクロな結晶欠陥を改善できるため好ましい。なお、加熱処理はチャネルドーピング後のゲート電極を形成する前に行ってもよいし、ソース領域又はドレイン領域として機能する不純物領域形成後に行う活性化のための加熱処理と一括に行ってもよい。
なお、本形態ではｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製した半導体装置について説明したが、本形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本形態では、本発明に係る半導体装置の作製に用いることのできる他の構成の半導体基板について説明する。
図１６（Ａ）は、支持基板１０２側にもバッファ層１０４を形成する例を示している。単結晶半導体層１２０と支持基板１０２との間には、単結晶半導体層１２０側から絶縁層１０６、絶縁層１５４、及び絶縁層１５２が形成され、これらの積層構造でバッファ層１０４を構成している。
絶縁層１５２は、絶縁層１０７と同様の絶縁層を形成すればよく、窒素を含有する絶縁層を少なくとも一層含むことが好ましい。例えば、窒化シリコン層や窒化酸化シリコン層、或いは窒化アルミニウム層など、窒素を組成に含む絶縁層を少なくとも１層形成する。絶縁層１５２を形成することで、支持基板１０２側から単結晶半導体層１２０に金属不純物が拡散するのを防ぐことができる。
また、絶縁層１５４は、絶縁層１０６と同様の絶縁層を形成すればよく、平滑性を有し親水性表面を形成できる絶縁層を形成することが好ましい。支持基板１０２側に絶縁層１５４を設け、該絶縁層１５４と絶縁層１０６とで接合を形成する構成とすることで、単結晶半導体層１２０と支持基板１０２との接合強度を高めることができる。なお、窒素を含有する絶縁層を形成し、金属不純物の拡散をブロッキングする層と接合層との機能を果たしてもいい。
なお、絶縁層１５２、及び絶縁層１５４の膜厚は実施者が適宜決定すればよく、絶縁層１５２の膜厚は１０ｎｍ乃至５００ｎｍ、絶縁層１５４の膜厚は０．２ｎｍ乃至５００ｎｍ程度（絶縁層１５４をＣＶＤ法により形成する場合は１０ｎｍ乃至５００ｎｍ程度）とすることが好ましい。
図１６（Ｂ）は、単結晶半導体層１２０側に、絶縁層１０８と絶縁層１０７と絶縁層１０６を形成し、支持基板１０２側に絶縁層１５２と絶縁層１５４を形成する例を示している。単結晶半導体層１２０と支持基板１０２の間には、単結晶半導体層１２０側から、絶縁層１０８、絶縁層１０７、絶縁層１０６、絶縁層１５４、及び絶縁層１５２が形成され、これらの積層構造でバッファ層１０４を構成する。
本発明に係る半導体装置を作製する半導体基板は、図１６（Ａ）、図１６（Ｂ）に示す構成とすることもできる。なお、単結晶半導体層１２０は、レーザビーム照射処理により、その一部が溶融されて再単結晶化された半導体層である。本形態に示す半導体基板を用いて、各種半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本形態では、上記実施の形態と異なる構成のトランジスタ及びその作製方法について説明する。以下、図４〜図６の断面図を用いて説明する。なお、本形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず、図４（Ａ）に示すように、半導体基板を準備する。なお、本形態では、上記実施の形態１の図１（Ａ）〜図１（Ｅ）の工程を経て作製された半導体基板を用いる。つまり、支持基板１０２上に、バッファ層１０４を介して単結晶半導体層１２０が固定された半導体基板を用いる。単結晶半導体層１２０は、レーザビームの照射によりその一部が溶融することで再単結晶化された半導体層である。なお、本形態で用いる半導体基板は、図４の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
単結晶半導体層１２０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物元素を添加すればよい。
次に、図４（Ｂ）に示すように、単結晶半導体層１２０をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１２０ｃ、単結晶半導体層１２０ｄを形成する。本実施形態では、単結晶半導体層１２０ｃからｎチャネル型のトランジスタを作製し、単結晶半導体層１２０ｄからｐチャネル型のトランジスタを作製する。
次に、図４（Ｃ）に示すように、単結晶半導体層１２０ｃ、単結晶半導体層１２０ｄ上に、ゲート絶縁層３１０、ゲート電極を形成する導電層３１２、及び導電層３１４を順に形成する。
ゲート絶縁層３１０は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層３１０は、単結晶半導体層１２０ｃ、単結晶半導体層１２０ｄに対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、半導体層表面を直接酸化するため、界面特性の良好な膜を得ることができる。また、ゲート絶縁層３１０は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層３１０はチャネルを形成する単結晶半導体層との界面を形成するため、ゲート絶縁層３１０としては酸化シリコン層、酸化窒化シリコン層を用いることが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い絶縁膜を形成すると、界面にトラップ準位が形成され界面特性が劣化する恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、導電層３１２及び導電層３１４の２層構造で形成する例を示す。
ゲート電極を形成する導電層を、導電層３１２及び導電層３１４の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜を形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比を高く取りやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層３１０上に形成される膜とすることが好ましい。ここでは、導電層３１２は、２０ｎｍ乃至１００ｎｍの厚さで形成する。導電層３１４は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電層３１４上にレジストマスク３２０ｃ、レジストマスク３２０ｄを選択的に形成する。そして、レジストマスク３２０ｃ、レジストマスク３２０ｄを用いて第１のエッチング処理及び第２のエッチング処理を行う。
まず、レジストマスク３２０ｃ、レジストマスク３２０ｄを用いた第１のエッチング処理により導電層３１２及び導電層３１４を選択的にエッチングして、単結晶半導体層１２０ｃ上に、導電層３１６ｃおよび導電層３１８ｃを形成し、単結晶半導体層１２０ｄ上に導電層３１６ｄ及び導電層３１８ｄを形成する（図４（Ｄ）参照）。
次に、レジストマスク３２０ｃ、レジストマスク３２０ｄを用いた第２のエッチング処理により導電層３１８ｃ及び導電層３１８ｄの端部をエッチングして、導電層３２２ｃ及び導電層３２２ｄを形成する（図４（Ｅ）参照）。なお、導電層３２２ｃ及び導電層３２２ｄは導電層３１６ｃ及び導電層３１６ｄよりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、導電層３１６ｃ及び導電層３２２ｃからなる２層構造のゲート電極３２４ｃ、並びに導電層３１６ｄ及び導電層３２２ｄからなる２層構造のゲート電極３２４ｄを形成する。
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いるとエッチング速度を向上できるため好ましい。第１のエッチング処理および第２のエッチング処理のエッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することで、導電層３１６ｃ、３１６ｄ、及び導電層３２２ｃ、３２２ｄの側面を所望のテーパー形状とすることができる。所望のゲート電極３２４ｃ、３２４ｄを形成した後、レジストマスク３２０ｃ、３２０ｄは除去すればよい。
次に、ゲート電極３２４ｃ、ゲート電極３２４ｄをマスクとして、単結晶半導体層１２０ｃ及び単結晶半導体層１２０ｄに不純物元素３８０を添加する。単結晶半導体層１２０ｃには、導電層３１６ｃ及び導電層３２２ｃをマスクとして自己整合的に一対の第１不純物領域３２５ｃが形成される。また、単結晶半導体層１２０ｄには、導電層３１６ｄ及び導電層３２２ｄをマスクとして自己整合的に一対の第１不純物領域３２５ｄが形成される（図５（Ａ）参照）。
不純物元素３８０としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタのＬＤＤ領域として機能する高抵抗領域を形成するため、不純物元素３８０としてｎ型不純物元素であるリンを添加する。また、第１不純物領域３２５ｃに、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域又はドレイン領域として機能する不純物領域を形成するため、単結晶半導体層１２０ｃを部分的に覆うようにレジストマスク３８１を形成し、単結晶半導体層１２０ｄを覆うようにレジストマスク３８２を選択的に形成する。そして、レジストマスク３８１、３８２をマスクとして、単結晶半導体層１２０ｃに不純物元素３８４を添加して、単結晶半導体層１２０ｃに一対の第２不純物領域３２８ｃと、一対の第３不純物領域３３０ｃと、チャネル形成領域３２６ｃを形成する（図５（Ｂ）参照）。
不純物元素３８４としては、ｎ型不純物元素であるリンを単結晶半導体層１２０ｃに添加し、添加される濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３程度となるようにすることとする。第２不純物領域３２８ｃはソース領域又はドレイン領域として機能する。また、第２不純物領域３２８ｃは導電層３１６ｃ及び導電層３２２ｃと重ならない領域に形成される。
また、単結晶半導体層１２０ｃにおいて、第３不純物領域３３０ｃは、不純物元素３８４が添加されなかった、第１不純物領域３２５ｃである。第３不純物領域３３０ｃは、第２不純物領域３２８ｃよりも不純物濃度が低く、高抵抗領域またはＬＤＤ領域として機能する。単結晶半導体層１２０ｃにおいて、導電層３１６ｃおよび導電層３２２ｃと重なる領域にチャネル形成領域３２６ｃが形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ ＯｖｅｒＬａｐｐｅｄ Ｄｒａｉｎ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク３８１及びレジストマスク３８２を除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、単結晶半導体層１２０ｃを覆うようにレジストマスク３８６を形成する。そして、レジストマスク３８６、導電層３１６ｄ及び導電層３２２ｄをマスクとして不純物元素３８８を添加して、単結晶半導体層１２０ｄに一対の第２不純物領域３２８ｄと、一対の第３不純物領域３３０ｄと、チャネル形成領域３２６ｄを形成する（図５（Ｃ）参照）。
不純物元素３８８は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を、第２不純物領域３２８ｄに、１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
単結晶半導体層１２０ｄにおいて、第２不純物領域３２８ｄは導電層３１６ｄ及び導電層３２２ｄと重ならない領域に形成され、ソース領域又はドレイン領域として機能する。
第３不純物領域３３０ｄは、導電層３１６ｄと重なり、導電層３２２ｄと重ならない領域に形成されており、不純物元素３８８が導電層３１６ｄを貫通して、第１不純物領域３２５ｄに添加された領域である。第１不純物領域３２５ｄはｎ型の導電性を示すため、第３不純物領域３３０ｄがｐ型の導電性を有するように、不純物元素３８８を添加する。第３不純物領域３３０ｄに含まれる不純物元素３８８の濃度を調節することで、第３不純物領域３３０ｄをソース領域又はドレイン領域として機能させることができる。または、ＬＤＤ領域として機能させることもできる。
単結晶半導体層１２０ｄにおいて、導電層３１６ｄおよび導電層３２２ｄと重なる領域にチャネル形成領域３２６ｄが形成される。
次に、レジストマスク３８６を除去した後、単結晶半導体層１２０ｃ、および単結晶半導体層１２０ｄを溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行う（図５（Ｄ）参照）。
この加熱処理により、単結晶半導体層１２０ｃに形成されたチャネル形成領域３２６ｃのミクロな結晶欠陥の回復を図るとともにソース領域又はドレイン領域として機能する第２不純物領域３２８ｃの活性化（低抵抗化）を行う。また、この加熱処理により、ＬＤＤ領域として機能する第３不純物領域３３０ｃの活性化（低抵抗化）も図る。同時に、単結晶半導体層１２０ｄに形成されたチャネル形成領域３２６ｄのミクロな結晶欠陥の回復を図るとともにソース領域又はドレイン領域として機能する第２不純物領域３２８ｄの活性化（低抵抗化）、並びに第３不純物領域３３０ｄの活性化（低抵抗化）も図る。加熱処理の処理温度は、好ましくは４５０℃以上６５０℃以下とする。
本発明に係る半導体装置の作製方法は、半導体基板を作製する際に単結晶シリコン層にレーザビームを照射して平坦化を図ることに加え、該単結晶シリコン層を所望の半導体素子の配置に合わせて分離し、分離したそれぞれの単結晶シリコン層にソース領域又はドレイン領域として機能する不純物領域を形成した後、単結晶シリコン層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行うことを特徴の１つとする。上述の処理温度の範囲で加熱処理を行うことにより、加熱処理を行わない場合よりも、完成するトランジスタのチャネルにおけるライフタイムを向上させることができる。また、上述の処理温度の加熱処理を、ソース領域又はドレイン領域を形成した後に行うことで、一度の加熱工程でチャネル形成領域の特性回復とソース領域又はドレイン領域として機能する不純物領域の活性化を行うことができる。よって、工程の簡略化を図ることができ、スループットの向上を実現できる。また、単結晶半導体層を所望の半導体素子の配置に合わせて分離し細分化してから加熱処理を行うことで、膜ストレスを緩和することができ、膜ストレスに起因した単結晶半導体層の損傷を防ぐことができる。したがって、歩留まりや生産性良く、良好な電気的特性を有するトランジスタを作製することができる。
また、ＬＤＤ領域として機能する第３不純物領域３３０ｃおよび第３不純物領域３３０ｄの活性化は別工程の加熱処理で行ってもよい。その際、チャネル形成領域の特性回復とＬＤＤ領域として機能する不純物領域の活性化とを行ってもよい。例えば、本形態では図５（Ａ）に示す不純物元素３８０の添加を行った後、単結晶シリコン層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行ってもよい。この場合、ソース領域又はドレイン領域として機能する不純物領域を形成した後は、該ソース領域又はドレイン領域の活性化のみを考慮した処理温度とすることができる。
なお、本形態では、ゲート電極３２４ｃ、３２４ｄを覆う絶縁層３３１を形成した後、単結晶シリコン層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行う。絶縁層３３１を形成した後に加熱処理を行うことで、該加熱処理によるゲート電極の酸化を防ぐことができるため好ましい。絶縁層３３１は、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層などを形成すればよい。例えば、本形態では、絶縁層３３１として、プラズマＣＶＤ法により膜厚５０ｎｍの酸化窒化シリコン層を形成する。なお、加熱処理の際に雰囲気を制御することでゲート電極の酸化を防ぐこともできる。その場合、絶縁層３３１は形成しない、或いは加熱処理後に絶縁層３３１を形成してもよい。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層３３２及び絶縁層３３４の２層の積層構造で形成する（図６（Ａ）参照）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基が用いられる。有機基はフルオロ基を有していても良い。
なお、層間絶縁層のうち、少なくとも１層として水素を含有する絶縁層を形成し、加熱処理を行うことにより、単結晶半導体層に存在するダングリングボンドの水素終端化を図ることが好ましい（図６（Ｂ）参照）。加熱処理の温度は３５０℃以上４５０℃以下とするのが好ましく、４００℃以上４３０℃以下で行うことがより好ましい。層間絶縁層として水素を含有する絶縁層を形成した後、３５０℃以上４５０℃以下、好ましくは４００℃以上４３０℃以下の処理温度で加熱処理を行うことで、絶縁層に含有された水素が加熱処理により熱的に励起して拡散され、層間絶縁層やゲート絶縁層などの絶縁層を通過して単結晶半導体層に到達する。そして、到達した水素により単結晶半導体層に存在するダングリングボンドが水素終端される。半導体層、特にチャネル形成領域にダングリングボンドが存在すると、完成するトランジスタの電気的特性に悪影響を与えかねないため、本形態のように水素終端を行うことは効果的である。なお、単結晶半導体層１２０ｃ、単結晶半導体層１２０ｄは、上述のソース領域又はドレイン領域として機能する第２不純物領域３２８ｃ、３２８ｄを形成した後の加熱処理によりミクロな結晶欠陥の回復が図られているが、さらに水素終端化を行うことで、完成するトランジスタの電気的特性を向上することができる。特に、水素終端を行うことで、ゲート絶縁層と単結晶半導体層との界面特性の改善を図ることができる。
水素を含有する絶縁層は、プラズマＣＶＤ法により、Ｈを含む成膜用のプロセスガスを用いることで形成することができる。また、水素を含有する絶縁層を形成しなくとも、水素を含む雰囲気中で加熱処理を行うことにより、単結晶半導体層の水素終端化を行うこともできる。本形態の場合、絶縁層３３２として水素を含有する絶縁層を形成し、その上層に絶縁層３３４を形成した後、水素終端する加熱処理を行う。この場合、絶縁層３３４は、絶縁層３３２に含まれる水素が脱水素化しない温度で成膜する。
例えば、本形態では、プラズマＣＶＤ法により、絶縁層３３２である窒化酸化シリコン層（膜厚１００ｎｍ）と絶縁層３３４である酸化窒化シリコン層（膜厚６００ｎｍ）とを連続成膜する。窒化酸化シリコン層は成膜用のプロセスガスとしてモノシラン、アンモニア、水素および酸化窒素を用いる。酸化窒化シリコン層は成膜用のプロセスガスとしてモノシランと酸化窒素を用いる。また、処理温度は２００℃〜３００℃程度とすることで、窒化酸化シリコン層に含有される水素を脱水素化することなく、層間絶縁層を形成できる。そして、層間絶縁層を形成した後、窒素雰囲気下で４１０℃１時間の加熱処理を行うことにより、単結晶半導体層の水素終端化を行う。
次に、層間絶縁層（絶縁層３３４、絶縁層３３２）、絶縁層３３１およびゲート絶縁層３１０にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層３３６ｃ、導電層３３６ｄを形成する（図６（Ｃ）参照）。
コンタクトホールは、単結晶半導体層１２０ｃに形成された第２不純物領域３２８ｃおよび単結晶半導体層１２０ｄに形成された第２不純物領域３２８ｄに達するように、絶縁層３３４、絶縁層３３２、絶縁層３３１およびゲート絶縁層３１０に選択的に形成する。導電層３３６ｃはソース電極又はドレイン電極として機能し、絶縁層（ここでは絶縁層３３４、絶縁層３３２、絶縁層３３１およびゲート絶縁層３１０）に形成されたコンタクトホールを介して、ソース領域又はドレイン領域として機能する第２不純物領域３２８ｃと電気的に接続する。同様に、導電層３３６ｄはソース電極又はドレイン電極として機能し、絶縁層（ここでは絶縁層３３４、絶縁層３３２、絶縁層３３１およびゲート絶縁層３１０）に形成されたコンタクトホールを介して、ソース領域又はドレイン領域として機能する第２不純物領域３２８ｄと電気的に接続する。
導電層３３６ｃ、導電層３３６ｄは、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジム等から選択された元素又はこれらの元素を含有する合金材料若しくは化合物材料を用いて形成することができる。上述の元素を含有する合金材料としては、例えば、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金、シリコンを含有するアルミニウム合金（アルミニウムシリコンとも言われる）などが挙げられる。また、上記元素を含有する化合物としては、窒化タングステン、窒化チタン、窒化タンタルなどの窒化物が挙げられる。導電層３３６ｃ、導電層３３６ｄは、上述の材料を用いてスパッタリング法やＣＶＤ法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。また、導電層３３６ｃ、導電層３３６ｄは、単層構造又は２層以上の積層構造で形成することができる。例えば、チタン層、窒化チタン層、アルミニウム層およびチタン層を順に積層した構造とすることができる。アルミニウム層をチタン層で挟む構成とすることで、耐熱性を向上させることができる。また、チタン層とアルミニウム層との間の窒化チタン層はバリア層として機能できる。
以上で、単結晶半導体層を有する半導体基板を用いて、ｎチャネル型のトランジスタおよびｐチャネル型のトランジスタを作製することができる。
なお、導電層３３６ｃおよび導電層３３６ｄを電気的に接続させることでｎチャネル型のトランジスタとｐチャネル型のトランジスタを電気的に接続させ、ＣＭＯＳトランジスタとすることもできる。
また、本形態ではｎチャネル型のトランジスタのＬＤＤ領域はゲート電極と重ならない例を説明したが、ｐチャネル型のトランジスタと同様にＬＤＤ領域がゲート電極と重なる構成としてもよい。また、ｎチャネル型のトランジスタにＬＤＤ領域を形成しなくともよい。ｐチャネル型のトランジスタは、ＬＤＤ領域がゲート電極と重なる例を説明したが、ｎチャネル型のトランジスタと同様にＬＤＤ領域がゲート電極と重ならない構成としてもよい。また、ｐチャネル型のトランジスタにＬＤＤ領域を形成しなくともよい。
本形態で説明したトランジスタを複数組み合わせて、各種機能を有する半導体装置を提供することができる。また、本形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
本形態で適用する半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層である。また、半導体基板を作製する際にレーザビームを照射することで、単結晶半導体層の一部を溶融させることで再単結晶化している。そして、本発明に係る半導体装置を構成するトランジスタは、再単結晶化した半導体層にチャネルが形成される。そのため、高いキャリア移動度を実現でき、トランジスタの高速動作を可能とする。また、単結晶半導体は結晶方位が略一定であるため、多結晶半導体を用いるよりも特性ばらつきを低減できる。
さらに、本発明では、レーザビームの照射により再単結晶化された半導体層を分離加工し、ソース領域又はドレイン領域として機能する不純物領域を形成した後に加熱処理を行うことで、チャネルを形成する単結晶半導体層のライフタイムの向上とともにソース領域又はドレイン領域の活性化を図っている。半導体層を細分化した後に加熱処理を行うことで半導体層の損傷を防ぎつつ、効果的に結晶欠陥の改善を図ることができる。よって、歩留まり良く高性能なトランジスタを提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本形態では、上記実施の形態と異なる構成のトランジスタおよびその作製方法について説明する。以下、図７〜図９の断面図を用いて説明する。なお、本形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず、支持基板１０２上にバッファ層１０４を間に介して単結晶半導体層が固定された半導体基板を準備する。本形態では、上記実施の形態１の図１（Ａ）〜図１（Ｅ）の工程を経て作製された半導体基板を用いる例を説明する。もちろん、本発明に係るその他の構成の半導体基板を用いることができるが、少なくとも固定された単結晶半導体層が、レーザビームの照射によりその一部が溶融することで再単結晶化されているものを用いる。
図７（Ａ）に示すように、支持基板１０２上の単結晶半導体層１２０を選択的にエッチングして、半導体素子の配置に合わせた所望の形状に加工する（パターニングする）ことで、単結晶半導体層１２０ｅと単結晶半導体層１２０ｆとを形成する。単結晶半導体層１２０ｅからｐ型のトランジスタが形成され、単結晶半導体層１２０ｆからｎ型のトランジスタが形成される。
単結晶半導体層１２０ｅと単結晶半導体層１２０ｆには、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加してもよい。例えば、ｐ型を付与する不純物元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。しきい値電圧を制御するための不純物元素の添加は、単結晶半導体層１２０を加工する前に行ってもよいし、単結晶半導体層１２０ｅと単結晶半導体層１２０ｆに対して行ってもよい。また、しきい値電圧を制御するための不純物元素の添加を、単結晶半導体層１２０の基となる単結晶半導体基板１１２に対して行ってもよい。若しくは、不純物元素の添加を、しきい値電圧を大まかに調整するために単結晶半導体基板１１２に対して行った上で、しきい値電圧を微調整するために、加工前の単結晶半導体層１２０に対して、または単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆに対しても行うようにしてもよい。
例えば、単結晶半導体基板１１２に弱いｐ型の導電型を有する単結晶シリコン基板を用いた場合を例に、不純物元素の添加方法の一例を説明する。単結晶半導体層１２０をエッチングする前に、単結晶半導体層１２０全体にボロンを添加する。このボロンの添加は、ｐ型のトランジスタのしきい値電圧を調節することを目的とする。原料ガスにＢ２Ｈ６を用い、１×１０１６／ｃｍ３〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、単結晶半導体層１２０をエッチングして、単結晶半導体層１２０ｅ、１２０ｆを形成する。そして、単結晶半導体層１２０ｆのみにボロンを添加する。この２回目のボロンの添加は、ｎ型のトランジスタのしきい値電圧を調節することを目的とする。原料ガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
なお、単結晶半導体基板１１２に、ｐ型のトランジスタ又はｎ型のトランジスタの一方のしきい値電圧に適した導電型および抵抗を有する基板を用いる場合は、しきい値制御をするための不純物元素の添加工程を１回にすることができる。この場合、単結晶半導体層１２０ｅまたは単結晶半導体層１２０ｆの一方にしきい値電圧の制御のための不純物元素を添加すればよい。
次に、図７（Ｂ）に示すように、単結晶半導体層１２０ｅと単結晶半導体層１２０ｆを覆うように、ゲート絶縁層６０６を形成する。プラズマＣＶＤ法またはスパッタリング法などを用い、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁層６０６を形成する。本実施の形態では、ゲート絶縁層６０６は、プラズマＣＶＤ法を行うことにより単結晶半導体層１２０ｅと単結晶半導体層１２０ｆの表面を覆って薄い膜厚、例えば２０ｎｍの膜厚で形成することができる。また、高密度プラズマ処理により単結晶半導体層１２０ｅと単結晶半導体層１２０ｆの表面を酸化または窒化することで形成してもよい。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、膜厚１ｎｍ〜５０ｎｍ、望ましくは５ｎｍ〜３０ｎｍの絶縁層が半導体層に接するように形成される。半導体基板を作製する際に、レーザビームの照射を行い単結晶半導体層の表面の平坦化を図っているため、膜厚２０ｎｍの絶縁層をゲート絶縁層６０６として用いても、十分な絶縁耐圧を得ることができる。
なお、単結晶半導体層１２０ｅと単結晶半導体層１２０ｆを熱酸化させることで、ゲート絶縁層６０６を形成するようにしてもよい。
また、水素を含有するゲート絶縁層６０６を形成した後、３５０℃以上４５０℃以下、好ましくは４００℃以上４３０℃以下の温度による加熱処理を行うことで、ゲート絶縁層６０６中に含まれる水素を単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆ中に拡散させるようにしてもよい。この場合、ゲート絶縁層６０６としては、プロセス温度を３５０℃以下で、プラズマＣＶＤ法により、窒化シリコン又は窒化酸化シリコンを形成することができる。単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆに水素を供給することで、単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆ中、およびゲート絶縁層６０６と単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆの界面でのダングリングボンドを低減（水素終端化）することができる。
次に、図７（Ｃ）に示すように、ゲート絶縁層６０６上に導電層を形成した後、該導電層を所望の形状に加工（パターニング）することで、単結晶半導体層１２０ｅの上方にゲート電極６０７ｅ、単結晶半導体層１２０ｆの上方にゲート電極６０７ｆを形成する。導電層の形成には、スパッタリング法やＣＶＤ法等を用いることができる。導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等を用いることができる。また上記元素を含有する合金材料を用いても良いし、上記元素を含む化合物材料を用いてもよい。または、半導体層に導電性を付与するリン等の不純物元素をドーピングした、多結晶シリコンなどの半導体を用いて形成してもよい。
本形態では、ゲート電極６０７ｅを導電層６０３ｅと導電層６０５ｅの２層の積層構造としている。同様に、ゲート電極６０７ｆを導電層６０３ｆと導電層６０５ｆの２層の積層構造としている。ゲート電極を形成する２つの導電層の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目にタングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電層を形成した後の工程において、活性化などを目的とした加熱処理の温度を高くすることができる。また、２層の導電層の組み合わせとして、例えば、ｎ型不純物元素が添加されたシリコンとニッケルシリサイド、ｎ型不純物元素が添加されたシリコンとタングステンシリサイド等も用いることができる。
また、本形態ではゲート電極６０７ｅ、ゲート電極６０７ｆを２層の導電層の積層構造としているが、本発明はこの構成に限定されない。ゲート電極６０７ｅ、ゲート電極６０７ｆは単層の導電層で形成してもよいし、３層以上の導電層の積層構造としてもよい。その場合、モリブデン層とアルミニウム層とモリブデン層の積層構造とするとよい。
また、ゲート電極６０７ｅ、ゲート電極６０７ｆを形成する際に用いるマスクとして、レジストマスクの代わりに酸化シリコン、窒化酸化シリコン等をマスクとして用いてもよい。この場合、酸化シリコン、窒化酸化シリコン等をエッチングする工程が加わるが、エッチング処理時におけるマスクの膜減りがレジストマスクよりも少ないため、所望の幅を有するゲート電極６０７ｅ、ゲート電極６０７ｆを容易に形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極６０７ｅ、ゲート電極６０７ｆを形成してもよい。
なお液滴吐出法とは、所望の組成物を含む液滴を細孔から吐出または噴出することで所望のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
なお、ゲート電極を形成する導電層を全面に形成した後、ＩＣＰ方式のドライエッチング装置を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によってもテーパー角度等を制御することができる。なお、エッチングガスとしては、塩素、塩化硼素、塩化シリコンもしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガスを適宜用いることができる。また、アシストガスとして酸素を加えることもできる。
次に、ゲート電極６０７ｅ、ゲート電極６０７ｆをマスクとして、単結晶半導体層１２０ｅ、単結晶半導体層１２０ｆにｎ型不純物元素又はｐ型不純物元素を添加する。本形態では、単結晶半導体層１２０ｅにｐ型不純物元素（例えばボロン）を添加し、単結晶半導体層１２０ｆにｎ型不純物元素（例えばリンまたはヒ素）を添加する。そして、単結晶半導体層１２０ｅにソース領域又はドレイン領域として機能する不純物領域６０８ｅを形成し、単結晶半導体層１２０ｆには、高抵抗領域（ＬＤＤ領域）となる不純物領域６０９ｆを形成する（図７（Ｄ）参照）。
なお、ｐ型不純物元素を単結晶半導体層１２０ｅに添加するときには、単結晶半導体層１２０ｆにはｐ型不純物元素が添加されないようにマスク等で覆う。他方、ｎ型不純物元素を単結晶半導体層１２０ｆに添加するときには、単結晶半導体層１２０ｅにｎ型不純物元素が添加されないようにマスク等で覆う。或いは、先に単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆにｐ型不純物元素又はｎ型不純物元素を添加した後、一方の半導体層のみに選択的により高い濃度で先に添加した不純物元素と異なる導電型の不純物元素を添加するようにしてもよい。このような不純物元素の添加により、単結晶半導体層１２０ｅにｐ型の高濃度不純物領域６０８ｅが形成され、単結晶半導体層１２０ｆには、ｎ型の低濃度不純物領域６０９ｆが形成される。また、単結晶半導体層１２０ｅ、１２０ｆにおいて、それぞれ、ゲート電極６０７ｅ、ゲート電極６０７ｆと重なる領域はチャネル形成領域６１０ｅ、チャネル形成領域６１１ｆとなる。
次に、図８（Ａ）に示すように、ゲート電極６０７ｅの側面にサイドウォール６１２ｅ、ゲート電極６０７ｆの側面にサイドウォール６１２ｆを形成する。サイドウォール６１２ｅ、サイドウォール６１２ｆは、例えば、ゲート絶縁層６０６およびゲート電極６０７ｅ、ゲート電極６０７ｆを覆うように新たに絶縁層を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁層を部分的にエッチングすることで形成することができる。この異方性エッチングにより、新たに形成された絶縁層が部分的にエッチングされて、ゲート電極６０７ｅの側面にサイドウォール６１２ｅ、ゲート電極６０７ｆの側面にサイドウォール６１２ｆが形成される。この異方性エッチングにより、ゲート絶縁層６０６も部分的にエッチングされる。サイドウォール６１２ｅ、サイドウォール６１２ｆを形成するための絶縁層は、プラズマＣＶＤ法やスパッタリング法等により、シリコン層、酸化シリコン層、窒化酸化シリコン層や、有機樹脂などの有機材料を含む層を、１層または２層以上積層して形成することができる。本実施形態では、膜厚１００ｎｍの酸化シリコン層をプラズマＣＶＤ法によって形成する。酸化シリコン層のエッチングガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１２ｅ、サイドウォール６１２ｆを形成する工程は、これらに限定されるものではない。
次に、図８（Ｂ）に示すように、ゲート電極６０７ｅおよびサイドウォール６１２ｅ、並びにゲート電極６０７ｆおよびサイドウォール６１２ｆをマスクとして、単結晶半導体層１２０ｆにｎ型不純物元素を添加する。この不純物元素の添加により、単結晶半導体層１２０ｆにソース領域またはドレイン領域として機能する不純物領域を形成する。ここでは、単結晶半導体層１２０ｅはマスク等で覆い、単結晶半導体層１２０ｆにｎ型不純物元素を添加する。
上記不純物元素の添加により、ゲート電極６０７ｅおよびサイドウォール６１２ｅ、並びにゲート電極６０７ｆおよびサイドウォール６１２ｆがマスクとなり、単結晶半導体層１２０ｆに一対のｎ型の高濃度不純物領域６１４ｆと、一対のｎ型の低濃度不純物領域６１３ｆが自己整合的に形成される。低濃度不純物領域６１３ｆは上記不純物元素が添加されなかった、不純物領域６０９ｆである。低濃度不純物領域６１３ｆは、高濃度不純物領域６１４ｆよりも不純物濃度が低く、高抵抗領域またはＬＤＤ領域として機能する。ＬＤＤ領域は、ドレイン領域近傍の電界を緩和して、ホットキャリアによるオン電流値の劣化を防ぐことができる。
次に、マスクを除去した後、単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆを溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行う（図８（Ｃ）参照）。
この加熱処理により、単結晶半導体層１２０ｅに形成されたチャネル形成領域６１０ｅのミクロな結晶欠陥の回復を図るとともに、ソース領域又はドレイン領域として機能する不純物領域６０８ｅの活性化（低抵抗化）を行うを図る。同時に、単結晶半導体層１２０ｆに形成されたチャネル形成領域６１１ｆのミクロな結晶欠陥の回復を図るとともに、ソース領域又はドレイン領域として機能する高濃度不純物領域６１４ｆの活性化（低抵抗化）、並びにＬＤＤ領域として機能する低濃度不純物領域６１３ｆの活性化（低抵抗化）も図る。加熱処理の処理温度は、好ましくは４５０℃以上６５０℃以下とする。
本発明に係る半導体装置の作製方法は、半導体基板を作製する際に単結晶シリコン層にレーザビームを照射して平坦化や結晶欠陥の改善を図ることに加え、該単結晶シリコン層を所望の半導体素子の配置に合わせて分離し、分離したそれぞれの単結晶シリコン層にソース領域又はドレイン領域として機能する不純物領域を形成した後、単結晶シリコン層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行うことを特徴の１つとする。上述の処理温度の範囲で加熱処理を行うことにより、加熱処理を行わない場合よりも、完成するトランジスタのチャネルにおけるライフタイムを向上させることができる。また、上述の処理温度の加熱処理を、ソース領域又はドレイン領域を形成した後に行うことで、一度の加熱工程でチャネル形成領域の特性回復とソース領域又はドレイン領域として機能する不純物領域の活性化とを行うことができる。よって、工程の簡略化を図ることができ、スループットの向上を実現できる。また、単結晶半導体層を所望の半導体素子の配置に合わせて分離し細分化してから加熱処理を行うことで、膜ストレスを緩和することができ、膜ストレスに起因した単結晶半導体層の損傷を防ぐことができる。したがって、歩留まりや生産性良く、良好な電気的特性を有するトランジスタを作製することができる。
また、ＬＤＤ領域として機能する不純物領域の活性化は別工程の加熱処理で行ってもよい。その際、ＬＤＤ領域として機能する不純物領域の活性化とともにチャネル形成領域の特性回復とを行ってもよい。例えば、本形態では図７（Ｄ）に示す不純物領域６０９ｆを形成した後、単結晶シリコン層を溶融させない処理温度で、４００℃以上支持基板１０２の歪み点温度以下で加熱処理を行ってもよい。この場合、ソース領域又はドレイン領域として機能する不純物領域を形成した後は、該ソース領域又はドレイン領域の活性化のみを考慮した処理温度とすることができる。
なお、ソース領域およびドレイン領域として機能する不純物領域の抵抗を下げるために、単結晶半導体層１２０ｅの高濃度不純物領域６０８ｅ、単結晶半導体層１２０ｆの高濃度不純物領域６１４ｆをシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、単結晶半導体層１２０ｅ、１２０ｆに接して金属層形成し、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成する。シリサイド化に用いる金属としてはコバルトまたはニッケルが好ましく、チタン、タングステン、モリブデン、ジルコニウム、ハフニウム、タンタル、バナジウム、ネオジム、クロム、白金、パラジウム等を用いることができる。単結晶半導体層１２０ｅ、単結晶半導体層１２０ｆの膜厚が薄い場合には、該単結晶半導体層１２０ｅ、単結晶半導体層１２０ｆの底部までシリサイド反応を進めてもよい。シリサイド化のための加熱処理には、抵抗加熱炉、ＲＴＡ装置、マイクロ波加熱装置、またはレーザビーム照射処理を適用することができる。
図７（Ａ）〜図８（Ｃ）に示す一連の工程により、ｐチャネル型のトランジスタ６１７ｅ、およびｎチャネル型のトランジスタ６１８ｆが形成される。
次に、図９（Ａ）に示すように、トランジスタ６１７ｅ、トランジスタ６１８ｆを覆うように絶縁層６１９を形成する。絶縁層６１９として、水素を含む絶縁層を形成する。本実施形態では、モノシラン、アンモニア、酸化窒素、水素を含むプロセスガスを用いて、プラズマＣＶＤ法で形成した膜厚１００ｎｍ程度の窒化酸化シリコン層を形成する。これは、水素を絶縁層６１９に含ませることで、絶縁層６１９から水素を拡散させて、単結晶半導体層１２０ｅ、単結晶半導体層１２０ｆのダングリングボンドを水素終端させることができるからである。また、絶縁層６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ６１７ｅ、トランジスタ６１８ｆへ侵入するのを防ぐことができる。具体的に絶縁層６１９として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウム、酸化シリコンなどを用いる。
次に、図９（Ａ）に示すように、トランジスタ６１７ｅ、トランジスタ６１８ｆを覆うように、絶縁層６１９上に絶縁層６２０を形成する。絶縁層６２０はポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基を有していてもよい。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層６２０を形成してもよい。
絶縁層６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、３５０℃以上４５０℃以下、好ましくは４００℃以上４３０℃以下（例えば、４１０℃）の加熱処理を１時間程度行い、絶縁層６１９から水素を拡散させ、単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆのダングリングボンドを水素終端する。なお、単結晶半導体層１２０ｅ、１２０ｆは、非晶質シリコン層を結晶化した多結晶シリコン層とくらべて非常に欠陥密度が小さい。
次に、図９（Ｂ）に示すように、単結晶半導体層１２０ｅが一部露出するように絶縁層６１９および絶縁層６２０にコンタクトホールを形成する。同時に、単結晶半導体層１２０ｆが一部露出するように絶縁層６１９および絶縁層６２０にコンタクトホールを形成する。コンタクトホールの形成は、エッチングガスとしてＣＨＦ３とＨｅを用いたドライエッチングで行うことができるが、これに限定されるものではない。そして、該コンタクトホールを介して単結晶半導体層１２０ｅと電気的に接続する導電層６２１ｅ、単結晶半導体層１２０ｆに接する導電層６２２ｆを形成する。導電層６２１ｅはｐチャネル型のトランジスタ６１７ｅの高濃度不純物領域６０８ｅに電気的に接続されている。導電層６２２ｆはｎチャネル型のトランジスタ６１８ｆの高濃度不純物領域６１４ｆに接続されている。
導電層６２１ｅ、６２２ｆは、スパッタリング法やＣＶＤ法等により形成することができる。具体的に導電層６２１ｅ、６２２ｆとして、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、シリコン等を用いることができる。また上記元素を含有する合金材料を用いても良いし、上記元素を含有する化合物材料を用いてもよい。導電層６２１ｅ、６２２ｆは、上記材料を用いて単層構造または積層構造で形成することができる。
アルミニウムを含有する合金の例として、アルミニウムを主成分としニッケルを含むもの、アルミニウムを主成分としシリコンを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素またはシリコンの一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価である。なお、シリコンの代わりに、アルミニウムに０．５ｗｔ％程度の銅を混入させてもよい。
なお、アルミニウムやアルミニウム合金（例えばアルミニウムシリコン）は抵抗値が低く、安価であるため、導電層材料として好適であるが、耐熱性やヒロックが発生しやすいなどの問題がある。したがって、バリア層でアルミニウム層又はアルミニウム合金層を挟持する構成とすることが好ましい。導電層６２１ｅ、６２２ｆは、例えば、バリア層と、アルミニウム層或いはアルミニウム合金層と、バリア層と、の積層構造とすることが好ましい。なお、バリア層としては、チタン、窒化チタン、モリブデン、又は窒化モリブデンなどを用いて形成する。バリア層でアルミニウム層或いはアルミニウム合金層を挟持する構成とすることで、ヒロックの発生を防止することができる。また、還元性の高い元素であるチタンを用いてバリア層を形成すると、単結晶半導体層１２０ｅと単結晶半導体層１２０ｆ上に薄い酸化膜ができていたとしても、バリア層に含まれるチタンがこの酸化膜を還元する。よって、導電層６２１ｅ、６２２ｆと、単結晶半導体層１２０ｅおよび単結晶半導体層１２０ｆとがそれぞれ良好なコンタクトをとることができる。またバリア層を複数積層するようにして用いてもよい。その場合、例えば、導電層６２１ｅ、６２２ｆを下層（単結晶半導体層と接する側）からチタン層、窒化チタン層、アルミニウム層、チタン層の積層構造とすることができる。
また導電層６２１ｅ、６２２ｆとして、ＷＦ６ガスとＳｉＨ４ガスからＣＶＤ法で形成したタングステンシリサイドを用いてもよい。また、ＷＦ６を水素還元して形成したタングステンを、導電層６２１ｅ、６２２ｆとして用いてもよい。
図９（Ｂ）には、ｐチャネル型のトランジスタ６１７ｅおよびｎチャネル型のトランジスタ６１８ｆの上面図と、この上面図の切断線Ａ−Ａ’に沿った断面図が共に示されている。なお、図９（Ｂ）の上面図では導電層６２１ｅ、６２２ｆ、絶縁層６１９、絶縁層６２０を省略した図を示している。
なお、導電層６２１ｅおよび導電層６２２ｆを電気的に接続させることでｎチャネル型のトランジスタとｐチャネル型のトランジスタを電気的に接続させ、ＣＭＯＳトランジスタとすることもできる。
また、本形態では、ｐチャネル型トランジスタ６１７ｅとｎチャネル型トランジスタ６１８ｆが、それぞれゲートとして機能するゲート電極６０７ｅ、ゲート電極６０７ｆを１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
また、本形態ではｐチャネル型のトランジスタにＬＤＤ領域を形成しない例を説明したが、ｎチャネル型のトランジスタと同様にＬＤＤ領域を形成してもよい。また、ｎチャネル型のトランジスタにＬＤＤ領域を形成しなくともよい。
本形態で説明したトランジスタを複数組み合わせて、各種機能を有する半導体装置を提供することができる。また、本形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
本形態で適用する半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層である。また、半導体基板を作製する際にレーザビームを照射することで、単結晶半導体層の一部を溶融させることで再単結晶化している。そして、本発明に係る半導体装置を構成するトランジスタは、再単結晶化した半導体層にチャネルが形成される。そのため、高いキャリア移動度を実現でき、トランジスタの高速動作を可能とする。また、単結晶半導体は結晶方位が略一定であるため、多結晶半導体を用いるよりも特性ばらつきを低減できる。
さらに、本発明では、レーザビームの照射により再単結晶化された半導体層を分離加工し、ソース領域又はドレイン領域として機能する不純物領域を形成した後に加熱処理を行うことで、チャネルを形成する単結晶半導体層のライフタイムの向上を図るとともにソース領域又はドレイン領域の活性化を図っている。半導体層を細分化した後に加熱処理を行うことで半導体層の損傷を防ぎつつ、効果的に結晶欠陥の改善を図ることができる。よって、歩留まり良く高性能なトランジスタを提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
上記実施の形態では、本発明に係る半導体装置の作製方法としてトランジスタの作製方法を説明したが、半導体基板にトランジスタとともに容量、抵抗など各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。本形態では、図面を参照しながら本発明に係る半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１０はマイクロプロセッサ２００の構成例を示すブロック図である。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ；ＡＬＵともいう。）、演算回路用制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びＲＯＭインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路用制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路用制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路用制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路用制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１０に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１１を参照して説明する。図１１は、半導体装置として無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算はプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなマイクロプロセッサ２００やＲＦＣＰＵ２１１などの半導体装置は、本発明に係る複数のトランジスタを組み合わせた各種機能を有する回路を適用して作製することができる。本発明は、単結晶半導体層を有する半導体基板を利用してトランジスタを作製しており、さらに単結晶半導体層の特性改善も図られているため、優れた電気的特性を有するトランジスタを提供することができる。また、ガラス基板などの安価な基板上に単結晶半導体層を有する半導体基板を利用できるため、低コスト化を図ることもできる。したがって、このようなトランジスタを組み合わせて集積回路を作製することにより、マイクロプロセッサやＲＦＣＰＵなどの半導体装置の高性能化、処理速度の高速化、さらには低コスト化などを実現できる。なお、図１１ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
次に、図１２および図１３を用いて、半導体装置の構成例として表示装置について説明する。
図１２は、液晶表示装置の構成例を示す図面である。図１２（Ａ）は液晶表示装置の画素の平面図であり、図１２（Ｂ）はＪ−Ｋ切断線による図１２（Ａ）の断面図である。図１２（Ａ）において、単結晶半導体層５１１は、画素のトランジスタ５２５を構成する。画素は、単結晶半導体層５１１、単結晶半導体層５１１と交差している走査線５２２、走査線５２２と交差している信号線５２３、画素電極５２４、画素電極５２４と単結晶半導体層５１１を電気的に接続する電極５２８を有する。単結晶半導体層５１１は、本発明に係る半導体基板の有する単結晶半導体層から形成された層であり、レーザビームの照射処理により一部が溶融され再単結晶化され、平坦化および結晶欠陥の回復が図られたものである。なお、本形態では、図１（Ａ）〜図１（Ｅ）の工程を経て作製した半導体基板を用いて液晶表示装置を作製する例について示す。
図１２（Ｂ）に示すように、基板５１０上に、絶縁層１０８絶縁層１０７と絶縁層１０６でなるバッファ層１０４、単結晶半導体層５１１が積層されている。基板５１０は支持基板１０２又は分割された支持基板１０２に相当する。単結晶半導体層５１１は、単結晶半導体層１２０をエッチングによる素子分離により形成された層である。単結晶半導体層５１１には、チャネル形成領域５１２、ｎ型の不純物領域５１４が形成されている。トランジスタ５２５のゲート電極は走査線５２２に含まれ、ソース電極またはドレイン電極の一方は信号線５２３に含まれている。なお、本発明に係る単結晶半導体層５１１に形成されたチャネル形成領域５１２は、ｎ型の不純物元素を添加して不純物領域５１４を形成した後の加熱処理により、結晶欠陥の回復によるライフタイムの向上を図るとともに不純物領域５１４の活性化が行われている。
層間絶縁層５２７上には、信号線５２３、画素電極５２４および電極５２８が設けられている。層間絶縁層５２７上には、柱状スペーサ５２９が形成され、信号線５２３、画素電極５２４、電極５２８および柱状スペーサ５２９を覆って配向膜５３０が形成されている。対向基板５３２には、対向電極５３３、対向電極５３３を覆う配向膜５３４が形成されている。柱状スペーサ５２９は、基板５１０と対向基板５３２の隙間を維持するために形成される。柱状スペーサ５２９によって維持される対向基板５３２側の配向膜５３４と基板５１０側の配向膜５３０との隙間に液晶層５３５が形成されている。信号線５２３および電極５２８と不純物領域５１４との接続部は、コンタクトホールの形成によって層間絶縁層５２７に段差が生じるので、この接続部では液晶層５３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ５２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説明する。図１３（Ａ）はＥＬ表示装置の画素の平面図であり、図１３（Ｂ）は画素の断面図である。図１３（Ａ）に示すように、画素は、トランジスタでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。
選択用トランジスタ４０１が有する半導体層４０３、表示制御用トランジスタ４０２が有する半導体層４０４は、本発明に係る半導体基板の有する単結晶半導体層から形成された層であり、レーザビームの照射処理により一部が溶融され再単結晶化され、平坦化および結晶欠陥の回復が図られたものである。なお、ここでは、図１（Ａ）〜図１（Ｅ）の工程を経て作製した半導体基板を用いてＥＬ表示装置を作製する例について示す。
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
表示制御用トランジスタ４０２はｐチャネル型のトランジスタである。図１３（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、ｐ型の不純物領域４５２が形成されている。表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁層４２７が形成されている。層間絶縁層４２７上に、信号線４０６、電流供給線４０７、電極４１１、電極４１３などが形成されている。また、層間絶縁層４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により基板４００に固定されている。基板４００は支持基板１０２又は支持基板１０２を分割した基板である。なお、本発明に係る半導体層４０４に形成されたチャネル形成領域４５１は、ｐ型の不純物元素を添加して不純物領域４５２を形成した後の加熱処理により、結晶欠陥の回復によるチャネルのライフタイムの向上を図るとともに不純物領域４５２の活性化が図られている。
図１２に示す液晶表示装置や図１３に示すＥＬ表示装置に、本発明に係る高性能なトランジスタを適用することで、画質の優れた表示装置を提供することができる。
また、本発明に係る半導体基板および半導体装置を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの画像データを表示する表示装置を備えた装置）などが含まれる。
図１４を用いて、電気機器の具体的な態様を説明する。図１４（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図１２で説明した液晶表示装置または図１３で説明したＥＬ表示装置を適用することで、高画質の表示部９０２とすることができる。
また、図１４（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図１２で説明した液晶表示装置または図１３で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても、高精細な画像および多量の文字情報を表示することができる。
また、図１４（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図１１に示す半導体装置を内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図１２で説明した液晶表示装置、または図１３で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
図１５は図１４（Ａ）に示した携帯電話とは異なる例を示す。図１５の携帯電話機において図１５（Ａ）が正面図、図１５（Ｂ）が背面図、図１５（Ｃ）が展開図である。図１５（Ａ）〜（Ｃ）に示す携帯電話機は、電話機と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンといわれるものである。
図１５に示す携帯電話機は、筐体１００１及び筐体１００２の２つの筐体で構成されている。筐体１００１には、表示部１１０１、スピーカー１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、カメラ用レンズ１１０６、外部接続端子１１０７、イヤホン端子１１０８等が備えられ、筐体１００２には、キーボード１２０１、外部メモリスロット１２０２、カメラ用レンズ１２０３、ライト１２０４等が備えられている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１１０１には、本明細書に示す半導体装置を組み込むことが可能である。したがって、高画質な表示を可能とする。また、表示部１１０１は、使用形態に応じて表示の方向を適宜変化させることができる。
また、図１５に示す携帯電話機は、表示部１１０１と同一面上にカメラ用レンズ１１０６を備えているため、いわゆるテレビ電話として機能させることが可能である。また、表示部１１０１をファインダーとして用い、カメラ用レンズ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。また、スピーカー１１０２及びマイクロフォン１１０３は、音声通話に限らず、テレビ電話通話、録音、再生等が可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
更に、図１５（Ａ）に示す重なり合った筐体１００１と筐体１００２は、スライドして図１５（Ｃ）のように展開し、携帯情報端末として使用できる。この場合、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入し、大量のデータ保存及び移動を行うことができる。
さらに、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
なお、本実施の形態は、本明細書に示す他の実施の形態と組み合わせることができる。
本実施例では、本発明に係る半導体基板を作製し、該半導体基板の特性について評価した結果を示す。
まず、本実施例で評価した試料である半導体基板の構成について説明する。図２５（Ｄ）は、本実施例で評価した半導体基板３０００の構成を示す断面図である。図２５（Ｄ）に示す半導体基板３０００は、上記実施の形態１の図１（Ａ）〜図１（Ｅ）の工程を経て作製したものであり、ガラス基板３０１２上に、バッファ層３０１０を間に介して単結晶シリコン層３００４が固定されている。以下、半導体基板３０００の作製方法を簡単に説明する。
まず、単結晶シリコン層３００４の基となる単結晶シリコン基板３００１を準備した（図２５（Ａ）参照）。本実施例では、Ｐ型のシリコンウェーハであり、主表面の結晶面方位（１００）であるものを用いた。また、ガラス基板３０１２として、厚さ０．７ｍｍの無アルカリガラス基板（商品名；ＡＮ１００）を準備した。なお、ガラス基板３０１２は、上記実施の形態１の支持基板１０２に相当する。
単結晶シリコン基板３００１の一表面上に、プラズマＣＶＤ法により、第１の絶縁層として膜厚５０ｎｍの酸化窒化シリコン層３００６と、第２の絶縁層として膜厚５０ｎｍの窒化酸化シリコン層３００７と、を、順に積層して形成した（図２５（Ａ）参照）。第１の絶縁層である酸化窒化シリコン層３００６の成膜用のプロセスガスは、ＳｉＨ４、およびＮ２Ｏであり、流量比（ｓｃｃｍ）は、ＳｉＨ４＼Ｎ２Ｏ＝４＼８００とした。また、成膜工程の基板温度は４００℃とした。第２の絶縁層である窒化酸化シリコン層３００７の成膜用のプロセスガスは、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、およびＨ２であり、流量比（ｓｃｃｍ）は、ＳｉＨ４＼ＮＨ３＼Ｎ２Ｏ＼Ｈ２＝１０＼１００＼２０＼４００とした。また、成膜工程の基板温度は３５０℃とした。
イオンドーピング装置を用いて単結晶シリコン基板３００１にイオンを照射し、該単結晶シリコン基板３００１に分離層３００２を形成した（図２５（Ａ）参照）。分離層３００２を形成する際、原料ガスとしては１００％水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電圧で加速して単結晶シリコン基板に照射した。なお、イオンの照射は、酸化窒化シリコン層３００６および窒化酸化シリコン層３００７が形成されている面側から行った。このときのドーピング条件は、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量は２．２×１０１６ｉｏｎｓ／ｃｍ２とした。
イオンドーピング装置では、水素ガスを励起することで、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンという３種類のイオンが生成される。本実施例では、水素ガスを励起して生成された全ての種類のイオンを電圧で加速し、単結晶シリコン基板３００１に照射した。このとき、水素ガスから生成されたイオンのうち、８０％程度がＨ３ ＋イオンであったことを確認している。
第２の絶縁層である窒化酸化シリコン層３００７上に、プラズマＣＶＤ法により、第３の絶縁層として膜厚５０ｎｍの酸化シリコン層３００８を形成した（図２５（Ａ）参照）。第３の絶縁層である酸化シリコン層３００８の成膜用のプロセスガスは、ＴＥＯＳ、およびＯ２であり、流量比（ｓｃｃｍ）は、ＴＥＯＳ＼Ｏ２＝１５＼７５０とした。また、成膜工程の基板温度は３００℃とした。
第１の絶縁層（酸化窒化シリコン層３００６）、第２の絶縁層（窒化酸化シリコン層３００７）、および第３の絶縁層（酸化シリコン層３００８）でなるバッファ層３０１０を形成した単結晶シリコン基板３００１と、ガラス基板３０１２を純水中で超音波洗浄し、続けてオゾンを含む純水で洗浄した後、バッファ層３０１０を間に介して重ね合わせ、貼り合わせた（図２５（Ａ）参照）。すなわち、ガラス基板３０１２の一表面と、単結晶シリコン基板３００１に形成された第３の絶縁層である酸化シリコン層３００８の一表面（第２の絶縁層と接していない面）と、を接合面として密着させ、貼り合わせた。
ガラス基板３０１２と単結晶シリコン基板３００１を貼り合わせた基板を、抵抗加熱式の縦型炉にて６００℃の加熱処理を行って、単結晶シリコン基板３００１に形成された分離層３００２を分離面として単結晶シリコン層３００３を分離した（図２５（Ｂ）参照）。以上で、バッファ層３０１０を間に介して単結晶シリコン層３００３が貼り合わされたガラス基板３０１２が得られた。
なお、分離される単結晶シリコン層３００３が膜厚１２０ｎｍ又は膜厚１００ｎｍとなるように、分離層３００２が形成される膜厚方向の深さを制御した。
次に、単結晶シリコン層３００３にレーザビーム３０２０を照射して単結晶シリコン層３００３の一部を溶融させることで（図２５（Ｃ）参照）、再単結晶化させて単結晶シリコン層３００４を形成した（図２５（Ｄ）参照）。
レーザビーム３０２０の照射について説明する。矢印３０３０に示すように、ステージを移動させてガラス基板３０１２を移動し、レーザビーム３０２０を単結晶シリコン層３００３に対して走査しながら、レーザビーム３０２０を単結晶シリコン層３００３の分離面に照射する。
レーザビーム３０２０は、波長３０８ｎｍ、パルス幅２５ｎｓｅｃ、繰り返し周波数３０Ｈｚで発振するＸｅＣｌエキシマレーザをレーザ発振器として、得られるビームを光学系によってビーム幅３５０μｍ、長さ１２６ｍｍの線状に成形した線状レーザビームを用いた。そして、線状のレーザビーム３０２０の短軸方向と平行な方向に、ガラス基板３０１２を異動速度１．０ｍｍ／秒で移動させながら、照射した。ガラス基板３０１２は、ステージを移動させることで移動させた。また、レーザビーム３０２０を照射する際、チャンバー内を窒素雰囲気とする、又はレーザビーム３０２０の照射領域およびその近傍に窒素ガスを吹きつけた。
以上によりガラス基板３０１２上に再単結晶化された単結晶シリコン層３００４が固定された半導体基板３０００を得た。
レーザビームが照射された単結晶シリコン層３００４をラマン分光法により測定した結果について説明する。図２６（Ａ）に、レーザビームの照射エネルギー密度に対するラマンシフトのピーク波数の変化を示すグラフを示す。また、図２６（Ｂ）に、レーザビームの照射エネルギー密度に対するラマンスペクトルの半値全幅（ＦＷＨＭ；Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）の変化を示すグラフを示す。なお、図２６（Ａ）、図２６（Ｂ）で測定した試料における単結晶シリコン層３００４の膜厚は約１００ｎｍであった。
図２６（Ａ）に示すラマンシフトのピーク波数は、結晶の格子間距離とその間のばね定数で決定される値であり、結晶の種類によって固有の値となる。つまり、任意の物質の単結晶のラマンシフトのピーク波数は固有値である。したがって、測定対象物のラマンシフトのピーク波数がその固有値に近いほど、測定対象物の結晶構造が任意の物質の単結晶に近いことを意味する。例えば、内部応力のない単結晶シリコンのラマンシフトのピーク波数は５２０．６ｃｍ−１である。測定対象物のラマンシフトのピーク波数が５２０．６ｃｍ−１に近いほど、測定対象物の結晶構造が単結晶シリコンに近いことを意味する。したがって、ラマンシフトのピーク波数は、結晶性を評価する指標とすることができる。
また、図２６（Ｂ）に示すグラフのＦＷＨＭが小さいほど、結晶状態にばらつきが少なく、均一であることを示している。市販の単結晶シリコン基板のＦＷＨＭは、２．５ｃｍ−１〜３．０ｃｍ−１程度であり、この値に近いほど単結晶シリコン基板のように優れた結晶性を有していると評価することができる。
但し、単結晶に圧縮応力が加わっていると、格子間距離が縮まるため、圧縮応力の大きさに比例して、ラマンシフトのピーク波数が高波数側にシフトする。逆に、引っ張り応力が加わると、その応力に比例して、ラマンシフトのピーク波数は低波数側にシフトする。
従って、シリコン層が単結晶であるかどうかをラマンシフトのピーク波数が５２０．６ｃｍ−１であることだけで確認することは、十分ではない。単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。よって、単結晶構造であるかどうかは、結晶軸の方向、および結晶粒界の有無を測定することが必要となる。例えば、このような測定には、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定が有り、ＥＢＳＰ像から逆極点図（ＩＰＦ；ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップを得ることで、結晶軸（結晶方位）が揃っていること、結晶粒界が存在しないことを確認することができる。
図２７（Ａ）、図２７（Ｂ）は、単結晶シリコン層３００３又は単結晶シリコン層３００４表面の電子後方散乱回折像（ＥＢＳＰ）の測定データから得られたＩＰＦマップである。図２７のＩＰＦマップは、それぞれ、（Ａ）レーザビーム照射前の単結晶シリコン層３００３のデータ、（Ｂ）レーザビーム照射後の単結晶シリコン層３００４のデータである。また、図２７（Ｃ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位の関係を示すカラーコードマップである。なお、図２７で測定した試料における単結晶シリコン層の膜厚は約１２０ｎｍであった。
図２７（Ａ）、図２７（Ｂ）のＩＰＦマップから、レーザビームの照射前と照射後で単結晶シリコン層の結晶方位が乱れることなく、単結晶シリコン層表面の面方位は使用した単結晶シリコン基板と同じ（１００）面方位を維持していることが分かる。
また、図２７（Ａ）、図２７（Ｂ）のＩＰＦマップから、レーザビームの照射前と照射後で単結晶シリコン層に結晶粒界が存在していないことが分かる。これは、図２７（Ａ）、図２７（Ｂ）のＩＰＦマップが、図２７（Ｃ）のカラーコードマップの（１００）方位を示す色（カラー図面では赤色）でなる一色の四角の像であることから、結晶方位が（１００）に揃っており、且つ結晶粒界が無いと判断できるからである。
なお、図２７（Ａ）、（Ｂ）のＩＰＦマップに現れている点は、ＣＩ値の低い部分を表している。ＣＩ値とは、結晶方位を決定するデータの信頼性、確度を示す指標値である。ＣＩ値は、結晶粒界、結晶欠陥の存在などで低くなる。つまり、ＣＩ値が低い部分は少ないほど、結晶性が良いということがいえる。図２７において、（Ａ）レーザビーム照射前のＩＰＦマップよりも、（Ｂ）レーザビーム照射後のＩＰＦマップのほうが、ＣＩ値の低い部分が減少していることが分かる。よって、レーザビームを照射することで、単結晶シリコン層の結晶欠陥、例えばダングリングボンドなどの結晶欠陥が修復されていると考えられる。
なお、ＥＢＳＰを測定した試料の単結晶シリコン層には、レーザビーム照射領域近傍に窒素ガスを吹き付けて、照射エネルギー密度６４８ｍＪ／ｃｍ２として、レーザビームの照射処理を行った。単結晶シリコン層３００３の同じ領域に照射されるレーザビームのショット数は、ビーム幅と基板の移動速度から計算して１０．５ショットであった。
図２７のＥＢＳＰデータからレーザビームを照射することによって結晶性が向上されていることが分かる。また、図２６（Ａ）および図２６（Ｂ）から、レーザビームを照射することで、加工する前の単結晶シリコン基板（基となった単結晶シリコン基板）と同程度に結晶性を回復させることができることが分かる。好ましくは、レーザビームの照射エネルギー密度を５５０ｍＪ／ｃｍ２以上とすることで、ラマンシフトのピーク波数を５２０．０ｃｍ−１〜５２０．６ｃｍ−１程度、かつＦＷＨＭを３．０ｃｍ−１程度にできることが分かる。
次に、レーザビームの照射による単結晶シリコン層表面の平坦化の効果について説明する。図２８に、原子間力顕微鏡（ＡＦＭ）によるダイナミックフォースモード（ＤＦＭ：ｄｙｎａｍｉｃ ｆｏｒｃｅ ｍｏｄｅ）での観察像（以下、ＤＦＭ像という。）をもとに計算された単結晶シリコン層の表面粗さの測定値を示す。図２８に示す測定値は、観察領域５μｍ角のＤＦＭ像から求めたものである。なお、ＡＦＭによる観察を行い表面粗さの測定値を算出した試料の単結晶シリコン層には、チャンバー内を窒素雰囲気として、照射エネルギー密度は５６６．７ｍＪ／ｃｍ２として、レーザビームの照射処理を行っている。
図２８（Ａ）は算術平均粗さＲａ（ｎｍ）を示し、図２８（Ｂ）は、二乗平均平方根粗さＲＭＳ（ｎｍ）を示し、図２８（Ｃ）は、最大高低差値Ｐ−Ｖ（ｎｍ）を示す。なお、図２８（Ａ）〜（Ｃ）には、レーザビーム照射前の単結晶シリコン層のデータも示している。具体的には、図２８（Ａ）〜（Ｃ）において、レーザビーム照射後のデータを白抜きの四角で示し、レーザビーム照射前のデータを白抜きの菱形で示している。
図２８（Ａ）〜（Ｃ）から、レーザビーム照射後は、レーザビーム照射前よりもＲａ、ＲＭＳ、Ｐ−Ｖのいずれも小さくなることが分かる。したがって、レーザビームを照射することにより、単結晶シリコン層の平坦性を向上させることができることが確認された。
本実施例では、本発明に係る半導体基板を作製し、該半導体基板を用いて単結晶シリコン層の特性を評価した結果を示す。
本実施例で評価した試料Ａ、試料Ｂ、および試料Ｃの構成について、図２９を用いて説明する。なお、図２９（Ａ）は、上記実施例１の図２５（Ａ）、（Ｂ）を経て形成したものである。
まず、単結晶シリコン基板３００１として、主表面の結晶面方位（１００）であるＰ型のシリコンウェーハを準備した。そして、単結晶シリコン基板３００１の一表面上に、プラズマＣＶＤ法により、膜厚５０ｎｍの酸化窒化シリコン層３００６と、膜厚５０ｎｍの窒化酸化シリコン層３００７と、を、順に積層して形成した。単結晶シリコン基板３００１に対し、酸化窒化シリコン層３００６と窒化酸化シリコン層３００７が積層形成された表面側から、イオンドーピング装置を用いてイオンを照射し、分離層３００２を形成した。このとき、原料ガスとして１００％水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに電圧で加速して照射した。分離層３００２を形成した後、窒化酸化シリコン層３００７上に、プラズマＣＶＤ法により、ＴＥＯＳを主な成膜用のプロセスガスに用いて、膜厚５０ｎｍの酸化シリコン層３００８を形成した。単結晶シリコン基板３００１の一表面上に順に積層形成された酸化窒化シリコン層３００６、窒化酸化シリコン層３００７および酸化シリコン層３００８をバッファ層３０１０として間に挟むように、単結晶シリコン基板３００１と、ガラス基板３０１２と、を重ね合わせて、貼り合わせた。ガラス基板３０１２としては、厚さ０．７ｍｍの無アルカリガラス基板（商品名；ＡＮ１００）を用いた。そして、ガラス基板３０１２と単結晶シリコン基板３００１を貼り合わせた基板の加熱処理を行って、単結晶シリコン基板３００１に形成された分離層３００２を分離面として単結晶シリコン層３００３を分離した。以上により得られた、分離層３００２を分離面として分離された単結晶シリコン層３００３が貼り合わされたガラス基板３０１２を試料Ａとした。なお、単結晶シリコン層３００３の膜厚は約１２０ｎｍとなるように、分離層３００２が形成される膜厚方向の深さを制御した。
次に、単結晶シリコン層３００３にレーザビーム３０２０を照射し単結晶シリコン層３００３の一部を溶融させて、単結晶シリコン層３００４を形成した（図２９（Ｂ）参照）。レーザビーム３０２０の照射により得られた単結晶シリコン層３００４が貼り合わされたガラス基板３０１２を試料Ｂとした。
なお、レーザビーム３０２０は、波長３０８ｎｍ、パルス幅２５ｎｓｅｃ、繰り返し周波数３０Ｈｚで発振するＸｅＣｌエキシマレーザをレーザ発振器として、得られるビームを光学系によってビーム幅３５０μｍ、長さ１２６ｍｍの線状に成形した線状ビームを用いた。そして、線状のレーザビーム３０２０の短軸方向と平行な方向に、ガラス基板３０１２を移動速度１．０ｍｍ／秒で移動させながら、照射した。ガラス基板３０１２は、ステージを移動させることで移動させた。また、レーザビーム３０２０の照射エネルギー密度は６６０ｍＪ／ｃｍ２、とした。
次に、単結晶シリコン層３００４が貼り合わされたガラス基板３０１２を、抵抗加熱式の縦型炉にて処理温度５００℃で１時間の加熱処理を行った後、続けて５５０℃で４時間の加熱処理を行った（図２９（Ｃ）参照）。レーザビーム３０２０照射後、さらに加熱処理を行った単結晶シリコン層３００４が貼り合わされたガラス基板３０１２を試料Ｃとした。
試料Ａ〜試料Ｃの単結晶シリコン層３００３又は単結晶シリコン層３００４のキャリアのライフタイムを、マイクロ波光導電減衰法（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ；μ−ＰＣＤ法）により評価した。μ−ＰＣＤ法とは、非接触でライフタイムを評価できる測定法のひとつであり、半導体層又は半導体ウェーハにレーザビームをパルス照射して、該半導体層又は半導体ウェーハに過剰のキャリアが生成されてから当該キャリアが再結合して消滅するまでのライフタイムを評価する方法である。キャリアの生成により、半導体層又は半導体ウェーハの導電率が増加するため、半導体層又は半導体ウェーハに照射しているマイクロ波の反射率が過剰のキャリア密度に対応して変化する。当該マイクロ波の反射率の減少時間を測定することで、キャリアのライフタイムを測定することができる。
本実施例では、マイクロ波を用いた結晶性評価装置（株式会社コベルコ科研製）を用い、試料Ａ〜試料Ｃに２８ＧＨｚのマイクロ波および波長３４９ｎｍのＹＬＦレーザの３倍波を照射して、キャリアの発生により変化するマイクロ波の反射強度の経時変化を測定した。そして、該マイクロ波の反射強度のピーク値により試料Ａ〜試料Ｃのライフタイムを比較した。なお、ピーク値が大きいほど、ライフタイムが長いことを表す。
図３０から、試料Ｃ、試料Ｂ、試料Ａの順にピーク値が大きいことが分かる。すなわち、レーザビーム照射後に加熱処理を行った単結晶シリコン層が、最もピーク値が大きいことがわかる。μ−ＰＣＤ法により測定したピーク値はライフタイムに比例する。したがって、試料Ｃのライフタイムが最も長いことがわかった。また、試料Ｃ、試料Ｂ、試料Ａの順にピーク値が大きいことから、レーザビームを照射することでライフタイムが向上し、さらにレーザビームの照射後に加熱処理を行うことでライフタイムが飛躍的に向上することがわかった。
また、試料Ａ〜試料Ｃの単結晶シリコン層をラマン分光法により測定した結果を示す。図３１（Ａ）は、試料Ａ〜試料Ｃのラマンシフトのピーク波数を示すグラフである。また、図３１（Ｂ）は、試料Ａ〜試料Ｃのラマンスペクトルの半値全幅（ＦＷＨＭ）を示すグラフである。
上述の通り、内部応力のない単結晶シリコンのラマンシフトのピーク波数は５２０．６ｃｍ−１である。図３１（Ａ）、（Ｂ）から、試料Ｂ、試料Ｃのラマンシフトのピーク波数は５２０ｃｍ−１程度であり、且つＦＷＨＭは３ｃｍ−１程度であり、加工する前の単結晶シリコン基板と同程度に結晶性が回復されていることがわかる。また、試料Ａと比較すると、試料Ｂ、試料Ｃのピーク波数の方が５２０．６ｃｍ−１に近く、ＦＷＨＭも小さい。したがって、レーザビームを照射することが結晶性を回復させる効果があることがわかった。また、試料Ｂと試料Ｃのラマンシフトピーク波数は５２０ｃｍ−１付近で略同程度であり、且つＦＷＨＭも３ｃｍ−１程度で略同程度であった。したがって、レーザビームの照射後に加熱処理を行っても、レーザビームの照射により得られた結晶性回復の効果を低減することなく、ライフタイムを向上させることができることが分かった。
以上により、加工後に分離されて得た単結晶シリコン層にレーザビームを照射することで結晶性が回復し、さらにレーザビームの照射後に加熱処理を行うことでライフタイムが向上することが確認された。
半導体基板の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 マイクロプロセッサの構成の一例を示すブロック図。 ＲＦＣＰＵの構成の一例を示すブロック図。 液晶表示装置の画素の平面図および断面図。 エレクトロルミネセンス表示装置の画素の平面図および断面図。 電子機器の例を示す外観図。 携帯電話機の外観図。 半導体基板の構成例を示す図。 水素分子（Ｈ２）、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンのエネルギーダイアグラムを示す図。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。 試料となる半導体基板の作製方法を示す図。 レーザビームの照射エネルギー密度に対するラマンシフトの変化を示すグラフおよびレーザビームの照射エネルギー密度に対するラマンスペクトルの半値全幅の変化を示すグラフ。 ＥＢＳＰデータを示す図。 ＤＦＭ像をもとに計算された単結晶シリコン層の表面粗さのグラフ。 試料となる半導体基板の作製方法を示す図。 単結晶シリコン層のライフタイムを評価したグラフ。 単結晶シリコン層のラマンシフトのピーク波数およびラマンスペクトルの半値全幅を示すグラフ。
符号の説明
１０２ 支持基板
１０４ バッファ層
１０６ 絶縁層
１０７ 絶縁層
１０８ 絶縁層
１１０ 分離層
１１２ 単結晶半導体基板
１１４ 単結晶半導体層
１１６ 剥離基板
１１８ レーザビーム
１２０ 単結晶半導体層
１２２ ゲート絶縁層
１２４ 導電層
１３０ 層間絶縁層
１３２ 層間絶縁層
１５２ 絶縁層
１５４ 絶縁層
１８０ レジストマスク
１８２ 不純物元素
１８４ レジストマスク
１８６ 不純物元素

Claims (3)

  1. 支持基板上にバッファ層を間に挟んで貼り合わされ、分離層が形成された単結晶半導体基板に対し、加熱により、前記分離層又は前記分離層の近傍を分離面として前記単結晶半導体基板を分離させることにより、前記支持基板上に単結晶半導体層を形成する工程と、
    前記単結晶半導体層にレーザビームを照射して溶融させることにより、前記単結晶半導体層を再単結晶化させる工程と、
    前記単結晶半導体層を選択的にエッチングして島状の単結晶半導体層を形成する工程と、
    前記島状の単結晶半導体層上にゲート絶縁層を間に介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記島状の単結晶半導体層に不純物元素を添加して、前記島状の単結晶半導体層に一対の不純物領域と、前記一対の不純物領域の間のチャネル形成領域と、を形成する工程と、
    ４００℃以上支持基板の歪み点温度以下、且つ前記島状の単結晶半導体層を溶融させない処理温度で前記島状の単結晶半導体層を加熱する工程と、を有し、
    イオンドーピング装置を用いて、水素を含む原料ガスにより生成されたＨ３ ＋イオンを照射することにより、前記分離層を形成し、
    前記Ｈ３ ＋イオンの割合を、前記水素を含む原料ガスにより生成されたイオンの総量に対して８０％以上とすることを特徴とする半導体装置の作製方法。
  2. ガラス基板上にバッファ層を間に挟んで貼り合わされ、分離層が形成された単結晶半導体基板に対し、加熱により、前記分離層又は前記分離層の近傍を分離面として前記単結晶半導体基板を分離させることにより、前記ガラス基板上に単結晶半導体層を形成する工程と、
    前記単結晶半導体層にレーザビームを照射して溶融させることにより、前記単結晶半導体層を再単結晶化させる工程と、
    前記単結晶半導体層を選択的にエッチングして島状の単結晶半導体層を形成する工程と、
    前記島状の単結晶半導体層上にゲート絶縁層を間に介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記島状の単結晶半導体層に不純物元素を添加して、前記島状の単結晶半導体層に一対の不純物領域と、前記一対の不純物領域の間のチャネル形成領域と、を形成する工程と、
    ４５０℃以上６５０℃以下の処理温度で前記島状の単結晶半導体層を加熱する工程と、を有し、
    イオンドーピング装置を用いて、水素を含む原料ガスにより生成されたＨ３ ＋イオンを照射することにより、前記分離層を形成し、
    前記Ｈ３ ＋イオンの割合を、前記水素を含む原料ガスにより生成されたイオンの総量に対して８０％以上とすることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    酸素濃度が３０ｐｐｍ以下であり、かつ、水分濃度が３０ｐｐｍ以下である窒素雰囲気中で、前記単結晶半導体層に前記レーザビームを照射することを特徴とする半導体装置の作製方法。
JP2008273417A 2007-11-01 2008-10-23 半導体装置の作製方法 Expired - Fee Related JP5548351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008273417A JP5548351B2 (ja) 2007-11-01 2008-10-23 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007285589 2007-11-01
JP2007285589 2007-11-01
JP2008273417A JP5548351B2 (ja) 2007-11-01 2008-10-23 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009135454A JP2009135454A (ja) 2009-06-18
JP2009135454A5 JP2009135454A5 (ja) 2011-10-06
JP5548351B2 true JP5548351B2 (ja) 2014-07-16

Family

ID=40588491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008273417A Expired - Fee Related JP5548351B2 (ja) 2007-11-01 2008-10-23 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US20090117692A1 (ja)
JP (1) JP5548351B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101559627B (zh) * 2009-05-25 2011-12-14 天津大学 粒子束辅助单晶脆性材料超精密加工方法
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5424848B2 (ja) * 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
DE112011100841B4 (de) * 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
CN104409346A (zh) * 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
KR20180083253A (ko) * 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN108346562A (zh) * 2018-03-12 2018-07-31 深圳市华星光电技术有限公司 低温多晶硅、薄膜晶体管及阵列基板的制作方法
KR20220006880A (ko) * 2020-07-09 2022-01-18 주식회사루미지엔테크 단결정 기판의 제조 방법
US11189622B1 (en) * 2020-07-21 2021-11-30 Nanya Technology Corporation Semiconductor device with graphene layer and method for forming the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
FR2892733B1 (fr) * 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20100065145A (ko) * 2007-09-14 2010-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2009135454A (ja) 2009-06-18
US20090117692A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5548351B2 (ja) 半導体装置の作製方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
TWI453863B (zh) 絕緣體上矽基板之製造方法
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
JP5452900B2 (ja) 半導体膜付き基板の作製方法
US8633590B2 (en) Semiconductor device and method for manufacturing the same
US8247307B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5527956B2 (ja) 半導体基板の製造方法
JP5523693B2 (ja) 半導体基板の作製方法
KR101434934B1 (ko) Ｓｏｉ 기판의 제작 방법, 및 반도체 장치의 제작 방법
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
US7772089B2 (en) Method for manufacturing semiconductor device
JP5941285B2 (ja) Ｓｏｉ基板の作製方法
JP5977947B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5548351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees