KR101681234B1 - 표시 장치 및 그 제조 방법 - Google Patents
표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101681234B1 KR101681234B1 KR1020090107651A KR20090107651A KR101681234B1 KR 101681234 B1 KR101681234 B1 KR 101681234B1 KR 1020090107651 A KR1020090107651 A KR 1020090107651A KR 20090107651 A KR20090107651 A KR 20090107651A KR 101681234 B1 KR101681234 B1 KR 101681234B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- source
- drain
- electrode
- lower semiconductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 300
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 23
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 57
- 230000000903 blocking effect Effects 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 86
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- 239000013039 cover film Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
- G02F1/13318—Circuits comprising a photodetector
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Abstract
본 발명의 한 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 적외선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하며 서로 분리되어 있는 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층, 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 위에 각각 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 위에 위치하는 제1 상부 반도체층, 상기 제1 상부 반도체층과 중첩하여 위치하는 제1 게이트 전극을 포함하고, 상기 제1 상부 반도체층은 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층의 측면과 접촉하고 있는 것이 바람직하다. 따라서, 본 발명의 한 실시예에 따른 표시 장치 및 그 제조 방법은 적은 수의 사진 식각 공정을 이용하여 적외선 감지 트랜지스터는 반도체층을 비정질 실리콘게르마늄으로 형성하고, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터는 반도체층을 비정질 실리콘으로 형성함으로써 제조 비용을 절감할 수 있다.
적외선, 가시광선, 터치 센싱, 이미지 센싱, 비정질 실리콘게르마늄, 5마스크
Description
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
현재 다양한 종류의 평판 표시 장치(Flat Panel Display)가 개발되어 사용되고 있다. 그 중에서도 액정 표시 장치(Liquid Crystal Display device)는 가장 다양한 용도로 널리 사용되고 있다.
근래에 터치 센싱 기능이나 이미지 센싱 기능을 추가로 갖는 액정 표시 장치가 활발히 연구되고 있다. 그러나 종래의 액정 표시 장치에서는 주로 물리적인 변화를 통해 터치 센싱이나 이미지 센싱 기능을 구현하여 높은 신뢰성을 얻을 수 없는 문제점이 있었다.
이상, '배경 기술'에서 설명된 사항들은 본 발명의 배경에 대한 이해를 돕기 위한 것으로 이 부분에서 설명된 기술이 반드시 종래 기술인 것은 아니며 본 발명의 보호범위에 속하는 기술과 같이 종래에 알려지지 않은 기술일 수 있다.
본 발명은 적은 수의 사진 식각 공정으로 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 형성할 수 있는 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 한 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 적외선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하며 서로 분리되어 있는 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층, 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 위에 각각 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 위에 위치하는 제1 상부 반도체층, 상기 제1 상부 반도체층과 중첩하여 위치하는 제1 게이트 전극을 포함하고, 상기 제1 상부 반도체층은 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층의 측면과 접촉하고 있는 것이 바람직하다.
상기 상부 기판과 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 사이에 형성되어 있는 차단 절연막을 더 포함하고, 상기 제1 소스 전극 및 제1 드레인 전극 사이에 위치하는 상기 제1 상부 반도체층의 채널부는 상기 차단 절연막과 접촉하고 있는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 위치하는 제2 하부 게이트 전극, 상기 제2 게이트 전극 위에 위치하며 상기 제2 게이트 전극과 중첩하고 있는 제2 하부 반도체층, 상기 제2 하부 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 각각 위치하며 서로 분리되어 있는 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층, 상기 제2 하부 반도체층과 중첩하여 위치하는 제2 상부 게이트 전극을 포함하는 것이 바람직하다.
상기 제1 상부 반도체층, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 비정질 실리콘게르마늄을 포함하고, 상기 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층 및 제2 하부 반도체층은 비정질 실리콘을 포함하는 것이 바람직하다.
상기 상부 기판과 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 사이 및 상기 제2 하부 게이트 전극 아래에 배치되어 있는 광차단막을 더 포함하는 것이 바람직하다.
상기 제1 소스 하부 반도체층 및 상기 제1 소스 전극 사이, 상기 제1 드레인 하부 반도체층 및 상기 제1 드레인 전극 사이에 형성되어 있는 제1 하부 저항성 접촉층을 더 포함하고, 상기 제1 소스 전극 및 상기 제1 상부 반도체층, 상기 제1 드레인 전극 및 상기 제1 상부 반도체층 사이에 형성되어 있는 제1 상부 저항성 접촉층을 더 포함하는 것이 바람직하다.
상기 제2 하부 반도체층 및 상기 제2 소스 전극 사이, 상기 제2 하부 반도체층 및 상기 제2 드레인 전극 사이에 형성되어 있는 제2 하부 저항성 접촉층을 더 포함하고, 상기 제2 소스 전극 및 상기 제2 소스 상부 반도체층, 상기 제2 드레인 전극 및 상기 제2 드레인 상부 반도체층 사이에 형성되어 있는 제2 상부 저항성 접촉층을 더 포함하는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 적외선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하는 제1 하부 반도체층, 상기 제1 하부 반도체층 위에 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 위에 위치하는 제1 상부 반도체층, 상기 제1 상부 반도체층과 중첩하여 위치하는 제1 게이트 전극, 및 상기 제1 소스 전극 및 제1 드레인 전극 사이에 위치하는 상기 제1 상부 반도체층의 채널부와 상기 제1 하부 반도체층 사이에 위치하는 분리막을 포함하는 것이 바람직하다.
상기 분리막은 질소 산화물을 포함하는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 위치하는 제2 하부 게이트 전극, 상기 제2 게이트 전극 위에 위치하며 상기 제2 게이트 전극과 중첩하고 있는 제2 하부 반도체층, 상기 제2 하부 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 각각 위치하며 서로 분리되어 있는 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층, 상기 제2 하부 반도체층과 중첩하여 위치하는 제2 상부 게이트 전극을 포함하는 것이 바람직하다.
상기 제1 상부 반도체층, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 비정질 실리콘게르마늄을 포함하고, 상기 제1 하부 반도체층 및 제2 하부 반도체층은 비정질 실리콘을 포함하는 것이 바람직하다.
상기 상부 기판과 상기 제1 하부 반도체층 사이 및 상기 제2 하부 게이트 전극 아래에 배치되어 있는 광차단막을 더 포함하는 것이 바람직하다.
상기 제1 하부 반도체층 및 상기 제1 소스 전극 사이, 상기 제1 하부 반도체층 및 상기 제1 드레인 전극 사이에 형성되어 있는 제1 하부 저항성 접촉층을 더 포함하고, 상기 제1 소스 전극 및 상기 제1 상부 반도체층, 상기 제1 드레인 전극 및 상기 제1 상부 반도체층 사이에 형성되어 있는 제1 상부 저항성 접촉층을 더 포함하는 것이 바람직하다.
상기 제2 하부 반도체층 및 상기 제2 소스 전극 사이, 상기 제2 하부 반도체층 및 상기 제2 드레인 전극 사이에 형성되어 있는 제2 하부 저항성 접촉층을 더 포함하고, 상기 제2 소스 전극 및 상기 제2 소스 상부 반도체층, 상기 제2 드레인 전극 및 상기 제2 소스 상부 반도체층 사이에 형성되어 있는 제2 상부 저항성 접촉층을 더 포함하는 것이 바람직하다.
또한, 본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판 위에 하부 반도체 물질 및 데이터 도전층을 차례로 형성하는 단계, 상기 하부 반도체 물질 및 상기 데이터 도전층을 식각하여 적외선 감지 트랜지스터의 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층, 제1 소스 전극 및 제1 드레인 전극, 리드아웃 트랜 지스터의 제2 하부 반도체층 및 데이터 도전 패턴을 형성하는 단계, 상기 제1 소스 전극, 제1 드레인 전극 및 데이터 도전 패턴 위에 상부 반도체 물질을 형성하는 단계, 상기 상부 반도체 물질 및 상기 데이터 도전 패턴을 식각하여 상기 적외선 감지 트랜지스터의 제1 상부 반도체층과 상기 리드아웃 트랜지스터의 제2 소스 전극 및 제2 드레인 전극, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층을 형성하는 단계, 및 상기 제1 상부 반도체층, 제2 소스 상부 반도체층, 제2 드레인 상부 반도체층 및 제2 하부 반도체층 위에 게이트 절연막을 형성하는 단계를 포함하고, 상기 적외선 감지 트랜지스터의 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층는 서로 분리되어 있으며, 상기 리드아웃 트랜지스터의 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 서로 분리되어 있는 것이 바람직하다.
상기 게이트 절연막은 상기 제2 소스 전극 및 상기 제2 드레인 전극 사이에 노출된 상기 제2 하부 반도체층 위에 형성되는 것이 바람직하다.
상기 하부 반도체 물질 및 데이터 도전층 사이에 하부 저항성 접촉 물질을 형성하는 단계, 상기 데이터 도전층 위에 상부 저항성 접촉 물질을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 하부 반도체 물질을 형성하는 단계 이전에 상기 기판 위에 광차단 물질 및 상기 게이트 도전층을 차례로 형성하는 단계, 상기 광차단 물질 및 상기 게이트 도전층을 식각하여 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성하는 단계, 및 상기 기판, 광차단막 및 제2 하부 게이트 전극 위에 차단 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성하는 단계는 상기 게이트 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 제1 감광막 패턴을 이용하여 상기 광차단 물질 및 상기 게이트 도전층을 식각하여 형성하는 것이 바람직하다.
상기 게이트 절연막 위의 상기 제1 상부 반도체층의 채널부와 중첩하는 위치에 제1 게이트 전극을, 상기 게이트 절연막 위의 상기 제2 하부 반도체층의 채널부와 중첩하는 위치에 제2 상부 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제1 소스 하부 반도체층 및 상기 제1 드레인 하부 반도체층은 서로 분리되도록 형성하는 것이 바람직하다.
상기 제2 소스 상부 반도체층 및 상기 제2 드레인 상부 반도체층은 서로 분리되도록 형성하는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 하부 반도체 물질 및 데이터 도전층을 차례로 형성하는 단계, 상기 하부 반도체 물질 및 상기 데이터 도전층을 식각하여 적외선 감지 트랜지스터의 제1 하부 반도체층, 제1 소스 전극 및 제1 드레인 전극, 리드아웃 트랜지스터의 제2 하부 반도체층 및 데이터 도전 패턴을 형성하는 단계, 상기 제1 소스 전극 및 제1 드레인 전극 사이로 노출된 상기 제1 하부 반도체층 위에 분리막을 형성하는 단계, 상기 제1 소스 전극, 제1 드레인 전극, 분리막 및 데이터 도전 패턴 위에 상부 반도체 물질을 형성하는 단계, 상기 상부 반도체 물질 및 상기 데이터 도전 패턴을 식각하여 상기 적외선 감지 트랜지스터의 제1 상부 반도체층과 상기 리드아웃 트랜지스터의 제2 소스 전극 및 제2 드레인 전극, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층을 형성하는 단계, 및 상기 제1 상부 반도체층, 제2 소스 상부 반도체층, 제2 드레인 상부 반도체층 및 제2 하부 반도체층 위에 게이트 절연막을 형성하는 단계를 포함하고, 상기 리드아웃 트랜지스터의 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 서로 분리되어 있는 것이 바람직하다.
상기 게이트 절연막은 상기 제2 소스 전극 및 상기 제2 드레인 전극 사이에 노출된 상기 제2 하부 반도체층 위에 형성되는 것이 바람직하다.
상기 분리막은 플라즈마 처리를 이용하여 형성되는 질소 산화막을 포함하는 것이 바람직하다.
상기 하부 반도체 물질 및 데이터 도전층 사이에 하부 저항성 접촉 물질을 형성하는 단계, 상기 데이터 도전층 위에 상부 저항성 접촉 물질을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 하부 반도체 물질을 형성하는 단계 이전에 상기 기판 위에 광차단 물질 및 상기 게이트 도전층을 차례로 형성하는 단계, 상기 광차단 물질 및 상기 게이트 도전층을 식각하여 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성하는 단계, 및 상기 기판, 광차단막 및 제2 하부 게이트 전극 위에 차단 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성하는 단계는 상기 게이트 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 제1 감광막 패턴을 이용하여 상기 광차단 물질 및 상기 게이트 도전층을 식각하여 형성하는 것이 바람직하다.
적외선 감지 트랜지스터의 제1 하부 반도체층, 제1 소스 전극 및 제1 드레인 전극, 리드아웃 트랜지스터의 제2 하부 반도체층 및 데이터 도전 패턴을 형성하는 단계는 상기 데이터 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 제2 감광막 패턴을 이용하여 상기 하부 반도체 물질 및 상기 데이터 도전층을 식각하여 형성하는 것이 바람직하다.
상기 게이트 절연막 위의 상기 제1 상부 반도체층의 채널부와 중첩하는 위치에 제1 게이트 전극을, 상기 게이트 절연막 위의 상기 제2 하부 반도체층의 채널부와 중첩하는 위치에 제2 상부 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제2 소스 상부 반도체층 및 상기 제2 드레인 상부 반도체층은 서로 분리되도록 형성하는 것이 바람직하다.
본 발명의 실시예에 따르면, 적은 수의 사진 식각 공정을 이용하여 적외선 감지 트랜지스터는 반도체층을 비정질 실리콘게르마늄으로 형성하고, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터는 반도체층을 비정질 실리콘으로 형성함으로써 제조 비용을 절감할 수 있다.
이하, 첨부된 도면들을 참조하여 표시 장치에 대해 설명한다. 여기서 i) 첨 부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수, 동작 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 수치, 형상, 크기의 비교, 위치 관계 등이 '약', '실질적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '제1', '제2' 등의 용어는 단순히 구분의 편의를 위해 선택적, 교환적 또는 반복적으로 사용되며 한정적 의미로 해석되지 않는다. ix) '~위에', '~위쪽에', '~아래에', '~아래쪽에', '~옆에', '~측부에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 개재될 수도 있다. x) 부분들이 '~또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다.
그러면, 본 발명의 한 실시예에 따른 표시 장치에 대하여 도 1을 참고하여 설명한다. 도 1에서는 액정 표시 장치를 다루고 있으나 본 실시예에 따른 표시 장치는 다른 종류의 표시 장치에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 상부 표시판의 단면도이다.
도 1에 도시한 바와 같이, 상부 표시판(200)은 투명한 유리 또는 플라스틱 따위로 만들어진 상부 기판(210) 및 감지 트랜지스터(TrI, TrV)를 포함한다. 감지 트랜지스터(TrI, TrV)는 하나 이상의 적외선 감지 트랜지스터(TrI) 및 하나 이상의 가시광선 감지 트랜지스터(TrV)를 포함할 수 있다. 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 상부 표시판(200)의 모든 부분에서 적외선과 가시광선을 감지할 수 있도록 상부 표시판(200)의 전체에 균일하게 분포할 수 있다. 일 예로, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 서로 교대로 배열될 수 있고, 무질서하게 배열될 수 있으며, 소정의 비율로 배열될 수도 있다. 본 실시예에서는 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 서로 교대로 배열되어 있다.
그리고 상부 표시판(200)은 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)와 각각 연결되어 검출 신호를 전달하는 리드아웃 트랜지스터(TrC)를 더 포함할 수 있다. 여기서 리드아웃 트랜지스터(TrC)는 감지 트랜지스터(TrI, TrV)에 인접하여 위치할 수 있다.
적외선 감지 트랜지스터(TrI), 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)는 상부 기판(210)의 위에 위치할 수 있다.
보다 구체적으로, 적외선 감지 트랜지스터(TrI)는 하부 반도체층(253Ip, 255Ip), 하부 저항성 접촉층(263Ip, 265Ip), 소스 전극(273I), 드레인 전극(275I), 상부 저항성 접촉층(263Iq, 265Iq), 상부 반도체층(254Iq), 게이트 절연막(240), 상부 게이트 전극(224I)을 포함할 수 있다.
상부 기판(210) 위에 광차단막(211I)이 위치하고, 광차단막(211I)은 상부 반도체층(254Iq)과 중첩되게 위치한다. 광차단막(211I)은 상부 반도체층(254Iq)이 가시광선에 노출되는 것을 방지한다. 따라서, 광차단막(211I)은 액정 표시 장치의 외부로부터 제공되는 가시광선을 차단할 수 있는 물질을 포함할 수 있다. 예를 들어, 광차단막(210I)은 흑색 안료를 포함하는 유기 물질 또는 비정질 실리콘을 포함할 수 있다.
광차단막(211I)은 외부로부터 액정 표시 장치로 입사되는 가시광선을 차단하여 신호와 잡음의 크기비(SNR, Signal to Noise Ratio)를 향상시키며 비정질 실리콘게르마늄 또는 비정질 게르마늄을 포함하는 상부 반도체층(254Iq)의 감도를 적외선 영역에 최적화 함으로서 가시광선에 의한 영향을 효율적으로 차단한다.
상부 기판(210) 및 광차단막(211I) 위에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 형성되어 있다. 차단 절연막(230)의 두께는 3000Å 내지 1000Å 인 것이 바람직하다. 차단 절연막(230)의 두께가 3000Å 이하인 경우에는 Vgs 변화에 따른 적외선 감도의 변화가 커 사용시간 누적 등으로 인한 적외선 감지 트랜지스터의 특성 곡선의 변화가 크고, 차단 절연막(230)의 두께가 10000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
광차단막(211I)의 일부 위에는 하부 게이트 전극(도시하지 않음)이 위치하여 상부 게이트 전극(224I)과 연결될 수 있다. 이 경우 광차단막(211I)은 상부 게이트 전극(224I)과 연결된 하부 게이트 전극(도시하지 않음)과 접촉하고 있으므로 광차단막(211I)에 의한 트랜지스터의 동작 오류를 방지할 수 있다. 즉, 비정질 실리 콘 등으로 형성된 광차단막(211I)이 하부 게이트 전극(도시하지 않음)과 분리되어 있는 경우 광차단막(211I)이 외부광을 흡수하여 미세 전하를 발생시킬 수 있어 트랜지스터의 동작에 영향을 끼칠 수 있다. 따라서, 이를 방지하기 위해 광차단막(211I)을 하부 게이트 전극(도시하지 않음)을 통해 상부 게이트 전극(224I)과 연결시켜 광차단막(211I)에 소정 크기의 게이트 전압이 인가되게 하여 광차단막(211I)에 의한 트랜지스터의 동작 오류를 방지할 수 있다.
차단 절연막(230) 위에는 하부 반도체층(253Ip, 255Ip) 및 상부 반도체층(254Iq)의 채널부가 위치하고 있다. 그리고 상부 반도체층(254Iq)은 하부 반도체층(253Ip, 255Ip)의 측면과 접촉하고 있다. 하부 반도체층(253Ip, 255Ip)은 비정질 실리콘으로 형성할 수 있으며, 상부 반도체층(254Iq)은 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 형성할 수 있다. 상부 반도체층(254Iq)을 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 형성하는 경우 적외선 감도가 우수한 적외선 감지 트랜지스터(TrI)를 만들 수 있다. 이러한 반도체층(254I)의 두께는 3000Å 내지 10000Å 인 것이 바람직하며, 3000Å 이하인 경우에는 적외선 감도가 낮아지고, 10000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
하부 반도체층(253Ip, 255Ip)은 소스 하부 반도체층(253Ip) 및 드레인 하부 반도체층(255Ip)으로 분리되어 있어서 반도체 특성을 가질 수 없으므로 하부 반도체층(253Ip, 255Ip)에 의한 잡음을 방지할 수 있다. 또한, 하부 반도체층(253Ip, 255Ip)은 백라이트 유닛(910)에서 적외선 감지 트랜지스터(TrI)의 상부 반도체층(254Iq)으로 입사하는 가시광선을 차단하여 신호와 잡음의 크기비(SNR, Signal to Noise Ratio)를 향상시키며 비정질 실리콘게르마늄 또는 비정질 게르마늄을 포함하는 상부 반도체층(254Iq)의 감도를 적외선 영역에 최적화 함으로써 가시광선에 의한 영향을 효율적으로 차단한다.
하부 저항성 접촉층(263Ip, 265Ip)은 하부 반도체층(253Ip, 255Ip) 위에 위치할 수 있다. 소스 전극(273I)은 하부 저항성 접촉층(263Ip) 위에 위치할 수 있고, 드레인 전극(275I)은 하부 저항성 접촉층(265Ip) 위에 소스 전극(273I)과 떨어져 위치할 수 있다.
상부 저항성 접촉층(263Iq)은 소스 전극(273I) 위에 위치할 수 있고, 상부 저항성 접촉층(265Iq)은 드레인 전극(275I) 위에 위치할 수 있다.
상부 반도체층(254Iq)은 상부 저항성 접촉층(263Iq, 265Iq) 및 소스 전극(273I) 및 드레인 전극(275I) 사이에 노출된 차단 절연막(230) 위에 위치할 수 있다.
게이트 절연막(240)은 상부 반도체층(254Iq)을 덮고 있다. 이러한 게이트 절연막(240)의 두께는 3000Å내지 10000Å인 것이 바람직하며, 3000Å 이하인 경우에는 적외선 감도가 낮아지고, 10000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
상부 게이트 전극(224I)은 게이트 절연막(240) 위에 상부 반도체층(254Iq)과 중첩되게 위치할 수 있다. 이러한 상부 게이트 전극(224I)은 백라이트 유닛(910)에서 적외선 감지 트랜지스터(TrI)로 직접 입사하는 적외선 및 가시 광선을 차단한다. 따라서, 백라이트 유닛(910)에서 적외선 감지 트랜지스터(TrI)로 직접 입사하 는 적외선 및 가시 광선에 의한 잡음을 제거할 수 있고, 이를 통해 신호와 잡음의 크기비(SNR, Signal to Noise Ratio)를 향상시켜 감지 마진(sensing margin)을 증가시키고 적외선 감도를 향상시킬 수 있다.
상부 게이트 전극(224I) 및 게이트 절연막(240) 위에는 상부 게이트 전극(224I)을 보호하기 위한 보호막(280)이 형성될 수 있다. 이러한 보호막(280)은 실리콘 질화물과 같은 절연 물질을 포함할 수 있다.
소스 전극(273I)의 일부와 축전지용 데이터선(도시하지 않음)의 일부는 중첩하여 적외선 감지 축전기(Ci)를 형성하고 있으며, 이러한 적외선 감지 축전기(Ci)의 전기 용량의 변화를 통해 적외선을 감지할 수 있다.
리드아웃 트랜지스터(TrC)는 리드 아웃선(도시하지 않음)과 연결된 소스 전극(273C)에 입력 신호를 전달하고, 드레인 전극(275C)을 통해 적외선 감지 트랜지스터(TrI)의 소스 전극(273I)와 연결될 수 있다.
리드아웃 트랜지스터(TrC)는 하부 반도체층(254Cp), 하부 저항성 접촉층(263Cp, 265Cp), 소스 전극(273C), 드레인 전극(275C), 상부 저항성 접촉층(263Cq, 265Cq), 상부 반도체층(253Cq, 255Cq), 게이트 절연막(240), 하부 게이트 전극(211C) 및 상부 게이트 전극(224C)을 포함할 수 있다.
상부 기판(210) 위에 광차단막(211C)이 위치하고, 광차단막(211C) 위에 하부 게이트 전극(221C)이 위치하며, 하부 게이트 전극(221C)은 하부 반도체층(254Cp)과 중첩되게 위치한다.
광차단막(211C)은 외부로부터 하부 반도체층(254Cp)으로 입사하는 가시광선 및 적외선을 차단하여 신호와 잡음의 크기비(SNR, Signal to Noise Ratio)를 향상시킨다.
상부 기판(210) 위에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 형성되어 하부 게이트 전극(211C)을 덮고 있다.
하부 반도체층(254Cp)은 차단 절연막(230) 위에 위치하고 비정질 실리콘으로 형성할 수 있다. 이러한 반도체층(254C)의 두께는 500Å 내지 3000Å 인 것이 바람직하며, 500Å 이하인 경우에는 채널이 균일하게 형성되기 어렵고, 3000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
하부 저항성 접촉층(263Cp, 265Cp)은 반도체층(254Cp) 위에 위치할 수 있다. 소스 전극(273C)은 하부 저항성 접촉층(263Cp) 위에 위치할 수 있고, 드레인 전극(275C)은 하부 저항성 접촉층(265Cp) 위에 소스 전극(273C)과 떨어져 위치할 수 있다.
상부 저항성 접촉층(263Cq)은 소스 전극(273C) 위에 위치할 수 있고, 상부 저항성 접촉층(265Cq)은 드레인 전극(275C) 위에 위치할 수 있다.
상부 반도체층(253Cq)은 상부 저항성 접촉층(263Cq) 위에 위치할 수 있고, 상부 반도체층(255Cq)은 상부 저항성 접촉층(265Cq) 위에 위치할 수 있다. 상부 반도체층(253Cq, 255Cq)은 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 형성할 수 있다. 그러나, 상부 반도체층(253Cq, 255Cq)은 소스 상부 반도체층(253Cp) 및 드레인 상부 반도체층(255Cp)으로 분리되어 있어서 반도체 특성을 가질 수 없다.
게이트 절연막(240)은 하부 반도체층(254Cp)의 채널부 및 상부 반도체 층(253Cq, 255Cq) 위에 위치할 수 있다.
상부 게이트 전극(224C)은 게이트 절연막(240) 위에 하부 반도체층(254Cp)의 채널부와 중첩되게 위치할 수 있다. 따라서, 상부 게이트 전극(224C)은 백라이트 유닛(910)에서 리드아웃 트랜지스터(TrC)의 하부 반도체층(254Cp)로 직접 입사하는 적외선 및 가시 광선을 차단한다. 따라서, 백라이트 유닛(910)에서 리드아웃 트랜지스터(TrC)로 직접 입사하는 적외선 및 가시 광선에 의한 잡음을 제거할 수 있다.
또한, 상부 게이트 전극(224C)은 하부 게이트 전극(221C)과 연결될 수 있다. 이 경우 광차단막(211C)은 상부 게이트 전극(224C)과 연결된 하부 게이트 전극(221C)과 접촉하고 있으므로 광차단막(211C)에 의한 트랜지스터의 동작 오류를 방지할 수 있다. 즉, 비정질 실리콘 등으로 형성된 광차단막(211C)이 하부 게이트 전극(221C)과 분리되어 있는 경우 광차단막(211C)이 외부광을 흡수하여 미세 전하를 발생시킬 수 있어 트랜지스터의 동작에 영향을 끼칠 수 있다. 따라서, 이를 방지하기 위해 광차단막(211C)을 하부 게이트 전극(221C)을 통해 상부 게이트 전극(224C)과 연결시켜 광차단막(211C)에 소정 크기의 게이트 전압이 인가되게 하여 광차단막(211C)에 의한 트랜지스터의 동작 오류를 방지할 수 있다.
상부 게이트 전극(224C) 및 게이트 절연막(240) 위에는 상부 게이트 전극(224C)을 보호하기 위한 보호막(280)이 형성될 수 있다.
한편, 상부 기판(210) 위에 가시광선을 감지하는 가시광선 감지 트랜지스터(TrV)가 위치하고 가시광선 감지 트랜지스터(TrV)와 동일한 층에 가시광선 감지 트랜지스터(TrV)와 전기적으로 연결된 리드아웃 트랜지스터(TrC)가 위치한다.
보다 구체적으로 가시광선 감지 트랜지스터(TrV)는 하부 반도체층(254Vp), 하부 저항성 접촉층(263Vp, 265Vp), 소스 전극(273V), 드레인 전극(275V), 하부 저항성 접촉층(263Vq, 265Vq), 상부 반도체층(253Vq, 255Vq), 게이트 절연막(240), 및 상부 게이트 전극(224V)을 포함할 수 있다.
상부 기판(210) 위에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 형성되어 있으며, 차단 절연막(230) 위에 비정질 실리콘으로 형성된 하부 반도체층(254Vp)이 위치하고 있다. 이러한 하부 반도체층(254Vp)의 두께는 500Å 내지 3000Å 인 것이 바람직하며, 500Å 이하인 경우에는 채널이 균일하게 형성되기 어렵고, 3000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
하부 저항성 접촉층(263Vp, 265Vp)은 하부 반도체층(254Vp) 위에 위치할 수 있다. 소스 전극(273V)은 하부 저항성 접촉층(263Vp) 위에 위치할 수 있고, 드레인 전극(275V)은 하부 저항성 접촉층(265Vp) 위에 소스 전극(273V)과 떨어져 위치할 수 있다.
상부 저항성 접촉층(263Vq)은 소스 전극(273V) 위에 위치할 수 있고, 상부 저항성 접촉층(265Vq)은 드레인 전극(275V) 위에 위치할 수 있다.
상부 반도체층(253Vq)은 상부 저항성 접촉층(263Vq) 위에 위치할 수 있고, 상부 반도체층(255Vq)은 상부 저항성 접촉층(265Vq) 위에 위치할 수 있다. 상부 반도체층(253Vq, 255Vq)은 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 형성할 수 있다. 그러나, 상부 반도체층(253Vq, 255Vq)은 소스 상부 반도체층(253Vp) 및 드레인 상부 반도체층(255Vp)으로 분리되어 있어서 반도체 특성을 가질 수 없다.
게이트 절연막(240)은 하부 반도체층(254Vp)의 채널부 및 상부 반도체층(253Vq, 255Vq) 위에 위치할 수 있다.
상부 게이트 전극(224V)은 게이트 절연막(240) 위에 하부 반도체층(254Vp)의 채널부와 중첩되게 위치할 수 있다. 따라서, 상부 게이트 전극(224V)은 백라이트 유닛(910)에서 가시광선 감지 트랜지스터(TrV)의 하부 반도체층(254Vp)로 직접 입사하는 적외선 및 가시 광선을 차단한다. 따라서, 백라이트 유닛(910)에서 가시광선 감지 트랜지스터(TrV)로 직접 입사하는 적외선 및 가시 광선에 의한 잡음을 제거할 수 있다.
상부 게이트 전극(224V) 및 게이트 절연막(240) 위에는 상부 게이트 전극(224V)을 보호하기 위한 보호막(280)이 형성될 수 있다.
리드아웃 트랜지스터(TrC)는 리드아웃선(도시하지 않음)과 연결된 소스 전극(273C)에 입력 신호를 전달하고, 드레인 전극(275C)을 통해 가시광선 감지 트랜지스터(TrV)의 소스 전극(273V)와 연결될 수 있다.
소스 전극(273V)의 일부와 축전지용 데이터선(도시하지 않음)의 일부는 중첩하여 가시 광선 감지 축전기(Cv)를 형성하고 있으며, 이러한 가시 광선 감지 축전기(Cv)의 전기 용량의 변화를 통해 가시 광선을 감지할 수 있다.
적외선 감지 트랜지스터(TrI), 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)를 덮고 있는 보호막(280) 위에는 차광 부재(310)가 형성될 수 있다. 차광 부재(310)는 백라이트 유닛(910)으로부터 발생한 적외선 및 가시 광선이 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)로 입사하는 것을 방지하고, 적외선 및 가시 광선을 포함하는 외부광이 화소 트랜지스터(TrP)로 입사하는 것을 방지한다.
차광 부재(310) 위에는 덮개막(320)이 형성되어 있다. 덮개막(320)은 평탄화를 위해 유기막으로 형성할 수 있다. 덮개막(320) 위에는 ITO 또는 IZO로 이루어진 공통 전극(330)이 형성되어 있다.
도 2 내지 도 8은 도 1의 표시 장치의 제조 방법을 차례대로 도시한 단면도이다. 도 2 내지 8을 참고하여 도 1의 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
우선, 도 2에 도시한 바와 같이, 기판(210) 위에 흑색 안료를 포함하는 유기 물질 또는 비정질 실리콘 등의 광차단물질(2110) 및 게이트 도전층(2210)을 형성한다. 그리고, 게이트 도전층(2210) 위에 제1 부분(1100), 제1 부분(1100)보다 두께가 얇은 제2 부분(1200)을 가지는 제1 감광막 패턴(1000)을 형성한다.
다음으로, 도 3에 도시한 바와 같이, 제1 감광막 패턴(1000)을 이용하여 광차단 물질 및 게이트 도전층을 식각하여 광차단막(211C, 211V) 및 하부 게이트 전극(221C, 221V)을 형성한다. 그리고, 제1 감광막 패턴(1000)을 에치백(etch back)하여 제2 부분(1200)은 제거하여 하부 게이트 전극(221V)를 노출하고, 제1 부분(1100)은 두께가 낮은 제3 부분(1101)으로 만든다. 그리고, 노출된 하부 게이트 전극(221V)를 식각하여 광차단막(211V)를 노출시킨다. 그리고, 제1 감광막 패턴(1000)을 제거한다.
다음으로, 도 4에 도시한 바와 같이, 실리콘 질화물과 같은 절연 물질을 이 용하여 기판(210), 광차단막(211V) 및 하부 게이트 전극(221C)을 덮는 차단 절연막(230)을 형성한다. 그리고, 차단 절연막(230) 위에 하부 반도체 물질(250p), 하부 저항성 접촉 물질(260p), 데이터 도전층(270) 및 상부 저항성 접촉 물질(260q)을 차례로 형성한다. 이 때, 하부 반도체 물질(250C)은 비정질 실리콘으로 형성할 수 있다. 그리고, 상부 저항성 접촉 물질(260p) 위에 제2 감광막 패턴(2000)을 형성한다.
다음으로, 도 5에 도시한 바와 같이, 제2 감광막 패턴(2000)을 이용하여 하부 반도체 물질(250p), 하부 저항성 접촉 물질(260p), 데이터 도전층(270) 및 상부 저항성 접촉 물질(260q)을 식각하여 적외선 감지 트랜지스터(TrI)의 하부 반도체층(253Ip, 255Ip), 하부 저항성 접촉층(263Ip, 265Ip), 소스 전극(273I) 및 드레인 전극(275I), 상부 저항성 접촉층(263Iq, 265Iq)을 형성하고, 동시에 리드아웃 트랜지스터(TrC)의 하부 반도체층(254Cp), 하부 저항성 접촉 패턴(261Cp), 데이터 도전 패턴(271C) 및 상부 저항성 접촉 패턴(261Cq)을 형성하고, 가시광선 감지 트랜지스터(TrV)의 하부 반도체층(254Vp), 하부 저항성 접촉 패턴(261Vp), 데이터 도전 패턴(271V) 및 상부 저항성 접촉 패턴(261Vq)을 형성한다.
이 때, 하부 반도체층(253Ip, 255Ip)은 소스 하부 반도체층(253Ip) 및 드레인 하부 반도체층(255Ip)으로 분리되므로 반도체 특성을 가질 수 없어 하부 반도체층(253Ip, 255Ip)에 의한 잡음을 방지할 수 있다.
상부 저항성 접촉 물질(260q)은 건식 식각 공정을 진행하고, 데이터 도전층(270)은 습식 식각 공정을 진행하며, 하부 저항성 접촉 물질(260p) 및 하부 반도 체 물질(250p)은 건식 식각 공정을 진행하는 것이 바람직하다.
그리고, 제2 감광막 패턴(2000)을 제거한다.
다음으로, 도 6에 도시한 바와 같이, 적외선 감지 트랜지스터(TrI)의 상부 저항성 접촉층(263Iq, 265Iq), 리드아웃 트랜지스터(TrC)의 상부 저항성 접촉 패턴(261Cq), 가시광선 감지 트랜지스터(TrV)의 상부 저항성 접촉 패턴(261Vq) 및 차단 절연막(230) 위에 상부 반도체 물질(250q)을 형성한다. 이 때, 상부 반도체 물질(250q)은 비정질 실리콘 게르마늄 또는 비정질 게르마늄으로 형성할 수 있다.
그리고, 상부 반도체 물질(250q) 위에 제3 감광막 패턴(3000)을 형성한다.
다음으로, 도 7에 도시한 바와 같이, 제3 감광막 패턴(3000)을 이용하여 식각하여 적외선 감지 트랜지스터(TrI)의 상부 반도체층(254Iq)을 형성하고, 동시에 리드아웃 트랜지스터(TrC)의 하부 저항성 접촉층(263Cp, 265Cp), 소스 전극(273C), 드레인 전극(275C), 상부 저항성 접촉층(263Cq, 265Cq), 상부 반도체층(253Cq, 255Cq)을 형성하고, 가시광선 감지 트랜지스터(TrV)의 하부 저항성 접촉층(263Vp, 265Vp), 소스 전극(273V), 드레인 전극(275V), 하부 저항성 접촉층(263Vq, 265Vq), 상부 반도체층(253Vq, 255Vq)을 형성한다. 그리고, 제3 감광막 패턴(3000)을 제거한다.
다음으로, 도 8에 도시한 바와 같이, 적외선 감지 트랜지스터(TrI)의 상부 반도체층(254Iq), 리드아웃 트랜지스터(TrC)의 상부 반도체층(253Cq, 255Cq), 가시광선 감지 트랜지스터(TrV)의 상부 반도체층(253Vq, 255Vq) 및 차단 절연막(230) 위에 게이트 절연막(240)을 형성한다.
다음으로, 도 1에 도시한 바와 같이, 게이트 절연막(240) 위에 상부 게이트 전극(224V, 224I, 224C)을 형성한다. 상부 게이트 전극(224V, 224C)은 하부 반도체층(254Vp, 254Cp)과 중첩하는 위치에 형성되며, 상부 게이트 전극(224I)은 상부 반도체층(254Iq)과 중첩하는 위치에 형성된다. 그리고, 상부 게이트 전극(224V, 224I, 224C) 위에 보호막(280), 차광부재(310), 덮개막(320) 및 공통 전극(330)을 차례대로 형성한다.
이와 같이, 반도체층으로 비정질 실리콘게르마늄을 가지는 적외선 감지 트랜지스터와 반도체층으로 비정질 실리콘을 가지는 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 별도의 공정으로 형성하지 않고, 동일한 공정에서 제2 감광막 패턴 및 제3 감광막 패턴을 이용하여 형성하므로 적은 수의 사진 식각 공정을 이용하여 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 형성할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 9에 도시한 바와 같이, 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어있는 액정층(3)을 포함한다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수직을 이루도록 배향될 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있을 수 있으며 이들은 수직 배향막일 수 있다.
표시 장치는 하부 표시판(100) 아래에 위치하는 하부 편광판(12) 및 상부 표시판(200) 위에 위치하는 상부 편광판(22)을 더 포함할 수 있다. 하부 편광판(12) 및 상부 편광판(22)의 편광 성질을 이용하여 하부 표시판(100) 및 상부 표시판(200)에 제공되는 광의 세기를 조절할 수 있다.
표시 장치는 하부 표시판(100)의 아래쪽에 위치하는 백라이트 유닛(910)을 더 포함할 수 있다. 백라이트 유닛(910)은 적어도 하나의 적외선 발광체(920)와 적어도 하나의 가시광선 발광체(930)를 포함할 수 있다. 적외선 발광체(920)와 가시광선 발광체(930)는 발광 소자(LED, Light Emitting Device)와 같은 점광원일 수 있다. 그리고 적외선 발광체(920)와 가시광선 발광체(930)로부터 각각 출사되는 적외선과 가시광선은 실질적으로 하부 표시판(100)에 수직하게 입사될 수 있다.
적외선 발광체(920)와 가시광선 발광체(930)는 백라이트 유닛(910)의 모든 부분에서 적외선과 가시광선이 제공될 수 있도록 백라이트 유닛(910)의 전체에 균일하게 분포할 수 있다. 일 예로, 적외선 발광체(920)와 가시광선 발광체(930)는 서로 교대로 배열될 수 있고, 무질서하게 배열될 수 있으며, 소정의 비율로 배열될 수 있다.
하부 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 하부 기판(110)과 하부 기판(110) 위에 형성되는 화소 트랜지스터(TrP)를 포함한다. 화소 트랜지스터(TrP)는 하부 기판(110) 위에 형성되는 게이트 전극(124p), 하부 기판(110) 및 게이트 전극(124p)을 덮고 있는 게이트 절연막(140), 게이트 절연 막(140) 위에 게이트 전극(124p)과 중첩되게 위치하는 반도체층(154p), 반도체층(154p) 위에 위치하는 저항성 접촉층(163p, 165p), 저항성 접촉층(163p) 위에 위치하는 소스 전극(173p), 저항성 접촉층(165p) 위에 소스 전극(173p)과 떨어져 위치하는 드레인 전극(175p)을 포함할 수 있다.
하부 표시판(100)은 하부 기판(110) 위에 위치하는 게이트선 및 게이트선과 교차하는 데이터선을 더 포함할 수 있다. 여기서 게이트선은 화소 트랜지스터(TrP)의 게이트 전극(124p)와 연결될 수 있다. 그리고 데이터선은 화소 트랜지스터(TrP)의 소스 전극(173p)과 연결될 수 있다.
하부 표시판(100)은 화소 트랜지스터(TrP)를 덮고 있는 보호막(180), 보호막(180) 위에 위치하는 색필터(23) 및 색필터(23) 위에 위치하는 덮개막(25) 및 덮개막(25) 위에 위치하는 화소 전극(190)을 더 포함할 수 있다. 여기서, 화소 전극(190)은 덮개막(25) 및 보호막(180)을 관통하여 화소 트랜지스터(TrP)의 드레인 전극(175p)과 연결될 수 있다.
도 10은 도 9의 표시 장치를 사용하여 물체를 감지하는 방법을 설명하기 위한 도면이다.
도 10에 도시한 바와 같이, 백라이트 유닛(910)에서 적외선 및 가시광선을 발생시킨다. 적외선은 하부 편광판(12), 하부 표시판(100), 액정층(3), 상부 표시판(200) 및 상부 편광판(22)을 순차적으로 통과한다.
가시광선은 하부 편광판(12), 하부 표시판(100), 액정층(3), 상부 표시판(200) 및 상부 편광판(22)을 순차적으로 통과한다. 이 때 하부 표시판(100)의 색필터(23)에 의해서 다양한 색을 가진 가시광선으로 변화될 수 있다.
액정 표시 장치 위에 위치된 제1 물체(T1)의 터치 센싱을 위해서는 백라이트 유닛(910)으로부터 제공되는 적외선이 사용될 수 있다. 제1 물체(T1)가 액정 표시 장치에 인접하는 경우 액정 표시 장치로부터 출사된 적외선은 제1 물체(T1)에서 반사된다. 그리고 반사된 적외선은 상부 표시판(200)에 위치하는 적외선 감지 트랜지스터(TrI)에 입사되어 감지된다. 따라서 제1 물체(T1)에 대한 터치 센싱이 이루어져 제1 물체(T1)의 접촉 유무, 접촉 위치, 형상 및 크기에 대한 접촉 정보가 수득될 수 있다.
액정 표시 장치로부터 출사되는 가시광선의 계조가 외부로부터 액정 표시 장치에 입사되는 가시광의 계조 보다 밝은 경우, 액정 표시 장치에 인접하는 제2 물체(T2)에 대한 이미지 센싱 시 액정 표시 장치로부터 출사되는 가시광선이 사용될 수 있다. 구체적으로, 액정 표시 장치로부터 출사되는 가시광선은 제2 물체(T2)에서 반사된다. 반사된 가시광선은 상부 표시판(200)에 위치하는 가시광선 감지 트랜지스터(TrV)에 입사되어 감지된다. 따라서 제2 물체(T2)에 대해 이미지 센싱이 이루어져 제2 물체(T2)의 형상, 크기, 색체 등에 대한 이미지 정보가 수득될 수 있다.
터치 센싱을 통해 제2 물체(T2)의 접촉 부분을 확인 한 후, 접촉 부분을 향 해 액정 표시 장치로부터 출사되는 가시광선의 계조를 선택적으로 변경하여 제2 물체(T2)에 대한 이미지 센싱을 보다 효과적으로 할 수 있다. 예를 들어, 액정 표시 장치로부터 출사되는 가시광선의 계조가 외부로부터 액정 표시 장치에 입사되는 가시광의 계조 보다 어두운 경우, 적외선을 이용한 터치 센싱을 우선 수행한다. 터치 센싱으로 파악된 제2 물체(T2)의 접촉 부분을 향해 액정 표시 장치로부터 출사되는 가시광선의 계조를 선택적으로 밝게 하여 제2 물체(T2)에 대한 효과적인 이미지 센싱이 가능하다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
본 실시예는 도 1에 도시된 실시예와 비교하여 적외선 감지 트랜지스터(TrI)의 하부 반도체층이 분리되어 있지 않은 구조만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
차단 절연막(230) 위에는 하부 반도체층(254Ip)이 위치하고 있고, 하부 반도체층(254Ip)의 채널부 위에는 분리막(25)이 위치하고 있다. 이러한 분리막(25)은 플라즈마 처리를 통해 형성된 질소 산화물일 수 있다.
하부 저항성 접촉층(263Ip, 265Ip)은 하부 반도체층(254Ip) 위에 위치하고 있다. 소스 전극(273I)은 하부 저항성 접촉층(263Ip) 위에 위치하고 있고, 드레인 전극(275I)은 하부 저항성 접촉층(265Ip) 위에 소스 전극(273I)과 떨어져 위치하고 있다. 상부 저항성 접촉층(263Iq)은 소스 전극(273I) 위에 위치하고 있고, 상부 저항성 접촉층(265Iq)은 드레인 전극(275I) 위에 위치하고 있다.
상부 반도체층(254Iq)은 상부 저항성 접촉층(263Iq, 265Iq) 및 소스 전극(273I) 및 드레인 전극(275I) 사이에 노출된 분리막(25) 위에 위치할 수 있다.
하부 반도체층(254Ip)은 비정질 실리콘으로 형성되며, 상부 반도체층(254Iq)은 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 형성되므로 분리막(25)은 하부 반도체층(254Ip)과 상부 반도체층(254Iq)을 서로 분리시켜 하부 반도체층(254Ip)에 의한 잡음을 방지하여 상부 반도체층(254Iq)의 적외선 감도가 우수한 적외선 감지 트랜지스터(TrI)를 만들 수 있다.
도 12 내지 도 14는 도 11의 액정 표시 장치의 제조 방법에 대한 일 실시예를 차례대로 도시한 단면도이다. 도 12 내지 14를 참고하여 도 11의 액정 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
본 실시예는 도 1 내지 도 8에 도시된 실시예와 비교하여 적외선 감지 트랜지스터(TrI)의 하부 반도체층이 분리되어 있지 않은 구조의 제조 방법만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 12에 도시한 바와 같이, 상부 저항성 접촉 물질(260p) 위에 제1 부분(4100), 제1 부분(4100)보다 두께가 얇은 제2 부분(4200)을 가지는 제4 감광막 패턴(4000)을 형성한다.
그리고, 제4 감광막 패턴(4000)을 이용하여 하부 반도체 물질(250p), 하부 저항성 접촉 물질(260p), 데이터 도전층(270) 및 상부 저항성 접촉 물질(260q)을 식각하여 적외선 감지 트랜지스터(TrI)의 하부 반도체층(254Ip), 하부 저항성 접촉 패턴(261Ip), 데이터 도전 패턴(271I), 상부 저항성 접촉 패턴(261Iq)을 형성하고, 동시에 리드아웃 트랜지스터(TrC)의 하부 반도체층(254Cp), 하부 저항성 접촉 패턴(261Cp), 데이터 도전 패턴(271C) 및 상부 저항성 접촉 패턴(261Cq)을 형성하고, 가시광선 감지 트랜지스터(TrV)의 하부 반도체층(254Vp), 하부 저항성 접촉 패턴(261Vp), 데이터 도전 패턴(271V) 및 상부 저항성 접촉 패턴(261Vq)을 형성한다.
다음으로, 도 13에 도시한 바와 같이, 제4 감광막 패턴(4000)을 에치백(etch back)하여 제2 부분(4200)은 제거하여 적외선 감지 트랜지스터(TrI)의 상부 저항성 접촉 패턴(261Iq)을 노출한다. 그리고, 노출된 상부 저항성 접촉 패턴(261Iq), 그 아래의 데이터 도전 패턴(271I), 하부 저항성 접촉 패턴(261Ip)을 식각하여 상부 저항성 접촉층(263Iq, 265Iq), 소스 전극(273I) 및 드레인 전극(275I), 하부 저항성 접촉층(263Ip, 265Ip)을 형성한다. 이 때, 적외선 감지 트랜지스터(TrI)의 하부 반도체층(254Ip)은 노출되며, 제1 부분(4100)은 두께가 낮은 제3 부분(4101)으로 된다.
그리고, 산화 질소(N2O) 등을 이용한 플라즈마 처리에 의해 적외선 감지 트랜지스터(TrI)의 노출된 하부 반도체층(254Ip)의 채널부에 분리막(25)을 형성한다. 분리막(25)은 질소 산화막으로 형성된다.
다음으로, 도 14에 도시한 바와 같이, 제4 감광막 패턴(4000)을 제거한다. 그리고, 적외선 감지 트랜지스터(TrI)의 상부 저항성 접촉층(263Iq, 265Iq), 리드아웃 트랜지스터(TrC)의 상부 저항성 접촉 패턴(261Cq), 가시광선 감지 트랜지스터(TrV)의 상부 저항성 접촉 패턴(261Vq) 및 차단 절연막(230) 위에 상부 반도체 물질(250q)을 형성한다. 이 때, 상부 반도체 물질(250q)은 비정질 실리콘 게르마 늄 또는 비정질 게르마늄으로 형성할 수 있다. 그리고, 상부 반도체 물질(250q) 위에 제5 감광막 패턴(5000)을 형성한다. 그리고, 제5 감광막 패턴(5000)을 이용하여 식각하여 적외선 감지 트랜지스터(TrI)의 상부 반도체층(254Iq)을 형성하고, 동시에 리드아웃 트랜지스터(TrC)의 하부 저항성 접촉층(263Cp, 265Cp), 소스 전극(273C), 드레인 전극(275C), 상부 저항성 접촉층(263Cq, 265Cq), 상부 반도체층(253Cq, 255Cq)을 형성하고, 가시광선 감지 트랜지스터(TrV)의 하부 저항성 접촉층(263Vp, 265Vp), 소스 전극(273V), 드레인 전극(275V), 하부 저항성 접촉층(263Vq, 265Vq), 상부 반도체층(253Vq, 255Vq)을 형성한다. 그리고, 제5 감광막 패턴(5000)을 제거한다.
다음으로, 도 11에 도시한 바와 같이, 적외선 감지 트랜지스터(TrI)의 상부 반도체층(254Iq), 리드아웃 트랜지스터(TrC)의 상부 반도체층(253Cq, 255Cq), 가시광선 감지 트랜지스터(TrV)의 상부 반도체층(253Vq, 255Vq) 및 차단 절연막(230) 위에 게이트 절연막(240)을 형성한다. 그리고, 게이트 절연막(240) 위에 상부 게이트 전극(224V, 224I, 224C)을 형성한다. 상부 게이트 전극(224V, 224C)은 하부 반도체층(254Vp, 254Cp)과 중첩하는 위치에 형성되며, 상부 게이트 전극(224I)은 상부 반도체층(254Iq)과 중첩하는 위치에 형성된다. 그리고, 상부 게이트 전극(224V, 224I, 224C) 위에 보호막(280), 차광부재(310), 덮개막(320) 및 공통 전극(330)을 차례대로 형성한다.
이와 같이, 반도체층으로 비정질 실리콘게르마늄을 가지는 적외선 감지 트랜지스터와 반도체층으로 비정질 실리콘을 가지는 가시광선 감지 트랜지스터 및 리드 아웃 트랜지스터를 별도의 공정으로 형성하지 않고, 동일한 공정에서 제2 감광막 패턴 및 제3 감광막 패턴을 이용하여 형성하므로 적은 수의 사진 식각 공정을 이용하여 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 형성할 수 있다.
이상, 본 발명의 실시예들을 설명하였지만 실시예들은 단지 하기의 특허청구범위에 기재된 본 발명의 보호범위를 설명하기 위한 '예'들이며 본 발명의 보호범위를 한정하지 않는다. 또한, 본 발명의 보호범위는 특허청구범위와 기술적으로 균등한 범위까지 확대될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 상부 표시판의 단면도이다.
도 2 내지 도 8은 도 1의 표시 장치의 제조 방법을 차례대로 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 10은 도 9의 표시 장치를 사용하여 물체를 감지하는 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 12 내지 도 14는 도 11의 액정 표시 장치의 제조 방법에 대한 일 실시예를 차례대로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 12: 하부 편광판
22: 상부 편광판 23: 색필터
100: 하부 표시판 110: 하부 기판 200: 상부 표시판 210: 상부 기판 211I, 211C: 광차단막 224V, 224I, 224C: 상부 게이트 전극 240: 게이트 절연막
254Vp, 253Ip, 255Ip, 254Cp: 하부 반도체층
253Vp, 255Vp, 254Ip, 253Cp, 255Cp: 상부 반도체층
263Vp, 265Vp, 263Ip, 265Ip, 263Cp, 265Cp: 하부 저항성 접촉층
263Vq, 265Vq, 263Iq, 265Iq, 263Cq, 265Cq: 상부 저항성 접촉층
273V, 273I, 273C: 소스 전극 275V, 275I, 275C: 드레인 전극
280: 보호막 310: 차광 부재
320: 덮개막 910: 백라이트 유닛 920: 적외선 발광체 930: 가시광선 발광체
Claims (31)
- 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 적외선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고,상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하며 서로 분리되어 있는 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층, 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 위에 각각 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 위에 위치하는 제1 상부 반도체층, 상기 제1 상부 반도체층과 중첩하여 위치하는 제1 게이트 전극을 포함하고,상기 제1 상부 반도체층은 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층의 측면과 접촉하고 있고,상기 리드아웃 트랜지스터는 상기 상부 기판 위에 위치하는 제2 하부 게이트 전극, 상기 제2 하부 게이트 전극 위에 위치하며 상기 제2 하부 게이트 전극과 중첩하고 있는 제2 하부 반도체층, 상기 제2 하부 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 각각 위치하며 서로 분리되어 있는 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층, 상기 제2 하부 반도체층과 중첩하여 위치하는 제2 상부 게이트 전극을 포함하고,상기 제1 상부 반도체층, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 비정질 실리콘게르마늄을 포함하고, 상기 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층 및 제2 하부 반도체층은 비정질 실리콘을 포함하는 표시 장치.
- 제1항에서,상기 상부 기판과 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 사이에 형성되어 있는 차단 절연막을 더 포함하고,상기 제1 소스 전극 및 제1 드레인 전극 사이에 위치하는 상기 제1 상부 반 도체층의 채널부는 상기 차단 절연막과 접촉하고 있는 표시 장치.
- 삭제
- 삭제
- 제1항에서,상기 상부 기판과 상기 제1 소스 하부 반도체층 및 제1 드레인 하부 반도체층 사이 및 상기 제2 하부 게이트 전극 아래에 배치되어 있는 광차단막을 더 포함하는 표시 장치.
- 제5항에서,상기 제1 소스 하부 반도체층 및 상기 제1 소스 전극 사이, 상기 제1 드레인 하부 반도체층 및 상기 제1 드레인 전극 사이에 형성되어 있는 제1 하부 저항성 접촉층을 더 포함하고, 상기 제1 소스 전극 및 상기 제1 상부 반도체층, 상기 제1 드레인 전극 및 상기 제1 상부 반도체층 사이에 형성되어 있는 제1 상부 저항성 접촉층을 더 포함하는 표시 장치.
- 제6항에서,상기 제2 하부 반도체층 및 상기 제2 소스 전극 사이, 상기 제2 하부 반도체층 및 상기 제2 드레인 전극 사이에 형성되어 있는 제2 하부 저항성 접촉층을 더 포함하고, 상기 제2 소스 전극 및 상기 제2 소스 상부 반도체층, 상기 제2 드레인 전극 및 상기 제2 드레인 상부 반도체층 사이에 형성되어 있는 제2 상부 저항성 접촉층을 더 포함하는 표시 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 위에 하부 반도체 물질 및 데이터 도전층을 차례로 형성하는 단계,상기 하부 반도체 물질 및 상기 데이터 도전층을 식각하여 적외선 감지 트랜지스터의 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층, 제1 소스 전극 및 제1 드레인 전극, 리드아웃 트랜지스터의 제2 하부 반도체층 및 데이터 도전 패턴을 형성하는 단계,상기 제1 소스 전극, 제1 드레인 전극 및 데이터 도전 패턴 위에 상부 반도체 물질을 형성하는 단계,상기 상부 반도체 물질 및 상기 데이터 도전 패턴을 식각하여 상기 적외선 감지 트랜지스터의 제1 상부 반도체층과 상기 리드아웃 트랜지스터의 제2 소스 전극 및 제2 드레인 전극, 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층을 형성하는 단계, 및상기 제1 상부 반도체층, 제2 소스 상부 반도체층, 제2 드레인 상부 반도체층 및 제2 하부 반도체층 위에 게이트 절연막을 형성하는 단계를 포함하고,상기 적외선 감지 트랜지스터의 제1 소스 하부 반도체층, 제1 드레인 하부 반도체층는 서로 분리되어 있으며, 상기 리드아웃 트랜지스터의 제2 소스 상부 반도체층 및 제2 드레인 상부 반도체층은 서로 분리되어 있는 표시 장치의 제조 방법.
- 제15항에서,상기 게이트 절연막은 상기 제2 소스 전극 및 상기 제2 드레인 전극 사이에 노출된 상기 제2 하부 반도체층 위에 형성되는 표시 장치의 제조 방법.
- 제16항에서,상기 하부 반도체 물질 및 데이터 도전층 사이에 하부 저항성 접촉 물질을 형성하는 단계,상기 데이터 도전층 위에 상부 저항성 접촉 물질을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
- 제16항에서,상기 하부 반도체 물질을 형성하는 단계 이전에상기 기판 위에 광차단 물질 및 게이트 도전층을 차례로 형성하는 단계,상기 광차단 물질 및 상기 게이트 도전층을 식각하여 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성하는 단계, 및상기 기판, 광차단막 및 제2 하부 게이트 전극 위에 차단 절연막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
- 제18항에서,상기 광차단막 및 상기 리드아웃 트랜지스터의 제2 하부 게이트 전극을 형성 하는 단계는 상기 게이트 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 제1 감광막 패턴을 이용하여 상기 광차단 물질 및 상기 게이트 도전층을 식각하여 형성하는 표시 장치의 제조 방법.
- 제19항에서,상기 게이트 절연막 위의 상기 제1 상부 반도체층의 채널부와 중첩하는 위치에 제1 게이트 전극을, 상기 게이트 절연막 위의 상기 제2 하부 반도체층의 채널부와 중첩하는 위치에 제2 상부 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
- 제16항에서,상기 제1 소스 하부 반도체층 및 상기 제1 드레인 하부 반도체층은 서로 분리되도록 형성하는 표시 장치의 제조 방법.
- 제21항에서,상기 제2 소스 상부 반도체층 및 상기 제2 드레인 상부 반도체층은 서로 분리되도록 형성하는 표시 장치의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090107651A KR101681234B1 (ko) | 2009-11-09 | 2009-11-09 | 표시 장치 및 그 제조 방법 |
| US12/899,409 US9224900B2 (en) | 2009-11-09 | 2010-10-06 | Display device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090107651A KR101681234B1 (ko) | 2009-11-09 | 2009-11-09 | 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110051009A KR20110051009A (ko) | 2011-05-17 |
| KR101681234B1 true KR101681234B1 (ko) | 2016-12-01 |
Family
ID=43973828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090107651A KR101681234B1 (ko) | 2009-11-09 | 2009-11-09 | 표시 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9224900B2 (ko) |
| KR (1) | KR101681234B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101626029B1 (ko) * | 2009-02-18 | 2016-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| KR20120111637A (ko) * | 2011-04-01 | 2012-10-10 | 삼성디스플레이 주식회사 | 광 감지 센서 |
| KR20130027188A (ko) * | 2011-09-07 | 2013-03-15 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR101889915B1 (ko) | 2012-03-29 | 2018-08-21 | 삼성디스플레이 주식회사 | 광 센서를 포함하는 표시 장치 및 그 구동 방법 |
| KR102008956B1 (ko) * | 2012-07-18 | 2019-08-09 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN103207490B (zh) * | 2013-03-28 | 2015-10-14 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| CN113363343A (zh) * | 2021-05-31 | 2021-09-07 | Tcl华星光电技术有限公司 | 半导体器件和感光装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080121442A1 (en) * | 2006-11-27 | 2008-05-29 | Microsoft Corporation | Infrared sensor integrated in a touch panel |
| US20090179202A1 (en) * | 1998-10-01 | 2009-07-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| KR100931586B1 (ko) * | 2003-04-16 | 2009-12-14 | 삼성전자주식회사 | 지문 인식소자를 갖는 액정표시장치 및 제조방법 |
| US7687402B2 (en) * | 2004-11-15 | 2010-03-30 | Micron Technology, Inc. | Methods of making optoelectronic devices, and methods of making solar cells |
| KR100907255B1 (ko) * | 2007-09-18 | 2009-07-10 | 한국전자통신연구원 | 유기 박막 트랜지스터를 구비하는 표시 장치 |
| JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8030655B2 (en) * | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| WO2010058746A1 (en) * | 2008-11-21 | 2010-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2009
- 2009-11-09 KR KR1020090107651A patent/KR101681234B1/ko active IP Right Grant
-
2010
- 2010-10-06 US US12/899,409 patent/US9224900B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090179202A1 (en) * | 1998-10-01 | 2009-07-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US20080121442A1 (en) * | 2006-11-27 | 2008-05-29 | Microsoft Corporation | Infrared sensor integrated in a touch panel |
Also Published As
| Publication number | Publication date |
|---|---|
| US9224900B2 (en) | 2015-12-29 |
| KR20110051009A (ko) | 2011-05-17 |
| US20110109609A1 (en) | 2011-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101681234B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR101610846B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US8698144B2 (en) | Display device with improved sensing mechanism | |
| US8400412B2 (en) | Sensitivity touch display panel and manufacturing method of the same | |
| KR101699399B1 (ko) | 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법 | |
| KR101790161B1 (ko) | 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치 | |
| KR101669964B1 (ko) | 터치스크린 기판 및 이의 제조 방법 | |
| JP2008096523A (ja) | 表示装置 | |
| CN111584499B (zh) | 显示装置及半导体器件 | |
| KR101731047B1 (ko) | 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법 | |
| CN104380228A (zh) | 触摸面板和带触摸面板的显示装置 | |
| KR101812099B1 (ko) | 센서 어레이 기판 및 이를 포함하는 표시장치 | |
| CN112596294A (zh) | 显示装置、显示面板及其制造方法 | |
| US9128563B2 (en) | Display device and manufacturing method thereof | |
| US8610226B2 (en) | Photosensor element, photosensor circuit, thin-film transistor substrate, and display panel | |
| US9087750B2 (en) | Touch screen substrate, method of manufacturing the same, and display panel including the touch screen substrate | |
| US8614493B2 (en) | Photosensor element, photosensor circuit, thin film transistor substrate, display panel, and method for manufacturing photosensor element | |
| JP2005010690A (ja) | 平面表示装置 | |
| US11113503B2 (en) | Fingerprint sensor and display device | |
| KR20060012844A (ko) | 박막 트랜지스터형 이미지 센서를 이용한 지문인식장치 | |
| KR20170076180A (ko) | 터치 표시장치용 어레이기판 및 그 제조방법 | |
| US20130048989A1 (en) | Touch substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |