KR100907255B1 - 유기 박막 트랜지스터를 구비하는 표시 장치 - Google Patents

유기 박막 트랜지스터를 구비하는 표시 장치 Download PDF

Info

Publication number
KR100907255B1
KR100907255B1 KR1020070094554A KR20070094554A KR100907255B1 KR 100907255 B1 KR100907255 B1 KR 100907255B1 KR 1020070094554 A KR1020070094554 A KR 1020070094554A KR 20070094554 A KR20070094554 A KR 20070094554A KR 100907255 B1 KR100907255 B1 KR 100907255B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film transistor
organic
organic thin
Prior art date
Application number
KR1020070094554A
Other languages
English (en)
Other versions
KR20090029373A (ko
Inventor
구재본
강승열
서경수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070094554A priority Critical patent/KR100907255B1/ko
Priority to US12/112,646 priority patent/US20090072226A1/en
Publication of KR20090029373A publication Critical patent/KR20090029373A/ko
Application granted granted Critical
Publication of KR100907255B1 publication Critical patent/KR100907255B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

유기 박막 트랜지스터를 구비하는 표시 장치가 제공된다. 이 장치는 기판 상에 형성된 유기 박막 트랜지스터, 유기 박막 트랜지스터를 덮는 패시베이션층 및 패시베이션층 상에 형성되는 뱅크층을 구비한다. 이때, 패시베이션층 및 뱅크층 중의 적어도 하나는 기판의 상부로부터 유기 박막 트랜지스터로 입사되는 광을 차단하는 물질로 형성된다.

Description

유기 박막 트랜지스터를 구비하는 표시 장치{Display Device Having Organic Thin Film Transistor}
본 발명은 표시 장치에 관한 것으로, 보다 구체적으로는 유기 박막 트랜지스터를 구비하는 표시 장치에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT신성장동력 핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호: 2005-S-070-03, 과제명: Flexible 디스플레이].
박막 트랜지스터는 액정 디스플레이 소자(LCD), 유기 발광 다이오드 디스플레이 소자(Organic Light Emitting Diodes Display: OLED Display) 또는 무기 발광 다이오드 디스플레이 소자(Inorganic Light Emitting Diodes Display) 등과 같은 평판 표시 장치(flat panel display device)에서 스위칭 소자 또는 드라이빙 소자로 사용되고 있다. 상기 스위칭 소자는 상기 평판 표시 장치의 각 화소의 동작을 제어하는 기능을 수행하고, 상기 드라이빙 소자는 각 화소를 구동시키는 기능을 수행한다.
한편, 상기 스위칭 소자의 문턱 전압(threshold voltage)이 변하면, 이를 통 해 인가되는 상기 드라이빙 소자의 게이트 전압이 변하기 때문에, 화소의 그레이(gray) 특성은 정밀하게 구현되기 어렵다. 또한, 상기 드라이빙 소자의 문턱 전압의 변화는 화소의 휘도 특성을 결정하는 턴온 전류 특성의 변화를 초래한다. 이런 점에서, 화소의 그레이 및 휘도 특성의 개선을 위해서는, 상기 스위칭 소자 및 드라이빙 소자는 안정된 전기적 특성 특성을 갖는 것이 요구된다.
최근 제안된 유기 박막 트랜지스터(Organic Thin Film Transistor)는 인쇄 기법과 같은 매우 저렴한 공정 기술 및 종래의 반도체 공정 기술을 사용하여 제작될 수 있을 뿐만 아니라, 저온 공정 기술을 이용함으로써 플라스틱과 같은 플렉서블(Flexible)한 기판 상에도 형성될 수 있다. 이에 따라, 상기 유기 박막 트랜지스터는, 다결정 실리콘 박막 트랜지스터와 같은 무기 박막 트랜지스터를 대신하여, 대면적의 평판 표시 장치 또는 최근 주목받고 있는 플렉서블 전자 제품들을 위한 능동 소자로서 사용될 것으로 기대되고 있다. 예를 들면, 상기 유기 박막 트랜지스터를 능동 소자로 사용하는 유기전계 발광 표시 장치는 1ms 이하의 빠른 응답 속도 특성을 갖고, 자체 발광을 이용함으로써 시인성 및 시야각과 관련된 기술적 특성들이 우수하다. 또한, 상기 유기전계 발광 표시 장치는 백-라이트를 필요로 하지 않기 때문에, 액정 표시 장치에 비해 낮은 소비 전력 특성 및 얇은 두께를 갖는다. 이에 따라, 상기 유기전계 발광 표시 장치는 최근 널리 이용되는 액정 표시 장치를 대신할 차세대 평판 표시 장치로 주목 받고 있다.
하지만, 종래의 유기 박막 트랜지스터의 문턱 전압 및 이동도(mobility)는 빛과 같은 환경적 요인의 변화에 민감하다. 예를 들면, 도 10에 도시된 것처럼, 종 래의 유기 박막 트랜지스터는 백색 가시광에 6분간 노출될 경우, 그 문턱 전압의 변화 크기는 대략 28V로 과도하게 컸다. 이처럼 큰 문턱 전압의 변화 때문에, 종래의 유기 박막 트랜지스터를 구비하는 평판 표시 장치는 요구되는 그레이 및 휘도 특성을 충족시키기 어렵다.
본 발명이 이루고자 하는 일 기술적 과제는 안정적인 문턱 전압 특성을 갖는 유기 박막 트랜지스터를 구비하는 표시 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 빛에 의한 문턱 전압의 변동을 줄일 수 있는 유기 박막 트랜지스터를 구비하는 표시 장치를 제공하는 데 있다.
상기 일 기술적 과제를 달성하기 위하여, 본 발명은 광차단막을 구비하는 표시 장치를 제공한다. 구체적으로, 이 장치는 기판, 상기 기판 상에 형성된 유기 박막 트랜지스터, 및 상기 기판 상에 형성되어 상기 유기 박막 트랜지스터로 입사되는 광을 차단하는 광차단막을 구비한다.
본 발명의 일 실시예에 따르면, 상기 유기 박막 트랜지스터는 상기 기판 상에 배치되어 상기 기판의 하부로부터 입사되는 빛을 차단하는 게이트 패턴, 상기 게이트 패턴 상에 배치된 유전막, 및 상기 유전막 상에 배치된 유기 반도체층을 구비할 수 있다. 이때, 상기 광차단막은 상기 유기 박막 트랜지스터의 상부에 배치될 수 있다.
이에 더하여, 상기 표시 장치는 상기 유기 박막 트랜지스터의 상부에 배치되는 패시베이션층, 상기 패시베이션층 상부에 배치되는 애노드 전극 및 상기 패시베이션층 상부에 배치되어 상기 애노드 전극의 가장자리를 덮는 뱅크층을 더 포함할 수 있다. 이 경우, 상기 패시베이션층, 상기 애노드 전극 및 상기 뱅크층 중의 적어도 하나는 상기 광차단막으로 사용될 수 있다.
예를 들면, 상기 패시베이션층 및 상기 뱅크층 중의 적어도 하나는, 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중에서, 5%이하의 광투과도 특성을 제공할 수 있도록 조합된 적어도 하나를 포함할 수 있다. 더 구체적으로, 상기 패시베이션층 및 상기 뱅크층 중의 적어도 하나는 금속성 물질들의 산화물들 및 카본 블랙이 첨가된 유기 절연막들 중의 적어도 한가지를 포함할 수 있다.
또한, 상기 애노드 전극은 상기 기판의 상부로부터 입사되는 빛이 상기 유기 박막 트랜지스터로 입사되는 것을 유효하게 차단하도록, 상기 유기 박막 트랜지스터의 상부 영역에서 상기 패시베이션층의 상부면을 덮도록 형성될 수 있다. 이때, 상기 애노드 전극은 금속성 물질들 중의 적어도 하나를 포함할 수 있다.
본 발명의 또다른 실시예에 따르면, 상기 유기 반도체층 상에 배치되면서 5%이하의 광투과도 특성을 제공할 수 있는 물질로 형성되는 상부 광차단막을 더 포함할 수 있다. 이때, 상기 상부 광차단막이 상기 광차단막으로 사용된다.
한편, 상기 유기 박막 트랜지스터는 상기 게이트 패턴의 가장자리 상부에서 상기 유전막의 상부면을 덮는 소오스/드레인 패턴들을 더 구비할 수 있다. 이때, 상기 소오스/드레인 패턴들은 상기 유전막 및 상기 유기 반도체층 사이로 연장되거나 상기 유기 반도체층의 가장자리 상부로 연장될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 유기 박막 트랜지스터는 상기 기판 상에 배치된 유기 반도체층, 상기 유기 반도체층 상에 배치된 유전막, 및 상기 유전막 상에 배치되어 상기 기판의 상부로부터 입사되는 빛을 차단하는 게이트 패턴을 구비할 수 있다. 이때, 상기 유기 반도체층 및 상기 기판 사이에는 상기 광차단막으로 사용되는 하부 광차단막이 더 배치될 수 있다. 또한, 상기 유기 반도체층의 양측에는 소오스/드레인 패턴들이 더 배치될 수 있다. 이 경우, 상기 하부 광차단막은, 상기 유기 반도체층의 하부로부터 연장되어, 적어도 상기 소오스/드레인 패턴들과 상기 기판 사이에 개재될 수 있다. 상기 하부 광차단막은, 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중에서, 5%이하의 광투과도 특성을 제공할 수 있도록 조합된 적어도 하나를 포함할 수 있다.
이에 더하여, 상기 표시 장치는 유기 발광 소자를 더 구비할 수 있으며, 상기 유기 박막 트랜지스터는 상기 유기 발광 소자로 공급되는 전류를 제어하는 드라이빙 소자 및 상기 드라이빙 소자의 동작을 제어하는 스위칭 소자로 사용될 수 있다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히 려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
본 발명에 따르면, 빛을 차단할 수 있는 광차단막이 유기 박막 트랜지스터의 상부 또는 하부에 형성된다. 도 10을 참조하여 설명된 것처럼, 빛이 유기 박막 트랜지스터로 입사될 경우, 유기 박막 트랜지스터의 문턱 전압이 과도하게 변동되지만, 본 발명에 따른 광차단막은 이러한 빛에 의한 문턱 전압의 변동을 줄일 수 있다. 그 결과, 본 발명에 따른 유기 박막 트랜지스터는 안정적인 전기적 특성을 가질 수 있다.
특히, 이처럼 안정적인 전기적 특성을 갖는 유기 박막 트랜지스터가 표시 소자의 스위칭 트랜지스터 및 드라이빙 트랜지스터로 사용될 경우, 표시 소자는 개선된 그레이 및 휘도 특성을 가질 수 있다.
아래에서는, 유기 발광 다이오드 디스플레이 소자를 예로 들어, 본 발명에 따른 유기 박막 트랜지스터의 기술적 특징을 설명한다. 하지만, 본 발명에 따른 유기 박막 트랜지스터는 예시된 유기 발광 다이오드 디스플레이 소자를 위해서는 사용되는 것은 아니라는 점에서, 본 발명의 기술적 사상이 유기 발광 다이오드 디스플레이 소자에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 회로도이다.
도 1을 참조하면, 유기 발광 다이오드 디스플레이 소자의 단위 화소는 유기 발광 다이오드(OLED)에 연결된 드라이빙 트랜지스터(TR1) 및 상기 드라이빙 트랜지스터(TR1)의 게이트 전극에 접속하는 드레인 전극을 구비하는 스위칭 트랜지스터(TR2)를 포함한다. 본 발명에 따르면, 상기 드라이빙 트랜지스터(TR1) 및 상기 스위칭 트랜지스터(TR2)는 유기 반도체층을 활성층으로 사용하는 유기 박막 트랜지스터일 수 있다.
상기 스위칭 트랜지스터(TR2)의 소오스 전극 및 게이트 전극은, 각각, 서로 교차하는 스캔 라인(S/L) 및 데이터 라인(D/L)에 접속된다. 이에 더하여, 상기 드라이빙 트랜지스터(TR1)의 소오스 전극은 상기 스캔 라인(S/L)을 가로지르는 전원 라인(P/L)에 접속되고, 상기 스위칭 트랜지스터(TR2)의 드레인 전극 및 상기 드라이빙 트랜지스터(TR1)의 게이트 전극은 커패시터(C1)를 통해 상기 전원 라인(P/L)과 용량성 결합(capacitively coupled)한다.
이때, 상기 커패시터(C1)는 상기 스캔 라인(S/L)의 선택 신호들 사이의 시간 간격(즉, 한 프레임) 동안, 상기 데이터 라인(D/L)으로부터 인가된 전위를 유지시키는 역할을 한다. 또한, 상기 드라이빙 트랜지스터(TR1)는 상기 커패시터(C1)에 충전된 전하들에 의해 턴온됨으로써, 상기 전원 라인(P/L)으로부터 공급되는 전원을 상기 유기 발광 다이오드(OLED)로 전달한다. 따라서, 상기 스위칭 트랜지스터(TR2) 및 드라이빙 트랜지스터(TR1)의 문턱 전압들이 변하면, 상기 화소의 광학적 특성이 변할 수 있다. 이런 점에서, 상기 스위칭 트랜지스터(TR2) 및 드라이빙 트랜지스터(TR1)는 안정된 문턱 전압 특성을 갖는 것이 요구된다.
본 발명에 따르면, 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)의 상부 또는 하부에는, 외부 또는 내부 광에 의한 문턱 전압의 변동을 예방할 수 있는 적어도 하나의 광 차단막이 배치된다. 상기 광 차단막과 관련된 다양한 실시예들은 아래에서 도 2 내지 도 7을 참조하여 설명될 것이다.
도 2는 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도이다.
도 2를 참조하면, 기판(100) 상의 소정영역에는 게이트 패턴들(110)이 배치되고, 상기 게이트 패턴들(110)이 형성된 결과물 상에는 유전막(120)이 배치된다. 상기 게이트 패턴들(110) 및 상기 유전막(120)은 각각 상기 드라이빙 및 스위칭 트 랜지스터들(TR1, TR2)의 게이트 전극 및 게이트 절연막으로 사용된다.
상기 유전막(120) 상에는, 상기 게이트 패턴들(110) 상부에서 상기 유전막(120)의 상부면을 노출시키는 소오스/드레인 패턴들(130)이 배치되고, 상기 게이트 패턴들(110) 상부에서 노출된 상기 유전막(120)의 상에는 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)의 활성층으로 사용되는 유기 반도체층들(140)이 배치된다. 이러한 구조의 유기 박막 트랜지스터는 바텀게이트-바텀 콘택(또는 인버티드 코플라나) 구조(bottom gate-bottom contact or inverted coplanar structure)라고 한다.
본 발명의 일 실시예에 따르면, 상기 기판(100)은 글라스 재질의 물질로 형성될 수 있으며, 플렉서블한 유기 발광 다이오드 디스플레이 소자의 구현을 위해 플라스틱 등과 같이 플렉서블한 물질로 형성될 수도 있다.
상기 게이트 패턴들(110)은 빛이 상기 유기 반도체층으로 입사되는 것을 차단할 수 있는 도전성 물질들 중의 적어도 하나로 형성된다. 예를 들면, 상기 게이트 패턴들(110)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들 및 이들의 화합물들 중의 적어도 하나로 형성될 수 있으며, 단층 또는 복층 구조로 형성될 수 있다. 이때, 상기 게이트 패턴(110)은 대략 5% 이하의 광 투과도 특성을 가질 수 있도록 형성되는 것이 바람직하다. 예를 들면, 상기 게이트 패턴(110)의 두께를 증가시키는 방법이 이러한 목적을 달성하기 위해 사용될 수 있다.
상기 유전막(120)은 상기 게이트 패턴(110)과 상기 소오스/드레인 패턴 들(130)을 전기적으로 분리시키며, 실리콘 산화물 및 실리콘 질화물 등과 같은 무기물들 중의 적어도 하나 또는 폴리비닐페놀(PVP) 및 아크릴계 고분자 물질들과 같은 유기물들 중의 적어도 하나로 형성될 수 있다.
또한, 상기 소오스/드레인 패턴들(130)은 도전성 물질들 중의 적어도 하나로 형성된다. 예를 들면, 상기 소오스/드레인 패턴들(130)은 Au, Pt, Pd, Ni, Cr, Al, Ag, Mo 및 Ti 등과 같은 금속성 물질들 및 이들의 화합물들 중의 적어도 하나로 형성될 수 있다. 더 구체적으로는, 상기 소오스/드레인 패턴들(130)은 상기 유전막(120)과의 접촉 특성의 개선을 위해 상기 유전막(120) 상에 직접 접촉하는 하부 금속막 및 상기 하부 금속막 상에 형성되는 상부 금속막으로 이루어질 수 있다. 본 발명의 일 실시예에 따르면, 상기 하부 금속막은 Ti, Al 및 Cr 중의 하나로 이루어질 수 있으며, 상기 상부 금속막은 Au, Pt, Pd 및 Ni 중의 하나로 이루어질 수 있다. 이 실시예에 따르면, 상기 소오스/드레인 패턴들(130) 역시 빛을 차단할 수 있는 물질로 형성될 수 있다.
상기 유기 반도체층(140)은 펜타센 (pentacene), 테트라센 (tetracene), 안트라센 (anthracene), 나프탈렌 (naphthalene), 알파-6-티오펜 (α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 페릴렌 (perylene), 루브렌 (rubrene), 폴리티오펜 (polythiophene), 폴리파라페닐렌비닐렌 (Poly(p-phenylene vinylene): PPV), 폴리파라페닐렌 (Polyparaphenylene), 폴리플로렌 (polyfluorenes: PFs), 폴리티오펜비닐렌 (polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체 (polythiophene-heterocyclic aromatic copolymer), 나프탈렌의 올리고아센, 알파- 5-티오펜의 올리고티오펜 (oligothiophene of α-5-thiophene), 금속을 함유하는 프탈로시아닌 (metal phthalocyanine) 및 금속을 함유하지 않는 프탈로시아닌 (metal-free phthalocyanine), 및 이들의 유도체들로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이에 더하여, 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)이 형성된 결과물 상에는, 패시베이션막(passivation layer)(150) 및 뱅크층(bank layer)(170)이 차례로 형성된다. 또한, 상기 패시베이션막(150)을 관통하는 콘택 홀(155)을 통해 상기 드라이빙 트랜지스터(TR1)의 소오스/드레인 패턴(130)에 접속하는 애노드 패턴(160)이 상기 패시베이션막(150) 상에 형성된다.
상기 패시베이션막(150)은 상기 애노드 패턴(160)과 상기 스위칭 트랜지스터(TR2)를 분리시키면서, 상기 애노드 패턴(160)의 주 상부면(main top surface)이 평탄화될 수 있도록 만든다. 상기 뱅크층(170)은, 상기 애노드 패턴(160)의 상부에 형성될 유기 발광 다이오드가 단선(open) 또는 단락(short)되는 것을 방지할 수 있도록, 경사진 측벽 모양(sloped sidewall profile)을 가지면서 상기 애노드 패턴(160)의 가장자리(edge) 상부면을 덮는다. 이런 점에서, 상기 뱅크층(170)은 유기 발광 다이오드 디스플레이 소자의 화소의 모양을 정의한다.
이 실시예에 따르면, 상기 패시베이션막(150)은 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중의 적어도 하나를 포함할 수 있으며, 낮은 광 투과도 특성을 가질 수 있는 물질로 형성된다. 보다 구체적으로, 상기 패시베이션막(150)은 대략 5% 이하의 광 투과도 특성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 패시베이션막(150)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들의 화합물(예를 들면, 이들의 산화물들)로 형성될 수 있다. 또한, 상기 패시베이션막(150)은 카본 블랙이 첨가된 유기 절연막들 중의 한가지일 수 있다. 하지만, 상기 패시베이션막(150)의 물질 종류는 여기에 예시된 것에 한정되지 않는다.
상기 뱅크층(170)은 폴리아크릴 계열 및 폴리이미드 계열의 유기물들 중의 적어도 하나로 형성될 수 있다. 또한, 상기 애노드 패턴(160)은 ITO, IZO, ZnO와 같은 투명한 도전성 물질들 및 Ag, Al, Mg, Ni 및 Cr과 같은 금속성 물질들 중의 적어도 하나를 포함할 수 있다. 예를 들면, 상기 애노드 패턴(160)이 투명 전극으로 사용될 경우에는 ITO, IZO 및 ZnO 중의 적어도 하나로 형성될 수 있고, 반사형 전극으로 사용될 경우에는 Ag, Al, Mg, Ni 및 Cr 등과 같은 금속성 물질들 중의 적어도 하나의 상부에 ITO, IZO 및 ZnO 중의 적어도 하나가 적층된 다층 구조일 수 있다.
한편, 상기 기판(100), 상기 게이트 패턴(110), 상기 유전막(120), 상기 소오스/드레인 패턴들(130), 상기 유기 반도체층(140), 상기 패시베이션막(150), 상기 애노드 패턴(160), 상기 뱅크층(170) 및 상기 계면 패턴(200)은 위에서 예시된 물질들에 한정되지 않으며, 이 기술 분야에서 알려진 다른 다양한 물질들이 이들을 위해 사용될 수 있음은 자명하다.
도 3은 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도이다. 유기 반도체층 및 소오스/드레인 패턴 들(130)의 적층 순서에서의 차이를 제외하면, 이 실시예는 도 2를 참조하여 설명된 제 1 실시예와 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 생략한다.
도 3을 참조하면, 이 실시예에 따르면, 상기 게이트 패턴들(110) 상부의 상기 유전막(120) 상에는 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)의 활성층으로 사용되는 유기 반도체층들(140)이 배치된다. 또한, 상기 유전막(120)의 상부에는 상기 유기 반도체층들(140)의 상부 가장자리를 덮는 소오스/드레인 패턴들(130)이 배치된다. 이러한 구조의 유기 박막 트랜지스터는 바텀게이트-탑 콘택(또는 인버티드 스태거드) 구조(bottom gate-bottom contact or inverted staggered structure)라고 한다.
이 실시예에 따르면, 도 2를 참조하여 설명된 상기 인버티드 코플라나 구조와 마찬가지로, 상기 기판(100)과 상기 유기 반도체층(140) 사이에는 상기 게이트 패턴(110)이 개재된다. 따라서, 상기 기판(100)의 하부면으로부터 입사되는 빛이 상기 유기 반도체층(140)에 도달하는 것을 차단하기 위해, 상기 게이트 패턴(110)은 낮은 광 투과도 특성을 제공할 수 있는 물질들 중의 적어도 한가지로 형성된다. 예를 들면, 앞선 실시예와 마찬가지로, 상기 게이트 패턴들(110)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들 및 이들의 화합물들 중의 적어도 하나로 형성될 수 있으며, 단층 또는 복층 구조로 형성될 수 있다.
이에 더하여, 상기 패시베이션막(150)은 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중의 적어도 하나를 포함할 수 있으며, 낮은 광 투과도 특성을 가질 수 있는 물질로 형성된다. 보다 구체적으로, 상기 패시베이션막(150)은 대략 5% 이하의 광 투과도 특성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 패시베이션막(150)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들의 화합물(예를 들면, 이들의 산화물들)로 형성될 수 있다. 또한, 상기 패시베이션막(150)은 카본 블랙이 첨가된 유기 절연막들 중의 한가지일 수 있다. 하지만, 상기 패시베이션막(150)의 물질 종류는 여기에 예시된 것에 한정되지 않는다.
도 4는 본 발명의 제 3 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도이다. 이 실시예는 상기 뱅크층(170)을 광 차단 특성을 갖는 물질로 형성한다는 점을 제외하면, 도 2를 참조하여 설명된 상기 제 1 실시예와 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 생략한다.
도 4를 참조하면, 이 실시예에 따르면, 상기 뱅크층(170)은 낮은 광 투과도 특성을 가질 수 있는 물질로 형성된다. 보다 구체적으로, 상기 뱅크층(170)은 대략 5% 이하의 광 투과도 특성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 뱅크층(170)은 폴리아크릴 계열의 수지들, 폴리이미드 계열의 수지들, 금속 원자의 산화물들 및 질화물들 및 유기 절연막들 중의 적어도 하나를 포함할 수 있다. 더 구체적으로는, 상기 뱅크층(170)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들의 화합물(예를 들면, 이들의 산화물들) 또는 카본 블랙이 첨가된 유기 절연막들 중의 적어도 한가지일 수 있다. 하지만, 상기 뱅크층(170)의 물질 종류는 여기에 예시된 것에 한정되지 않는다.
한편, 이 실시예에 따르면, 상기 기판(100)의 상부로부터 입사되는 빛을 효과적으로 차단하기 위해, 도시된 것처럼, 상기 뱅크층(170)은 상기 유기반도체층(140)의 상부 영역(A)에서 상기 애노드 패턴(160) 또는 상기 패시베이션막(150)을 덮도록 배치될 수도 있다.
이 경우, 상기 패시베이션막(150)은 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중의 적어도 하나를 포함하되, 낮은 광 투과도 특성을 갖는 물질로 형성될 수 있다. 하지만, 또 다른 실시예에 따르면, 상기 패시베이션막(150)은 광 투과도 특성과 관련된 기술적 요건에 한정되지 않을 수도 있다. 즉, 상기 패시베이션막(150)은 상기 뱅크층(170)보다 상대적으로 큰 광 투과도 특성을 갖는 물질로 형성될 수 있다.
도 5 및 도 6은 상기 제 1 및 제 2 실시예들의 변형예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도들이다. 이 실시예에 따르면, 상기 패시베이션막(150)의 상부에는 추가적인 상부 광차단막(220)이 형성된다. 이러한 기술적 차이를 제외하면, 이 실시예는 도 2 및 도 3을 참조하여 설명된 상기 제 1 및 제 2 실시예들과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 생략한다.
도 5 및 도 6을 참조하면, 상기 패시베이션막(150)의 상부에는 추가적인 상부 광차단막(220)이 형성된다. 일 실시예에 따르면, 상기 상부 광차단막(220)은 적어도, 상기 드라이빙 트랜지스터(TR1) 및 상기 스위칭 트랜지스터(TR2)의 활성층으 로 사용되는, 상기 유기 반도체층(140)의 상부 영역을 덮도록 형성된다. 이때, 상기 상부 광차단막(220)은 상기 패시베이션막(150)과 상기 애노드 패턴(160) 사이로 연장되거나 상기 패시베이션막(150)과 상기 뱅크층(170) 사이로 연장될 수 있다.
한편, 상기 상부 광차단막(220)은 낮은 광 투과도 특성을 가질 수 있는 물질로 형성된다. 보다 구체적으로, 상기 상부 광차단막(220)은 대략 5% 이하의 광 투과도 특성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 상부 광차단막(220)은 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중의 적어도 하나를 포함할 수 있으며, 더 구체적으로는, Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들의 화합물(예를 들면, 이들의 산화물들)로 형성될 수 있다. 또한, 상기 상부 광차단막(220)은 카본 블랙이 첨가된 유기 절연막들 중의 한가지일 수 있다. 하지만, 상기 상부 광차단막(220)의 물질 종류는 여기에 예시된 것에 한정되지 않는다.
이 실시예에 따르면, 상기 패시베이션막(150) 및 상기 뱅크층(170)은 도 2 및 도 3을 참조하여 설명된 것처럼 낮은 광투과도 특성을 갖는 물질들 중의 적어도 한가지로 형성될 수 있다. 하지만, 상기 상부 광차단막(220)이 상기 기판(100)의 상부로부터 입사되는 빛을 유효하게 차단할 수 있는 경우, 상기 패시베이션막(150) 및 상기 뱅크층(170)이 낮은 광투과도 특성을 갖는 물질들로 형성될 필요는 없다.
도 7은 상기 제 3 실시예의 변형예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도이다. 이 실시예에 따르면, 상기 애노드 패턴(160)이 광차단막으로 사용된다. 설명의 간결함을 위해, 상기 제 3 실시예와 중 복되는 기술적 특징들에 대한 설명은 생략한다.
도 7을 참조하면, 상기 애노드 패턴(160)은 반사형 전극으로 사용될 수 있도록, 금속성 물질들 중의 적어도 하나로 형성된다. 예를 들면, 상기 애노드 패턴(160)은 Ag, Al, Mg, Ni 및 Cr 등과 같은 금속성 물질들 중의 적어도 하나를 포함하되, 그 상부에는 ITO, IZO 및 ZnO 중의 적어도 하나가 적층될 수 있다.
상기 애노드 패턴(160)을 금속성 물질로 형성할 경우, 입사되는 빛을 반사하기 때문에, 외부 빛이 상기 애노드 패턴(160) 아래의 상기 유기반도체층(140)으로 입사되는 것을 차단할 수 있다. 따라서, 상기 패시베시션막(150) 및 상기 뱅크층(170)은 광 투과도 특성과 관련하여, 앞선 실시예들에서 제시된 기술적 요건들을 충족시킬 필요가 없다. 즉, 상기 패시베이션막(150) 및 상기 뱅크층(170)은 상대적으로 큰 광 투과도 특성을 갖는 물질들로 형성될 수 있다. 하지만, 이 실시예에서도, 상기 패시베이션막(150) 및 상기 뱅크층(170)은 앞선 실시예들에서 제시된 광 투과도와 관련된 기술적 요건을 충족시킬 수 있는 물질들로 형성될 수도 있다.
도 8는 본 발명의 제 4 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도이고, 도 9는 상기 제 4 실시예로부터 변형된 실시예를 도시하는 단면도이다. 게이트 패턴, 유기 반도체층, 유전막 및 소오스/드레인 패턴들의 적층 순서에서의 차이 및 패시베이션막의 물질 종류에서의 차이를 제외하면, 이들 실시예들은 도 2 내지 도 4를 참조하여 설명된 앞선 실시예들과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 생략한다.
도 8 및 도 9를 참조하면, 이 실시예에 따르면, 기판(100) 상의 소정영역에 서로 이격된 소오스/드레인 패턴들(130)이 배치되고, 상기 소오스/드레인 패턴들(130) 사이에는 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)의 활성층으로 사용되는 유기 반도체층들(140)이 배치된다. 상기 유기 반도체층(140)이 형성된 결과물 상에는 유전막(120)이 배치되고, 상기 유기 반도체층들(140)의 상부의 상기 유전막(120) 상에는 게이트 패턴들(110)이 배치된다. 상기 게이트 패턴들(110) 및 상기 유전막(120)은 각각 상기 드라이빙 및 스위칭 트랜지스터들(TR1, TR2)의 게이트 전극 및 게이트 절연막으로 사용된다. 이러한 구조의 유기 박막 트랜지스터는 스태거드 구조(staggered structure)라고 한다.
이들 실시예들에서, 상기 게이트 패턴(110)은 낮은 광 투과도 특성을 제공할 수 있는 물질들 중의 적어도 한가지로 형성된다. 예를 들면, 앞선 실시예와 마찬가지로, 상기 게이트 패턴들(110)은 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들 및 이들의 화합물들 중의 적어도 하나로 형성될 수 있으며, 단층 또는 복층 구조로 형성될 수 있다. 이 경우, 상기 기판(100)의 상부로부터 입사되는 빛이 상기 유기 반도체층(140)에 도달하는 것을 예방할 수 있다.
한편, 상기 유기 반도체층(140)과 상기 기판(100) 사이에는 하부 광차단막(210)이 더 배치될 수 있다. 예를 들면, 도 4에 도시된 것처럼, 상기 하부 광차단막(210)은 상기 유기 반도체층(140)으로부터 연장되어 상기 기판(100)의 전면을 덮도록 형성될 수 있다. 또는, 도 5에 도시된 것처럼, 상기 하부 광차단막(210)은 상기 유기 반도체층(140)으로부터 상기 소오스/드레인 패턴(130)의 아래로 연장될 수 있다. 이때, 상기 소오스/드레인 패턴(130)을 형성하기 위한 패터닝 단계에서, 상기 하부 광차단막(210)이 함께 패터닝될 수 있다. 이 경우, 도시된 것처럼, 상기 하부 광차단막(210)은 상기 소오스/드레인 패턴(130)의 측벽에 자기-정렬될 수 있으며, 별도의 패터닝 단계는 불필요하다. 하지만, 상기 하부 광차단막(210)이 배치되는 영역이 상기 유기 반도체층(140)의 하부 영역을 포함한다면, 그 연장되는 영역의 범위는 다양하게 변형될 수 있다.
이들 실시예들에 따르면, 상기 하부 광차단막(210)은 낮은 광 투과도 특성을 가질 수 있는 물질로 형성된다. 보다 구체적으로, 상기 하부 광차단막(210)은 대략 5% 이하의 광 투과도 특성을 갖는 물질로 형성될 수 있다. 예를 들면, 상기 하부 광차단막(210)은 금속 원자의 산화물들 및 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중의 적어도 하나를 포함할 수 있으며, 더 구체적으로는, Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 및 Ti 등과 같은 금속성 물질들의 화합물(예를 들면, 이들의 산화물들)로 형성될 수 있다. 또한, 상기 하부 광차단막(210)은 카본 블랙이 첨가된 유기 절연막들 중의 한가지일 수 있다. 하지만, 상기 하부 광차단막(210)의 물질 종류는 여기에 예시된 것에 한정되지 않는다.
한편, 도 2 내지 도 7을 참조하여 설명된 실시예들에서, 게이트 패턴(110)이 투명한 도전성 물질로 형성될 경우, 상기 하부 광차단막(210)은 이들 실시예들을 위해 사용될 수도 있다.
도 10은 빛에 의한 유기 박막 트랜지스터의 문턱 전압 특성을 측정한 그래프이다. 실험은 펜타센을 활성층으로 사용하는 유기 박막 트랜지스터를 이용하여 실 시되었다. 그래프에서, 가로축은 게이트 패턴에 인가된 전압이고, 세로축은 드레인 전극을 흐르는 전류를 나타낸다.
도 10을 참조하면, 참조번호 1로 표시된 곡선은 유기 박막 트랜지스터를 10분간 턴온된 상태에서 전류를 흘린 후, 게이트 전압을 +40V에서 -40V로 스윕(sweep)하면서 드레인 전류를 측정한 결과이다. 이 경우, 문턱 전압은 대략 -28V였다.
참조번호 2로 표시된 곡선은 참조번호 1의 측정이 수행된 유기 박막 트랜지스터에 6분간 백색 가시광을 조사한 후, 동일한 방식으로 전압-전류 특성을 측정한 결과이다. 이 경우, 문턱 전압은 대략 0V였다. 즉, 이 경우, 참조번호 1의 경우에 비해 대략 28V의 문턱 전압의 변화가 있었다.
참조번호 3으로 표시된 곡선은 참조번호 1의 측정이 수행된 유기 박막 트랜지스터를 6분간 빛이 차단된 상태에 둔 후, 앞서의 측정 방법들과 동일한 방식으로 전압-전류 특성을 측정한 결과이다. 이 경우, 문턱 전압은 대략 -22V였다. 즉, 이 경우, 참조번호 1의 경우에 비해 대략 6V의 문턱 전압의 변화가 있었다.
실험 결과로부터, 빛이 차단된 경우 문턱 전압의 변화가 그렇지 않은 경우에 비해 훨씬 작게 문턱 전압이 변화됨을 알 수 있다. 이처럼 유기 박막 트랜지스터의 문턱 전압의 균일성이 빛에 민감하게 의존한다는 점에서, 본 발명의 상술한 실시예들에서 제시된 것처럼, 유기 반도체층(140)의 상부 및 하부를 광 차단 특성을 갖는 물질들로 둘러싸는 방법은 안정된 문턱 전압 특성을 갖는 유기 박막 트랜지스터의 제조를 가능하게 한다.
한편, 위에서는, 본 발명의 기술적 특징들이 유기 박막 트랜지스터를 구비하는 유기 발광 다이오드 디스플레이 소자에 적용된 실시예들에 대해 설명하였지만, 액정 표시 장치(liquid crystal display), 무기 전계 발광 표시 장치(inorganic field-emission display) 및 전기이동 표시 장치(Electrophoretic display) 등과 같이 유기 박막 트랜지스터가 사용될 수 있는 디스플레이 장치들에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 회로도이다.
도 2 내지 도 9는 본 발명의 실시예들에 따른 유기 발광 다이오드 디스플레이 소자의 단위 화소를 도시하는 단면도들이다.
도 10은 빛에 의한 유기 박막 트랜지스터의 문턱 전압 특성을 측정한 그래프이다.

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 유기 박막 트랜지스터;
    상기 유기 박막 트랜지스터를 덮는 패시베이션층; 및
    상기 패시베이션층 상에 형성되어 화소의 모양을 정의하는 뱅크층을 구비하되,
    상기 패시베이션층 및 상기 뱅크층 중의 적어도 하나는 상기 기판의 상부로부터 상기 유기 박막 트랜지스터로 입사되는 광을 차단하도록 금속 원자의 산화물들, 금속 원자의 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중에서, 5%이하의 광투과도 특성을 제공할 수 있도록 조합된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 금속 원자는 Mg, Al, Cr, Co, Ni, Pd, Ag, Au, Pt, Mo 또는 Ti를 포함하고, 상기 유기 절연막들은 카본 블랙이 첨가된 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 패시베이션층은 상기 기판의 상부로부터 상기 유기 박막 트랜지스터로 입사되는 광을 차단할 수 있도록 상기 유기 박막 트랜지스터의 상부 영역을 덮는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 패시베이션층 상부에 배치되는 애노드 전극을 더 포함하되,
    상기 애노드 전극은 상기 기판의 상부로부터 상기 유기 박막 트랜지스터로 입사되는 광을 차단할 수 있도록 상기 유기 박막 트랜지스터의 상부 영역을 덮는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 유기 반도체층 상부에 배치되면서 5%이하의 광투과도 특성을 제공할 수 있는 물질로 형성되는 상부 광차단막을 더 포함하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 유기 박막 트랜지스터는
    상기 기판 상에 배치되는 게이트 패턴;
    상기 게이트 패턴 상에 배치된 유전막; 및
    상기 유전막 상에 배치된 유기 반도체층을 구비하되,
    상기 게이트 패턴은 상기 기판의 하부로부터 상기 유기 반도체층으로 입사되는 빛을 차단하도록 낮은 광투과도 특성을 갖는 도전성 물질로 형성되는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 유기 박막 트랜지스터는 상기 게이트 패턴의 가장자리 상부에서 상기 유전막의 상부면을 덮는 소오스/드레인 패턴들을 더 구비하되,
    상기 소오스/드레인 패턴들은 상기 유전막 및 상기 유기 반도체층 사이로 연장되거나 상기 유기 반도체층의 가장자리 상부로 연장되는 것을 특징으로 하는 표시 장치.
  9. 기판;
    상기 기판 상에 배치된 유기 반도체층;
    상기 유기 반도체층 상에 배치된 유전막; 및
    상기 유전막 상에 배치되어 상기 기판의 상부로부터 입사되는 빛을 차단하는 게이트 패턴; 및
    상기 유기 반도체층의 아래에 배치되어 상기 기판의 하부로부터 입사되는 빛을 차단하도록, 금속 원자의 산화물들, 금속 원자의 질화물들, 유기 절연막들, 그리고 폴리이미드 계열의 수지들 중에서, 5%이하의 광투과도 특성을 제공할 수 있도록 조합된 적어도 하나를 포함하는 하부 광차단막을 포함하는 것을 특징으로 하는 표시 장치.
  10. 삭제
KR1020070094554A 2007-09-18 2007-09-18 유기 박막 트랜지스터를 구비하는 표시 장치 KR100907255B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070094554A KR100907255B1 (ko) 2007-09-18 2007-09-18 유기 박막 트랜지스터를 구비하는 표시 장치
US12/112,646 US20090072226A1 (en) 2007-09-18 2008-04-30 Display device having organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094554A KR100907255B1 (ko) 2007-09-18 2007-09-18 유기 박막 트랜지스터를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20090029373A KR20090029373A (ko) 2009-03-23
KR100907255B1 true KR100907255B1 (ko) 2009-07-10

Family

ID=40453482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094554A KR100907255B1 (ko) 2007-09-18 2007-09-18 유기 박막 트랜지스터를 구비하는 표시 장치

Country Status (2)

Country Link
US (1) US20090072226A1 (ko)
KR (1) KR100907255B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI423437B (zh) * 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101720588B1 (ko) * 2010-12-07 2017-03-30 삼성전자주식회사 접이식 유기 발광 다이오드 디스플레이
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9594281B2 (en) 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102090599B1 (ko) * 2013-01-29 2020-04-16 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102038817B1 (ko) * 2013-06-28 2019-11-01 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR102120075B1 (ko) * 2013-12-30 2020-06-08 엘지디스플레이 주식회사 유기발광표시장치
GB2548357A (en) * 2016-03-14 2017-09-20 Flexenable Ltd Pixel driver circuit
KR102589214B1 (ko) * 2016-06-03 2023-10-13 삼성디스플레이 주식회사 표시 장치
CN108428796B (zh) 2017-02-14 2021-10-15 元太科技工业股份有限公司 有机薄膜晶体管与显示装置
CN109427287B (zh) * 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
CN108962960B (zh) 2018-07-27 2021-01-15 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058136A (ko) * 2006-12-21 2008-06-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566011A (en) * 1994-12-08 1996-10-15 Luncent Technologies Inc. Antiflector black matrix having successively a chromium oxide layer, a molybdenum layer and a second chromium oxide layer
US5892403A (en) * 1997-03-18 1999-04-06 Telefonaktiebolaget Lm Ericsson Power interface circuit for a TDMA transmitter
US6285424B1 (en) * 1997-11-07 2001-09-04 Sumitomo Chemical Company, Limited Black mask, color filter and liquid crystal display
GB9803763D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
DE69911558T2 (de) * 1998-07-14 2004-06-24 Brewer Science, Inc. Fotoempfindliche zusammensetzung für schwarzmatrix und verfahren zur herstellung der zusammensetzung
KR100542997B1 (ko) * 2003-08-07 2006-01-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판
JP4589035B2 (ja) * 2004-06-02 2010-12-01 株式会社 日立ディスプレイズ 有機el表示装置
US7357988B2 (en) * 2004-06-16 2008-04-15 General Electric Company Multilayer composites with special visual effects
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US8089062B2 (en) * 2005-03-23 2012-01-03 Xerox Corporation Wax encapsulated electronic devices
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
KR20070054806A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 유기 발광 표시 장치
KR100829743B1 (ko) * 2005-12-09 2008-05-15 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR100762682B1 (ko) * 2006-05-03 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR20080013297A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058136A (ko) * 2006-12-21 2008-06-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20090029373A (ko) 2009-03-23
US20090072226A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
KR100907255B1 (ko) 유기 박막 트랜지스터를 구비하는 표시 장치
JP4434563B2 (ja) 有機el表示装置の製造方法
US8008656B2 (en) Organic light-emitting transistor and display device
KR100522323B1 (ko) 표시 장치
TWI574420B (zh) 雙閘極薄膜電晶體和包含其之有機發光二極體顯示裝置
US7622738B2 (en) Display device having a multi-layer conductive layer and manufacturing method therefore
US7173378B2 (en) Active matrix organic electroluminescent display device having organic thin-film transistor and method for manufacturing the display device
KR101004874B1 (ko) 표시패널 및 그 제조방법
US20060202214A1 (en) Organic thin film transistor and flat panel display device including the same
JP2006005329A (ja) 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
KR20070111378A (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및디스플레이 장치
US20090140955A1 (en) Light-emitting element and display device
US7507990B2 (en) Organic thin film transistor having circular organic semiconductor layer and flat panel display including the same
KR100696469B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR20150043238A (ko) 박막 트랜지스터 및 그 제조 방법과 표시 장치 및 전자 기기
US20060028130A1 (en) Organic thin film transistor and flat panel display device including the same
KR20060012942A (ko) 평판 디스플레이 장치
US20090072225A1 (en) Flat panel display device having organic thin film transistor and manufacturing method thereof
US8772779B2 (en) Display substrate for driving an electroluminescent element
KR100669789B1 (ko) 평판 디스플레이 장치
GB2448175A (en) Organic semiconductor devices with oxidized electrodes
KR100669770B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 상기 유기 박막트랜지스터를 구비한 평판 디스플레이 장치
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100670353B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee