JP5424848B2 - 半導体基板の表面処理装置及び方法 - Google Patents

半導体基板の表面処理装置及び方法 Download PDF

Info

Publication number
JP5424848B2
JP5424848B2 JP2009284347A JP2009284347A JP5424848B2 JP 5424848 B2 JP5424848 B2 JP 5424848B2 JP 2009284347 A JP2009284347 A JP 2009284347A JP 2009284347 A JP2009284347 A JP 2009284347A JP 5424848 B2 JP5424848 B2 JP 5424848B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
water
supply unit
protective film
convex pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009284347A
Other languages
English (en)
Other versions
JP2011129583A (ja
Inventor
出 辰 彦 小
川 義 宏 小
村 信 介 木
口 寿 史 大
田 寛 冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009284347A priority Critical patent/JP5424848B2/ja
Priority to TW099130213A priority patent/TWI512806B/zh
Priority to KR1020100088288A priority patent/KR101264481B1/ko
Priority to US12/887,332 priority patent/US20110139192A1/en
Publication of JP2011129583A publication Critical patent/JP2011129583A/ja
Application granted granted Critical
Publication of JP5424848B2 publication Critical patent/JP5424848B2/ja
Priority to US14/836,881 priority patent/US10573508B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、半導体基板の表面処理装置及び方法に関するものである。
半導体装置の製造工程には、リソグラフィ工程、エッチング工程、イオン注入工程などの様々な工程が含まれている。各工程の終了後、次の工程に移る前に、ウェーハ表面に残存した不純物や残渣を除去してウェーハ表面を清浄にするためのクリーニング（洗浄）工程及び乾燥工程が実施されている。
近年、素子の微細化に伴い、リソグラフィ工程（露光・現像）後のレジストパターンを現像し、乾燥させる際に毛細管現象により、レジストパターンが倒壊する問題が生じた。このような問題を解決するため、レジストパターンの表面を撥水化し、レジストパターンと現像液及びリンス純水との間に働く毛管力を低下させる方法が提案されている（例えば特許文献１参照）。この方法では、レジストパターンの表面に有機物が付着するが、この有機物はレジストパターンと共に、リソグラフィ工程後のエッチング工程で除去される。
また、例えば、エッチング工程後のウェーハの洗浄処理では、ウェーハの表面に洗浄処理のための薬液が供給され、その後に純水が供給されてリンス処理が行われる。リンス処理後は、ウェーハ表面に残っている純水を除去してウェーハを乾燥させる乾燥処理が行われる。乾燥処理を行う方法としては、例えばＩＰＡ（イソプロピルアルコール）を用いてウェーハ上の純水をＩＰＡに置換してウェーハを乾燥させるものが知られている（例えば特許文献２参照）。この乾燥処理時に、液体の表面張力によりウェーハ上に形成されたデバイス実パターンが倒壊するという問題があった。また、ＩＰＡより表面張力の低いＨＦＥ（ハイドロフルオロエーテル）を用いてもパターン倒壊を抑制することは困難であった。
このような問題を解決するため、表面張力がゼロとなる超臨界乾燥が提案されている。しかし、超臨界乾燥は量産工程に適用することが困難であり、また、超臨界雰囲気を実現するチャンバ内に水分等が持ち込まれた場合、パターンの倒壊を防止できないという問題があった。
特開平７−１４２３４９ 特許第３８６６１３０号明細書
本発明は、パターンの倒壊を防止しつつ基板を洗浄・乾燥させる半導体基板の表面処理装置及び方法を提供することを目的とする。
本発明の一態様による半導体基板の表面処理装置は、表面にシリコンを含む凸形状パターンが形成された半導体基板を保持する保持部と、前記半導体基板の表面に薬液を供給し、洗浄及び酸化を行う第１供給部と、前記半導体基板の表面に純水を供給し、前記半導体基板をリンスする第２供給部と、前記半導体基板の表面に撥水化剤を供給し、前記凸形状パターンの表面に撥水性保護膜を形成する第３供給部と、前記半導体基板を乾燥させる乾燥処理部と、前記凸形状パターンを残存させて前記撥水性保護膜を除去する除去部と、を備え、前記第２供給部は、前記第１供給部による前記半導体基板の洗浄及び酸化後に、前記半導体基板の第１リンスを行い、前記第３供給部は、前記第１リンス後に、前記撥水性保護膜を形成し、前記第２供給部は、前記撥水性保護膜の形成後に、前記半導体基板の第２リンスを行い、前記乾燥処理部は、前記第２リンス後に前記半導体基板を乾燥させることを特徴とするものである。
本発明の一態様による半導体基板の表面処理装置は、表面にシリコンを含む凸形状パターンが形成された半導体基板を保持する保持部と、前記半導体基板の表面に薬液を供給し、洗浄及び酸化を行う第１供給部と、前記半導体基板の表面に純水を供給し、前記半導体基板をリンスする第２供給部と、前記半導体基板の表面に撥水化剤を供給し、前記凸形状パターンの表面に撥水性保護膜を形成する第３供給部と、前記半導体基板を乾燥させる乾燥処理部と、前記半導体基板に光を照射し、半導体基板表面の酸化及び前記凸形状パターンを残存させた前記撥水性保護膜の除去を行う除去部と、を備え、前記第２供給部は、前記第１供給部による前記半導体基板の洗浄及び酸化後に、前記半導体基板の第１リンスを行い、前記除去部は、前記第１リンス後に前記半導体基板に光を照射し、前記半導体基板表面を酸化し、前記第３供給部は、前記除去部による前記半導体基板表面の酸化後に、前記撥水性保護膜を形成し、前記第２供給部は、前記撥水性保護膜の形成後に、前記半導体基板の第２リンスを行い、前記乾燥処理部は、前記第２リンス後に前記半導体基板を乾燥させ、前記除去部は、前記半導体基板の乾燥後に前記撥水性保護膜を除去することを特徴とするものである。
本発明の一態様による半導体基板の表面処理方法は、半導体基板上にシリコンを含む複数の凸形状パターンを形成し、薬液を用いて前記凸形状パターン表面を洗浄し、洗浄後に、純水を用いて前記半導体基板をリンスし、リンス後に、光を照射して前記凸形状パターン表面を酸化し、前記光が照射された前記凸形状パターン表面に撥水化剤を用いて撥水性保護膜を形成し、前記撥水性保護膜形成後に、純水を用いて前記半導体基板をリンスし、前記半導体基板を乾燥させ、前記凸形状パターンを残存させて前記撥水性保護膜を除去するものである。
本発明によれば、パターンの倒壊を防止しつつ基板を洗浄・乾燥できる。
本発明の第１の実施形態に係る半導体基板の表面処理装置の概略構成図である。 同第１の実施形態に係る半導体基板の表面処理方法を説明するフローチャートである。 パターンにかかる液体の表面張力を説明する図である。 撥水性保護膜の形成を行った場合と行わなかった場合の乾燥処理後のパターン状態を示す図である。 本発明の第２の実施形態に係る半導体基板の表面処理装置の概略構成図である。 同第２の実施形態に係る半導体基板の表面処理方法を説明するフローチャートである。 本発明の第３の実施形態に係る半導体基板の表面処理装置の概略構成図である。 同第３の実施形態に係る半導体基板の表面処理方法を説明するフローチャートである。 本発明の第４の実施形態に係る半導体基板の表面処理装置に設けられる撥水化膜除去部の概略構成図である。 同第４の実施形態に係る半導体基板の表面処理方法を説明するフローチャートである。 変形例による半導体基板の表面処理方法を説明する工程断面図である。 変形例による半導体基板の表面処理方法を説明する工程断面図である。 側壁転写プロセスを説明する工程断面図である。 側壁転写プロセスを説明する工程断面図である。 パターンにかかる液体の表面張力を説明する図である。
半導体装置の製造工程における洗浄工程の課せられた課題は半導体基板上に形成された微細パターン構造に欠陥(パターン欠落、傷、パターン細り、基板掘れ等)を生じさせることなく、半導体基板表面を清浄な表面状態に戻すことである。具体的には、洗浄する対象は一般的には半導体製造プロセスに用いられるリソグラフィプロセスで用いるレジスト材料、又はドライエッチングプロセス時に半導体ウェーハ表面に残存した反応副生成物(残渣)、各プロセス後にウェーハ表面に残る金属不純物、有機汚染物質等であり、これら洗浄対象物を残したまま、次工程の製造プロセスへウェーハを流品させることは、デバイス製造歩留まりを確実に低下させてしまう。
従って、洗浄プロセスには半導体基板上に形成された微細パターン構造に欠陥(パターン欠落、傷、パターン細り、基板掘れ等)を生じさせることなく、洗浄後に清浄な半導体ウェーハ表面を形成するという重要な役割がある。素子の微細化に伴い、洗浄工程に要求される清浄度は高くなってきている。
一方、昨今の高アスペクトで凸形状の微細パターンをもつ構造（例えばパターンサイズが３０ｎｍ以下でかつ、アスペクト比が１０以上の構造）においては、レジストプロセスで用いられている撥水化技術を適用するだけでは撥水度が不十分であったため、パターン倒壊を抑制することは困難であった。また、この方法ではパターン表面を汚染する問題もあった。以下の実施形態により高アスペクトで凸形状の微細パターンを持つ構造に対して、パターン表面を清浄に保ちつつ、従来よりも高い撥水度を実現し、パターン倒壊を抑制することができる。
（第１の実施形態）図１に本発明の第１の実施形態に係る半導体基板の表面処理装置の概略構成を示す。表面処理装置は、処理槽１０１、搬送部１０２、薬液供給部１０３、純水供給部１０４、ＩＰＡ供給部１０５、撥水化剤供給部１０６、気体供給部１０７、及び撥水化膜除去部１０８を備える。この表面処理装置は、複数枚の半導体基板の洗浄・乾燥を一括して行うバッチ式のものである。
搬送部１０２は、表面に凸形状パターンが形成された半導体基板Ｗを保持し、搬送する。例えば、搬送部１０２は、半導体基板Ｗを処理槽１０１内に導入したり、撥水化膜除去部１０８へ搬送したりする。
薬液供給部１０３は、処理槽１０１に半導体基板Ｗを洗浄するための薬液を供給する。薬液供給部１０３は、例えば、硫酸と過酸化水素水の混合溶液（ＳＰＭ）を８０℃以上の高温にしたものや、硝酸などの酸化力の強い薬液を供給する。薬液供給部１０３に、薬液を高温にするための加熱機構（例えばヒーター等）を設けてもよい。
純水供給部１０４は、処理槽１０１に半導体基板Ｗをリンスするための純水を供給する。
ＩＰＡ供給部１０５は、処理槽１０１に半導体基板ＷをリンスするためのＩＰＡ（イソプロピルアルコール）を供給する。
撥水化剤供給部１０６は、半導体基板Ｗに形成された凸形状パターンの表面に撥水性保護膜を形成するための撥水化剤を処理槽１０１に供給する。撥水化剤は例えばシランカップリング剤である。シランカップリング剤は、分子中に無機材料と親和性、反応性を有する加水分解基と、有機材料と化学結合する有機官能基とを有するものであり、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。シランカップリング剤のエステル反応が起きることで、撥水性保護膜が形成される。
気体供給部（乾燥処理部）１０６は、ドライエアを供給し、半導体基板Ｗを乾燥させることができる。
処理槽１０１は、薬液供給部１０３、純水供給部１０４、ＩＰＡ供給部１０５、撥水化剤供給部１０６等から供給される液体を貯留、排出することができる。処理槽１０１は、薬液供給部１０３から供給される酸化力の強い薬液に対応するため、テフロン（登録商標）系材料で構成されることが好適である。
撥水化膜除去部１０８は、半導体基板Ｗ上の凸形状パターン表面に形成された撥水性保護膜を除去することができ、例えば、ドライアッシング、オゾンガス処理、ＵＶ光照射等を行う。
このような表面処理装置を用いて半導体基板の表面処理を行う方法について、図２に示すフローチャートを用いて説明する。
（ステップＳ１０１）搬送部１０２が、凸形状パターンの加工が行われた半導体基板Ｗを処理槽１０１に導入する。この凸形状パターンは、例えば、ラインアンドスペースパターンである。凸形状パターンの少なくとも一部に、シリコンを含んでいてもよい。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法により形成される。
（ステップＳ１０２）薬液供給部１０３から処理槽１０１へ酸化力の強い薬液を供給し、半導体基板Ｗの洗浄を行う。これにより、半導体基板Ｗ上の凸形状パターンの加工によって生じた残渣を除去すると共に、表面を酸化できる。
（ステップＳ１０３）純水供給部１０４から処理槽１０１へ純水を供給し、半導体基板Ｗのリンスを行い、ステップＳ１０２で用いた薬液成分を除去する。
（ステップＳ１０４）ＩＰＡ供給部１０５から処理層１０１へＩＰＡを供給し、純水をＩＰＡに置換するアルコールリンス処理を行う。
（ステップＳ１０５）撥水化剤供給部１０６から処理槽１０１へシランカップリング剤を供給し、半導体基板Ｗ（凸形状パターン）表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。
半導体基板Ｗ（凸形状パターン）のＯＨ基と、シランカップリング剤のＲ−Ｓｉ−ＯＨとのシリル化反応により、半導体基板Ｗ（凸形状パターン）の表面にＲ−Ｓｉ−Ｏが形成される。Ｒ−Ｓｉ−ＯのうちのＲ基が外側を向いている分子構造により、撥水性保護膜が得られる。
従って、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数が多い程、撥水性保護膜が形成され易く、半導体基板Ｗ（凸形状パターン）表面の撥水度が増す。本実施形態では、ステップＳ１０２における洗浄処理時に酸化力の強い薬液を用いているため、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数は多くなっている。
（ステップＳ１０６）ＩＰＡ供給部１０５から処理槽１０１へＩＰＡを供給し、シランカップリング剤をＩＰＡに置換する。
（ステップＳ１０７）純水供給部１０４から処理槽１０１へ純水を供給し、残留しているＩＰＡをリンスアウトする。
（ステップＳ１０８）搬送部１０２が半導体基板Ｗを処理槽１０１から引き上げて、気体供給部１０６が半導体基板Ｗへドライエアを供給し蒸発乾燥させる。
半導体基板Ｗに形成されているパターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。
図３に半導体基板Ｗ上に形成されているパターン４の一部が液体５に濡れた状態を示す。ここで、パターン４間の距離をＳｐａｃｅ、液体５の表面張力をγとすると、パターン４にかかる力ＰはＰ＝２×γ×ｃｏｓθ・Ｈ／Ｓｐａｃｅ・・・（式１）となる。
θが９０°に近付くことで、ｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の力Ｐが小さくなることが分かる。これにより乾燥処理の際にパターンが倒壊することを防止することができる。
（ステップＳ１０９）搬送部１０２が半導体基板Ｗを撥水化膜除去部１０８へ搬送する。撥水化膜除去部１０８が、半導体基板Ｗ上の凸形状パターン表面に形成された撥水性保護膜を、凸形状パターンを残存させつつ、除去する。
このような撥水性保護膜の形成を行った場合と行わなかった場合の乾燥処理後のパターンの状態を図４に示す。ライン高さが１５０ｎｍ、１７０ｎｍ、２００ｎｍの３種類、ライン幅が普通、細、極細（普通＞細＞極細）の３種類のパターンについて表面処理を行った。
図４（ａ）から分かるように、保護膜の形成を行わない場合、ライン幅が極細のパターンは１５０ｎｍ、１７０ｎｍ、２００ｎｍのいずれのライン高さにおいてもパターン倒壊が発生した。また、ライン幅が細で、ライン高さが２００ｎｍにおいてもパターン倒壊が発生した。
一方、図４（ｂ）から分かるように、撥水性保護膜の形成を行うと、ライン幅が極細で、ライン高さが２００ｎｍのパターン以外ではパターン倒壊を防止することができた。撥水性保護膜を形成することで、アスペクト比が高いパターンでも、洗浄・乾燥によるパターン倒壊を防止でき、倒壊マージンを向上させられることが分かる。
このように、半導体基板表面を酸化力の強い薬液を使用して洗浄（及び強制酸化）した後に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
（第２の実施形態）図５に本発明の第２の実施形態に係る半導体基板の表面処理装置の概略構成を示す。表面処理装置は、基板保持回転部２００、薬液供給部２１０、純水供給部２１１、ＩＰＡ供給部２１２、撥水化剤供給部２１３、及び撥水化膜除去部２１４を備える。この表面処理装置は、半導体基板に処理液を供給して基板を１枚ずつ処理する枚葉式のものである。
基板保持回転部２００は、処理チャンバを構成するスピンカップ２０１、回転軸２０２、スピンベース２０３、及びチャックピン２０４を有する。回転軸２０２は略鉛直方向に延び、回転軸２０２の上端に円盤状のスピンベース２０３が取り付けられている。回転軸２０２及びスピンベース２０３は、図示しないモータにより回転させることができる。
チャックピン２０４はスピンベース２０３の周縁部に設けられている。チャックピン２０４が基板（ウェーハ）Ｗを狭持することで、基板保持回転部２００は基板Ｗをほぼ水平に保持して回転させることができる。
基板Ｗの表面の回転中心付近に、薬液供給部２１０、純水供給部２１１、ＩＰＡ供給部２１２、又は撥水化剤供給部２１３から液体が供給されると、液体は基板Ｗの半径方向に広がる。また、基板保持回転部２００は、基板Ｗのスピン乾燥を行うことができる。基板Ｗの半径方向に飛散した余分な液体は、スピンカップ２０１に捕らえられ、廃液管２０５を介して排出される。
薬液供給部２１０は、基板保持回転部２００に保持された半導体基板Ｗに、半導体基板Ｗを洗浄するための薬液を供給する。薬液供給部２１０は、例えば、硫酸と過酸化水素水の混合溶液（ＳＰＭ）を８０℃以上の高温にしたものや、硝酸などの酸化力の強い薬液を供給する。
純水供給部２１１は、基板保持回転部２００に保持された半導体基板Ｗに、半導体基板Ｗをリンスするための純水を供給する。
ＩＰＡ供給部２１２は、基板保持回転部２００に保持された半導体基板Ｗに、半導体基板ＷをリンスするためのＩＰＡを供給する。
撥水化剤供給部２１３は、基板保持回転部２００に保持された半導体基板Ｗに撥水化剤を供給する。撥水化剤は、基板Ｗの表面に形成された凸形状パターンの表面に撥水性保護膜を形成し、パターン表面を撥水化する薬液であり、例えばシランカップリング剤である。シランカップリング剤は、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。
撥水化膜除去部２１４は、凸形状パターンを残存させて、撥水性保護膜を除去することができる。撥水化膜除去部２１４は例えばＵＶ光を照射して撥水性保護膜を除去する。撥水化膜除去部２１４は基板保持回転部２００の上方に設けられており、上下に移動可能である。
搬送部２１５は、半導体基板Ｗを基板保持回転部２００へ搬送する。
このような表面処理装置を用いて半導体基板の表面処理を行う方法について図６に示すフローチャートを用いて説明する。なお、基板保持回転部２００、薬液供給部２１０、純水供給部２１１、ＩＰＡ供給部２１２、撥水化剤供給部２１３、及び撥水化膜除去部２１４の動作は図示しない制御部により制御することができる。
（ステップＳ２０１）表面の所定の領域に複数の凸形状パターンを有する処理対象の半導体基板Ｗが搬送部（図示せず）により搬入され、基板保持回転部２００に保持される。凸形状パターンは、例えば、ラインアンドスペースパターンである。凸形状パターンの少なくとも一部が、シリコンを含む膜で形成されていてもよい。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法により形成される。
（ステップＳ２０２）半導体基板Ｗを所定の回転速度で回転させ、薬液供給部２１０から半導体基板Ｗの表面の回転中心付近に薬液を供給する。薬液は酸化力の強い薬液である。薬液が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡り、半導体基板Ｗの薬液（洗浄）処理が行われる。
（ステップＳ２０３）純水供給部２１１から半導体基板Ｗの表面の回転中心付近に純水を供給する。純水が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していた薬液を純水によって洗い流す純水リンス処理が行われる。これにより、加工残渣の除去及び基板表面の酸化が行われる。
（ステップＳ２０４）ＩＰＡ供給部２１２から半導体基板Ｗの表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していた純水をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０５）撥水化剤供給部２１３から半導体基板Ｗの表面の回転中心付近に撥水化剤を供給する。撥水化剤は例えばシランカップリング剤である。
シランカップリング剤が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、凸形状パターンの表面に濡れ性が低い保護膜（撥水性保護膜）が形成される。この撥水性保護膜は、シランカップリング剤のエステル反応が起きることで、形成される
上記第１の実施形態で説明したように、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数が多い程、半導体基板Ｗ（凸形状パターン）表面の撥水度が増す。本実施形態では、ステップＳ２０２における洗浄処理時に酸化力の強い薬液を用いているため、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数は多くなっている。
（ステップＳ２０６）ＩＰＡ供給部２１２から半導体基板Ｗの表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していたシランカップリング剤をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０７）純水供給部２１１から半導体基板Ｗの表面の回転中心付近に純水を供給する。純水が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していたＩＰＡを純水によって洗い流す純水リンス処理が行われる。
（ステップＳ２０８）基板保持回転部２００が、半導体基板Ｗの回転速度を所定のスピンドライ回転速度に上げて、半導体基板Ｗの表面に残っている純水を振り切って乾燥させるスピンドライ処理を行う。
半導体基板Ｗ上の凸形状パターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。そのため、上記式１におけるｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の力が小さくなり、パターン倒壊を防止することができる。
（ステップＳ２０９）撥水化膜除去部２１４が半導体基板Ｗの近傍まで下降する。そして、撥水化膜除去部２１４が半導体基板Ｗ上の凸形状パターン表面に形成された撥水性保護膜を、凸形状パターンを残存させつつ、除去する。
本実施形態による半導体基板の表面処理を行うことでも、上記第１の実施形態と同様の効果（図４参照）を得ることができる。
このように、半導体基板表面を酸化力の強い薬液を使用して洗浄した後に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
（第３の実施形態）上記第１の実施形態では、酸化力の強い薬液を用いた洗浄処理により半導体基板Ｗ（凸形状パターン）におけるＯＨ基数を増やしていたが、通常の洗浄薬液による洗浄後にＵＶ光を照射して、基板表面をさらに酸化させてもよい。
図７に本実施形態に係る表面処理装置の概略構成を示す。表面処理装置は、図１に示す上記第１の実施形態に係る表面処理装置と比較して、ＵＶ光照射部１１１が設けられている点が異なる。また、薬液供給部１０３は、例えばＳＰＭ、ＳＣ−１（Standard Clean 1）、ＳＣ−２等の通常の洗浄薬液を供給する。薬液供給部１０３は、１種類の薬液を供給してもよいし、複数の薬液を同時又は連続的に供給してもよい。図７において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
ＵＶ光照射部１１１は処理槽１０１内の半導体基板にＵＶ光を照射する。撥水化膜除去部１０８がＵＶ光照射部１１１であってもよい。搬送部１０２又は図示しない別の移動機構が、ＵＶ光照射部１１１を処理槽１０１の上方へ搬送する。
このような表面処理装置を用いて半導体基板の表面処理を行う方法について図８に示すフローチャートを用いて説明する。
（ステップＳ３０１）搬送部１０２が凸形状パターンの加工が行われた半導体基板Ｗを処理槽１０１に導入する。
（ステップＳ３０２）薬液供給部１０３から処理槽１０１へ薬液を供給し、半導体基板Ｗの洗浄を行う。これにより、半導体基板Ｗ上の凸形状パターンの加工によって生じた残渣を除去できる。
（ステップＳ３０３）純水供給部１０４から処理槽１０１へ純水を供給し、半導体基板Ｗのリンスを行い、ステップＳ１０２で用いた薬液成分を除去する。
（ステップＳ３０４）ＵＶ光照射部１１１が処理槽１０１の上方へ搬送される。そして、ＵＶ光照射部１１１が半導体基板ＷにＵＶ光を照射する。これにより、基板表面がさらに酸化される。
（ステップＳ３０５）ＩＰＡ供給部１０５から処理槽１０１へＩＰＡを供給し、純水をＩＰＡに置換するアルコールリンス処理を行う。
（ステップＳ３０６）撥水化剤供給部１０６から処理槽１０１へシランカップリング剤を供給し、半導体基板Ｗ（凸形状パターン）表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。
上記第１の実施形態で説明したように、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数が多い程、半導体基板Ｗ（凸形状パターン）表面の撥水度が増す。本実施形態では、ステップＳ３０４におけるＵＶ光照射処理により、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数は多くなっている。
（ステップＳ３０７）ＩＰＡ供給部１０５から処理層１０１へＩＰＡを供給し、シランカップリング剤をＩＰＡに置換する。
（ステップＳ３０８）純水供給部１０４から処理槽１０１へ純水を供給し、残留しているＩＰＡをリンスアウトする。
（ステップＳ３０９）搬送部１０２が半導体基板Ｗを処理槽１０１から引き上げて、気体供給部１０６が半導体基板Ｗへドライエアを供給し蒸発乾燥させる。
半導体基板Ｗに形成されているパターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。乾燥処理時にパターンに作用する液体の力が小さくなるため、乾燥処理の際にパターンが倒壊することを防止することができる。
（ステップＳ３１０）搬送部１０２が半導体基板Ｗを撥水化膜除去部１０８へ搬送する。撥水化膜除去部１０８が、半導体基板Ｗ上の凸形状パターン表面に形成された撥水性保護膜を、凸形状パターンを残存させつつ、除去する。
このように、半導体基板表面にＵＶ光を照射して酸化反応を促進させた後に、基板表面に撥水性の保護膜を形成することで、上記第１の実施形態と同様に、乾燥処理時の微細パターン倒壊を防止することができる。
（第４の実施形態）上記第２の実施形態では、酸化力の強い薬液を用いた洗浄処理により半導体基板Ｗ（凸形状パターン）におけるＯＨ基数を増やしていたが、通常の洗浄薬液による洗浄後にＵＶ光を照射して、基板表面をさらに酸化させてもよい。ＵＶ光は撥水化膜除去部２１４が照射する。
本実施形態に係る表面処理装置は、図５に示す上記第２の実施形態に係る表面処理装置と同様の構成となる。但し、撥水化膜除去部２１４は、半導体基板Ｗ表面にＵＶ光を照射して酸化させる際に、基板表面を濡れた状態にしておく必要がある。従って、撥水化膜除去部２１４は、図９に示すように、純水を吐出する吐出口２１４ａを備える。
また、薬液供給部２１０は、ＳＰＭ、ＳＣ−１（Standard Clean 1）、ＳＣ−２等の通常の洗浄薬液を供給する。薬液供給部２１０は、１種類の薬液を供給してもよいし、複数の薬液を同時又は連続的に供給してもよい。
本実施形態に係る表面処理装置を用いて半導体基板の表面処理を行う方法について図１０に示すフローチャートを用いて説明する。
（ステップＳ４０１）表面の所定の領域に複数の凸形状パターンを有する処理対象の半導体基板Ｗが搬入され、基板保持回転部２００に保持される。凸形状パターンは、例えば、ラインアンドスペースパターンである。凸形状パターンの少なくとも一部が、シリコンを含む膜で形成されていてもよい。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法により形成される。
（ステップＳ４０２）半導体基板Ｗを所定の回転速度で回転させ、薬液供給部２１０から半導体基板Ｗの表面の回転中心付近に薬液を供給する。薬液が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡り、半導体基板Ｗの薬液（洗浄）処理を行うことができる。この処理により、半導体基板Ｗ上の凸形状パターンの加工によって生じた残渣を除去できる。
（ステップＳ４０３）純水供給部２１１から半導体基板Ｗの表面の回転中心付近に純水を供給する。純水が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していた薬液を純水によって洗い流す純水リンス処理が行われる。
（ステップＳ４０４）撥水化膜除去部２１４が下降し、半導体基板Ｗの表面に純水を吐出しながらＵＶ光を照射する。これにより、基板表面がさらに酸化される。
（ステップＳ４０５）ＩＰＡ供給部２１２から半導体基板Ｗの表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していた純水をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ４０６）撥水化剤供給部２１３から半導体基板Ｗの表面の回転中心付近に撥水化剤を供給する。撥水化剤は例えばシランカップリング剤である。
シランカップリング剤が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、凸形状パターンの表面に濡れ性が低い保護膜（撥水性保護膜）が形成される。この撥水性保護膜は、シランカップリング剤のエステル反応が起きることで、形成される
上記第１の実施形態で説明したように、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数が多い程、半導体基板Ｗ（凸形状パターン）表面の撥水度が増す。本実施形態では、ステップＳ４０４におけるＵＶ光照射により、半導体基板Ｗ（凸形状パターン）におけるＯＨ基数は多くなっている。
（ステップＳ４０７）ＩＰＡ供給部２１２から半導体基板Ｗの表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していたシランカップリング剤をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ４０８）純水供給部２１１から半導体基板Ｗの表面の回転中心付近に純水を供給する。純水が半導体基板Ｗの回転による遠心力を受けて、半導体基板Ｗ表面全域に行き渡る。これにより、半導体基板Ｗの表面に残留していたＩＰＡを純水によって洗い流す純水リンス処理が行われる。
（ステップＳ４０９）基板保持回転部２００が、半導体基板Ｗの回転速度を所定のスピンドライ回転速度に上げて、半導体基板Ｗの表面に残っている純水を振り切って乾燥させるスピンドライ処理を行う。
半導体基板Ｗ上の凸形状パターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。そのため、上記式１におけるｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の力が小さくなり、パターン倒壊を防止することができる。
（ステップＳ４１０）撥水化膜除去部２１４が半導体基板Ｗの近傍まで下降する。そして、撥水化膜除去部２１４が半導体基板ＷにＵＶ光を照射し、凸形状パターン表面に形成された撥水性保護膜を、凸形状パターンを残存させつつ、除去する。
本実施形態による半導体基板の表面処理を行うことでも、上記第１の実施形態と同様の効果（図４参照）を得ることができる。
このように、半導体基板表面にＵＶ光を照射して酸化反応を促進させた後に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
上記第１〜第４の実施形態において、シランカップリング剤が純水と置換可能である場合は、撥水化処理の前後のアルコールリンス処理を省略することができる。
撥水化処理に用いられるシランカップリング剤は、ヒドロキシル基を有するＩＰＡやＨ２Ｏが加わると、加水分解を起こし、撥水化能力が低下することが知られている。撥水化能力の低下はパターン倒壊防止効果を低減させる。
そこで、純水リンス、ＩＰＡ置換を行った後、撥水化処理を行う前に、シンナー処理を行い、ヒドロキシル基を含まないシンナーでＩＰＡを置換してもよい。シンナーにはトルエン等、化合物自体にヒドロキシル基を持たない溶剤、又は中間生成物としてヒドロキシル基を発生させない溶剤や、シクロヘキサノンを用いることができる。シンナーが水と置換可能である場合には、純水リンス後のＩＰＡ置換（アルコールリンス）を省略しても構わない。
上記第１〜第４の実施形態ではシランカップリング剤を用いて撥水化処理を行っていたが、界面活性剤（水溶性界面活性剤）を用いても良い。界面活性剤を使用する場合は、撥水化処理前後のＩＰＡ置換（アルコールリンス）を省略できるため、表面処理装置にはＩＰＡ供給部１０５、２１２を設けなくてもよい。
上記第１、第３の実施形態に係る表面処理装置は、単一の処理槽を用いるオーバーフロー型であったが、それぞれ薬液、純水、撥水化剤等を貯留した複数の処理槽を設け、基板保持搬送部１０２が半導体基板を各処理槽に順番に浸漬させるようにしてもよい。
上記第１、第３の実施形態では蒸発乾燥法を用いて半導体基板を乾燥させていたが、減圧乾燥法やスピン乾燥法等を用いてもよい。また、純水をＩＰＡやＨＦＥを含む溶剤に置換し、溶剤を蒸発乾燥させてもよい。
上記第２、第４の実施形態において、撥水化膜除去部は複数の基板保持回転部２００の各々に設けてもよいし、１つの撥水化膜除去部が複数の基板保持回転部２００上に移動できるようにしてもよい。
上記第３、第４の実施形態では、半導体基板Ｗの表面を酸化するために紫外線を照射していたが、赤外線など他の光を照射してもよい。
半導体基板Ｗの表面を酸化するための紫外線照射は、凸形状パターンの加工途中に行ってもよい。このような表面処理方法の一例を図１１、図１２に示す。
まず、図１１（ａ）に示すように、半導体基板Ｗ上に、シリコン系部材層１１、シリコン窒化膜１２、シリコン酸化膜１３を順次形成する。シリコン系部材層１１は、シリコン酸化物やポリシリコン等を用いて形成される。シリコン系部材層１１は複数の膜から構成されていてもよい。
次に、図１１（ｂ）に示すように、シリコン酸化膜１３上に、フォトリソグラフィ技術を用いて、ライン／スペースパターンを持つレジスト層１４を形成する。
次に、図１１（ｃ）に示すように、ドライエッチングを施し、シリコン酸化膜１３をパターニングする。
次に、図１１（ｄ）に示すように、レジスト層１４を剥離する。
次に、図１２（ａ）に示すように、ドライエッチングを施し、シリコン窒化膜１２をパターニングする。ここでは、シリコン窒化膜１２の下のシリコン系部材層１１には加工を施さない。そして、ＳＣ−１、ＳＣ−２、ＳＰＭ等の薬液を使用して洗浄を行い、ドライエッチングにより生じた残渣を除去する。
次に、図１２（ｂ）に示すように、ＵＶ光を照射する。これにより、シリコン酸化膜１３の表面、シリコン窒化膜１２の側面等の酸化が進む。なお、シリコン酸化膜１３はＵＶ光照射前に除去してもよい。
次に、図１２（ｃ）に示すように、ドライエッチングを施し、シリコン系部材層１１をパターニングする。
このようにして凸形状パターン１５が形成された半導体基板Ｗに対して、上記第３、第４の実施形態に係る表面処理方法（但し、ステップＳ３０４、Ｓ４０４を除く）を適用する。ＵＶ光照射によりシリコン窒化膜１２の側面を強制酸化しているため、撥水性保護膜を形成しやすく、撥水度が向上し、乾燥処理時の微細パターン倒壊を防止することができる。
上記第１〜第４の実施形態に係る表面処理装置は、側壁転写プロセスにより形成された凸形状パターンを有する半導体基板の洗浄・乾燥に適している。側壁転写プロセスは、図１３（ａ）に示すように、まず、半導体基板（図示せず）上に形成された第１膜５０１上に第２膜５０２を形成する。そして、第２膜５０２上に、ラインアンドスペースパターンを有するレジスト５０３を形成する。
次に、図１３（ｂ）に示すように、レジスト５０３をマスクとして、第２膜５０２にエッチングを施し、パターンを転写する。
次に、図１３（ｃ）に示すように、第２膜５０２にスリミング処理を施し、幅を１／２程度に細めて芯材５０４に加工する。なお、レジスト５０３はスリミング処理の前又は後に除去される。スリミング処理は、ウェット処理、ドライ処理、又はウェット処理とドライ処理の組み合わせにより行われる。
次に、図１３（ｄ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、芯材５０４の上面及び側面を一定の膜厚で覆うように第３膜５０５を形成する。第３膜５０５は、芯材５０４とのエッチング選択比を大きくとることのできる材料で形成される。
次に、図１４（ａ）に示すように、芯材５０４の上面が露出するまで、第３膜５０５をドライエッチングする。ドライエッチングは、芯材５０４に対し選択性を有するエッチング条件で行われる。これにより、第３膜５０５は、芯材５０４の側面に沿ってスペーサ状に残留する。この時に残留する第３膜５０５は、芯材５０４側面上部に上端５０５ａが接触して位置すると共に、芯材５０４の外側に向けて上側部が凸湾曲した形状をなしている。
次に、図１４（ｂ）に示すように、芯材５０４をウェットエッチング処理で除去する。第３膜５０５は、隣接する２個のパターンの上端部の距離（スペースパターンの開口幅寸法）が狭いものと、広いものとが交互に存在する非対称な形状になる。
第３膜５０５のような非対称の形状のパターンを洗浄して乾燥させる場合、図１４（ｃ）に示すように、スペース部分のリンス液の液面下降速度が大きく異なり、パターンに大きな力がかかるため、パターン倒壊の防止が困難であった。
しかし、上記第１〜第４の実施形態に係る表面処理装置を用いることで、側壁転写プロセスにより形成された非対称形状のパターンであっても、パターン表面の強制酸化と、パターン表面の撥水化処理とを行うことで、パターンの倒壊を防止しつつ基板を洗浄・乾燥させることができる。
上記式１及び図３から分かるように、パターン４にかかる力Ｐは表面張力γの垂直成分に依存する。従って、図１５（ａ）に示すように、パターンの上部が傾斜した構造、言い換えれば、パターン上部の側面が基板表面に対してなす角度と、パターン下部の側面が基板表面に対してなす角度とが異なるような構造にすることで、表面張力γの垂直成分を小さくし、パターンにかかる力を低減することができる。
このような構造は、パターンをＲＩＥ処理する際に、温度を低くすることで形成できる。また、図１５（ｂ）に示すように、パターンがマスク材料１５０１及びパターン材料１５０２から構成されている場合、マスク材料１５０１とパターン材料１５０２との選択比が低い条件又は選択比が同じとなる条件でＲＩＥ処理を行うことで、同様の構造が得られる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１ 処理槽
１０２ 搬送部
１０３ 薬液供給部
１０４ 純水供給部
１０５ ＩＰＡ供給部
１０６ 撥水化剤供給部
１０７ 気体供給部
１０８ 撥水化膜除去部

Claims (9)

  1. 表面にシリコンを含む凸形状パターンが形成された半導体基板を保持する保持部と、
    前記半導体基板の表面に薬液を供給し、洗浄及び酸化を行う第１供給部と、
    前記半導体基板の表面に純水を供給し、前記半導体基板をリンスする第２供給部と、
    前記半導体基板の表面に撥水化剤を供給し、前記凸形状パターンの表面に撥水性保護膜を形成する第３供給部と、
    前記半導体基板を乾燥させる乾燥処理部と、
    前記凸形状パターンを残存させて前記撥水性保護膜を除去する除去部と、
    を備え、
    前記第２供給部は、前記第１供給部による前記半導体基板の洗浄及び酸化後に、前記半導体基板の第１リンスを行い、
    前記第３供給部は、前記第１リンス後に、前記撥水性保護膜を形成し、
    前記第２供給部は、前記撥水性保護膜の形成後に、前記半導体基板の第２リンスを行い、
    前記乾燥処理部は、前記第２リンス後に前記半導体基板を乾燥させることを特徴とする半導体基板の表面処理装置。
  2. 前記第１供給部は、前記薬液を加熱する加熱部を有することを特徴とする請求項１に記載の半導体基板の表面処理装置。
  3. 前記第１リンス後かつ前記撥水性保護膜の形成前、又は前記撥水性保護膜の形成後かつ前記第２リンス前に、前記半導体基板の表面にアルコールを供給し、前記半導体基板をリンスする第４供給部をさらに備えることを特徴とする請求項１又は２に記載の半導体基板の表面処理装置。
  4. 表面にシリコンを含む凸形状パターンが形成された半導体基板を保持する保持部と、
    前記半導体基板の表面に薬液を供給し、洗浄及び酸化を行う第１供給部と、
    前記半導体基板の表面に純水を供給し、前記半導体基板をリンスする第２供給部と、
    前記半導体基板の表面に撥水化剤を供給し、前記凸形状パターンの表面に撥水性保護膜を形成する第３供給部と、
    前記半導体基板を乾燥させる乾燥処理部と、
    前記半導体基板に光を照射し、半導体基板表面の酸化及び前記凸形状パターンを残存させた前記撥水性保護膜の除去を行う除去部と、
    を備え、
    前記第２供給部は、前記第１供給部による前記半導体基板の洗浄及び酸化後に、前記半導体基板の第１リンスを行い、
    前記除去部は、前記第１リンス後に前記半導体基板に光を照射し、前記半導体基板表面を酸化し、
    前記第３供給部は、前記除去部による前記半導体基板表面の酸化後に、前記撥水性保護膜を形成し、
    前記第２供給部は、前記撥水性保護膜の形成後に、前記半導体基板の第２リンスを行い、
    前記乾燥処理部は、前記第２リンス後に前記半導体基板を乾燥させ、
    前記除去部は、前記半導体基板の乾燥後に前記撥水性保護膜を除去することを特徴とする半導体基板の表面処理装置。
  5. 前記乾燥処理部は前記保持部に含まれ、前記保持部は、前記半導体基板のスピン乾燥処理を行うことを特徴とする請求項４に記載の半導体基板の表面処理装置。
  6. 前記除去部は、純水を吐出する吐出口を有し、前記半導体基板表面の酸化の際に純水を吐出することを特徴とする請求項５に記載の半導体基板の表面処理装置。
  7. 半導体基板上にシリコンを含む複数の凸形状パターンを形成し、
    薬液を用いて前記凸形状パターン表面を洗浄し、
    洗浄後に、純水を用いて前記半導体基板をリンスし、
    リンス後に、光を照射して前記凸形状パターン表面を酸化し、
    前記光が照射された前記凸形状パターン表面に撥水化剤を用いて撥水性保護膜を形成し、
    前記撥水性保護膜形成後に、純水を用いて前記半導体基板をリンスし、
    前記半導体基板を乾燥させ、
    前記凸形状パターンを残存させて前記撥水性保護膜を除去する半導体基板の表面処理方法。
  8. 前記凸形状パターンは、側壁転写プロセスにより形成することを特徴とする請求項７に記載の半導体基板の表面処理方法。
  9. 前記凸形状パターンは、前記半導体基板の表面に対して第１角度をなす第１側面と、前記第１側面上に位置し、前記半導体基板の表面に対して前記第１角度とは異なる第２角度をなす第２側面を有することを特徴とする請求項７に記載の半導体基板の表面処理方法。
JP2009284347A 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法 Active JP5424848B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009284347A JP5424848B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法
TW099130213A TWI512806B (zh) 2009-12-15 2010-09-07 半導體基板用表面處理裝置及方法
KR1020100088288A KR101264481B1 (ko) 2009-12-15 2010-09-09 반도체 기판의 표면 처리 장치 및 방법
US12/887,332 US20110139192A1 (en) 2009-12-15 2010-09-21 Surface treatment apparatus and method for semiconductor substrate
US14/836,881 US10573508B2 (en) 2009-12-15 2015-08-26 Surface treatment apparatus and method for semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284347A JP5424848B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法

Publications (2)

Publication Number Publication Date
JP2011129583A JP2011129583A (ja) 2011-06-30
JP5424848B2 true JP5424848B2 (ja) 2014-02-26

Family

ID=44141534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009284347A Active JP5424848B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法

Country Status (4)

Country Link
US (2) US20110139192A1 (ja)
JP (1) JP5424848B2 (ja)
KR (1) KR101264481B1 (ja)
TW (1) TWI512806B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186088A1 (en) * 2010-01-31 2011-08-04 Miller Kenneth C Substrate nest with drip remover
JP5622512B2 (ja) 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP5931428B2 (ja) 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
JP6148475B2 (ja) * 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6770887B2 (ja) 2016-12-28 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
KR20210024021A (ko) * 2018-06-27 2021-03-04 도쿄엘렉트론가부시키가이샤 기판 세정 방법, 기판 세정 시스템 및 기억 매체
US11094527B2 (en) 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
IT201900002485A1 (it) * 2019-02-20 2020-08-20 Protim S R L Procedimento di rivestimento di pezzi
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
JP2023046537A (ja) * 2021-09-24 2023-04-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、および、基板処理装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105683B2 (ja) 1992-04-23 1994-12-21 株式会社ソルテック レジストパターン形成方法
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JPH07142349A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JP2910546B2 (ja) * 1993-12-28 1999-06-23 日本電気株式会社 反射板の製造方法
JPH07273083A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
US5767789A (en) * 1995-08-31 1998-06-16 International Business Machines Corporation Communication channels through electrically conducting enclosures via frequency selective windows
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
TW477882B (en) * 2000-07-03 2002-03-01 Tokyo Electron Ltd Processing apparatus with sealing mechanism
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
US7467635B2 (en) * 2003-05-12 2008-12-23 Sprout Co., Ltd. Apparatus and method for substrate processing
JP2005026265A (ja) 2003-06-30 2005-01-27 Nec Kansai Ltd クリーニング機構付きプローバ及びそのクリーニング方法
JP3857692B2 (ja) * 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法
US7585614B2 (en) * 2004-09-20 2009-09-08 International Business Machines Corporation Sub-lithographic imaging techniques and processes
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
JP4612424B2 (ja) * 2005-01-12 2011-01-12 富士通セミコンダクター株式会社 基板処理方法および半導体装置の製造方法
JP4895256B2 (ja) 2005-02-23 2012-03-14 東京エレクトロン株式会社 基板の表面処理方法
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法
JP2008034779A (ja) * 2006-06-27 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20080008973A1 (en) * 2006-07-10 2008-01-10 Tomohiro Goto Substrate processing method and substrate processing apparatus
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP4818140B2 (ja) * 2007-01-31 2011-11-16 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
JP4803821B2 (ja) * 2007-03-23 2011-10-26 大日本スクリーン製造株式会社 基板処理装置
US20080295868A1 (en) * 2007-06-04 2008-12-04 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device and substrate cleaning apparatus
JP2009088253A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 微細構造体の製造方法および微細構造体の製造システム
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009177069A (ja) 2008-01-28 2009-08-06 Toshiba Corp 半導体装置の製造方法
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
ES2461294T3 (es) * 2008-07-30 2014-05-19 Askoll Holding S.R.L. Procedimiento para la fabricación de un estator para un motor eléctrico y de un motor eléctrico, estator y motor eléctrico
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes

Also Published As

Publication number Publication date
US20150371845A1 (en) 2015-12-24
US10573508B2 (en) 2020-02-25
KR101264481B1 (ko) 2013-05-14
JP2011129583A (ja) 2011-06-30
TW201133585A (en) 2011-10-01
KR20110068825A (ko) 2011-06-22
TWI512806B (zh) 2015-12-11
US20110139192A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
JP5361790B2 (ja) 半導体基板の表面処理方法
TWI557795B (zh) 半導體製造設備及半導體裝置之製造方法
TWI442465B (zh) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R151 Written notification of patent or utility model registration

Ref document number: 5424848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350