JP4818140B2 - 基板の処理方法及び基板処理装置 - Google Patents
基板の処理方法及び基板処理装置 Download PDFInfo
- Publication number
- JP4818140B2 JP4818140B2 JP2007021019A JP2007021019A JP4818140B2 JP 4818140 B2 JP4818140 B2 JP 4818140B2 JP 2007021019 A JP2007021019 A JP 2007021019A JP 2007021019 A JP2007021019 A JP 2007021019A JP 4818140 B2 JP4818140 B2 JP 4818140B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- gas
- substrate processing
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
Description
SiO2+4HF → SiF4+2H2O↑ … (1)
上記式(1)に示す化学反応で生成されるSiF4はさらに弗酸と下記式(2)に示す化学反応を起こして残留物(H2SiF6)を生成する。
SiF4+2HF → H2SiF6 … (2)
この残留物は半導体デバイスにおいて導通不良等の原因となるためにウエハWから除去する必要があるが、ウエハWがヒータ18によって加熱されていると、残留物は熱エネルギによって下記式(3)に示すように熱分解される。
H2SiF6+Q(熱エネルギ) → 2HF↑+SiF4↑ … (3)
また、窒化珪素膜41に到達した弗化水素ガスは、含有された水分子と結びつき弗酸となる。そして、弗酸は窒化珪素膜41と下記式(4)に示す化学反応を起こす。
2SiN+8HF → 2SiF4+4H2↑+N2↑ … (4)
上記式(4)に示す化学反応で生成されるSiF4も上記式(2),(3)で示す化学反応によって分解される。
10 基板処理装置
11 チャンバ
12 載置台
13 シャワーヘッド
18 ヒータ
40 シリコン基材
41 窒化珪素膜
42 ハードマスク
43 開口部
44 プラズマ
45 トレンチ
46 SiOBrデポ部
Claims (7)
- シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有する基板の処理方法であって、
臭化水素ガスから生成されたプラズマによって前記シリコン基材に前記開口部に対応する凹部を形成するドライエッチングステップと、
前記基板を200℃以上に加熱する加熱ステップと、
前記加熱ステップにより200℃以上に加熱されている前記基板に向けて水分を含まない弗化水素ガスを供給して、前記ドライエッチングステップで生成した堆積物と前記弗化水素ガスとの反応により前記堆積物を除去するガス供給ステップとを有することを特徴とする処理方法。 - 前記ガス供給ステップの後に前記ドライエッチングステップを再度実行することを特徴とする請求項1記載の基板の処理方法。
- 前記ガス供給ステップの後であって、前記再度のドライエッチングステップの前に前記基板に向けて酸素ラジカルを供給する酸素ラジカル供給ステップを有することを特徴とする請求項2記載の基板の処理方法。
- 前記ガス供給ステップにおける前記弗化水素ガスの供給流量は2000SCCM〜3000SCCMであることを特徴とする請求項1乃至3のいずれか1項に記載の基板の処理方法。
- 前記ガス供給ステップにおける前記弗化水素ガスの供給時間は30秒以内であることを特徴とする請求項1乃至4のいずれか1項に記載の基板の処理方法。
- 前記ガス供給ステップにおいて除去される堆積物は、前記ドライエッチングステップにおいて生成され、前記開口部における側面に堆積した堆積物であることを特徴とする請求項1乃至5のいずれか1項に記載の基板の処理方法。
- シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有し、臭化水素ガスから生成されたプラズマを用いたドライエッチングによって前記開口部に対応する凹部が前記シリコン基材に形成された基板を処理する基板処理装置であって、
前記基板を200℃以上に加熱する加熱装置と、
前記ドライエッチングにより生成した堆積物と弗化水素ガスとの反応により前記堆積物が除去されるように、前記加熱装置により200℃以上に加熱されている前記基板に向けて水分を含まない弗化水素ガスを供給するガス供給装置とを有することを特徴とする基板処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021019A JP4818140B2 (ja) | 2007-01-31 | 2007-01-31 | 基板の処理方法及び基板処理装置 |
US12/023,491 US8383517B2 (en) | 2007-01-31 | 2008-01-31 | Substrate processing method and substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021019A JP4818140B2 (ja) | 2007-01-31 | 2007-01-31 | 基板の処理方法及び基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008187104A JP2008187104A (ja) | 2008-08-14 |
JP4818140B2 true JP4818140B2 (ja) | 2011-11-16 |
Family
ID=39668481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007021019A Active JP4818140B2 (ja) | 2007-01-31 | 2007-01-31 | 基板の処理方法及び基板処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8383517B2 (ja) |
JP (1) | JP4818140B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5424848B2 (ja) * | 2009-12-15 | 2014-02-26 | 株式会社東芝 | 半導体基板の表面処理装置及び方法 |
JP5629098B2 (ja) * | 2010-01-20 | 2014-11-19 | 東京エレクトロン株式会社 | シリコン基板上のパターン修復方法 |
KR20130039963A (ko) * | 2011-10-13 | 2013-04-23 | 주식회사 테스 | 기판처리시스템 및 이를 이용한 기판처리방법 |
US8551877B2 (en) * | 2012-03-07 | 2013-10-08 | Tokyo Electron Limited | Sidewall and chamfer protection during hard mask removal for interconnect patterning |
WO2014046083A1 (ja) * | 2012-09-18 | 2014-03-27 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
US20150371889A1 (en) * | 2014-06-20 | 2015-12-24 | Applied Materials, Inc. | Methods for shallow trench isolation formation in a silicon germanium layer |
JP6946248B2 (ja) * | 2018-09-26 | 2021-10-06 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
US20200135898A1 (en) * | 2018-10-30 | 2020-04-30 | International Business Machines Corporation | Hard mask replenishment for etching processes |
WO2023239617A1 (en) * | 2022-06-09 | 2023-12-14 | Lam Research Corporation | In situ declogging in plasma etching |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5425845A (en) | 1993-06-09 | 1995-06-20 | Texas Instruments Incorporated | Method for selective removal of hard trench masks |
US7211496B1 (en) * | 1998-04-22 | 2007-05-01 | International Business Machines Corporation | Freestanding multiplayer IC wiring structure |
US6284666B1 (en) * | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
US6821900B2 (en) * | 2001-01-09 | 2004-11-23 | Infineon Technologies Ag | Method for dry etching deep trenches in a substrate |
US7709392B2 (en) * | 2003-11-05 | 2010-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low K dielectric surface damage control |
KR100752642B1 (ko) * | 2005-02-02 | 2007-08-29 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
US7625783B2 (en) * | 2005-11-23 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and method for manufacturing the same |
US20070264842A1 (en) * | 2006-05-12 | 2007-11-15 | Samsung Electronics Co., Ltd. | Insulation film deposition method for a semiconductor device |
-
2007
- 2007-01-31 JP JP2007021019A patent/JP4818140B2/ja active Active
-
2008
- 2008-01-31 US US12/023,491 patent/US8383517B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8383517B2 (en) | 2013-02-26 |
US20080182421A1 (en) | 2008-07-31 |
JP2008187104A (ja) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818140B2 (ja) | 基板の処理方法及び基板処理装置 | |
JP5210191B2 (ja) | 窒化珪素膜のドライエッチング方法 | |
US8664012B2 (en) | Combined silicon oxide etch and contamination removal process | |
US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
JP4849614B2 (ja) | 基板処理方法及び基板処理システム | |
JP4817991B2 (ja) | 基板処理方法 | |
US9165784B2 (en) | Substrate processing method and storage medium | |
US8034720B2 (en) | Substrate processing method and substrate processing apparatus | |
JP5102467B2 (ja) | 基板処理方法 | |
US8778206B2 (en) | Substrate processing method and storage medium | |
JP6604738B2 (ja) | プラズマエッチング方法、パターン形成方法及びクリーニング方法 | |
US8206605B2 (en) | Substrate processing method and substrate processing system | |
US20170316947A1 (en) | Substrate processing method and substrate processing apparatus | |
US10964546B2 (en) | Substrate processing method and method for removing boron-doped silicon | |
JP2008166513A (ja) | キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110822 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4818140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |