JP2008187104A - 基板の処理方法及び基板処理装置 - Google Patents

基板の処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2008187104A
JP2008187104A JP2007021019A JP2007021019A JP2008187104A JP 2008187104 A JP2008187104 A JP 2008187104A JP 2007021019 A JP2007021019 A JP 2007021019A JP 2007021019 A JP2007021019 A JP 2007021019A JP 2008187104 A JP2008187104 A JP 2008187104A
Authority
JP
Japan
Prior art keywords
substrate
silicon
gas
base material
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007021019A
Other languages
English (en)
Other versions
JP4818140B2 (ja
Inventor
Eiichi Nishimura
栄一 西村
Chie Kato
千恵 加藤
Akitaka Shimizu
昭貴 清水
宏幸 ▲高▼橋
Hiroyuki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007021019A priority Critical patent/JP4818140B2/ja
Priority to US12/023,491 priority patent/US8383517B2/en
Publication of JP2008187104A publication Critical patent/JP2008187104A/ja
Application granted granted Critical
Publication of JP4818140B2 publication Critical patent/JP4818140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】シリコンのドライエッチングにおいて生成された堆積物を選択的に除去することができる基板の処理方法を提供する。
【解決手段】シリコン基材40と、該シリコン基材上に形成された窒化珪素膜41と、該窒化珪素膜41上に形成されたハードマスク42とを有するウエハWに臭化水素ガスから生成されたプラズマ44によってドライエッチングを施してシリコン基材40をエッチングしてトレンチ45を形成し、ウエハWを200℃以上に加熱し、ウエハWに向けて弗化水素ガス31及びヘリウムガスを供給し、ウエハWのトレンチ45内へ向けて酸素ラジカル32を供給し、ウエハWに再びプラズマ44によってドライエッチングを施してシリコン基材40をエッチングし、形成されたトレンチ45の深さが所望値よりも大きい場合には本処理を終了する。
【選択図】図2

Description

本発明は、基板の処理方法及び基板処理装置に関し、特に、酸化珪素膜及び/又は窒化珪素膜からなるハードマスクを有する基板の処理方法に関する。
図4(A)に示す、シリコン(Si)基材40と、該シリコン基材上に形成された窒化珪素(SiN)膜41とを有する基板としての半導体ウエハ(以下、単に「ウエハ」という。)Wにおいて、シリコン基材40に溝(トレンチ)や穴を形成する場合、ハロゲン系ガス、例えば、臭化水素(HBr)のプラズマ44によってウエハWにドライエッチングを施す。
このドライエッチングでは、窒化珪素膜41上に形成されたBSG(Boron Silicate Glass)からなる膜であるハードマスク42を用いる。該ハードマスク42は部分的にシリコン基材40を露出させる開口部43を有する。プラズマ44は開口部43に進入してシリコン基材40と接触し、シリコン基材40を物理的又は化学的にエッチングする(図4(A))。これにより、シリコン基材40に開口部43に対応するトレンチ45が形成される。
ところが、上述したドライエッチングの際、シリコンと臭化水素のプラズマとが反応して生成されたSiOBrが開口部43の側面やトレンチ45の側面に堆積してSiOBrデポ部46を形成する。特に開口部43の側面に堆積するSiOBrの量は多いため、SiOBrデポ部46は開口部43を殆ど閉塞し、トレンチ45へのプラズマ44の進入を阻止する。その結果、シリコン基材40のエッチングが停止し、トレンチ45をさらに深く形成することが不可能となる。
そこで、従来、SiOBrデポ部46を除去する方法、例えば、SiOBrデポ部46を、弗酸を用いたウェットエッチングで除去する方法が開発されている(例えば、特許文献1参照。)。そして、SiOBrデポ部46を取り除いた後、シリコン基材40をプラズマ44によって再びエッチングする。
特開2002−33313号公報
しかしながら、弗酸を用いたウェットエッチングではSiOBrデポ部46だけでなくハードマスク42も除去される。ハードマスク42が除去されると、開口部43に対応しないシリコン基材40が露出し、該露出したシリコン基材40もエッチングされるため、トレンチ45の形状が崩れ、所望のアスペクト比を実現することが困難になる。
本発明の目的は、シリコンのドライエッチングにおいて生成された堆積物を選択的に除去することができる基板の処理方法及び基板処理装置を提供することにある。
上記目的を達成するために、請求項1記載の基板の処理方法は、シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有する基板の処理方法であって、ハロゲン系ガスから生成されたプラズマによって前記シリコン基材に前記開口部に対応する凹部を形成するドライエッチングステップと、前記基板を200℃以上に加熱する加熱ステップと、前記基板に向けて弗化水素ガスを供給するガス供給ステップとを有することを特徴とする。
請求項2記載の基板の処理方法は、請求項1記載の基板の処理方法において、前記ガス供給ステップの後に前記ドライエッチングステップを再度実行することを特徴とする。
請求項3記載の基板の処理方法は、請求項2記載の基板の処理方法において、前記ガス供給ステップの後であって、前記再度のドライエッチングステップの前に前記基板に向けて酸素ラジカルを供給する酸素ラジカル供給ステップを有することを特徴とする。
請求項4記載の基板の処理方法は、請求項1乃至3のいずれか1項に記載の基板の処理方法において、前記ガス供給ステップにおける前記弗化水素ガスの供給流量は2000SCCM〜3000SCCMであることを特徴とする。
請求項5記載の基板の処理方法は、請求項1乃至4のいずれか1項に記載の基板の処理方法において、前記ガス供給ステップにおける前記弗化水素ガスの供給時間は30秒以内であることを特徴とする。
請求項6記載の基板の処理方法は、請求項1乃至5のいずれか1項に記載の基板の処理方法において、前記ガス供給ステップにおいて除去される堆積物は、前記ドライエッチングステップにおいて生成され、前記開口部における側面に堆積した堆積物であることを特徴とする。
上記目的を達成するために、請求項7記載の基板処理装置は、シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有し、ハロゲン系ガスから生成されたプラズマを用いたドライエッチングによって前記開口部に対応する凹部が前記シリコン基材に形成された基板を処理する基板処理装置であって、前記基板を200℃以上に加熱する加熱装置と、前記基板に向けて弗化水素ガスを供給するガス供給装置とを有することを特徴とする。
請求項1記載の基板の処理方法及び請求項7記載の基板処理装置によれば、ハロゲン系ガスから生成されたプラズマを用いたドライエッチングによってシリコン基材に開口部に対応する凹部が形成された基板が200℃以上に加熱され、該基板に向けて弗化水素ガスが供給される。基板の温度が200℃以上になった場合、弗化水素ガスはシリコンのドライエッチングにおいて生成された堆積物を除去するが、酸化珪素膜及び/又は窒化珪素膜からなるハードマスクを除去しない。したがって、シリコンのドライエッチングにおいて生成された堆積物を選択的に除去することができる。
請求項2記載の基板の処理方法によれば、ガス供給ステップの後に再びドライエッチングステップが実行される。すなわち、ガス供給ステップにおいてトレンチに対応する開口部を殆ど閉塞する堆積物が除去された後にドライエッチングステップが実行されるため、シリコン基材を再びエッチングすることができ、もって、シリコン基材に深いトレンチを形成することができる。
請求項3記載の基板の処理方法によれば、ガス供給ステップの後であって、再度のドライエッチングステップの前に基板に向けて酸素ラジカルが供給される。ガス供給ステップにおいて堆積物が除去されると、トレンチの側面においてシリコンが露出する。酸素ラジカルは露出したシリコンと反応してトレンチの側面に酸化膜を形成する。該酸化膜は再度のドライエッチングステップで用いられるプラズマからトレンチの側面を保護する。これにより、トレンチの形状が崩れるのを防止することができる。
請求項4記載の基板の処理方法によれば、ガス供給ステップにおける弗化水素ガスの供給流量は2000SCCM〜3000SCCMであるので、基板に向けて充分な量の弗化水素ガスを供給することができ、もって、確実に堆積物を除去することができる。
請求項5記載の基板の処理方法によれば、ガス供給ステップにおける弗化水素ガスの供給時間は30秒以内である。シリコンのドライエッチングにおいて生成された堆積物の絶対量は比較的少ないので、短時間の弗化水素ガスによるエッチングで除去することができる。したがって、弗化水素ガスの供給時間が30秒以内であっても、堆積物を確実に除去することができる。
請求項6記載の基板の処理方法によれば、ガス供給ステップにおいて除去される堆積物は、ドライエッチングによって生成され、ハードマスクの開口部における側面に堆積した堆積物であるので、ハードマスクの開口部を通過してトレンチに進入するプラズマの進入経路を確保することができ、もって、シリコン基材に深いトレンチを確実に形成することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る基板処理装置について説明する。
図1は、本実施の形態に係る基板処理装置の構成を概略的に示す断面図である。
図1において、基板処理装置10は、図4(A)に示すウエハW(基板)を収容するウエハ収容室(チャンバ)11と、該チャンバ11内に配置されてウエハWを載置する載置台12と、チャンバ11の上方において載置台12と対向するように配置されたシャワーヘッド13(ガス供給装置)と、チャンバ11内のガス等を排気するTMP(Turbo Molecular Pump)14と、チャンバ11及びTMP14の間に配置され、チャンバ11内の圧力を制御する可変式バタフライバルブとしてのAPC(Adaptive Pressure Control)バルブ15とを備える。
チャンバ11はアルミニウム等からなる側壁、天井部及び底部から構成される収容室であり、側壁にウエハWを搬出入するための搬出入口16を有する。該搬出入口16はスライドするゲート17によって開閉される。
載置台12は円筒状のアルミニウム部材からなり、その直径はウエハWの直径よりも大きく設定されている。したがって、載置台12がウエハWを載置する際、ウエハWの裏面は全面に亘って載置台12の上面(載置面)と接触する。また、載置台12は内部にヒータ18を有する。該ヒータ18は載置台12の載置面に平行に配されている。該ヒータ18が発熱すると、その裏面が全面に亘って載置面と接触するウエハWは全面に亘って均一に加熱される。なお、ヒータ18は載置されたウエハWを200℃以上に加熱する能力を有する。
シャワーヘッド13は円板状のアルミニウム部材からなり、内部にバッファ室19を有する。バッファ室19は複数のガス通気孔20を介してチャンバ11内に連通する。シャワーヘッド13のバッファ室19は弗化水素(HF)ガス供給系(図示しない)及びヘリウム(He)ガス供給系(図示しない)に接続されている。弗化水素ガス供給系はバッファ室19へ弗化水素ガスを供給し、ヘリウムガス供給系はバッファ室19へヘリウムガスを供給する。該供給された弗化水素ガス及びヘリウムガスはガス通気孔20を介してチャンバ11内、さらにはウエハWに向けて供給される。
基板処理装置10では、チャンバ11の側壁もヒータ(図示しない)、例えば、加熱素子を内蔵する。側壁内の加熱素子は、ウエハWから昇華する後述のSiF(四フッ化珪素)等が側壁の内側に付着するのを防止する。
図4(B)に示すウエハWにおいて、本発明者は、弗酸を用いたウェットエッチングを用いることなく、SiOBrデポ部46のみを選択的に除去する方法を見出すべく、各種実験を行ったところ、弗化水素ガスによるBSGからなるハードマスク42や窒化珪素膜41のエッチングに明りょうな温度依存性があることを発見した。
具体的には、弗化水素ガスによるハードマスク42や窒化珪素膜41のエッチングにおいて、ウエハWの温度を変更すると、200℃以上でハードマスク42や窒化珪素膜41のエッチレートが0になることを発見した。また、ウエハWの温度が200℃以上であってもSiOBrデポ部46のエッチレートは0になることはなく、SiOBrデポ部46は弗化水素ガスによってエッチングされることも発見した。なお、このときのシャワーヘッド13からウエハWへ向けての弗化水素ガスの供給流量は2000SCCM〜3000SCCMであり、ヘリウムガスの供給流量は100SCCM〜1000SCCMであり、チャンバ11内の圧力は6.67×10Pa(5Torr)〜2.67×10Pa(20Torr)に設定されていた。本発明はこれらの知見に基づくものである。
200℃以上でハードマスク42や窒化珪素膜41のエッチレートがほぼ0になる一方、SiOBrデポ部46のエッチレートは0にならない理由については詳細が不明だが、本発明者は以下の仮説を類推した。
ハードマスク42、窒化珪素膜41やSiOBrデポ部46は水分子を含有する。ハードマスク42やSiOBrデポ部46に到達した弗化水素ガスは、含有された水分子と結びつき弗酸となる。また、ハードマスク42の主成分は酸化珪素であり、SiOBrは疑似酸化珪素である。弗酸はこれらの酸化珪素と下記式(1)に示す化学反応を起こす。
SiO+4HF → SiF+2HO↑ … (1)
上記式(1)に示す化学反応で生成されるSiFはさらに弗酸と下記式(2)に示す化学反応を起こして残留物(HSiF)を生成する。
SiF+2HF → HSiF … (2)
この残留物は半導体デバイスにおいて導通不良等の原因となるためにウエハWから除去する必要があるが、ウエハWがヒータ18によって加熱されていると、残留物は熱エネルギによって下記式(3)に示すように熱分解される。
SiF+Q(熱エネルギ) → 2HF↑+SiF↑ … (3)
また、窒化珪素膜41に到達した弗化水素ガスは、含有された水分子と結びつき弗酸となる。そして、弗酸は窒化珪素膜41と下記式(4)に示す化学反応を起こす。
2SiN+8HF → 2SiF+4H↑+N↑ … (4)
上記式(4)に示す化学反応で生成されるSiFも上記式(2),(3)で示す化学反応によって分解される。
以上のように、窒化珪素膜41、ハードマスク42及びSiOBrデポ部46は弗化水素ガスによってエッチングされる。
しかしながら、ハードマスク42や窒化珪素膜41はCVD(Chemical Vapor Deposition)処理等の成膜処理によって形成される一方、SiOBrデポ部46はSiOBrの堆積によって形成される。したがって、SiOBrデポ部46の構造は、ハードマスク42や窒化珪素膜41の膜構造に比べて非常に疎であり、大量の水分子を含む。
ここで、ヒータ18によってウエハWを200℃以上に加熱した場合、ハードマスク42や窒化珪素膜41の水分子は蒸発するため、弗化水素ガスがハードマスク42や窒化珪素膜41に到達しても弗酸となることがない。その結果、ハードマスク42や窒化珪素膜41が弗酸によってエッチングされない。一方、SiOBrデポ部46は大量の水分子を含むため、ウエハWが200℃以上に加熱されてもSiOBrデポ部46内に水分子が残留する。弗化水素ガスは残留した水分子と結びつき弗酸となる。その結果、SiOBrデポ部46は弗酸によってエッチングされる。
次に、本実施の形態に係る基板の処理方法について説明する。
図2は、本実施の形態に係る基板の処理方法としてのDT(ディープトレンチ)エッチングのフローチャートである。
図2において、まず、ドライエッチング装置(図示しない)において、図4(A)に示すウエハWに臭化水素ガスから生成されたプラズマ44によってドライエッチングを施してシリコン基材40をエッチングする(ステップS21)(ドライエッチングステップ)(図3(A))。このとき、シリコン基材40には開口部43に対応するトレンチ45(凹部)が形成されるが、シリコン基材40のシリコンとプラズマ44とが反応して生成されたSiOBrが開口部43の側面やトレンチ45の側面に堆積してSiOBrデポ部46を形成する(図3(B))。このSiOBrデポ部46は開口部43を殆ど閉塞する。
次いで、ウエハWを基板処理装置10のチャンバ11内に搬入して載置台12に載置し、ヒータ18によって載置されたウエハWを200℃以上に加熱する(ステップS22)(加熱ステップ)。
次いで、図3(B)に示すように、シャワーヘッド13からウエハWに向けて弗化水素ガス31及びヘリウムガス(図示しない)をそれぞれ流量2000SCCM〜3000SCCM及び100SCCM〜1000SCCMで供給する(ステップS23)(ガス供給ステップ)。ここでの弗化水素ガス31の供給時間は30秒以内である。このとき、弗化水素ガス31によって上記式(1)〜(3)に示すようにSiOBrデポ部46は除去されるが、ウエハWの温度が200℃以上であるためにハードマスク42や窒化珪素膜41は除去されない。そして、SiOBrデポ部46が除去されると、トレンチ45の側面においてシリコン基材40が露出する(図3(C))。
次いで、図3(C)に示すように、ウエハW、より具体的には、トレンチ45内へ向けて酸素ラジカル32を供給する(ステップS24)(酸素ラジカル供給ステップ)。該供給された酸素ラジカル32は露出したシリコン基材40のシリコンと反応してトレンチ45の側面に酸化珪素膜33を形成する(図3(D))。なお、酸化珪素膜33の形成促進の観点から、酸素ラジカル32の温度は350℃〜750℃であることが好ましい。
次いで、上記ドライエッチング装置において、ウエハWに再びプラズマ44によってドライエッチングを施してシリコン基材40をエッチングする(ステップS25)(ドライエッチングステップ)(図3(D))。このとき、開口部43を殆ど閉塞するSiOBrデポ部46は既に除去されているので、開口部43を通過してトレンチ45に進入するプラズマ44の進入経路を確保することができる。トレンチ45に進入したプラズマ44はシリコン基材40をエッチングし、トレンチ45をさらに深くする(図3(E))。また、トレンチ45に進入したプラズマ44がトレンチ45の側面と接触して該側壁をエッチングする虞があるが、酸化珪素膜33がトレンチ45の側面をプラズマ44から保護する。なお、このとき、シリコン基材40のシリコンとプラズマ44とが反応してSiOBrデポ部46’が形成される(図3(E))のは、ステップS21と同じである。
次いで、形成されたトレンチ45の深さが所望値よりも大きいか否かを判別し(ステップS26)、深さが所望値以下である場合にはステップS22に戻り、深さが所望値より大きい場合には本処理を終了する。
図3の処理によれば、臭化水素ガスから生成されたプラズマ44を用いたドライエッチングによってシリコン基材40にハードマスク42の開口部43に対応するトレンチ45が形成されたウエハWが200℃以上に加熱され、該ウエハWに向けて弗化水素ガス31及びヘリウムガスが供給される。ウエハWの温度が200℃以上になった場合、弗化水素ガスはシリコン基材40のドライエッチングにおいて生成されたSiOBrデポ部46を除去するがBSGからなるハードマスク42や窒化珪素膜41を除去しない。したがって、SiOBrデポ部46を選択的に除去することができる。
図3の処理では、弗化水素ガス31及びヘリウムガスの供給後に再びプラズマ44を用いたドライエッチングがウエハWに施される。すなわち、弗化水素ガス31及びヘリウムガスが供給されて開口部43を殆ど閉塞するSiOBrデポ部46が除去された後にウエハWにドライエッチングが施されるため、開口部43を通過してトレンチ45に進入するプラズマ44の進入経路を確保することができる。これにより、シリコン基材40を再びエッチングすることができ、もって、シリコン基材40に深いトレンチ45を形成することができる。
また、図3の処理では、弗化水素ガス31及びヘリウムガスの供給後であって、再度のドライエッチングの前にウエハWに向けて酸素ラジカル32が供給される。弗化水素ガス31及びヘリウムガスの供給においてSiOBrデポ部46が除去されると、トレンチ45の側面においてシリコン基材40が露出する。酸素ラジカル32は露出したシリコン基材40と反応してトレンチ45の側面に酸化珪素膜33を形成する。該酸化珪素膜33はステップS25のドライエッチングで用いられるプラズマ44からトレンチ45の側面を保護する。これにより、トレンチ45の形状が崩れるのを防止することができる。
図3の処理では、弗化水素ガス31の供給流量は2000SCCM〜3000SCCMであるので、ウエハWに向けて充分な量の弗化水素ガス31を供給することができ、もって、確実にSiOBrデポ部46を除去することができる。
また、図3の処理では、弗化水素ガス31及びヘリウムガスの供給における弗化水素ガス31の供給時間は30秒以内である。開口部43の側面等に形成されるSiOBrデポ部46の絶対量は比較的少ないので、短時間の弗化水素ガス31によるエッチングで除去することができる。したがって、弗化水素ガス31の供給時間が30秒以内であっても、SiOBrデポ部46を確実に除去することができる。
上述した実施の形態では、ハードマスク42がBSGからなる膜であったが、ハードマスク42は不純物を含むシリケートを主成分とする膜であればよく、例えば、TEOS(Tetra Ethyl Ortho Silicate)やBPSG(Boron Phosphorous Silicate Glass)からなる膜であってもよい。また、ハードマスク42は窒化珪素からなる膜であってもよい。
また、シリコン基材40のドライエッチングに用いられるプラズマは臭化水素ガスから生成されたプラズマ44に限られず、ハロゲン系ガスから生成されたプラズマであってもよい。また、この場合、弗化水素ガス31のエッチングによって除去される堆積物はSiOBrからなる堆積物に限られず、ハロゲンを含む酸化珪素、例えば、SiOClも該当する。さらに、シリコン基材40のドライエッチングで形成される凹部はトレンチ45に限られず、穴、例えば、ビアホールであってもよい。
なお、上述した実施の形態では、基板が半導体ウエハWであったが、基板はこれに限られず、例えば、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等のガラス基板であってもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータに供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。
本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。 本実施の形態に係る基板の処理方法としてのDT(ディープトレンチ)エッチングのフローチャートである。 DTエッチングの工程を示す工程図である。 従来の半導体ウエハのシリコン基材にトレンチを形成する工程を示す工程図である。
符号の説明
W ウエハ
10 基板処理装置
11 チャンバ
12 載置台
13 シャワーヘッド
18 ヒータ
40 シリコン基材
41 窒化珪素膜
42 ハードマスク
43 開口部
44 プラズマ
45 トレンチ
46 SiOBrデポ部

Claims (7)

  1. シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有する基板の処理方法であって、
    ハロゲン系ガスから生成されたプラズマによって前記シリコン基材に前記開口部に対応する凹部を形成するドライエッチングステップと、
    前記基板を200℃以上に加熱する加熱ステップと、
    前記基板に向けて弗化水素ガスを供給するガス供給ステップとを有することを特徴とする処理方法。
  2. 前記ガス供給ステップの後に前記ドライエッチングステップを再度実行することを特徴とする請求項1記載の基板の処理方法。
  3. 前記ガス供給ステップの後であって、前記再度のドライエッチングステップの前に前記基板に向けて酸素ラジカルを供給する酸素ラジカル供給ステップを有することを特徴とする請求項2記載の基板の処理方法。
  4. 前記ガス供給ステップにおける前記弗化水素ガスの供給流量は2000SCCM〜3000SCCMであることを特徴とする請求項1乃至3のいずれか1項に記載の基板の処理方法。
  5. 前記ガス供給ステップにおける前記弗化水素ガスの供給時間は30秒以内であることを特徴とする請求項1乃至4のいずれか1項に記載の基板の処理方法。
  6. 前記ガス供給ステップにおいて除去される堆積物は、前記ドライエッチングステップにおいて生成され、前記開口部における側面に堆積した堆積物であることを特徴とする請求項1乃至5のいずれか1項に記載の基板の処理方法。
  7. シリコン基材と、該シリコン基材上に形成された酸化珪素膜及び/又は窒化珪素膜からなるハードマスクとを備え、該ハードマスクは少なくとも部分的に前記シリコン基材を露出させる開口部を有し、ハロゲン系ガスから生成されたプラズマを用いたドライエッチングによって前記開口部に対応する凹部が前記シリコン基材に形成された基板を処理する基板処理装置であって、
    前記基板を200℃以上に加熱する加熱装置と、
    前記基板に向けて弗化水素ガスを供給するガス供給装置とを有することを特徴とする基板処理装置。
JP2007021019A 2007-01-31 2007-01-31 基板の処理方法及び基板処理装置 Expired - Fee Related JP4818140B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007021019A JP4818140B2 (ja) 2007-01-31 2007-01-31 基板の処理方法及び基板処理装置
US12/023,491 US8383517B2 (en) 2007-01-31 2008-01-31 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021019A JP4818140B2 (ja) 2007-01-31 2007-01-31 基板の処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2008187104A true JP2008187104A (ja) 2008-08-14
JP4818140B2 JP4818140B2 (ja) 2011-11-16

Family

ID=39668481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021019A Expired - Fee Related JP4818140B2 (ja) 2007-01-31 2007-01-31 基板の処理方法及び基板処理装置

Country Status (2)

Country Link
US (1) US8383517B2 (ja)
JP (1) JP4818140B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151114A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置
WO2013055023A1 (en) * 2011-10-13 2013-04-18 Tes Co., Ltd Systems and methods for processing substrates
JPWO2014046083A1 (ja) * 2012-09-18 2016-08-18 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5424848B2 (ja) * 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
JP6946248B2 (ja) * 2018-09-26 2021-10-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
WO2023239617A1 (en) * 2022-06-09 2023-12-14 Lam Research Corporation In situ declogging in plasma etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142443A (ja) * 1993-06-09 1995-06-02 Texas Instr Inc <Ti> ハードトレンチマスクの除去方法
JP2002033313A (ja) * 2000-05-31 2002-01-31 Internatl Business Mach Corp <Ibm> ディープ・トレンチ・シリコン・エッチングの反応性イオン・エッチング・ラグを低減する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
US6821900B2 (en) * 2001-01-09 2004-11-23 Infineon Technologies Ag Method for dry etching deep trenches in a substrate
US7709392B2 (en) * 2003-11-05 2010-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Low K dielectric surface damage control
KR100752642B1 (ko) * 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
US7625783B2 (en) * 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
US20070264842A1 (en) * 2006-05-12 2007-11-15 Samsung Electronics Co., Ltd. Insulation film deposition method for a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142443A (ja) * 1993-06-09 1995-06-02 Texas Instr Inc <Ti> ハードトレンチマスクの除去方法
JP2002033313A (ja) * 2000-05-31 2002-01-31 Internatl Business Mach Corp <Ibm> ディープ・トレンチ・シリコン・エッチングの反応性イオン・エッチング・ラグを低減する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151114A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置
WO2013055023A1 (en) * 2011-10-13 2013-04-18 Tes Co., Ltd Systems and methods for processing substrates
JPWO2014046083A1 (ja) * 2012-09-18 2016-08-18 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
JP4818140B2 (ja) 2011-11-16
US8383517B2 (en) 2013-02-26
US20080182421A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP4818140B2 (ja) 基板の処理方法及び基板処理装置
EP2469582B1 (en) Substrate processing method
JP5210191B2 (ja) 窒化珪素膜のドライエッチング方法
US8664012B2 (en) Combined silicon oxide etch and contamination removal process
US8034720B2 (en) Substrate processing method and substrate processing apparatus
JP4849614B2 (ja) 基板処理方法及び基板処理システム
JP4817991B2 (ja) 基板処理方法
JP6604738B2 (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
JP5102467B2 (ja) 基板処理方法
US8778206B2 (en) Substrate processing method and storage medium
US8206605B2 (en) Substrate processing method and substrate processing system
US20170316947A1 (en) Substrate processing method and substrate processing apparatus
JP2007266490A (ja) 基板の処理方法および半導体装置の製造方法
KR102111876B1 (ko) 기판 처리 방법 및 붕소 첨가 규소의 제거 방법
JP2007157828A (ja) 基板周縁部膜除去装置及び基板周縁部膜の除去方法
TW201320241A (zh) 處理基板的系統與方法
WO2022176142A1 (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees