JP6604738B2 - プラズマエッチング方法、パターン形成方法及びクリーニング方法 - Google Patents

プラズマエッチング方法、パターン形成方法及びクリーニング方法 Download PDF

Info

Publication number
JP6604738B2
JP6604738B2 JP2015081019A JP2015081019A JP6604738B2 JP 6604738 B2 JP6604738 B2 JP 6604738B2 JP 2015081019 A JP2015081019 A JP 2015081019A JP 2015081019 A JP2015081019 A JP 2015081019A JP 6604738 B2 JP6604738 B2 JP 6604738B2
Authority
JP
Japan
Prior art keywords
film
zirconium oxide
gas
plasma
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015081019A
Other languages
English (en)
Other versions
JP2016201476A (ja
JP2016201476A5 (ja
Inventor
俊一 味上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015081019A priority Critical patent/JP6604738B2/ja
Priority to TW105109936A priority patent/TWI715563B/zh
Priority to US15/090,971 priority patent/US10290510B2/en
Priority to KR1020160043277A priority patent/KR102401316B1/ko
Publication of JP2016201476A publication Critical patent/JP2016201476A/ja
Publication of JP2016201476A5 publication Critical patent/JP2016201476A5/ja
Application granted granted Critical
Publication of JP6604738B2 publication Critical patent/JP6604738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/08—Compounds containing halogen
    • C01B33/107—Halogenated silanes
    • C01B33/1071—Tetrachloride, trichlorosilane or silicochloroform, dichlorosilane, monochlorosilane or mixtures thereof
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B35/00—Boron; Compounds thereof
    • C01B35/06—Boron halogen compounds
    • C01B35/061—Halides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B9/00—General methods of preparing halides
    • C01B9/04—Bromides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/2416—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、プラズマエッチング方法、パターン形成方法及びクリーニング方法に関する。
ガスからプラズマを生成し、プラズマエッチングによりエッチング対象膜を微細加工する技術が知られている。例えば、特許文献１には、基板上に熱酸化処理によりシリコン酸化膜を形成した後、ＣＶＤ（Chemical Vapor Deposition）によりＨｉｇｈ−ｋ膜を成膜し、Ｈｉｇｈ−ｋ膜をＣｌ２等のガスから生成されたプラズマを用いてエッチングする技術が開示されている。また、特許文献２には、Ｈｉｇｈ−ｋ膜をＢＣｌ３のガスから生成されたプラズマを用いてエッチングする技術が開示されている。
また、近年、プラズマエッチングによりシリコン酸化膜やアモルファスカーボン膜のような特定のエッチング対象膜に深いホールや溝を形成するエッチング技術が求められている。
特開２００５−２５２１８６号公報 特開２００４−１４６７８７号公報
しかしながら、Ｈｉｇｈ−ｋ膜等のエッチング対象膜の下地膜に対するエッチング対象膜のエッチング選択比が十分に得られ難いと、Ｈｉｇｈ−ｋ膜等のエッチング対象膜に深くかつ垂直なホールや溝を形成することが困難になり、エッチング特性が悪くなる。
上記課題に対して、一側面では、特定のエッチング対象膜に対する選択比が良好な膜を含む膜をプラズマエッチングする方法を提供することを目的とする。
上記課題を解決するために、一の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、三塩化ホウ素ＢＣｌ ３ 又は四塩化ケイ素ＳｉＣｌ ４ のいずれかと、臭化水素ＨＢｒとからなり、前記マスクは、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、前記シリコン酸化膜又は前記アモルファスカーボン膜は、前記酸化ジルコニウムを含む膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上である、プラズマエッチング方法が提供される。
また、他の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、三塩化ホウ素ＢＣｌ ３ と臭化水素ＨＢｒとからなり、前記マスクは、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、前記シリコン酸化膜又は前記アモルファスカーボン膜は、前記酸化ジルコニウムを含む膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、臭化水素ＨＢｒに対する三塩化ホウ素ＢＣｌ３の流量比は５０％以下である、プラズマエッチング方法が提供される。
また、他の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、三塩化ホウ素ＢＣｌ ３ と臭化水素ＨＢｒと水素Ｈ ２ とからなり、前記マスクは、シリコン酸化膜はアモルファスカーボン膜から形成され、前記シリコン酸化膜又は前記アモルファスカーボン膜は、前記酸化ジルコニウムを含む膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、水素Ｈ２の流量は臭化水素ＨＢｒの流量よりも多い、プラズマエッチング方法が提供される。
また、他の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、三塩化ホウ素ＢＣｌ ３ 、塩素Ｃｌ ２ 又は四塩化ケイ素ＳｉＣｌ ４ のいずれかと、水素Ｈ２又はメタンＣＨ ４ のいずれかとからなり、前記マスクは、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、前記シリコン酸化膜又は前記アモルファスカーボン膜は、前記酸化ジルコニウムを含む膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上である、プラズマエッチング方法が提供される。
また、他の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、三塩化ホウ素ＢＣｌ ３ と水素Ｈ ２ とからなり、前記マスクは、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、前記シリコン酸化膜又は前記アモルファスカーボン膜は、前記酸化ジルコニウムを含む膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、三塩化ホウ素ＢＣｌ３の流量は水素Ｈ２の流量よりも少ない、プラズマエッチング方法が提供される。
また、他の態様によれば、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、前記第１のガスは、臭化水素ＨＢｒからなり、前記マスクは、アモルファスカーボン膜から形成され、前記アモルファスカーボン膜は、前記膜の下に形成される下地膜であり、前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は無限大である、プラズマエッチング方法が提供される。
一の態様によれば、特定のエッチング対象膜に対する選択比が良好な膜を含む膜をプラズマエッチングすることができる。
一実施形態に係るプラズマエッチング装置の概略構成を示した縦断面図。 一実施形態に係るガス種による酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るＢＣｌ３とＨＢｒとの比率による酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るＨＢｒとＨ２との比率による酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るＢＣｌ３とＨ２との比率による酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るＢＣｌ３とＨ２にＡｒを添加した場合の酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るＢＣｌ３とＨ２にＨｅを添加した場合の酸化ジルコニウム膜と下層膜（Ｏｘ／ＣＵＬ）のＥＲ及び選択比の実験結果。 一実施形態に係るプラズマエッチング方法の実行手順を示したフローチャート。 一実施形態に係るプラズマエッチング中の各膜のエッチング状態を示した図。 一実施形態に係るクリーニング処理を実行するためのフローチャート。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。なお、圧力値については、１Ｔｏｒｒを１３３．３２２Ｐａとして換算可能である。
［プラズマエッチング装置の概略構成］
まず、本発明の一実施形態に係るプラズマエッチング装置の構成について、図１を参照しながら説明する。図１は、一実施形態に係るプラズマエッチング装置の概略構成を示した縦断面図である。
図１に示したプラズマエッチング装置１は、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型チャンバ（以下、単にチャンバＣという。）を有している。チャンバＣは接地されている。チャンバＣ内では、半導体ウェハ（以下、ウェハＷと称呼する。）にプラズマエッチング処理が施される。
チャンバＣ（処理室）内にはウェハＷを載置する載置台２が設けられている。載置台２は下部電極としても機能する。チャンバＣの天井部には、上部電極３が載置台２に対向して配置されている。上部電極３には、ガス供給源４が接続されている。上部電極３の内部にはガス供給源４からのガスを拡散する拡散室３ａが形成されている。拡散室３ａ内のガスは、上部電極３の底部に設けられた多数のガス孔３ｂを通ってチャンバＣ内に導入される。上部電極３は、ガスを供給するためのシャワーヘッドとしても機能する。
プラズマエッチング装置１には、第１の高周波電源５及び第２の高周波電源６が設けられている。第１の高周波電源５から出力されたプラズマ生成用の高周波電力は、載置台２（下部電極）に印加される。なお、第１の高周波電源５からの高周波電力は、下部電極に印加されてもよいし、上部電極に印加されてもよい。第２の高周波電源６から出力されたバイアス用の高周波電力は、載置台２に印加される。
チャンバＣ内に導入されたガスは、印加された高周波電力によりプラズマ化される。これにより、チャンバＣ内にてウェハＷにプラズマエッチングやクリーニング等のプラズマ処理が施される。本実施形態に係るプラズマエッチング方法、パターン形成方法及びクリーニング方法は、かかる構成のプラズマエッチング装置１を用いて実行され得る。
プラズマエッチング装置１では、制御部７の制御に従いプラズマ処理が実行される。制御部７は、ＣＰＵ（Central Processing Unit）７ａ，ＲＯＭ（Read Only Memory）７ｂ、ＲＡＭ（Random Access Memory）７ｃ等を有する。ＣＰＵ７ａは、ＲＯＭ７ｂやＲＡＭ７ｃの記憶領域に格納された各種レシピに従ってプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、処理室内温度（上部電極温度、処理室の側壁温度、ＥＳＣ温度など）、圧力（ガスの排気）、高周波電力や電圧、各種プロセス流量、伝熱流量などが記載されている。
以上、本実施形態に係るプラズマエッチング装置１の構成について説明した。次に、プラズマエッチング装置１にてウェハＷにプラズマエッチングを施す際に使用するマスク材について説明する。
［酸化ジルコニウム膜］
シリコン酸化膜やアモルファスカーボン膜をエッチングする際、マスク材としては一般にポリシリコン膜（Ｐｏｌｙ−Ｓｉ）が使用される。ところが、ポリシリコン膜をマスク材として使用すると、エッチングの際にシリコン酸化膜等に対するポリシリコン膜の選択比が十分に得られ難いという課題がある。選択比が十分に得られないと、シリコン酸化膜等に深くかつ垂直なホールを形成することが困難になる。
そこで、本実施形態にかかるプラズマエッチング方法では、エッチング対象膜であるシリコン酸化膜又はアモルファスカーボン膜に対するマスク材として酸化ジルコニウム膜（ＺｒＯ）が使用される。
本実施形態にかかるプラズマエッチング方法では、シリコン酸化膜又はアモルファスカーボン膜上にマスクとして機能する酸化ジルコニウム膜が積層されたウェハＷをプラズマエッチングする。本実施形態では、酸化ジルコニウム膜（ＺｒＯ）の下地膜がシリコン酸化膜又はアモルファスカーボン膜である例を挙げ、下地膜に対する酸化ジルコニウム膜のエッチング選択比が１以上になるプラズマエッチング方法が提案される。
以下では、かかる構成のウェハＷ上の酸化ジルコニウム膜にプラズマエッチングによって所望のパターンを形成する際のガスの最適化について説明する。
［酸化ジルコニウム膜に対するガス種］
本実施形態に係るパターン形成方法（本実施形態に係るプラズマエッチング方法）では、ガスからプラズマを生成し、所望のパターンが形成された第１のマスク（例えば、フォトレジスト膜）を用いて酸化ジルコニウム膜を含む膜をプラズマエッチングする。これにより、パターン化された酸化ジルコニウム膜をマスク材として、シリコン酸化膜又はアモルファスカーボン膜にプラズマエッチングを行う。
発明者らは、本実施形態に係るパターン形成方法において、酸化ジルコニウム膜に所望のパターンを形成する際に適したガス種を特定するための実験を行った。以下の実験には、図１のプラズマエッチング装置１を用いた。
（実験１．酸化ジルコニウム膜に対するガス種：単一ガス）
図２には、複数のガス種にて酸化ジルコニウム膜（ＺｒＯ）、シリコン酸化膜（ＳｉＯ２）、アモルファスカーボン膜（α−Ｃ）をプラズマエッチングしたときのエッチングレート（Ｅｔｃｈ Ｒａｔｅ）及び選択比（Ｓｅｌｅｃｔｉｖｉｔｙ）の実験結果が示されている。
図２および後述する図３〜図７では、エッチング対象膜の一例であるシリコン酸化膜は「Ｏｘ」で示され、エッチング対象膜の他例であるアモルファスカーボン膜は「ＣＵＬ」で示される。また、「ＺｒＯ ＥＲ」は酸化ジルコニウム膜のエッチングレート、「Ｏｘ ＥＲ」はシリコン酸化膜のエッチングレート、「ＣＵＬ ＥＲ」はアモルファスカーボン膜のエッチングレートを示す。また、「ＺｒＯ／Ｏｘ」は、シリコン酸化膜に対する酸化ジルコニウム膜の選択比（以下、選択比「ＺｒＯ／Ｏｘ」という。）を示す。「ＺｒＯ／ＣＵＬ」は、アモルファスカーボン膜に対する酸化ジルコニウム膜の選択比（以下、選択比「ＺｒＯ／ＣＵＬ」という。）を示す。
縦軸の棒グラフは、横軸に示した複数のガス種に対する酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」、シリコン酸化膜のエッチングレート「Ｏｘ ＥＲ」、アモルファスカーボン膜のエッチングレート「ＣＵＬ ＥＲ」である。縦軸の折れ線グラフは、横軸に示した複数のガス種に対する選択比「ＺｒＯ／Ｏｘ」、選択比「ＺｒＯ／ＣＵＬ」である。
本実施形態に係るパターン形成方法は、第１のマスクを用いて酸化ジルコニウム膜にパターンを形成する工程に用いられる。よって、このパターン形成工程では、酸化ジルコニウム膜に対して下層膜となるシリコン酸化膜又はアモルファスカーボン膜は削れない方がよい。つまり、選択比「ＺｒＯ／Ｏｘ」、選択比「ＺｒＯ／ＣＵＬ」が高いことが好ましい。
図２の実験結果では、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」がともに１以上のガスは、三塩化ホウ素ＢＣｌ３及び臭化水素ＨＢｒであった。特に、臭化水素ＨＢｒガスから生成されたプラズマによりエッチングを行った場合、選択比「ＺｒＯ／ＣＵＬ」は無限大であった。つまり、臭化水素ＨＢｒを用いたプラズマエッチングでは、酸化ジルコニウム膜をエッチングする際にアモルファスカーボン膜は全く削れないことを意味する。
よって、本実験から、本実施形態に係るパターン形成方法において、酸化ジルコニウム膜に所望のパターンを形成する際に適したガス種は、三塩化ホウ素ＢＣｌ３と臭化水素ＨＢｒであることが分かった。
（実験２．酸化ジルコニウム膜に対するガス種：ＢＣｌ３とＨＢｒの比率）
次に、発明者らは、三塩化ホウ素ＢＣｌ３と臭化水素ＨＢｒとの比率を変えてプラズマエッチング処理を行った。その実験結果を図３に示す。横軸に２つのガスの比率を示し、縦軸にエッチングレートを示す。グラフの右側に行く程、三塩化ホウ素ＢＣｌ３に対する臭化水素ＨＢｒの比率が高くなっている。
この結果、三塩化ホウ素ＢＣｌ３に対する臭化水素ＨＢｒの比率を増やすほど、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」が向上する傾向があることが分かった。また、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」は、三塩化ホウ素ＢＣｌ３の流量に依存し、三塩化ホウ素ＢＣｌ３の流量が多いほど高いことがわかった。臭化水素ＨＢｒに対する三塩化ホウ素ＢＣｌ３の流量比は５０％以下であることが好ましい。特に、三塩化ホウ素ＢＣｌ３と臭化水素ＨＢｒとの流量が「２５／１２５」のとき、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」が許容値以上で、かつ選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」のいずれも高く好ましい。
以上の結果から、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」の向上には、水素Ｈが関与していることがわかった。また、エッチングレートを維持又は高めるには、三塩化ホウ素ＢＣｌ３が必要であることがわかった。よって、エッチングレートと選択比との両方を考慮すると、本実施形態に係るパターン形成方法では、三塩化ホウ素ＢＣｌ３に水素Ｈ成分を加えた混合ガスを用いることが好ましいことがわかる。
（実験３．酸化ジルコニウム膜に対するガス種：ＢＣｌ３とＨＢｒとＨ２の比率）
そこで、次に、発明者らは、三塩化ホウ素ＢＣｌ３の流量は固定し、臭化水素ＨＢｒと水素Ｈ２との比率を変えてプラズマエッチング処理を行った。その実験結果を図４に示す。この実験結果では、三塩化ホウ素ＢＣｌ３の流量を「１２５ｓｃｃｍ」に固定し、臭化水素ＨＢｒと水素Ｈ２との比率を変えてプラズマエッチング処理を行った。横軸に３つのガスの比率を示し、縦軸にエッチングレートを示す。グラフの右側に行く程、臭化水素ＨＢｒに対する水素Ｈ２の比率が高くなっている。
このようにして臭化水素ＨＢｒを水素Ｈ２に置換していくと、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」が概ね向上することがわかった。水素Ｈ２の流量は臭化水素ＨＢｒの流量よりも多いことが好ましい。特に、選択比「ＺｒＯ／Ｏｘ」は、臭化水素ＨＢｒを水素Ｈ２に置換していくほど高くなっている。つまり、混合ガス中の水素Ｈの分圧を上げると、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」は高くなることがわかる。
（実験４．酸化ジルコニウム膜に対するガス種：ＢＣｌ３とＨ２の比率）
そこで、次に、発明者らは、三塩化ホウ素ＢＣｌ３と水素Ｈ２との比率を変えてプラズマエッチング処理を行った。その実験結果を図５に示す。この実験結果では、グラフの右側に行く程、三塩化ホウ素ＢＣｌ３に対する水素Ｈ２の比率が高くなっている。
この結果、三塩化ホウ素ＢＣｌ３と水素Ｈ２の流量が、「１３０／０」〜「２５／１２５」（いずれもｓｃｃｍ）のいずれの場合にも、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」は良好であった。つまり、三塩化ホウ素ＢＣｌ３の流量は水素Ｈ２の流量よりも少ないことが好ましい。
特に、三塩化ホウ素ＢＣｌ３と水素Ｈ２の流量が、「５０／１００」及び「２５／１２５」（いずれもｓｃｃｍ）の場合、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」はいずれも無限大となり、最も良好であった。つまり、三塩化ホウ素ＢＣｌ３と水素Ｈ２の流量が、「５０／１００」及び「２５／１２５」（いずれもｓｃｃｍ）の場合、下層膜のシリコン酸化膜やアモルファスカーボン膜を削ることなく酸化ジルコニウム膜のみをエッチングすることができる。
以上の結果から、本実施形態に係るパターン形成方法では、三塩化ホウ素ＢＣｌ３と水素Ｈ２を含むガスからプラズマを生成し、パターンが形成された第１のマスク（例えば、フォトレジスト膜）を用いて酸化ジルコニウム膜を含む膜をプラズマエッチングする。これにより、所望のパターンが形成された酸化ジルコニウム膜を、シリコン酸化膜又はアモルファスカーボン膜をプラズマエッチングする際のマスク材として使用することができる。これによりして良好なプラズマエッチングを行うことができる。
酸化ジルコニウム膜をエッチングする際の第１のマスクには、フォトレジスト膜に替えて、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜を使用してもよい。この場合、三塩化ホウ素ＢＣｌ３と水素Ｈ２の流量を「１３０／０」、「１２５／２５」、「１００／５０」、「７５／７５」、「５０／１００」、「２５／１２５」（いずれもｓｃｃｍ）のいずれかに設定してもよい。そのうち、三塩化ホウ素ＢＣｌ３と水素Ｈ２の流量を「５０／１００」又は「２５／１２５」（いずれもｓｃｃｍ）にすると、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」を無限大にすることができ最も好ましい。
（実験５．酸化ジルコニウム膜に対するガス種：Ａｒガスを添加）
次に、発明者らは、三塩化ホウ素ＢＣｌ３及び水素Ｈ２のガスに、希ガスの一例としてアルゴンＡｒガスを流量を変えて添加し、プラズマエッチング処理を行った。その実験結果を図６に示す。
この実験では、三塩化ホウ素ＢＣｌ３及び水素Ｈ２の流量を「５０ｓｃｃｍ」及び「１００ｓｃｃｍ」に固定し、アルゴンＡｒの流量を「０」、「１５０」、「３００」（いずれもｓｃｃｍ）と変化させた。その結果、アルゴンＡｒガスを１５０ｓｃｃｍ添加した場合、アルゴンＡｒガスを添加しない場合に比べて、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」が向上することがわかった。また、アルゴンＡｒガスを添加してもしなくても、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」は変わらず、無限大であった。よって、アルゴンＡｒガスを適量添加すると、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」が向上し、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」は最もよい状態で維持されることがわかった。
（実験６．酸化ジルコニウム膜に対するガス種：Ｈｅガスを添加）
発明者らは、希ガスの一例としてヘリウムＨｅガスについても同様の実験を行った。つまり、三塩化ホウ素ＢＣｌ３及び水素Ｈ２のガスに、ヘリウムＨｅガスを流量を変えて添加し、プラズマエッチング処理を行った。その実験結果を図７に示す。
この実験では、三塩化ホウ素ＢＣｌ３及び水素Ｈ２の流量を「５０ｓｃｃｍ」及び「１００ｓｃｃｍ」に固定し、ヘリウムＨｅの流量を「０」、「１５０」、「３００」（いずれもｓｃｃｍ）と変化させた。その結果、ヘリウムＨｅガスを１５０ｓｃｃｍ又は３００ｓｃｃｍ添加した場合には、ヘリウムＨｅガスを添加しない場合に比べて、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」が向上することがわかった。一方、ヘリウムＨｅガスを添加しないと、選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」は無限大となり、ヘリウムＨｅガスを添加した場合に比べてよいが、ヘリウムＨｅガスを添加しても許容値以上の選択比しなくても「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」が得られることがわかった。
以上から、三塩化ホウ素ＢＣｌ３及び水素Ｈ２のガスにアルゴンＡｒガスやヘリウムＨｅガス等の希ガスを加えると、選択比を良好に維持しながら酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」を高め、処理のスループットを向上させることができることがわかった。
以上、本実施形態に係るパターン形成方法において、酸化ジルコニウム膜に所望のパターンを形成する際に適切なガス種を特定するための実験結果について説明した。かかる実験により、三塩化ホウ素ＢＣｌ３と水素Ｈ２とを含む混合ガスをプラズマ化して酸化ジルコニウム膜をプラズマエッチングすることで、酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」を上げ、かつ下層膜のシリコン酸化膜又はアモルファスカーボン膜に対する酸化ジルコニウム膜の選択比を高くできることがわかった。
発明者らの実験によれば、導入するガスのうち、三塩化ホウ素ＢＣｌ３に含まれる塩素Ｃｌ成分によって酸化ジルコニウム膜のエッチングレート「ＺｒＯ ＥＲ」を高めることができる。また、導入するガスに含まれる水素Ｈの分圧を上げることによって、下層膜のシリコン酸化膜又はアモルファスカーボン膜に対する酸化ジルコニウム膜の選択比（選択比「ＺｒＯ／Ｏｘ」及び選択比「ＺｒＯ／ＣＵＬ」）を高くすることができる。なお、下層膜がスピンオンカーボン膜の場合もアモルファスカーボン膜と同様に、スピンオンカーボン膜に対する酸化ジルコニウム膜の選択比を高くすることができる。
以上、第１のガスを導入し、前記第１のガスから生成されたプラズマにより、パターンが形成された第１のマスクを用いて酸化ジルコニウム膜を含む膜をエッチングし、前記酸化ジルコニウム膜にパターンを形成する工程を有するパターン形成方法について説明した。また、そのパターン形成方法おいて使用する第１のガスの最適化ついて説明した。
上記実験では、第１のガスに含まれるガスの一つとして三塩化ホウ素ＢＣｌ３を使用した。しかしながら、第１のガスに含まれるガスは、三塩化ホウ素ＢＣｌ３に限られない。第１のガスには、少なくともハロゲン含有ガスが含まれればよい。ハロゲン含有ガスは、酸化ジルコニウム膜をエッチングするためのガスとしての機能を有する。ハロゲン含有ガスの例としては、三塩化ホウ素ＢＣｌ３、四塩化炭素ＣＣｌ４、塩素Ｃｌ２及び四塩化ケイ素ＳｉＣｌ４のうちの少なくとも一つの塩化含有ガスを含むことができる。ハロゲン含有ガスの他の例としては、臭素含有ガスやフッ素含有ガスを含むことができる。
例えば、上記実験では、第１のガスに臭化水素ＨＢｒや水素Ｈ２ガスを含めた。しかしながら、第１のガスに含まれるガスは、臭化水素ＨＢｒや水素Ｈ２ガスに限られず、水素含有ガスであればよい。水素含有ガスは、酸化ジルコニウム膜をエッチングする際の選択比を高めるためのガスとしての機能を有する。水素含有ガスの例としては、臭化水素ＨＢｒ、水素Ｈ２及びメタンＣＨ４のうちの少なくとも一のガスを含むことができる。
更に、第１のガスには、酸化ジルコニウム膜のエッチングレートをより高めるために、ハロゲン含有ガスに加えて希ガスを含めてもよい。希ガスは、アルゴンＡｒガス及びヘリウムＨｅガスのうちの少なくとも一つを含んでいればよい。
なお、酸化ジルコニウム膜を第１のガスでプラズマエッチングする際に使用される第１のマスクは、フォトレジストマスクであってもよく、シリコン酸化膜であってもよく、アモルファスカーボン膜であってもよい。
なお、上記実験１〜実験６のプロセス条件は、以下の通りである。
圧力 ：２０ｍＴ
第１の高周波電力：５００Ｗ
第２の高周波電力：１００Ｗ
載置台温度 ：３０℃
エッチング時間 ：３０ｓ
[プラズマエッチング方法]
上述した本実施形態にかかるパターン形成方法では、ハロゲン含有ガスを含むガスから生成されたプラズマにより酸化ジルコニウム膜にパターンを形成した。パターン化された酸化ジルコニウム膜は、下層膜のシリコン酸化膜やアモルファスカーボン膜をプラズマエッチングするためのマスクとして使用すると好適である。酸化ジルコニウム膜をマスク材として使用することで、マスク選択比を向上させ、シリコン酸化膜等に深くかつ垂直なホールを形成することができる。以下に、酸化ジルコニウム膜のパターン形成工程を含む本実施形態にかかるプラズマエッチング方法について、図８及び図９を参照しながら説明する。
図８は、本実施形態に係るプラズマエッチング方法の実行手順を示したフローチャートである。図９は、本実施形態に係るプラズマエッチング中の各膜のエッチング状態を示した図である。
本実施形態にかかるプラズマエッチング方法は、図１の制御部７が、本実施形態にかかるプラズマエッチング方法の実行手順が記載されたレシピに基づきプラズマエッチング装置１を制御することにより実現される。
プラズマエッチング処理が開始されると、ウェハＷがチャンバＣ内に搬入される（Ｓ１０）。搬入されるウェハＷには、例えば、図９（ａ）に示したように、シリコン膜１０６、シリコン酸化膜１０４（又はアモルファスカーボン膜）、酸化ジルコニウム膜１０２、第１のマスク１００が順に積層される。第１のマスク１００は、例えば、所望のパターンが形成されたフォトレジスト膜である。
次に、第１のガスが導入され、第１の高周波電源５からプラズマ生成用の高周波電力が印加され、これによりプラズマが生成される（Ｓ１２）。第１のガスの一例としては、三塩化ホウ素ＢＣｌ３及び水素Ｈ２が挙げられる。なお、第２の高周波電源６からは、バイアス用の高周波電力が印加される。
次に、第１のガスから生成されたプラズマにより、第１のマスクを用いて酸化ジルコニウム膜をエッチングする（Ｓ１４）。これにより、酸化ジルコニウム膜に所望のパターンが形成される。例えば、図９（ｂ）に示したように、酸化ジルコニウム膜１０２は、所望のパターンが形成された状態となる。
次に、第２のガスが導入され、第１の高周波電源５からプラズマ生成用の高周波電力が印加され、これによりプラズマが生成される（Ｓ１６）。
第２のガスの一例としては、エッチング対象膜がシリコン酸化膜の場合には、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｏ２、Ａｒ、ＮＦ３、ＣＦ４、ＳＦ６等が挙げられる。エッチング対象膜が有機膜の場合には、ＨＢｒ、ＣＯ２、Ｈｅ、Ｎ２、Ｈ２、Ｏ２、Ａｒ、ＣＯＳ、Ｃｌ２、ＣＦ４、ＣＨＦ３、ＳＦ６等が挙げられる。
次に、第２のガスから生成されたプラズマにより、パターン化された酸化ジルコニウム膜を第２のマスクとしてエッチングする（Ｓ１８）。これにより、例えば、図９（ｃ）に示したように、シリコン酸化膜１０４（又はアモルファスカーボン膜）が所望のパターンにエッチングされる。
次に、予め定められた所定ロット数のウェハ処理が全て終了したかを判定する（Ｓ２０）。所定ロット数のウェハ処理が終了していないと判定された場合、Ｓ１０に戻り、次のウェハＷを搬入し、Ｓ１２〜Ｓ２０の処理を繰り返す。Ｓ２０にて所定ロット数のウェハ処理が終了したと判定された場合、本処理を終了する。
以上、酸化ジルコニウム膜をマスクとして下層膜をドライエッチングする方法について説明した。本実施形態にかかるプラズマエッチング方法によれば、シリコン酸化膜１０４又はアモルファスカーボン膜に対する選択比が良好な酸化ジルコニウム膜をマスク材として使用して、良好なプラズマエッチングを行うことができる。
[クリーニング方法]
図９（ａ）に示したパターン形成（プラズマエッチング）工程、及び図９（ｂ）に示したプラズマエッチング工程では、酸化ジルコニウム膜がエッチングされる。これにより、酸化ジリコニウム含有物がチャンバ内に付着する。酸化ジリコニウム含有物の付着物によるチャンバ内の経時的変化は、プロセスシフトを発生させる要因となる。
そこで、本実施形態にかかるクリーニング方法では、チャンバ内に付着した酸化ジリコニウム含有物を、第１のガス（例えば、三塩化ホウ素ＢＣｌ３及び水素Ｈ２）を含むガスにより除去する。
図１０は、本実施形態に係るクリーニング方法の実行手順を示したフローチャートである。プラズマエッチング処理が開始されると、ダミーウェハがチャンバＣ内に搬入される（Ｓ３０）。ただし、ダミーウェハを搬入しなくてもよい。その場合にはＷＬＤＣ（ウェハレスドライクリーニング）が行われる。
次に、第１のガスが導入され、第１の高周波電源５からプラズマ生成用の高周波電力が印加され、これによりプラズマが生成される（Ｓ３２）。第１のガスから生成されたプラズマにより、チャンバ内に付着した酸化ジリコニウム含有物が除去され、チャンバＣ内がクリーニングされる（Ｓ３４）。これにより、酸化ジルコニウム膜をプラズマエッチングすることでチャンバの内壁に付着した酸化ジリコニウム含有物を除去し、チャンバＣ内をクリーニングすることができる。
なお、上記クリーニングに使用されるプロセス条件は、以下の通りである。
圧力 ：２０ｍＴ
第１の高周波電力：５００Ｗ
載置台温度 ：３０℃
エッチング時間 ：３０ｓ
以上に説明したように、本実施形態に係るプラズマエッチング方法によれば、シリコン酸化膜やアモルファスカーボン等の特定のエッチング対象膜に対する選択比が１以上になるように、酸化ジルコニウム膜や酸化ジルコニウム膜を含むＨｉｇｈ−ｋ膜をプラズマエッチングすることができる。また、シリコン酸化膜やアモルファスカーボン等の特定のエッチング対象膜に対する選択比が１以上になるように、酸化ジルコニウム膜やＨｉｇｈ−ｋ膜にパターンを形成することができる。また、シリコン酸化膜やアモルファスカーボン等の特定のエッチング対象膜に対する選択比が１以上になるように、酸化ジルコニウム膜やＨｉｇｈ−ｋ膜をプラズマエッチングした後のチャンバ内を良好にクリーニングすることができる。
以上、プラズマエッチング方法、パターン形成方法及びクリーニング方法を一実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
本発明に係るプラズマエッチング装置にてプラズマを発生させる手段としては、上記実施形態にて説明に使用したプラズマエッチング装置（容量結合型プラズマ(ＣＣＰ:Capacitively Coupled Plasma)発生手段）に限られず、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)発生手段、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）発生手段、ラジアルラインスロットアンテナから生成したマイクロ波プラズマやＳＰＡ（Slot Plane Antenna）プラズマを含むマイクロ波励起表面波プラズマ発生手段、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Resonance Plasma）発生手段、上記発生手段を用いたリモートプラズマ発生手段等を用いることができる。
本発明において処理を施される被処理体は、上記実施形態にて説明に使用した（半導体）ウェハに限られず、例えば、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
１：プラズマエッチング装置
２：載置台（下部電極）
３：上部電極
４：ガス供給源
５：第１の高周波電源
６：第２の高周波電源
７：制御部
１００：第1のマスク
１０２：酸化ジルコニウム膜
１０４：シリコン酸化膜
１０６：シリコンウェハ
Ｃ：チャンバ

Claims (11)

  1. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、三塩化ホウ素ＢＣｌ３又は四塩化ケイ素ＳｉＣｌ４のいずれかと、臭化水素ＨＢｒとからなり、
    前記マスクは、フォトレジストマスク、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、シリコン酸化膜又はアモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上である、
    プラズマエッチング方法。
  2. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、三塩化ホウ素ＢＣｌ３と臭化水素ＨＢｒとからなり、
    前記マスクは、フォトレジストマスク、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、シリコン酸化膜又はアモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、
    臭化水素ＨＢｒに対する三塩化ホウ素ＢＣｌ３の流量比は５０％以下である、
    プラズマエッチング方法。
  3. 前記第１のガスは、水素含有ガスを含む、
    請求項１又は２に記載のプラズマエッチング方法。
  4. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、三塩化ホウ素ＢＣｌ３と臭化水素ＨＢｒと水素Ｈ２とからなり、
    前記マスクは、フォトレジストマスク、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、シリコン酸化膜又はアモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、
    水素Ｈ２の流量は臭化水素ＨＢｒの流量よりも多い、
    プラズマエッチング方法。
  5. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、三塩化ホウ素ＢＣｌ３、塩素Ｃｌ２又は四塩化ケイ素ＳｉＣｌ４のいずれかと、水素Ｈ２又はメタンＣＨ４のいずれかとからなり、
    前記マスクは、フォトレジストマスク、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、シリコン酸化膜又はアモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上である、
    プラズマエッチング方法。
  6. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、三塩化ホウ素ＢＣｌ３と水素Ｈ２とからなり、
    前記マスクは、フォトレジストマスク、シリコン酸化膜、アモルファスカーボン膜又はスピンオンカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、シリコン酸化膜又はアモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は１以上であり、
    三塩化ホウ素ＢＣｌ３の流量は水素Ｈ２の流量よりも少ない、
    プラズマエッチング方法。
  7. 前記第１のガスは、希ガスを含む、
    請求項１〜６のいずれか一項に記載のプラズマエッチング方法。
  8. 前記第１のガスとは異なる第２のガスを導入し、
    前記第２のガスから第２のプラズマを生成し、
    パターン化された前記酸化ジルコニウムを含む膜を第２のマスクとして用いて、生成した前記第２のプラズマにより、前記酸化ジルコニウムを含む膜の下層膜であるシリコン酸化膜又はアモルファスカーボン膜を前記酸化ジルコニウムを含む膜に形成された所望のパターンにエッチングする工程を有する、
    請求項１から請求項７のいずれか一項に記載のプラズマエッチング方法。
  9. 請求項１から請求項７のいずれか一項に記載のプラズマエッチング方法によりプラズマエッチングを実行することで、前記マスクを用いて前記酸化ジルコニウムを含む膜をエッチングし、前記酸化ジルコニウムを含む膜にパターンを形成する工程を有する、パターン形成方法。
  10. 請求項１から請求項７のいずれか一項に記載のプラズマエッチング方法により、前記酸化ジルコニウムを含む膜をエッチングした後のチャンバ内をクリーニングする工程を有するクリーニング方法。
  11. 第１の高周波電源から出力されたプラズマ生成用の高周波電力が基板を載置する下部電極又は前記下部電極に対向する上部電極に印加され、第２の高周波電源から出力されたバイアス用の高周波電力が下部電極に印加される容量結合型プラズマ処理装置において実行されるプラズマエッチング方法であって、
    前記基板を準備する工程と、
    前記基板の上の、第１のガスから生成されたプラズマにより酸化ジルコニウムを含む膜を、マスクに形成された所望のパターンにエッチングする工程を有し、
    前記第１のガスは、臭化水素ＨＢｒからなり、
    前記マスクは、アモルファスカーボン膜から形成され、
    前記酸化ジルコニウムを含む膜の下に形成される下地膜は、アモルファスカーボン膜であり、
    前記下地膜に対する前記酸化ジルコニウムを含む膜のエッチング選択比は無限大である、
    プラズマエッチング方法。
JP2015081019A 2015-04-10 2015-04-10 プラズマエッチング方法、パターン形成方法及びクリーニング方法 Active JP6604738B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015081019A JP6604738B2 (ja) 2015-04-10 2015-04-10 プラズマエッチング方法、パターン形成方法及びクリーニング方法
TW105109936A TWI715563B (zh) 2015-04-10 2016-03-30 電漿蝕刻方法、圖案形成方法及清洗方法
US15/090,971 US10290510B2 (en) 2015-04-10 2016-04-05 Plasma etching method, pattern forming method and cleaning method
KR1020160043277A KR102401316B1 (ko) 2015-04-10 2016-04-08 플라즈마 에칭 방법, 패턴 형성 방법 및 클리닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015081019A JP6604738B2 (ja) 2015-04-10 2015-04-10 プラズマエッチング方法、パターン形成方法及びクリーニング方法

Publications (3)

Publication Number Publication Date
JP2016201476A JP2016201476A (ja) 2016-12-01
JP2016201476A5 JP2016201476A5 (ja) 2018-05-10
JP6604738B2 true JP6604738B2 (ja) 2019-11-13

Family

ID=57112361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015081019A Active JP6604738B2 (ja) 2015-04-10 2015-04-10 プラズマエッチング方法、パターン形成方法及びクリーニング方法

Country Status (4)

Country Link
US (1) US10290510B2 (ja)
JP (1) JP6604738B2 (ja)
KR (1) KR102401316B1 (ja)
TW (1) TWI715563B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
GB201811873D0 (en) 2018-07-20 2018-09-05 Oxford Instruments Nanotechnology Tools Ltd Semiconductor etching methods
CN111261509B (zh) * 2018-11-30 2024-05-10 比亚迪半导体股份有限公司 在硅基体中蚀刻沟槽的方法及其应用
JP2022146092A (ja) * 2021-03-22 2022-10-05 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法
WO2024157943A1 (ja) * 2023-01-27 2024-08-02 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
US6014979A (en) * 1998-06-22 2000-01-18 Applied Materials, Inc. Localizing cleaning plasma for semiconductor processing
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
US20040014327A1 (en) 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP4283017B2 (ja) * 2003-03-25 2009-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007502547A (ja) * 2003-05-30 2007-02-08 東京エレクトロン株式会社 Ｈｉｇｈ−ｋ誘電材料をエッチングする方法とシステム。
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
JP4540368B2 (ja) * 2004-03-08 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006339523A (ja) * 2005-06-03 2006-12-14 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法および高誘電率酸化膜のエッチング方法
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
JP2009076711A (ja) * 2007-09-21 2009-04-09 Hitachi High-Technologies Corp 半導体装置の製造方法
US8563410B2 (en) * 2009-11-25 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. End-cut first approach for critical dimension control
US20120244693A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Method for patterning a full metal gate structure
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Also Published As

Publication number Publication date
JP2016201476A (ja) 2016-12-01
TWI715563B (zh) 2021-01-11
US20160300728A1 (en) 2016-10-13
TW201705267A (zh) 2017-02-01
KR20160121436A (ko) 2016-10-19
US10290510B2 (en) 2019-05-14
KR102401316B1 (ko) 2022-05-24

Similar Documents

Publication Publication Date Title
JP6604738B2 (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
US20220415660A1 (en) Processing apparatus
JP7210538B2 (ja) 周期的な不動態化およびエッチングを使用する高アスペクト比の選択的横方向エッチング
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US10923360B2 (en) Method of etching film and plasma processing apparatus
US10720337B2 (en) Pre-cleaning for etching of dielectric materials
KR20210049975A (ko) 고종횡비 구조들을 위한 제거 방법들
US20040072446A1 (en) Method for fabricating an ultra shallow junction of a field effect transistor
TWI719198B (zh) 用於化學蝕刻矽的方法
KR20040090931A (ko) 전계효과 트랜지스터의 게이트 구조를 제조하는 방법
JP7526361B2 (ja) 選択的異方性金属エッチング
JP2023026624A (ja) 基板処理システム
JP7072075B2 (ja) 空隙を形成するためのシステム及び方法
JP6243722B2 (ja) エッチング処理方法
JP7190988B2 (ja) エッチング方法及び基板処理装置
JP6820730B2 (ja) エッチング方法及びプラズマ処理装置
US20240258116A1 (en) Systems and methods for titanium-containing film removal
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
TW202326865A (zh) 凹陷的金屬蝕刻方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191015

R150 Certificate of patent or registration of utility model

Ref document number: 6604738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250