JP2007502547A - High−k誘電材料をエッチングする方法とシステム。 - Google Patents

High−k誘電材料をエッチングする方法とシステム。 Download PDF

Info

Publication number
JP2007502547A
JP2007502547A JP2006532962A JP2006532962A JP2007502547A JP 2007502547 A JP2007502547 A JP 2007502547A JP 2006532962 A JP2006532962 A JP 2006532962A JP 2006532962 A JP2006532962 A JP 2006532962A JP 2007502547 A JP2007502547 A JP 2007502547A
Authority
JP
Japan
Prior art keywords
substrate
temperature
plasma
backside
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006532962A
Other languages
English (en)
Inventor
チェン、リー
弘光 神原
信浩 岩間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2007502547A publication Critical patent/JP2007502547A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 HIGH−K誘電材料をエッチングする方法とシステム。
【解決手段】 プラズマを使用した、第1のプロセスと、第2のプロセスとの間での基板を加熱する方法は、記載されている。この加熱方法は、熱伝達ガスの裏面供給を取りやめ、クランプ力を取り除くこととによって基板ホルダ上の基板を熱的にアイソレートすることを具備する。さらにまた、希ガスのような不活性ガスは、プラズマ処理システムに導入され、プラズマは、点火される。基板は、第1の温度(すなわち、一般的に100℃未満)から第2の温度(すなわち、一般的に400℃オーダー)まで基板の温度を上昇させるのに十分な期間、不活性プラズマにさらされる。
【選択図】

Description

この国際出願は、2003年5月30日に出願された米国仮出願番号第60/474,225号に基づく優先権を主張し、その利益を要求するものであり、そして、それの内容は全体として本願明細書に引用したものとする。
この国際出願も、2003年5月30日に出願の出願中米国仮特許出願番号第60/474,224号に基づく優先権を主張し、その利益を要求するものであり、そして、それの内容は全体として本願明細書に引用したものとする。
本発明は、基板を加熱する方法に関し、特にはプラズマを使用して基板を加熱する方法に関するものである。
半導体産業において、マイクロエレクトロニクスデバイスの最小形態(feature)サイズは、より高速な、より低パワーなマイクロプロセッサおよびデジタル回路を求める要求に応ずるために、深いサブミクロンの体制に近づいている。プロセス開発およびインテグレーション(集積化)の課題は、SiOおよびSi−酸窒化物(SiNxOy)を、切迫して高誘電率誘電材料(または、本明細書において、“high−k”材料と称される)に置き換えることと、サブ0.1μm相補型金属酸化膜半導体(complementary metal−oxide semiconductor:CMOS)技術におけるドーピングしたポリシリコンに置き換わる代替のゲート電極材料を使用することとを伴う新しいゲートスタック材料およびシリサイド処理に対する重要な挑戦である。
SiO(k〜3.9)の誘電率より大きい誘電率を特徴とする誘電材料は、high−k材料と一般に称される。さらに、high−k材料は、基板の表面上で成長されるもの(例えばSiO、SiNxOy)より、基板上へ堆積される誘電材料(例えばHfO、ZrO)を指すことがあり得る。high−k材料は、金属ケイ酸塩(silicates)または酸化物(例えばTa(k〜26)、TiO(k〜80)、ZrO(k〜25)、Al(k〜9)、HfSiO、HfO(k〜25))を取り入れることがあり得る。半導体デバイスを製造する間、high−k層は、ソース/ドレイン領域に対しシリサイド化を許すために、およびイオン注入の間、ソース/ドレイン領域に注入されている金属不純物のリスクを低減するために、エッチングおよび除去されなければならない。
本発明は、基板を加熱する方法に関し、より詳しくは、本発明は、プラズマを使用して基板を加熱する方法とシステムに関する。
プラズマ処理システム内の基板ホルダに支持された基板を加熱する方法は、記載される。この方法は、プラズマ処理システムに、He、Ar、Xe、およびKrの少なくとも1つを含む不活性ガスを導入することと、プロセスガスからプラズマを点火することと(igniting)、200℃を越える基板温度に上昇させるのに十分な時間、基板をプラズマにさらすこととを具備する。
プラズマ処理システム内の基板ホルダに支持された基板を処理するその他の方法は、記載される。この方法は、第1の温度で基板上の第1の層にエッチングすることと、第1の温度からの第2の温度まで基板の温度を上昇させるために基板ホルダに支持された基板を加熱することとを具備し、この加熱することは、プラズマ処理システムにHe、Ar、Xe、およびKrの少なくとも1つを含む不活性ガスを導入することと、プロセスガスからプラズマに点火することとを含むものであり、そしてこの方法は、基板温度を第2の温度まで上昇させるのに十分な期間、基板をプラズマにさらすことと、第2の温度で基板上の第2の層をエッチングすることとをさらに具備する。
材料プロセス手順において、ゲートスタックに対するhigh−k誘電層の広い受容は、このような材料をエッチングするような、より複雑なプロセスを必要とした。その中で、ゲートスタックの従来のドライプラズマエッチングは、基板ホルダに対して設定された温度を使用し、この設定された温度は、多重プロセスステップを有するプロセスレシピに対して、全てのプロセスステップの間、一定のままである。一般に、基板ホルダ温度が熱交換器によって設定され、熱交換器が本質的に大きい熱慣性(thermal inertia)を有するので、プロセスステップ間で、熱交換器温度を変更することは実際的でなかった。そして、その結果として、プロセスステップ間の基板温度を変更することは、実際的でなかった。
しかしながら、1つのプロセスレシピ内で、異なるプロセスステップ間で可変な基板温度とすることは、高度なゲート−スタックエッチングに対して、ますます必要となった。例えば、ドーピングされたポリ/TaN/HfO/Siスタックを有するゲート−スタックにおいて、ドーピングされたポリと、TaN層とは、基板ホルダの設定点温度である80℃でエッチングされ得る。それでも、第1に、Si上のHfOの選択エッチングは、150℃より十分高い温度を必要とすることもあり得る。そして、第2に、HfOゲート誘電層が、それがさらされるときに、下層のソース/ドレインSiをアタックせずにドライプラズマエッチングされ得ることは、十分に大きいパラメータースペースを有するプラズマ化学を導入するために重要である。
1つの実施形態によれば、プラズマ処理システム1は、プラズマ処理チャンバ10と、このプラズマ処理チャンバ10に組み合わされた診断システム12と、この診断システム12およびプラズマ処理チャンバ10に接続されたコントローラ14とを備えている図1に記載される。コントローラ14は、上記の通りにゲートスタックをエッチングをするための1つ以上のプロセスステップを有するプロセスレシピを実行するように構成されている。加えて、コントローラ14は、正確にプロセスの終点(end point)を決定するために、診断システム12からの少なくとも1つの終点信号を、後工程にこの少なくとも1つの終点信号を受けるように構成されることができる。図示された実施形態において、図1に記載されたプラズマ処理システム1は、材料処理のためのプラズマを使用する。プラズマ処理システム1は、エッチングチャンバを備えることができる。
図2において記載された実施形態によれば、プラズマ処理システム1aは、プラズマ処理チャンバ10と、被処理基板25が固定される基板ホルダ20と、真空排気システム30とを備えることができる。基板25は、例えば、半導体基板、ウェーハ、または液晶ディスプレイであり得る。プラズマ処理チャンバ10は、例えば、基板25の表面に隣接する処理領域15に、プラズマの生成を容易にするように構成され得る。イオン化可能ガスまたはガスの混合物は、ガスインジェクションシステム(図示せず)を介して導入され、そして処理圧力は、調整される。例えば、制御機構(図示せず)は、真空排気システム30をスロットル調整(絞り調整)するように使用されることができる。プラズマは、所定の材料処理に特有の材料を生成し、および/または基板25のさらされた表面から材料の除去を補助するように使用されることができる。プラズマ処理システム1aは、200mm基板、300mmの基板、または、より大きい基板を処理するように構成され得る。
基板25は、例えば、静電クランピングシステム26によって基板ホルダ20に固定されることができる。さらにまた、基板ホルダ20は、例えば、基板ホルダ20からの熱を受け、熱交換器システム(図示せず)に熱を移送し、または加熱するときは、熱交換器システムから熱を移送する再循環クーラントフローを含む冷却システムを更に備え得る。さらに、熱伝達ガスは、例えば、基板25と、基板ホルダ20との間のガス空隙熱伝導(gas−gap thermal conductance)を向上(improve)させるように、裏面ガス分配システム27を介して基板25の裏面に供給されることができる。基板の温度制御が上昇した温度、もしくは低下した温度を要求されるとき、このようなシステムは利用され得る。例えば、裏面ガス分配システム27は、裏面ガス(空隙)圧力が基板25の中心およびエッジの間で独立して変化し得る2−ゾーンまたは3−ゾーン(または一般的には、マルチゾーン)ガス分配システムを有することができる。他の実施の形態において、加熱/冷却部材、例えば抵抗加熱部材または熱−電熱器/冷却器は、基板ホルダ20内に、同じくプラズマ処理チャンバ10のチャンバ壁およびプラズマ処理システム1a内の他のいかなるコンポーネントにも含まれることができる。
図2で示された実施形態において、基板ホルダ20は、電極を含むことができ、この電極を通してRF電力が処理空間15の処理プラズマに結合される。例えば、基板ホルダ20は、RF発振器40からインピーダンスマッチングネットワーク50を通過し、基板ホルダ20へのRF電力の伝送によるRF電圧で電気的にバイアスをかけられることができる。RFバイアスは、プラズマを形成し、そして維持するために電子を加熱するのに役に立つことができる。この構成において、システムは、チャンバおよび上部ガス注入電極が接地面(ground surfaces)として働く反応性イオンエッチング(reactive ion etch:RIE)リアクタとして、作動することができる。RFバイアスのための典型的な周波数は、0.1MHzから100MHzの範囲にあり得る。プラズマ処理のためのRFシステムは、当業者にとって周知である。
あるいは、RF電力は、複数周波数で基板ホルダ電極に印加される。さらにまた、インピーダンスマッチングネットワーク50は、反射パワーを減らすことによってプラズマ処理チャンバ10のプラズマへのRF電力の伝送を改善するように働く。マッチングネットワークトポロジ(例えばL−タイプ、π−タイプ、T−タイプなど)および自動制御方法は、当業者にとって周知である。
真空ポンプシステム30は、例えば、1秒につき5000リットル(ならびに、より早い)までの排気速度およびチャンバ圧をスロットル調整するためのゲートバルブが可能なターボ分子真空ポンプ(turbo−molecular vacuum pump:TMP)を含むことができる。ドライプラズマエッチングのために利用される従来のプラズマ処理装置において、1秒につき1000〜3000リットルのTMPは、通常使用される。例えば、TMPは、低圧処理、典型的には50のmTorr未満に有効である。高圧処理(すなわち、100mTorrより高圧)に対して、メカニカルブースターポンプおよびドライ荒引きポンプ(dry roughing pump)は、使用されることができる。さらにまた、チャンバ圧をモニタするためのデバイス(図示せず)は、プラズマ処理チャンバ10に組み合わさせることができる。圧力測定器は、例えば、MKS Instruments社(Andover, MA)からの市販のタイプ628B バラトロン(Baratron)絶対圧キャパシタンス圧力計(absolute capacitance manometer)であり得る。
コントローラ14は、マイクロプロセッサと、メモリと、プラズマ処理システム1aに連通し、入力を起動(activate)させるのに十分な制御電圧を生成し、同様にプラズマ処理システム1aから出る出力をモニタすることが可能なデジタルI/Oポートとを備えている。さらに、コントローラ14は、RF発振器40、インピーダンスマッチングネットワーク50、ガスインジェクションシステム(図示せず)、真空ポンプシステム30、同じく裏面ガス分配システム27、基板/基板ホルダ温度計測システム(図示せず)、および/または静電クランピングシステム26に、接続されることができ、情報を交換することができる。例えば、メモリーに格納されたプログラムは、high−k誘電層を有するゲートスタックをエッチングする方法を実行するために、プロセスレシピに従ってプラズマ処理システム1aの上述したコンポーネントへの入力を起動させるように使用されることができる。コントローラ14の1つの実施例は、テキサス州オースティンのデル社(Dell Corporation)から市販されている、DELL PRECISION WORKSTATION 610(登録商標)である。
診断システム12は、光学診断サブシステム(図示せず)を含むことができる。光学診断サブシステムは、プラズマから放射される光の強度を測定するための、(シリコン)フォトダイオードまたは光電子増倍管(PMT)のような検出器を備えることができる。診断システム12は、狭帯域干渉フィルタのような光学フィルタを更に含むことができる。代わりの実施形態では、診断システム12は、ラインCCD(電荷結合デバイス)、CID(電荷注入デバイス)アレイ、および回折格子またはプリズムのような光分散デバイスの少なくとも1つを含むことができる。加えて、診断システム12は、与えられた波長で光を測定するモノクロメータ(例えば回折格子/検出器システム)または、例えば、米国特許番号5,888、337に記載されているデバイスのような光スペクトルを測定する分光計(例えば、回転回折格子を有する)を含むことができる。
診断システム12は、例えばPeak Sensor SystemsまたはVerity Instruments, Inc.からの高解像度光学発光分光法(Optical Emission Spectroscopy:OES)センサを含むことができる。このようなOESセンサは、紫外線(UV)、可視(VIS)、および近赤外線(NIR)の光スペクトルにまたがる幅広いスペクトルを有する。分解能は、ほぼ1.4オングストロームであり、すなわち、センサは、240ナノメートルから1000ナノメートルまでの5550の波長を収集することが可能である。例えば、OESセンサは、次に、2048ピクセルの線形CCDアレイと一体化される高感度ミニチュアファイバ光学部品UV―VIS―NIR分光計を備えることができる。
分光計は、1本および束ねられた光ファイバを介して伝えられた光を受け、ここで、光ファイバから出力された光は、固定した回折格子を使用してラインCCDアレイ全体に渡り分散される。上で記載されている構成と同様で、光学真空窓を通した光放射は、凸面球面レンズにより光ファイバの入口側端部に集中(focus)される。与えられたスペクトル域(UV、VIS、およびNIR)に対して特に調整された各々3つの分光計は、プロセスチャンバに対してセンサを形成する。各々の分光計は、独立A/Dコンバータを含んでいる。そして、最後に、センサを使用することによって、全発光スペクトルは、0.1〜1.0秒ごとに記録されることができる。
図3に示された実施形態において、プラズマ処理システム1bは、例えば、図1または2の実施形態と類似していることがあり得て、可能性を持ってプラズマ密度を増やし、および/またはプラズマ処理均一性を改善するために、図1および図2に関して記載したそれらのコンポーネントに加えて、静止しているか、または機械的に若しくは電気的に回転しているかのどちらかの磁界システム60を更に備えることができる。さらに、コントローラ14は、回転速度および磁界の強さを調整するために、磁界システム60に接続されることができる。回転磁界の設計および実装は、当業者にとって周知である。
図4に示された実施形態において、プラズマ処理システム1cは、例えば、図1および図2の実施形態と類似していることがあり得て、RF電力がインピーダンスマッチングネットワーク74を介してRF発振器72から接続され得る上部電極70(upper electrode 70)を更に備えることができる。上部電極へのRF電力の供給(application of RF power)に対する典型的周波数は、0.1MHzから200MHzまでの範囲とすることができる。加えて、下部電極への電力供給(application of power)に対する典型的周波数は、0.1MHzから100MHzまでの範囲とすることができる。さらに、コントローラ14は、上部電極70へのRF電力の供給を制御するために、RF発振器72およびインピーダンスマッチングネットワーク74に接続される。上部電極の設計および実装は、当業者にとって周知である。
図5に示された実施形態において、プラズマ処理システム1dは、例えば、図1および2の実施形態と類似していることがあり得て、RF電力がインピーダンスマッチングネットワーク84を通ってRF発振器82により接続される誘導コイル80を更に備えることができる。RF電力は、プラズマ処理領域15に誘電体窓(図示せず)を介して誘導コイル80から誘導的に結合される。誘導コイル80へのRF電力の供給に対する典型的周波数は、10MHzから100MHzまでの範囲とすることができる。同様に、チャック電極への電源の供給に対する典型的周波数は、0.1MHzから100MHzまでの範囲とすることができる。加えて、スロット付きファラデーシールド(slotted Faraday shield)(図示せず)は、誘導コイル80と、プラズマとの間の容量結合を減らすように使用されることができる。さらに、コントローラ14は、誘導コイル80への電力供給を制御するために、RF発振器82およびインピーダンスマッチングネットワーク84に接続される。代わりの実施形態では、誘導コイル80は、上記記載から、変成器結合型プラズマ(transformer coupled plasma:TCP)リアクタにおいては、プラズマ処理領域15と連通する「スパイラル」コイルまたは「パンケーキ」コイルであり得る。誘導結合型プラズマ(inductively coupled plasma:ICP)ソースまたは変成器結合型プラズマ(TCP)ソースの設計および実装は、当業者にとって周知である。
代わりとして、プラズマは、電子サイクロトロン共鳴(electron cyclotron resonance:ECR)を使用して形成されることができる。さらに別の実施形態では、プラズマは、ヘリコン波(Helicon wave)のラウンチング(launching)から形成される。さらに別の実施形態では、プラズマは、伝搬性表面波(propagating surface wave)から形成される。上で記載されている各々のプラズマソースは、当業者にとって周知である。
以下の説明において、プラズマ処理装置を使用してhigh−k誘電層を有するゲートスタックをエッチングする方法は、示される。例えば、プラズマ処理装置は、図1〜5およびそれらの組合せに記載されているようなさまざまな部材を備えることができる。
典型的ゲートスタックの例示的な代表は、TEOSハードマスクを有するポリシリコン/HfO/SiO/Siを有することができる。シリコン層(Si)はソース/ドレインとして働き、SiO誘電層は、全体のゲート誘電体k値を部分的に犠牲にするものではあるが、チャンネル可動性を高めるために、時々取り入れられる薄い(〜5オングストローム)界面酸化物を含んでいる。表1は、多結晶シリコン層およびHfO層を介してエッチングし、SiO層上で停止する例示的なプロセスレシピを示す。
Figure 2007502547
例えば、表1で、BTは、ネイティブSiO層をブレークスルーするための第1のプロセスステップを表し;MEは、ポリシリコンのメインエッチングステップを有する第2のプロセスステップを表し;OEは、オーバーエッチングプロセスステップを表し;PPHは、プラズマプレヒートプロセスステップを表し;DEは、誘電体(HfO)エッチングプロセスステップを表し;coolは、基板のクールダウンプロセスステップを表す。
表1において示された実施例において、図4にて記載されたようなプラズマ処理システムが使用され、top−RFは、頂部電極(top electrode)のRF電力を表し、そこにおいて、x、xx、およびxxxは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間に頂部電極に供給されたRF電力に対する従来の値をそれぞれ表し;bot−RFは、下部(lower)(基板ホルダ)電極のRF電力を表し、そこにおいて、y、yy、およびyyyは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間に底部電極(bottom electrode)に供給されたRF電力に対する従来の値をそれぞれ表し;ESC−Tは、基板ホルダの温度を表し;gapは、上部電極(upper electrode)と、下部電極(lower electrode)との間の離れた距離を表し、そこにおいて、z、zz、およびzzzは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間の頂部(上部)電極と、底部(下部)電極との間の間隔に対する従来の値をそれぞれ表し;Pは、処理チャンバ圧力を表し、そこにおいて、p、pp、およびpppは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間の処理チャンバ圧力に対する従来の値をそれぞれ表し;ESC―voltsは、基板ホルダに印加される電極クランピング電圧を表し;ESC−Heは、センタ/エッジの基板裏面He圧力(Torr)を表し;Vppは、設定されたRF電力で上部/下部電極に生ずる典型的なピーク間(peak−to−peak)RF電圧を表し、そこにおいて、r、rr、およびrrrは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間の底部(下部)電極におけるピーク間電圧に対する従来の値をそれぞれ表し;epdは、終点検出時間(end point detection time)を表す。プラズマ処理システムの他の構成は、いくぶん異なるパラメータの設定および値を有することができる。
DEステップの一覧に示された流量(Q)は、単に高流量(すなわち低残留時間)の条件を反映した実施例であり、そこにおいて、q、qq、およびqqqは、自然酸化物ブレークスルーステップ、メインエッチングステップ、およびオーバーエッチングステップの間のプロセスガス流量に対する従来の値をそれぞれ表す。一覧に示されたガスは、選択的なHfO/Siエッチングを達成するアプローチを示すために使用されることができる。BT、ME、およびOEプロセスステップ、およびそれらの典型的なプロセスパラメータは、ポリシリコンエッチング等の当業者に理解される。クールダウンステップの間、RF電力は、処理プラズマを消すために取り除かれ、そして基板は、静電クランピング(electrostatic clamping:ESC)、および裏面(ヘリウム)熱伝達ガスを介して冷やされる;一般的に30秒は、基板ホルダの温度に、基板温度を下げるのに充分である。
プラズマプレヒート(plasma pre−heating:PPH)の間、基板温度は、ポリシリコンのエッチングに適している温度(例えば80℃)から、HfOの選択エッチングにより適している温度(例えば400℃)に上昇される。基板が単に基板ホルダ上に載置されるとき(すなわち、(ESCを介した)クランピングおよび裏面ガスなしで)、基板は、基板ホルダおよび周囲の処理チャンバから実質的に熱的に分離される。例えば、図6は、より低い温度に維持された基板ホルダの上に載置されるときの、3つの異なる条件に対する基板温度の典型的な反応を示す。基板が基板ホルダに固定されず、従って裏面ガス圧を受けられない場合、時間内の基板温度の変化は非常に遅い(図6の100として記載される実線)。他方、基板が基板ホルダに固定されるが、裏面ガス圧を受けられない場合、時間内の温度変化のわずかに増加した速度は観察される(図6の102として記載される長い破線)。さらに、基板が基板ホルダに固定され、かつ裏面ガス圧を受けられる場合、基板温度が基板ホルダの温度に近づくように、基板温度は、まず最初に速く、その後段階的に低下する(図6の104として記載される短い破線)。
基板が熱的に分離されるときに(すなわちクランプ力が取り除かれ、裏面ガス圧が取り除かれる)、基板のプラズマプレヒート(PPH)が行われる。一般に、イオン衝撃および伝達性の熱中和(convective hot−neutrals)は基板の加熱に貢献し、より少ない度合いで、電子(熱および衝撃(ballistic)の両方で)加熱は、加熱プロセスに貢献する。非常にイオン化されたプラズマ(誘導結合型プラズマ(ICP)、wave加熱される(wave−heated)など)において、イオン衝撃加熱は、伝達性の熱中和に対して優位になり得る。
容量結合型プラズマ(capacitively coupled plasmas:CCP)において、伝達性の熱中和は、イオン衝撃加熱と同様に重要となり得て、場合によっては、熱中和は、優位な加熱プロセスとなり得る。1つの実施形態において、プラズマプレヒートプロセスは、He、Ar、Kr、およびXeのような不活性ガスを導入することと、この不活性ガスからプラズマを点火することと、基板からクランプ力を取り除き、基板から裏面ガス圧を取り除くこととを具備する。例えば、図7は、下部電極に供給されるRF電力、不活性ガスのチャンバ圧力、不活性ガスの流量、および不活性ガスの原子質量の変化する影響が、基板加熱パワーにかかることを示す。(a)加熱パワーは、下部電極に供給されたRF電力の増加とともに増加し(110の線)、(b)加熱パワーは、不活性ガス流量の増加とともにわずかに増加し(114の線)、(c)加熱パワーは、不活性ガス圧力の増加とともにわずかに増加し(112の線)、(d)加熱パワーは、不活性ガスの原子質量の増加によって減少する(116の線)ことが(すなわち、ヘリウムの使用は、アルゴンより効果的である)観察された。
実施例において、図8は、プラズマプレヒート(PPH)法を使用して選択的なHfO/Siゲート誘電体エッチングの説明を示す。大部分のデバイスは、厚さ20〜50オングストロームの範囲のHfOゲート誘電層を有する。従って、エッチング時間は、一般的に非常に短い(例えば、ほぼ5秒)。特定のPPHプロセス下でのピークの基板温度は、PPH時間に依存する。一旦所望のピークの基板温度が到達されると(例えば400℃)(期間120の間)、選択的なHfOエッチングプロセスレシピは、始められる。一般的に、HfOエッチングプラズマは、PPHより低いパワーであり;従って、基板加熱速度は、大幅に減少する。理想的な熱のアイソレーションのために、基板温度は、HfOエッチングの間(期間122の間)、ほとんど一定のままであり得る。クールダウンは、期間124の間に起こる。
選択的な、Siに対するHfOエッチングにとって、HfOからの酸素(O)の還元(reduction)がエッチング速度を促進できることが、測定された。一般に、HBrまたはHClは、単独で純粋なハロゲン(BrまたはCl)より急速に、HfOをエッチングする。従って、所望のエッチャントは、例えば、HBr、CBrなどである。カーボン(C)および水素(H)の両方は、強い還元剤(reduction agents)である。また、閉じこめられたBr(caged―Br)を有する(CH高分子は、HfO上に形成でき、還元プロセスを増強し、そしてその後、HfBr形成プロセスを増強する。全てのHfハロゲン化物は、似たような揮発度を有する不揮発性である。従って、標準のエッチング温度が使用される場合(例えば80℃)、イオン衝撃は、HfBrxを脱離させるのに必要である。しかしながら、一旦ソース/ドレインシリコン(Si)がさらされるならば、ハロゲンを含有するプラズマの高イオン衝撃エネルギは、より速い速度で下層のシリコン(Si)のエッチングに至る。従って、基板温度は、PPHプロセスステップを使用して上昇し、基板温度が増加することにより、HfBrの脱離は、指数的に増加する。それでも、高い基板温度で、Siエッチング速度も、純粋なハロゲンの環境の中で指数的に増加し、それ故、HおよびCのような還元剤の存在に対するニーズがある。
HBr実施例において、HBrは、効率的にHfOをエッチングを行うことができ;なんらかのガス状態のHの存在は、Siエッチング速度を減らすように、Brを拘束する。低い総RF電力条件下でのHBrは、効果的なSiエッチングの条件でなく;その強いイオン結合は、自由なBrを束縛する傾向があり得る。更にSiエッチング速度を減らすために、C、CBrのようなガスは、HBrに加えられることができ;添加物は、更にSiエッチング速度を減らすように、Si[例えば(CH]に重合する。並行して、このようなポリマーは、その還元性質のため、HfOエッチング速度を妨げない。代わりとして、Cのようなガスは、シリコンエッチング速度を減らすように加えられることができる。代わりとして、二原子水素(H)は、シリコンエッチング速度を減らすように加えられることができる。代わりとして、Siエッチング速度を減速する他の一般の方法は、高基板温度下でのSiNまたはSiOの成長を介するものである。この効果は、Oおよび/またはN、例えばNまたはOを含んでいる添加物を介して達成されることができる。しかしながら、プロセスの最適化は、Oおよび/またはNの存在がHfOエッチング速度にマイナスの影響を及ぼさないことを要求する。加えて、HfOエッチング中のCおよびHの充分な存在は、還元の助けを介して熱的なエッチング速度を加速することができる。
例えば、HfOエッチング速度1649オングストローム/min、およびSiに対するHfOエッチング速度選択比2.2は、次のレシピを使用して達成された:PPHステップ−上部電極RF電力=700W;下部電極RF電力=900W;基板ホルダ温度=80℃;電極間隔80mm;圧力=50mTorr;ガス流量=500sccmのHe(2sccmのCl);ESCクランピングなし、ヘリウム裏面ガス圧なし;時間90秒;HfOエッチング−上部電極RF電力=200W;下部電極RF電力=50W;基板ホルダ温度=80℃;電極間隔80mm;圧力=5mTorr;ガス流量=105sccmのHBr;ESCクランピングなし、ヘリウム裏面ガス圧なし;時間=10秒;COOL(冷却)−基板ホルダ温度=80℃;電極間隔80mm;圧力=50mTorr;ガス流量=500sccmのHe;1.5kV ESCクランピング、10Torr/10Torr センタ−エッジヘリウム裏面ガス圧;時間=30秒。
SiOに対する選択的なHfOエッチングに対して、HBrプラズマ中のSiOエッチングは、高い基板温度でイオンによる駆動力を用いたもの(ion−driven)として残り、一方HfOエッチングは、化学的エッチングの性質の1つであることが測定された。結果として、高い基板温度下で低い下部電極RF電力条件は、速い速度で化学的にHfOをエッチングすることが可能であり、一方、より遅い速度でSiOをエッチングすることが可能である。第1に、イオン衝撃は、いかなるエッチングをも実行するため、Si−O結合を壊すのに必須である。CまたはCBr添加物の場合、ポリマーは、Si−Oをイオン衝撃から更に保護し、そして更にSiOエッチング速度さえ減速し得る。
例えば、エッチング速度1649のA/min、およびSiOに対するHfOエッチング速度選択比25は、次のレシピを使用して達成された:PPHステップ−上部電極RF電力=700W;下部電極RF電力=900W;基板ホルダ温度=80℃;電極間隔80mm;圧力=50mTorr;ガス流量=500sccmのHe、2sccmのCl;ESCクランピングなし、ヘリウム裏面ガス圧なし;時間90秒;HfOエッチング−上部電極RF電力=200W;下部電極RF電力=50W;基板ホルダ温度=80℃;電極間隔80mm;圧力=5mTorr;ガス流量=105sccmのHBr;ESCクランピングなし、ヘリウム裏面ガス圧なし;時間=10秒;COOL(冷却)−基板ホルダ温度=80℃;電極間隔80mm;圧力=50mTorr;ガス流量=500sccmのHe;1.5kV ESCクランピング、10Torr/10Torr センタ−エッジヘリウム裏面ガス圧;期間=30秒。
PPH中の微量なCl(trace−Cl)は、表面汚染を防ぐことになる。多くの場合に、プラズマ処理システムは、石英コンポーネントを備え得る。例えば、純粋He(pure―He)のPPH中のコンタミネーションは、石英コンポーネントからのSiOを含み得る。PPHプロセスステップ中の微量Clは、HfO層の表面上にSiOが形成されるのを防ぐことができる。代わりとして、純粋HeのPPHの間、BTプロセスステップ(ブレークスルー)は、DEステップの前に挿入されることができる。CFBTは、high−k誘電材料表面からSiOを取り除くことに効果的であると知られている。
実施形態において、HfOのようなhigh−k誘電層のエッチング方法は、ハロゲンを含んでいるガス、例えばHBr,Cl、HCl、NF、Br、CBr、およびFの少なくとも1つを使用することを具備する。加えて、プロセスガスは、還元ガス、例えばH、C、CBr、CH、C、C、C、C、C、C、C、C10、C、C10、C、C10、およびC12の少なくとも1つを更に具備することができる。例えば、プロセスパラメータスペースは、1から1000mTorrまで(例えば5mTorr)のチャンバ圧と、20から1000sccmまでの範囲(例えば50sccm)のハロゲンを含んだガス流量と、1から500sccmまでの範囲(例えば50sccm)の還元ガス流量と、100から2000Wまでの範囲(例えば200W)の上部電極RFバイアスと、10から500Wまでの範囲(例えば50W)の下部電極RFバイアスとを含むことができる。また、上部電極バイアス周波数は、0.1MHzから200MHzまでの範囲、例えば60MHzとすることができる。加えて、下部電極バイアス周波数は、0.1MHzから100MHzまでの範囲、例えば2MHzとすることができる。
図9は、プラズマ処理システム内の基板を加熱するためのフローチャート400を示す。基板を昇温状態まで加熱することは、例えば、ゲートスタックを形成している複数の層のような基板上の一連の異なる層をエッチングするのに利用されるプロセスステップのシーケンス内のプレヒートプロセスステップにより容易にすることができる。ゲートスタックは、例えば、シリコンを含む層、high−k誘電層などを含むことができる。この方法は、基板の裏面から裏面ガス圧を取り除くことに関する410で開始する。例えば、従来のプラズマ処理システムにおいて、裏面ガス分配システムは、コントロールバルブと、圧力調整器と、流量コントローラとのうちの少なくとも1つを有するガス供給システムと、裏面ガス分配チャンネル等を排気するための真空ポンプとを備えている。裏面ガス圧が取り除かれるとき、ガス供給システムが裏面ガス分配チャンネル等にアクセスするコントロールバルブは、例えば、閉じられ、そして真空ポンプは、これらのチャンネル等の排気を容易にすることができる。基板と、基板ホルダとの間の熱伝導を向上させるための裏面ガス分配システムの設計および使用は、このようなシステムの実装の当業者にとって周知である。
420において、基板に印加されるクランプ力は、取り除かれる。例えば、基板は、基板ホルダに、機械的に、または電気的に固定されることができる。前者の場合、機械的クランプは、基板への機械的な圧力を加えることから解放される。後者の場合、高電圧の直流電源による静電クランプ電極への印加電圧が、取り除かれる。一旦、410および420において、裏面ガス圧およびクランプ力が取り除かれると、真空環境中の基板ホルダ上に載置されている時の基板は、基板ホルダから実質的に、熱的にアイソレートされる。
430において、加熱ガス(heating gas)は、プラズマ処理システムに導入される。一の実施形態において、加熱ガスは、不活性ガス、例えばHe、Ar、Kr、およびXeの少なくとも1つを含むことができる。他の実施形態において、加熱ガスは、Clのようなクリーニングガスを更に含むことができる。
440において、プラズマは、点火され、そして450において、実質的に熱的にアイソレートされた基板は、一定時間の間プラズマにさらされる。プラズマは、図1〜5に関して上で議論された技術のいずれかを利用して点火され得る。例えば、プラズマは、上部電極および下部電極の少なくとも一方を通ったRF電力の印加によって、図4で記載されたようなプラズマ処理システム内で点火され得る。例えば、プロセスパラメータスペースは、20mTorrを超える(例えば50mTorr)チャンバ圧と、200sccm以上(例えば500sccm)の不活性ガス流量と、10sccm(例えば2sccm)以下のクリーニングガス流量と、100から2000Wまでの範囲(例えば700W)の上部電極RFバイアスと、100から2000Wまでの範囲(例えば900W)の下部電極RFバイアスとを含むことができる。また、上部電極バイアス周波数は、0.1MHzから200MHzまでの範囲、例えば60MHzとすることができる。加えて、下部電極バイアス周波数は、0.1MHzから100MHzまでの範囲、例えば2MHzとすることができる。例えば、室温から400℃への基板を加熱する時間間隔は、60から120秒までの範囲とすることができる。
図10は、本発明の1つの実施形態に係る、プラズマ処理システム内の基板上のhigh−k誘電層をエッチングする方法に対するフローチャート500を示す。この方法は、基板温度を上昇させることに関する510にて開始する。例えば、基板温度は、200℃より高く、望ましくは、基板温度は、300℃から500℃までの範囲(例えば400℃)とすることができる。基板は、例えば、上記図9に関して記載されたようにプレヒートプラズマプロセス(PPH)を使用して、加熱され得る。
520において、プロセスガスは、HfOのようなhigh−k誘電層をエッチングするためのプラズマ処理システムに導入される。一の実施形態において、プロセスガスは、ハロゲンを含有するガス、例えばHBr、Cl、HCl、NF、Br、CBr、およびFの少なくとも1つを含んでいる。他の実施形態では、プロセスガスは、還元ガス、例えばH、C、CBr、CH、C、C、C、C、C、C、C、C10、C、C10、C、C10、およびC12の少なくとも1つを更に含んでいる。さらにもう一つの代わりの実施形態において、プロセスガスは、O、N、NO、およびNOのような、酸素含有ガスおよび窒素含有ガスの少なくとも1つを更に含んでいる。
530において、プラズマは、点火され、そして540において、基板上のhigh−k誘電層は、一定時間の間プラズマにさらされる。プラズマは、図1〜5に関して上で議論された技術のいずれかを利用して点火され得る。例えば、プラズマは、上部電極および下部電極の少なくとも一方を通ったRF電力の印加によって、図4で記載されたようなプラズマ処理システム内で点火され得る。例えば、プロセスパラメータスペースは、1から1000mTorrまで(例えば5mTorr)のチャンバ圧と、20から1000sccmまでの範囲(例えば50sccm)のハロゲンを含んでいるガス流量と、1から500sccmまでの範囲(例えば50sccm)の還元ガス流量と、100から2000Wまでの範囲(例えば200W)の上部電極RFバイアスと、10から500Wまでの範囲(例えば50W)の下部電極RFバイアスとを含むことができる。また、上部電極バイアス周波数は、0.1MHzから200MHzまでの範囲、例えば60MHzとすることができる。加えて、下部電極バイアス周波数は、0.1MHzから100MHzまでの範囲、例えば2MHzとすることができる。
本発明の特定の実施形態だけが上で詳述されたが、当業者は、本発明の新しい教示および効果から実質的に逸脱することなく、多くの変更が実施態様において可能であることを容易に認めることができる。したがって、全てのこのような変更態様は、本発明の範囲内に含まれるものである。
本発明の1つの実施形態に係るプラズマ処理システムの簡略化された概略図を示す図である。 本発明の他の実施形態に係るプラズマ処理システムの概略図を示す図である。 本発明の他の実施形態に係るプラズマ処理システムの概略図を示す図である。 本発明の他の実施形態に係るプラズマ処理システムの概略図を示す図である。 本発明の他の実施形態に係るプラズマ処理システムの概略図を示す図である。 図6は、3つの異なる条件に対する基板温度の応答を示す図である。 図7は、4つの異なる処理パラメータからの基板加熱パワーに対する寄与を示す図である。 処理中の加熱および冷却に対する基板温度の応答を示す図である。 本発明の1つの実施形態に係る、基板を加熱する方法を示す図である。 本発明の他の実施形態に係る、基板を加熱する方法を示す図である。

Claims (30)

  1. プラズマ処理システム内の基板ホルダに支持された基板を加熱する方法であって、
    前記プラズマ処理システムに、He、Ar、Xe、およびKrの少なくとも1つを含む不活性ガスを導入することと、
    プロセスガスからプラズマを点火することと、
    前記基板の裏面から、前記基板ホルダに接続された裏面ガス分配システムによってなされた裏面ガス圧を、取り除くことと、
    前記取り除いた後に、200℃を越える前記基板の温度に上昇させるのに十分な期間、前記基板を前記プラズマにさらすこととを具備する方法。
  2. 前記温度は、300℃から500℃までの範囲にある請求項1に記載の方法。
  3. 前記温度は、ほぼ400℃である請求項1に記載の方法。
  4. 前記裏面ガス分配システムは、前記基板と、前記基板ホルダとの間の熱伝導を向上させるために前記基板の裏面に熱伝達ガスを供給するように構成されている請求項1に記載の方法。
  5. 前記基板ホルダに組み合わされたクランピングシステムによってなされたクランプ力を、前記基板から取り除くことを更に具備する請求項1に記載の方法。
  6. 前記クランピングシステムは、機械的なクランピングシステムおよび電気的なクランピングシステムの少なくとも一方である請求項5に記載の方法。
  7. 前記電気的なクランピングシステムは、静電クランピングシステムである請求項6に記載の方法。
  8. Clを含むクリーニングガスを導入することを更に具備する請求項1に記載の方法。
  9. 前記プラズマ処理システムは、第1の周波数で作動するように構成された第1のRF発振器に接続された上部電極を備えており、
    前記基板ホルダは、第2の周波数で作動するように構成された第2のRF発振器に接続されている請求項1に記載の方法。
  10. 前記基板は、high−k誘電層を有している請求項1に記載の方法。
  11. 前記high−k誘電層は、HfOを有している請求項10に記載の方法。
  12. プラズマ処理システム内の基板ホルダに支持された基板を処理する方法であって、
    第1の温度で前記基板上の第1の層をエッチングすることと、
    前記第1の温度から第2の温度まで前記基板の温度を上昇させるように前記基板ホルダに支持された前記基板を加熱することと、
    前記第2の温度で前記基板上の第2の層をエッチングすることとを具備し、
    前記加熱することは、前記プラズマ処理システムに、He、Ar、Xe、およびKrの少なくとも1つを含む不活性ガスを導入することと、プロセスガスからプラズマを点火することと、前記基板の温度を、前記第2の温度まで上昇させるのに十分な期間、前記基板を前記プラズマにさらすこととを含んでいる方法。
  13. 前記第1の温度は、100℃未満である請求項12に記載の方法。
  14. 前記第2の温度は、200℃を越える請求項12に記載の方法。
  15. 前記第2の温度は、300℃から500℃までの範囲にある請求項14に記載の方法。
  16. 前記第2の温度は、ほぼ400℃である請求項15に記載の方法。
  17. 前記第1の層は、シリコン、ポリシリコン、二酸化珪素、およびTaNの少なくとも1つを有している請求項12に記載の方法。
  18. 前記第2の層は、high−k誘電層を有している請求項12に記載の方法。
  19. 前記high−k誘電層は、HfOを有している請求項18に記載の方法。
  20. 前記第1の層の前記エッチングの間、前記基板の裏面に裏面ガス圧を提供することと、
    前記第1の層の前記エッチングの後に、前記基板の裏面から、前記基板ホルダに接続された裏面ガス分配システムによってなされた裏面ガス圧を、取り除くこととを更に具備する請求項12に記載の方法。
  21. 前記裏面ガス分配システムは、前記基板と、前記基板ホルダとの間の熱伝導を向上させるために前記基板の裏面に熱伝達ガスを供給するように構成されている請求項20に記載の方法。
  22. 前記第1の層の前記エッチングの間、前記基板にクランプ力を提供することと、
    前記第1の層の前記エッチングの後に、前記基板から、前記基板ホルダに組み合わされたクランピングシステムによってなされたクランプ力を取り除くこととを更に具備する請求項12に記載の方法。
  23. 前記クランピングシステムは、機械的なクランピングシステムおよび電気的なクランピングシステムの少なくとも一方である請求項22に記載の方法。
  24. 前記電気的なクランピングシステムは、静電クランピングシステムである請求項23に記載の方法。
  25. 前記第1の温度から前記第2の温度への前記基板の前記加熱の間、Clを含むクリーニングガスを導入することを更に具備する請求項12に記載の方法。
  26. 前記プラズマ処理システムは、第1の周波数で作動するように構成された第1のRF発振器に接続された上部電極を備えており、
    前記基板ホルダは、第2の周波数で作動するように構成された第2のRF発振器に接続されている請求項12に記載の方法。
  27. 前記不活性ガスの流量は、400のsccmを上回る請求項12に記載の方法。
  28. 前記プラズマ処理システム内の前記不活性ガスの圧力は、20mTorrを上回る請求項12に記載の方法。
  29. 前記第2の層を前記エッチングすることは、前記基板の裏面に、前記基板ホルダに接続された裏面ガス分配システムによってなされた裏面ガス圧を加えることを備えている請求項12に記載の方法。
  30. 前記第2の層を前記エッチングすることは、前記基板ホルダに組み合わされたクランピングシステムによってなされたクランプ力を前記基板に加えることを備えている請求項12に記載の方法。
JP2006532962A 2003-05-30 2004-05-11 High−k誘電材料をエッチングする方法とシステム。 Withdrawn JP2007502547A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47422403P 2003-05-30 2003-05-30
US47422503P 2003-05-30 2003-05-30
PCT/US2004/014757 WO2004109773A2 (en) 2003-05-30 2004-05-11 Method and system for heating a substrate using a plasma

Publications (1)

Publication Number Publication Date
JP2007502547A true JP2007502547A (ja) 2007-02-08

Family

ID=33514014

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006532925A Expired - Fee Related JP4723503B2 (ja) 2003-05-30 2004-05-11 高k誘電体材料をエッチングするための方法とシステム
JP2006532962A Withdrawn JP2007502547A (ja) 2003-05-30 2004-05-11 High−k誘電材料をエッチングする方法とシステム。

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006532925A Expired - Fee Related JP4723503B2 (ja) 2003-05-30 2004-05-11 高k誘電体材料をエッチングするための方法とシステム

Country Status (5)

Country Link
US (2) US7709397B2 (ja)
EP (1) EP1629529A2 (ja)
JP (2) JP4723503B2 (ja)
KR (1) KR101037308B1 (ja)
WO (2) WO2004109772A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099659A (ja) * 2014-02-26 2014-05-29 Spp Technologies Co Ltd プラズマエッチング方法
JP2017046010A (ja) * 2016-11-28 2017-03-02 Sppテクノロジーズ株式会社 プラズマエッチング方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217665B2 (en) 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
JP2006501651A (ja) * 2002-09-27 2006-01-12 東京エレクトロン株式会社 High−k誘電材料をエッチングするための方法及びシステム
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
US20060019451A1 (en) * 2004-07-22 2006-01-26 Jeng-Huey Hwang Method for patterning hfo2-containing dielectric
JP4515956B2 (ja) * 2005-05-02 2010-08-04 株式会社日立ハイテクノロジーズ 試料のエッチング方法
JP4725232B2 (ja) * 2005-08-02 2011-07-13 セイコーエプソン株式会社 液晶パネルの製造方法
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
JP2009021584A (ja) 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
KR101566029B1 (ko) * 2008-04-10 2015-11-05 램 리써치 코포레이션 High-k 유전체 재료의 선택적 에칭
US8313661B2 (en) * 2009-11-09 2012-11-20 Tokyo Electron Limited Deep trench liner removal process
JP5434970B2 (ja) 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US8808562B2 (en) 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US9660182B2 (en) * 2012-04-26 2017-05-23 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
GB201305674D0 (en) * 2013-03-28 2013-05-15 Spts Technologies Ltd Method and apparatus for processing a semiconductor workpiece
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
US11189464B2 (en) 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374576A (en) * 1988-12-21 1994-12-20 Hitachi, Ltd. Method of fabricating stacked capacitor cell memory devices
US5225036A (en) * 1988-03-28 1993-07-06 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5776356A (en) * 1994-07-27 1998-07-07 Sharp Kabushiki Kaisha Method for etching ferroelectric film
JPH08236503A (ja) * 1995-02-27 1996-09-13 Toshiba Corp 酸化アルミニウム薄膜の選択エッチング方法
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US6030666A (en) * 1997-03-31 2000-02-29 Lam Research Corporation Method for microwave plasma substrate heating
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6322714B1 (en) * 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
DE19856082C1 (de) 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
JP2001077059A (ja) * 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 金属酸化物膜の加工方法
US6849305B2 (en) * 2000-04-28 2005-02-01 Ekc Technology, Inc. Photolytic conversion process to form patterned amorphous film
US6878402B2 (en) * 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
US6709609B2 (en) * 2000-12-22 2004-03-23 Applied Materials Inc. Plasma heating of a substrate with subsequent high temperature etching
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6962679B2 (en) * 2001-07-11 2005-11-08 Battelle Memorial Institute Processes and apparatuses for treating halogen-containing gases
JP3990881B2 (ja) 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
JP2003059906A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法およびキャパシタを形成する方法
US6528328B1 (en) * 2001-12-21 2003-03-04 Texas Instruments Incorporated Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US7217665B2 (en) * 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US6746925B1 (en) * 2003-03-25 2004-06-08 Lsi Logic Corporation High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099659A (ja) * 2014-02-26 2014-05-29 Spp Technologies Co Ltd プラズマエッチング方法
JP2017046010A (ja) * 2016-11-28 2017-03-02 Sppテクノロジーズ株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
EP1629529A2 (en) 2006-03-01
WO2004109773A2 (en) 2004-12-16
WO2004109772A2 (en) 2004-12-16
US20050118353A1 (en) 2005-06-02
US7709397B2 (en) 2010-05-04
KR101037308B1 (ko) 2011-05-27
KR20060028636A (ko) 2006-03-30
JP2007501533A (ja) 2007-01-25
WO2004109773A3 (en) 2005-07-14
WO2004109772A3 (en) 2005-04-14
JP4723503B2 (ja) 2011-07-13
US20050164511A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4723503B2 (ja) 高k誘電体材料をエッチングするための方法とシステム
KR101220073B1 (ko) 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-k 층을 포함하는 게이트 유전체 스택을 변형하는 방법
US8747686B2 (en) Methods of end point detection for substrate fabrication processes
US7393788B2 (en) Method and system for selectively etching a dielectric material relative to silicon
JP2009503889A (ja) 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム
US7732340B2 (en) Method for adjusting a critical dimension in a high aspect ratio feature
JP2010503996A (ja) ハフニウム含有材料を乾式エッチングする方法およびシステム
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
JP2005537668A (ja) 高誘電率誘電体材料の除去を改良する方法及びシステム
US20080217294A1 (en) Method and system for etching a hafnium containing material
US20070059938A1 (en) Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon
CN100505177C (zh) 用于刻蚀高k介电材料的方法和系统
JP2007521665A (ja) 基材からフォトレジストを除去する方法及び装置
JP2009512998A (ja) ドープトシリコンをエッチングするプロセス及びシステム
TW200426937A (en) Method and system for etching a high-k dielectric material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090330