JP2007501533A - 高ｋ誘電体材料をエッチングするための方法とシステム - Google Patents

高ｋ誘電体材料をエッチングするための方法とシステム Download PDF

Info

Publication number
JP2007501533A
JP2007501533A JP2006532925A JP2006532925A JP2007501533A JP 2007501533 A JP2007501533 A JP 2007501533A JP 2006532925 A JP2006532925 A JP 2006532925A JP 2006532925 A JP2006532925 A JP 2006532925A JP 2007501533 A JP2007501533 A JP 2007501533A
Authority
JP
Japan
Prior art keywords
substrate
plasma
gas
hfo
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006532925A
Other languages
English (en)
Other versions
JP4723503B2 (ja
Inventor
チェン、リー
弘光 神原
信浩 岩間
明輝 高
宏政 持木
正明 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2007501533A publication Critical patent/JP2007501533A/ja
Application granted granted Critical
Publication of JP4723503B2 publication Critical patent/JP4723503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

プラズマプロセスシステム内で基板上の高ｋ誘電体層をエッチングするための方法が記述されている。この高ｋ誘電体層は、例えば、ＨｆＯ２を有することができる。前記方法は、前記基板の温度を２００℃より上（すなわち、典型的に４００℃のオーダに）に上昇させることと、ハロゲンを含んでいるガスを有するプロセスガスを導入することと、前記プロセスガスからプラズマに点火することと、前記基板をプラズマに露出することとを有している。前記プロセスガスは、ＨｆＯ２のＳｉとＳｉＯ２とに対するエッチング速度を改善するために、さらに還元ガスを有することができる。

Description

本発明は、基板をエッチングする方法に関する。特に、基板上の高ｋ誘電体層をエッチングする方法に関する。
本国際出願は、２００３年５月３０日に出願された米国仮出願番号６０／４７４，２２４に優先権のために依存し、出願日の利益を主張している。米国仮出願番号６０／４７４，２２４の内容は、ここでその全体において参照により組み込まれている。
本国際出願は、また、２００３年５月３０日に出願された共に出願中の米国仮出願番号６０／４７４，２２５に優先権のために依存し、出願日の利益を主張している。米国仮出願番号６０／４７４，２２５の内容は、ここでその全体において参照により組み込まれている。
半導体産業において、マイクロ電子デバイスの最小フューチャサイズは、高速で低電力のマイクロプロセッサとデジタル回路との需要を満たすためはるかサブミクロンの領域に近づいている。プロセス開発と集積度との問題は、ＳｉＯ２とＳｉオキシ窒化物（ＳｉＮｘＯｙ）との高誘電率誘電体材料（ここでまた「高ｋ」材料として言及される）への差し迫った置換による新しいゲートスタック材料と珪化プロセスとのため、また、ドープされたポリＳｉをサブ０．１μｍ相補型金属酸化膜半導体（ＣＭＯＳ）技術において置換するための代替のゲート電極材料の使用とのための重要な挑戦である。
ＳｉＯ２の誘電率（ｋ〜３．９）よりも大きな誘電率を特色とする誘電体材料は、一般に高ｋ材料として言及されている。加えて、高ｋ材料は、基板(例えば、ＳｉＯ２、ＳｉＮｘＯｙ)の表面上で成長される誘電体材料よりもむしろ基板(例えば、ＨｆＯ２、ＺｒＯ２)上へと堆積される誘電体材料に関係することができる。高ｋ材料は、珪酸金属又は酸化金属を含むことができる（例えば、Ｔａ２Ｏ５（ｋ〜２６）、ＴｉＯ２（ｋ〜８０）、ＺｒＯ２（ｋ〜２５）、Ａｌ２Ｏ３（ｋ〜９）、ＨｆＳｉＯ、ＨｆＯ２（ｋ〜２５））。半導体デバイスの製造の間、前記高ｋ層は、ソース／ドレイン領域に対して珪化を可能とし、イオン注入の間にこのソース／ドレイン領域の中へと金属不純物が注入される危険を減少するために、エッチングされ、除去されなければならない。
本発明は、基板をエッチングする方法に関する。特に、基板上の高ｋ誘電体層をエッチングする方法に関する。
プラズマプロセスシステム内で基板ホルダに載っている基板上の高ｋ誘電体層をエッチングするための方法は、基板温度を２００℃より上に上昇させることと、前記プラズマプロセスシステムにハロゲンを含むプロセスガスを導入することと、前記プロセスガスからプラズマに点火することと、前記基板を前記高ｋ誘電体層をエッチングするために十分な時間の間プラズマに露出することとを具備している。前記プロセスガスは、さらに還元ガスを有することができる。
材料プロセスの方法論において、ゲートスタックのための高ｋ誘電層の広い受け入れは、このような材料をエッチングする比較的複雑なプロセスを必要としてきた。それに関して、従来のゲートスタックのドライプラズマエッチングは、複数のプロセスステップを有するプロセスレシピのために、基板ホルダのための設定温度を全てのプロセスステップのために一定に保っている。一般に、前記基板ホルダ温度は、熱交換器により設定され、この熱交換器は、本来的に大きな熱的な慣性を有しているため、プロセスステップの間に前記熱交換器温度を変更することは、実際的ではなかった。そして、結果として、複数のプロセスステップの間に基板温度を変更することは実際的ではなかった。
しかしながら、進歩したゲートスタックエッチングのために、１つのプロセスレシピの中で異なるプロセスステップの間に可変の基板温度を有することがますます必要になってきた。例えば、ドープされたポリ／ＴａＮ／ＨｆＯ２／Ｓｉスタックを有するゲートスタックにおいて、このドープされたポリと、ＴａＮとの層は、８０℃でエッチングされることができる。この温度は、前記基板ホルダのセットポイント温度である。しかし、第１に、Ｓｉ上のＨｆＯ２の選択的なエッチングは、１５０℃より十分上の温度を必要とし得る。そして、第２に、前記ＨｆＯ２ゲート誘電層が、このＨｆＯ２ゲート誘電層が露出された時に、下にあるソース／ドレインＳｉを攻撃することなく、ドライプラズマエッチングされることができるように、十分大きなパラメータ空間を有するプラズマケミストリを導入することは、きわめて重要である。
一実施の形態に係われば、プラズマプロセスシステム１は、図１に示されており、プラズマプロセスチャンバ１０と、このプラズマプロセスチャンバ１０に結合されている診断システム１２と、この診断システム１２とプラズマプロセスチャンバ１０とに結合されているコントローラ１４とを有している。このコントローラ１４は、上述のようなゲートスタックをエッチングするために、１以上のプロセスステップを有するプロセスレシピを実行するように設定されている。加えて、コントローラ１４は、前記診断システム１２から少なくとも１つの終端信号を受け、前記プロセスのための終点を正確に決定するために、前記少なくとも１つの終点信号をポストプロセスに伝達している。図示された実施の形態において、図１に示されているプラズマプロセスシステム１は、材料プロセスのためのプラズマを用いている。プラズマプロセスシステム１は、エッチングチャンバを有することができる。
図２に示されている実施の形態に係われば、プラズマプロセスシステム１ａは、プラズマプロセスチャンバ１０と、プロセスされる基板２５が上に固定される
基板ホルダ２０と、真空ポンプシステム３０とを有することができる。基板２５は、例えば、半導体基板、ウエハ又は液晶ディスプレイであることができる。プラズマプロセスチャンバ１０は、例えば、基板２５の表面に隣接しているプロセス領域１５でのプラズマの発生を容易にするように設定されることができる。イオン化可能なガス又はガスの混合物が、ガス注入システム（図示されていない）により導入され、プロセス圧力が調整されている。例えば、コントロール機構（図示されていない）は、前記真空ポンプシステム３０を調整するために用いられることができる。プラズマは、所定の材料プロセスに特有な物質を生成するため、並び／もしくは、基板２５の表面の露出された表面から物質を除去を補助するために用いられることができる。前記プラズマプロセスシステム１ａは、２００ｍｍ基板、３００ｍｍ基板、又は比較的大きい基板をプロセスするように設定されることができる。
基板２５は、例えば、前記基板ホルダ２０に静電クランプシステム２６により固定されることができる。さらに、基板ホルダ２０は、例えば、基板ホルダ２０から熱を受け取り、熱交換器システム（図示されていない）に熱を移動させ、又は、加熱時には、この熱交換器システムから熱を移動させる再循環している冷却剤流を有している冷却システムをさらに有することができる。さらに、熱移動ガスは、例えば、基板２５と、基板ホルダ２０との間のガスギャップ熱伝導度を改善するために背面ガス分配システム２７により、基板２５の背面に供給されることができる。このようなシステムは、前記基板の温度コントロールが、上昇された又は減少された温度で所望されている時に、用いられることができる。例えば、前記背面ガス分配システム２７は、背面ガス（ギャップ）圧力が、基板２５の中央と、縁との間で独立に変化されることができる、２領域又は３領域（又は一般的に複数領域）ガス分配システムを有することができる。他の実施の形態では、抵抗過熱要素又は熱電加熱器／冷却器のような加熱／冷却要素が、前記基板ホルダ２０及び前記プラズマプロセスチャンバ１０のチャンバ壁と、前記プラズマプロセスシステム１ａの中のあらゆる他の構成要素に有されることができる。
図２に示されている実施の形態において、基板ホルダ２０は、電極を有する事ができ、この電極を通して、ＲＦ電力がプロセス空間１５のプロセスプラズマに結合されている。例えば、基板ホルダ２０は、ＲＦ発生器４０からインピーダンス整合ネットワーク５０を通した基板ホルダ２０へのＲＦ電力の伝達によりＲＦ電圧に電気的にバイアスされていることができる。このＲＦバイアスは、プラズマを形成し維持するように電子を加熱する役を果たすことできる。この設定において、前記システムは、反応イオンエッチング（ＲＩＥ）反応器として動作することができ、この反応器において、前記チャンバと、上方ガス注入電極は、接地表面として役を果たしている。ＲＦバイアスのための典型的な周波数は、０．１ＭＨｚから１００ＭＨｚの範囲であることができる。プラズマプロセスのためのＲＦシステムは、当業者によく知られている。
代わりに、ＲＦ電力は、複数の周波数で前記基板ホルダ電極に印加されている。さらに、インピーダンス整合ネットワーク５０は、反射された電力を減少させることにより、プラズマプロセスチャンバ１０内のプラズマへのＲＦ電力の移動を改善する役を果たしている。整合ネットワークのトポロジ（例えば、Ｌタイプ、πタイプ、Ｔタイプなど）と、自動コントロール法は、当業者によく知られている。
真空ポンプシステム３０は、例えば、毎秒５０００リットル（そしてそれ以上）に上るポンプスピードが可能なターボ分子ポンプ（ＴＭＰ）と、前記チャンバ圧力を調整するためのゲートバルブとを有することができる。ドライプラズマエッチングのために用いられている従来のプラズマプロセス装置において、毎秒１０００から３０００リットルのＴＭＰが、一般的に用いられている。例えば、ＴＭＰは、典型的に５０ｍＴｏｒｒ未満の低圧プロセスにとって有用である。高圧プロセス（すなわち、１００ｍＴｏｒｒより高い）のためには、メカニカルブースタポンプと、ドライラフィングポンプ（dry roughing pump）とが、用いられることができる。さらに、チャンバ圧力をモニタするための装置（図示されていない）が、前記プラズマプロセスチャンバ１０に結合されることができる。この圧力測定装置は、例えば、ＭＫＳ Ｉｎｓｔｒｕｍｅｎｔｓ，ｉｎｃ．（Ａｎｄｏｖｅｒ，ＭＡ）から商業的に入手可能なＴｙｐｅ ６２８Ｂ Ｂａｒａｔｒｏｎ絶対キャパシタンスマノメータであることができる。
コントローラ１４は、マイクロプロセッサと、メモリと、プラズマプロセスシステム１ａへの入力及びプラズマプロセスシステム１ａからのモニタ出力を伝達し作動させるために十分なコントロール電圧を生成することができるデジタルＩ／Ｏポートとを有している。さらに、コントローラ１４は、ＲＦ発生器４０と、インピーダンス整合ネットワーク５０と、前記ガス注入システム（図示されていない）と、真空ポンプシステム３０及び前記背面ガス分配システム２７（図示されていない）と、前記基板／基板ホルダ温度測定システム（図示されていない）並びに／もしくは前記静電クランプシステム２６とに結合されることができ、情報を交換することができる。例えば、前記メモリに記憶されているプログラムは、高ｋ誘電層を有するゲートスタックをエッチングする方法を実行するために、プロセスレシピにしたがってプラズマプロセスシステム１ａの前述の構成要素への入力を作動させるために用いられることができる。コントローラ１４の一例は、Ｔｅｘａｓ、ＡｕｓｔｉｎのＤｅｌｌ Ｃｏｒｐｏｒａｔｉｏｎから入手可能であるＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ ６１０ＴＭ(登録商標)である。
前記診断システム１２は、光学診断サブシステム（図示されていない）を有することができる。この光学診断サブシステムは、プラズマから放射されている光の強度を測定するための（シリコン）ホトダイオード又はホトマルチピラーチューブ（ＰＭＴ）のような検出器を有していることができる。前記診断システム１２は、ナローバンド干渉フィルタ（narrow-band interference filter）のような光学的なフィルタをさらに有することができる。代わりの実施の形態において、前記診断システム１２は、ラインＣＣＤ（電荷結合デバイス）と、ＣＩＤ（電荷注入デバイス）アレイと、グレーティング又はプリズムのような光分散デバイスとの少なくとも１つを有することができる。加えて、診断システム１２は、所定の波長で光を測定するためのモノクロメータ（例えば、グレーティング／検出器システム）、又は、例えば、米国特許Ｎｏ．５，８８８，３３７に記述されている装置のような光のスペクトラムを測定するためのスペクトロメータ（例えば、回転するグレーティングを有する）を有することができる。
前記診断システム１２は、Ｐｅａｋ Ｓｅｎｓｏｒ Ｓｙｓｔｅｍｓ又はＶｅｒｉｔｙ Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃから発売されているような高解像度光放出分光（ＯＥＳ）センサを有することができる。このようなＯＥＳセンサは、紫外（ＵＶ）と、可視（ＶＩＳ）と、近赤外（ＮＩＲ）との光スペクトラムに広いスペクトラムを有している。解像度は、ほぼ１．４オングストロームであり、すなわち、このセンサは、２４０ｎｍから１０００ｎｍまでの５５５０波長を収集することができる。例えば、前記ＯＥＳセンサには、同様に、２０４８画素リニアＣＣＤアレイと結合されている高感度小型ファイバ光学ＵＶ−ＶＩＳ−ＮＩＲ分光計が備えられていることができる。
前記分光計は、単一の、そして、束にされた光ファイバを通して伝達されている光を受けており、この光ファイバからの光の出力は、固定されたグレーティングを用いてラインＣＣＤアレイに渡って分散されている。上述の設定に似て光学真空窓（optical vacuum window）を通して放射する光は、凸球面レンズにより光ファイバの入力端の上へと集束されている。各々が特に所定のスペクトル範囲（ＵＶと、ＶＩＳと、ＮＩＲと）に対して調整されている３つの分光計は、プロセスチャンバのためのセンサを形成している。各分光計は、独立のＡ／Ｄコンバータを有している。そして、最後に、センサの利用に依存して、完全な放出スペクトルが、０．１秒から１.０秒ごとに記録されることができる。
図３に示されている実施の形態において、プラズマプロセスシステム１ｂは、例えば、図１又は図２の実施の形態に類似することができ、プラズマ密度を潜在的に増加させ、並びに／もしくは、プラズマプロセスの一様性を改善するために、図１と図２とを参照して述べられた構成要素に追加して、定常的か又は機械的にもしくは電気的に回転しているかいずれか一方の磁場システム６０をさらに有している。さらに、コントローラ１４は、回転の速さと、場の強さとを調整するために、磁場システム６０に結合されていることができる。回転する磁場の設計と実行とは、当業者によく知られている。
図４に示されている実施の形態において、プラズマプロセスシステム１ｃは、例えば、図１と図２との実施の形態に類似することができ、上方電極７０をさらに有していることができる。この上方電極７０に、ＲＦ電力が、ＲＦ発生器７２からインピーダンス整合ネットワーク７４を通して結合されることができる。前記上方電極へのＲＦ電力の印加のための典型的な周波数は、０．１ＭＨｚから２００ＭＨｚの範囲であることができる。加えて、下方電極への電力の印加のための典型的な周波数は、０．１ＭＨｚから１００ＭＨｚの範囲であることができる。さらに、コントローラ１４は、ＲＦ電力の上方電極７０への印加をコントロールするためにＲＦ発生器７２と、インピーダンス整合ネットワーク７４とに結合されている。上方電極の設計と実行とは、当業者によく知られている。
図５に示されている実施の形態において、プラズマプロセスシステム１ｄは、例えば、図１と図２との実施の形態に類似していることができ、さらに、誘導コイル８０を有していることができる。この誘導コイル８０に、ＲＦ電力は、ＲＦ発生器８２により、インピーダンス整合ネットワーク８４を通して結合されている。ＲＦ電力は、誘導コイル８０から誘電窓(図示されていない)を通してプラズマプロセス領域１５に誘導的に結合されている。前記誘導コイル８０へのＲＦ電力の印加のための典型的な周波数は、１０ＭＨｚから１００ＭＨｚの範囲であることができる。同様に、電力のチャック（chuck）電極への印加のための典型的な周波数は、０．１ＭＨｚから１００ＭＨｚの範囲であることができる。加えて、スロットが形成されているファラデーシールド（図示されていない）が、前記誘導コイル８０と、プラズマとの間の容量性の結合を減少させるために用いられることができる。さらに、コントローラ１４が、電力の誘導コイル８０への印加をコントロールするために、ＲＦ発生器８２と、インピーダンス整合ネットワーク８４とに結合されている。代わりの実施の形態において、誘導コイル８０は、トランスフォーマ結合プラズマ（transformer coupled plasma）（ＴＣＰ）反応器におけるように、前記プラズマプロセス領域１５と上から連絡している「らせん」コイル又は「パンケーキ」コイルであることができる。誘導的に結合されたプラズマ（ＩＣＰ）源又はトランスフォーマ結合プラズマ（ＴＣＰ）源の設計と実行とは、当業者によく知られている。
代わりに、プラズマは、電子サイクロトロン共鳴（ＥＣＲ）を用いて形成されることができる。さらに他の実施の形態において、プラズマは、ヘリコン波の発射から形成されている。さらに他の実施の形態において、プラズマは、伝播する表面波から形成されている。上述の各プラズマ源は、当業者によく知られている。
以下の議論において、プラズマプロセス装置を用いて高ｋ誘電層を有するゲートスタックをエッチングする方法が、示されている。例えば、前記プラズマプロセス装置は、図１乃至５において示されたような様々な部材と、これら部材の組合せを有することができる。
典型的なゲートスタックの例示的な表現は、ＴＥＯＳハードマスクを有する、ポリシリコン／ＨｆＯ２／ＳｉＯ２／Ｓｉを有することができる。シリコン層（Ｓｉ）は、ソース／ドレインとしての役を果たしており、ＳｉＯ２誘電層は、薄い（〜５Å）界面の酸化物を有しており、この酸化物は、時には、チャネルの移動度を改善するために組み込まれている一方で部分的に全体のゲート誘電体のκ値を犠牲にしている。表１は、ポリシリコン層と、ＨｆＯ２層を通してエッチングし、ＳｉＯ２層で停止するための例示的なプロセスレシピを示している。
Figure 2007501533
例えば、表１において、ＢＴは、自然（native）ＳｉＯ２層をブレークスルーするための第１のプロセスステップを表している。ＭＥは、ポリシリコンのメインエッチングステップを有する第２のプロセスステップを表している。ＯＥは、オーバーエッチングプロセスステップを表している。ＰＰＨは、プラズマ予備加熱プロセスステップを表している。ＤＥは、誘電体（ＨｆＯ２）エッチングプロセスステップを表している。そして、ｃｏｏｌは、基板クールダウンプロセスステップを表している。
表１に示されている例において、図４で示されているプラズマプロセスシステムが用いられており、この例の中でｔｏｐ−ＲＦは上方電極ＲＦ電力を表しており、ここでｘ、ｘｘ、ｘｘｘは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間に前記上方電極に供給されているＲＦ電力に対する従来の値を表している。ｂｏｔ−ＲＦは、下方（基板ホルダ）電極ＲＦ電力をあらわしており、ここでｙ、ｙｙ、ｙｙｙは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間に前記底部電極に供給されているＲＦ電力に対する従来の値を表している。ＥＳＣ−Ｔは、前記基板ホルダの温度を表している。ｇａｐは、前記上方電極と、下方電極との間の分離距離を表しており、ここで、ｚ、ｚｚ、ｚｚｚは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間での前記上部（上方）電極と、底部（下方）電極との間の間隔に対する従来の値を表している。Ｐは、前記プラセスチャンバ圧力をあらわしており、ここでｐ、ｐｐ、ｐｐｐは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間の前記プロセスチャンバ圧力に対する従来の値を表している。ＥＳＣ−ｖｏｌｔｓは、前記基板ホルダに印加されている前記静電クランプ電圧を表している。ＥＳＣ−Ｈｅは、中央／縁の基板の背面Ｈｅ圧力（Ｔｏｒｒ）を表している。ＶＰＰは、前記設定されたＲＦ電力での前記上方／下方電極にかかっている典型的な
ピーク間ＲＦ電圧を表しており、ここでｒ、ｒｒ、ｒｒｒは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間の前記底部（下方）電極のピーク間電圧に対する従来の値を表している。そして、ｅｐｄは、終点検出時間を表している。前記プラズマプロセスシステムの他の設定は、いくらか異なるパラメータ設定と値とを有している。
前記ＤＥステップのために挙げられている流速（Ｑ）は、高い流速（すなわち、低い残存時間）の条件を反映している単なる例であり、ここで、ｑ、ｑｑ、ｑｑｑは、前記自然酸化膜ブレークスルーステップと、メインエッチングステップと、オーバーエッチステップとのそれぞれの間の前記プロセスガス流速に対する従来の値を表している。挙げられている複数のガスは、選択的なＨｆＯ２／Ｓｉエッチングを達成することのアプローチを示すために用いられることができる。ＢＴと、ＭＥと、ＯＥとのプロセスステップと、これらの典型的なプロセスパラメータは、ポリシリコンエッチングなどの分野の当業者に理解されている。前記クールダウンのステップの間、ＲＦ電力は、前記プロセスプラズマを消すために除去され、前記基板は、静電クランプ（ＥＳＣ）と、背面（ヘリウム）熱移動ガスとを通して冷却されている。典型的に、３０秒は、基板温度を前記基板ホルダの温度に下げるために十分である。
プラズマ予備加熱（ＰＰＨ）の間、前記基板温度は、ポリシリコンをエッチングするために適している温度（例えば、８０℃）から、ＨｆＯ２の選択的なエッチングに比較的適している温度（例えば、４００℃）まで上昇されている。基板が、単に（すなわち、（ＥＳＣによる）クランプと、背面ガスなしで）前記基板ホルダの上に載っている時、この基板は、前記基板ホルダと、周囲の前記プロセスチャンバとから実質的には熱的に分離されている。例えば、図６は、比較的低い温度で維持されている基板ホルダの上に載っている時の３つの異なる条件に対する前記基板温度の典型的な応答を示している。もし、前記基板が、この基板ホルダに留められておらず、従って、背面ガス圧力に影響を受けない時は、前記基板温度の経時変化は、非常に遅い（図６において１００として示されている実線）。他方、もし、前記基板が、基板ホルダに留められているが、背面ガス圧力の影響を受けない時は、わずかに増加された割合の温度の経時変化が認められている（図６において１０２として示されている長い破線）。さらに、もし前記基板が、基板ホルダに留められており、背面ガス圧力に影響を受ける時は、前記基板温度は、初めは迅速に減衰し、それから後は、前記基板温度が、基板ホルダの温度に近づいていくにつれて次第に減衰している（図６において１０４として示されている短い破線）。
前記基板が熱的に分離されている（すなわち、クランプ力が除去され、背面ガス圧力が除去されている）時、前記基板のプラズマ予備加熱（ＰＰＨ）が、起こっている。一般に、イオン衝撃と、運搬性のあるホットニュートラル（convective hot neutral）との両方が、前記基板の加熱に寄与し、比較的少ない程度で、（熱的そして弾道的両方の）電子加熱が、加熱プロセスに寄与している。高度にイオン化されたプラズマ（誘導的に結合されたプラズマ（ＩＣＰ）、ウェーブヒーティッド（wave-heated）など）において、イオン衝撃加熱は、運搬性のあるホットニュートラルに優位を占めることができる。
容量的に結合されたプラズマ（capacitively coupled plasmas）（ＣＣＰ）において、運搬性のホットニュートラルは、イオン衝撃加熱と同じくらい重要であり、いくつかの場合には、ホットニュートラルは、支配的な加熱過程となることができる。一実施の形態において、前記プラズマ予備加熱プロセスは、Ｈｅと、Ａｒと、Ｋｒと、Ｘｅとのような不活性ガスを導入することと、この不活性ガスからプラズマに点火することと、前記基板からクランプ力を除去することと、前記基板から背面ガス圧力を除去することとを有している。例えば、図７は、前記下方電極に供給されているＲＦ電力と、不活性ガスのチャンバ圧力と、不活性ガスの流速と、不活性ガスの原子質量との変化が、基板加熱電力（heating power）に有する影響を示している。（ａ）前記加熱電力は、前記下方電極に供給されているＲＦ電力の増加と共に増加している（線１１０）。（ｂ）前記加熱電力は、前記不活性ガス流速の増加と共にわずかに増加している（線１１４）。（ｃ）前記加熱電力は、不活性ガス圧力の増加と共にわずかに増加している（線１１２）。そして、（ｄ）前記加熱電力は、不活性ガスの原子質量の増加と共に減少している（すなわち、ヘリウムの使用は、アルゴンの使用より比較的効果的である）(線１１６)。
例において、図８は、前記プラズマ予備加熱（ＰＰＨ）法を用いる選択的なＨｆＯ２／Ｓｉゲート誘電体エッチングの記述を示している。ほとんどの装置は、２０Åから５０Åの範囲の厚さのＨｆＯ２ゲート誘電体層を有している。そのため、エッチング時間は、典型的に非常に短い（例えば、ほぼ５秒）。特定のＰＰＨプロセスの下でのピークの前記基板温度は、ＰＰＨ時間に依存している。一度所望のピークの基板温度が（時間１２０の間に）達せられると（例えば、４００℃）、前記選択的なＨｆＯ２エッチングプロセスレシピは、初期化されている。典型的に、ＨｆＯ２エッチングプラズマは、ＰＰＨよりも比較的低い電力を有している。したがって、基板加熱速度は、劇的に減少される。理想的な熱的な分離のために、前記基板温度は、ＨｆＯ２エッチングの間（時間１２２の間）、ほぼ一定であることができる。クールダウンが、時間１２４の間に起こっている。
選択的なＨｆＯ２からＳｉへのエッチングに対して、ＨｆＯ２からの酸素（Ｏ）の還元が、エッチング速度を補助することができることが見出されてきた。一般にＨＢｒ又はＨＣｌは、ＨｆＯ２を純粋なハロゲン（Ｂｒ２又はＣｌ２）だけよりも早くエッチングしている。したがって、所望されているエッチャントは、例えば、ＨＢｒ、Ｃ２Ｈ４Ｂｒ２などである。炭素（Ｃ）と、水素（Ｈ）との両方は、強い還元剤である。その上、ケージド（caged-）Ｂｒを有する（ＣＨ２）ｎポリマが、ＨｆＯ２の上に発生し、還元プロセスを促進し、結果として、ＨｆＢｒＸ形成プロセスを促進している。全てのハロゲン化Ｈｆは、同様の揮発性を有する不揮発性である。そのため、もし、標準的なエッチング温度（例えば８０℃）が用いられる時、イオン衝撃が、ＨｆＢｒＸを脱着するために必要とされる。しかしながら、ハロゲンを含んでいるプラズマの中の高いイオン衝撃のエネルギーは、一度前記ソース／ドレインシリコン（Ｓｉ）が露出されると、下にあるシリコン（Ｓｉ）の高い速度でのエッチングを導いている。したがって、基板温度が増加するにつれてＨｆＢｒＸ脱着が指数関数的に増加するため、前記基板温度が、前記ＰＰＨプロセスを用いて高められる。しかし、高い基板温度で、Ｓｉエッチング速度は、また、純粋なハロゲン環境で指数関数的に増加し、そのため、ＨとＣとのような還元剤の存在に対する必要が増加する。
ＨＢｒの例において、ＨＢｒは、ＨｆＯ２を効率的にエッチングすることができる。いくらかの気相のＨは、Ｓｉエッチング速度を減少するためにＢｒと協力するだろう。低い全ＲＦ電力条件の下でのＨＢｒは、効率的なＳｉエッチング条件ではない。ＨＢｒの強いイオン結合は、自由Ｂｒを結合させてしまう傾向がありうる。さらに前記Ｓｉエッチング速度を減少するために、Ｃ２Ｈ４、Ｃ２Ｈ４Ｂｒ２のようなガスが、ＨＢｒに加えられることができる。この添加剤は、Ｓｉ上で重合し（例えば（ＣＨ２）ｎ）さらに前記Ｓｉエッチング速度を減少させている。同時に、このようなポリマは、還元の性質のためにＨｆＯ２のエッチング速度を妨げない。代わりに、Ｃ２Ｈ６のようなガスが、前記シリコンエッチング速度を減少するために加えられることができる。代わりに、２原子水素（Ｈ２）が、前記シリコンエッチング速度を減少するために加えられることができる。代わりに、前記Ｓｉエッチング速度を減速するための他の一般的な方法は、高い基板温度の下でのＳｉＮ又はＳｉＯの成長を通してである。この効果は、Ｏ並びに／もしくはＮ、例えばＮ２又はＯ２を含んでいる添加剤を通して達成されることができる。しかしながら、プロセスの最適化は、Ｏ並びに／もしくはＮの存在が、ＨｆＯ２のエッチング速度に反対方向に影響を与えないことを必要とするだろう。加えて、ＨｆＯ２のエッチングの間のＣとＨとの十分な存在は、還元の補助を通して熱的なエッチング速度を加速させることができる。
例えば、１６４９Ａ／分のＨｆＯ２エッチング速度と、２．２のＨｆＯ２からＳｉへのエッチング速度選択性とが以下のレシピを用いて達成された：ＰＰＨステップ−上方電極ＲＦ電力＝７００Ｗ；下方電極ＲＦ電力＝９００Ｗ；基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５０ｍＴｏｒｒ；ガス流速＝５００ｓｃｃｍ Ｈｅ，２ｓｃｃｍ Ｃｌ２；ＥＳＣクランプなし、ヘリウム背面ガス圧力なし；持続時間−９０秒；ＨｆＯ２エッチング−上方電極ＲＦ電力＝２００Ｗ；下方電極ＲＦ電力＝５０Ｗ；基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５ｍＴｏｒｒ；ガス流速＝１０５ｓｃｃｍ ＨＢｒ；ＥＳＣクランプなし、ヘリウム背面ガス圧力なし；持続時間＝１０秒；ＣＯＯＬ−基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５０ｍＴｏｒｒ；ガス流速＝５００ｓｃｃｍ Ｈｅ；１．５ｋＶ ＥＳＣクランプ、１０Ｔｏｒｒ／１０Ｔｏｒｒ 中央−周縁ヘリウム背面ガス圧力；持続時間＝３０秒
選択的なＨｆＯ２からＳｉＯ２へのエッチングに対して、ＨＢｒプラズマにおけるＳｉＯ２エッチングは、高い基板温度でイオンによる駆動（ion-driven）のエッチングとしてあり続け、一方でＨｆＯ２エッチングは、化学エッチングの特性の１つとなってくる。結果として、高い基板温度の下での低い下方電極ＲＦ電力条件は、比較的低い速度でＳｉＯ２をエッチングする一方で、高い速度でＨｆＯ２を化学的にエッチングすることができる。Ｃ２Ｈ４又はＣ２Ｈ４Ｂｒ２添加剤の場合には、ポリマが前記Ｓｉ-Ｏをイオン衝撃からさらに保護し、ＳｉＯ２エッチング速度をさらに減速させることができる。
例えば、１６４９Ａ／ｍのＨｆＯ２エッチング速度と、２５のＨｆＯ２からＳｉＯ２へのエッチング速度選択性は、以下のレシピを用いて達成された：ＰＰＨステップ−上方電極ＲＦ電力＝７００Ｗ；下方電極ＲＦ電力＝９００Ｗ；基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５０ｍＴｏｒｒ；ガス流速＝５００ｓｃｃｍ Ｈｅ、２ｓｃｃｍ Ｃｌ２；ＥＳＣクランプなし、ヘリウム背面ガス圧力なし；持続時間−９０秒；ＨｆＯ２エッチング−上方電極ＲＦ電力＝２００Ｗ；下方電極ＲＦ電力＝５０Ｗ；基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５ｍＴｏｒｒ；ガス流速＝１０５ｓｃｃｍ ＨＢｒ；ＥＳＣクランプなし、ヘリウム背面ガス圧力なし；持続時間＝１０秒；ＣＯＯＬ−基板ホルダ温度＝８０℃；電極間隔−８０ｍｍ；圧力＝５０ｍＴｏｒｒ；ガス流速＝５００ｓｃｃｍ Ｈｅ；１．５ｋＶ ＥＳＣクランプ、１０ Ｔｏｒｒ／１０ Ｔｏｒｒ 中央−周縁ヘリウム背面ガス圧力；持続時間＝３０秒
ＰＰＨにおけるトレース−Ｃｌ２は、表面汚染を妨げるためである。多くの場合に、プラズマプロセスシステムは、水晶構成要素を有することができる。例えば、純粋なＨｅＰＰＨにおける汚染は、前記水晶構成要素からのＳｉＯを有することができる。前記ＰＰＨプロセスステップにおけるトレース−Ｃｌ２は、ＨｆＯ２層の表面上にＳｉＯが発生することを妨げることができる。代わりに、純粋なＨｅＰＰＨの間、ＢＴプロセスステップ（ブレークスルー）は、前記ＤＥステップの前に挿入されることができる。ＣＦ４ＢＴは、高ｋ誘電体材料表面からＳｉＯ２を除去することにおいて効果的であることが知られている。
実施の形態において、ＨｆＯ２のような高ｋ誘電体層をエッチングする方法は、ＨＢｒと、Ｃｌ２と、ＨＣｌと、ＮＦ３と、Ｂｒ２と、Ｃ２Ｈ４Ｂｒ２と、Ｆ２との少なくとも１つのようなハロゲンを含んでいるガスを用いることを有している。加えて、前記プロセスガスは、Ｈ２と、Ｃ２Ｈ４と、Ｃ２Ｈ４Ｂｒ２と、ＣＨ４と、Ｃ２Ｈ２と、Ｃ２Ｈ６と、Ｃ３Ｈ４と、Ｃ３Ｈ６と、Ｃ３Ｈ８と、Ｃ４Ｈ６と、Ｃ４Ｈ８と、Ｃ４Ｈ１０と、Ｃ５Ｈ８と、Ｃ５Ｈ１０と、Ｃ６Ｈ６と、Ｃ６Ｈ１０と、Ｃ６Ｈ１２との少なくとも１つのような還元ガスをさらに含んでいることができる。例えば、プロセスパラメータ空間は、１から１０００ｍＴｏｒｒのチャンバ圧力（例えば、５ｍＴｏｒｒ）と、２０から１０００ｓｃｃｍの範囲である（例えば、５０ｓｃｃｍ）ハロゲンを含むガス流速と、１から５００ｓｃｃｍの範囲である（例えば、５０ｓｃｃｍ）還元ガス流速と、１００から２０００Ｗの範囲である（例えば、２００Ｗ）上方電極ＲＦバイアスと、１０から５００Ｗの範囲である（例えば、５０Ｗ）下方電極ＲＦバイアスとを有する事ができる。また、前記上方電極バイアス周波数は、０．１ＭＨｚから２００ＭＨｚの範囲であることができる（例えば、６０ＭＨｚ）。加えて、前記下方電極バイアス周波数は、０．１ＭＨｚから１００ＭＨｚの範囲であることができる（例えば、２ＭＨｚ）。
図９は、プラズマプロセスシステム内で基板を加熱するためのフローチャート４００を示している。前記基板を上昇された温度に加熱することは、例えば、ゲートスタックを形成している複数の層のような前記基板上の一連の異なる層をエッチングするために用いられる、一連のプロセスステップの中の予備加熱ステップを容易にしている。前記ゲートスタックは、例えば、シリコンを含んでいる層、高ｋ誘電体層などを有している。方法は、４１０において、前記基板の背面から前記背面ガス圧力を除去することから始まっている。例えば、従来のプラズマプロセスシステムにおいて、前記背面ガス分配システムは、コントロールバルブと、圧力調整器と、フローコントローラとの少なくとも１つと、背面ガス分配流路などを真空にするための真空ポンプとを有しているガス供給システムを備えている。前記背面ガス圧力が除去されると、前記ガス供給システムを前記背面ガス分配流路などにアクセスさせる前記コントロールバルブが、例えば、閉じられることができ、前記真空ポンプは、これら流路の排気を容易にすることができる。前記基板と、基板ホルダとの間の熱伝導度を改善するための背面ガス分配システムの設計と使用とは、このようなシステムの実行の分野の当業者によく知られている。
４２０において、前記基板に印加されているクランプ力が、除去されている。例えば、前記基板は、前記基板ホルダに機械的又は電気的の一方で、留められることができる。前者の場合、この機械的クランプは、この機械的クランプの前記基板への機械的な圧力の印加を免れている。後者の場合、前記高電圧ＤＣ源による静電クランプ電極に印加される電圧が除去されている。一度、４１０と４２０とにおいて、前記背面ガス圧力と、クランプ力とが除去されると、前記基板は、前記基板ホルダ上に真空環境で載っている時、この基板ホルダから実質的に熱的に分離される。
４３０において、前記プラズマプロセスシステムに加熱ガスが導入されている。一実施の形態において、この加熱ガスは、Ｈｅと、Ａｒと、Ｋｒと、Ｘｅとの少なくとも１つのような不活性ガスを含んでいることができる。代わりの実施の形態において、前記加熱ガスは、Ｃｌ２のようなクリーニング用ガスをさらに含んでいることができる。
４４０において、プラズマが点火され、４５０において前記実質的に熱的に分離された基板が、しばらくの間プラズマに露出されている。プラズマは、図１乃至５を参照して上で議論されているいずれの技術を用いて点火されることができる。例えば、プラズマは、前記上方電極と、下方電極との少なくとも１つを通してＲＦ電力を印加することにより、図４に示されている前記プラズマプロセスシステムのようなプラズマプロセスシステムにおいて点火されることができる。例えば、プロセスパラメータ空間は、２０ｍＴｏｒｒより大きい（例えば、５０ｍＴｏｒｒ）チャンバ圧力と、２００ｓｃｃｍ以上の（例えば５００ｓｃｃｍ）不活性ガス流速と、１０ｓｃｃｍ以下の（例えば、２ｓｃｃｍ）クリーニング用ガス流速と、１００から２０００Ｗの範囲である（例えば、７００Ｗ）上方電極ＲＦバイアスと、１００から２０００Ｗの範囲である（例えば、９００Ｗ）下方電極ＲＦバイアスとを有することができる。また、前記上方電極バイアス周波数は、０．１ＭＨｚから２００ＭＨｚの範囲、例えば、６０ＭＨｚ、であることができる。加えて、前記下方電極バイアス周波数は、０．１ＭＨｚから１００ＭＨｚの範囲、例えば、２ＭＨｚ、であることができる。例えば、基板を室温から４００℃まで加熱するための時間は、６０から１２０秒の範囲であることができる。
図１０は、本発明の実施の形態に係るプラズマプロセスシステム内で基板上の高ｋ誘電体層をエッチングする方法に対するフローチャート５００を示している。この方法は、５１０において、前記基板温度を上昇させることから始まっている。例えば、前記基板温度は、２００℃より高いことができ、望ましくは、この基板温度は、３００から５００℃の範囲である（例えば、４００℃）ことができる。前記基板は、例えば、図９を参照して上で記述されているＰＰＨのような、プラズマ予備加熱プロセス（ＰＰＨ）を用いて加熱されることができる。
５２０において、プロセスガスが、ＨｆＯ２のような高ｋ誘電体層をエッチングするために前記プラズマプロセスシステムに導入されている。一実施の形態において、前記プロセスガスは、ＨＢｒと、Ｃｌ２と、ＨＣｌと、ＮＦ３と、Ｂｒ２と、Ｃ２Ｈ４Ｂｒ２と、Ｆ２との少なくとも１つのようなハロゲンを含んでいるガスを用いることを有している。代わりの実施の形態において、前記プロセスガスは、Ｈ２と、Ｃ２Ｈ４と、Ｃ２Ｈ４Ｂｒ２と、ＣＨ４と、Ｃ２Ｈ２と、Ｃ２Ｈ６と、Ｃ３Ｈ４と、Ｃ３Ｈ６と、Ｃ３Ｈ８と、Ｃ４Ｈ６と、Ｃ４Ｈ８と、Ｃ４Ｈ１０と、Ｃ５Ｈ８と、Ｃ５Ｈ１０と、Ｃ６Ｈ６と、Ｃ６Ｈ１０と、Ｃ６Ｈ１２との少なくとも１つのような還元ガスをさらに含んでいる。さらに他の代わりの実施の形態において、前記プロセスガスは、Ｏ２と、Ｎ２と、Ｎ２Ｏと、ＮＯ２とのような酸素を含んでいるガスと、窒素を含んでいるガスとの少なくとも１つをさらに含んでいる。
５３０において、プラズマが点火され、５４０において、前記基板上の高ｋ誘電体層が、しばらくの間プラズマに露出されている。プラズマは、図１乃至５を参照して上で議論されたいずれの方法を用いても点火されることができる。例えば、プラズマは、前記上方電極と、下方電極との少なくとも一方を通したＲＦ電力の印加により、図４に示されているようなプラズマプロセスシステムのようなプラズマプロセスシステムにおいて点火されることができる。例えば、プロセスパラメータ空間は、１から１０００ｍＴｏｒｒ（例えば、５ｍＴｏｒｒ）のチャンバ圧力と、２０から１０００ｓｃｃｍの範囲である（例えば、５０ｓｃｃｍ）ハロゲンを含んでいるガスの流速と、１から５００ｓｃｃｍの範囲である（例えば、５０ｓｃｃｍ）還元ガス流速と、１００から２０００Ｗの範囲である（例えば、２００Ｗ）上方電極ＲＦバイアスと、１０から５００Ｗの範囲である（例えば、５０Ｗ）下方電極ＲＦバイアスとを有することができる。また、前記上方電極バイアス周波数は、０．１から２００ＭＨｚの範囲、例えば、６０ＭＨｚ、であることができる。加えて、前記下方電極バイアス周波数は、０．１から１００ＭＨｚの範囲、例えば、２ＭＨｚ、の範囲であることができる。
本発明のある実施の形態だけが、上で詳細に記述されたが、当業者は、本発明の新しい示唆と有利な点を実質的に離れることなく前記実施の形態において多くの変更が可能であることを直ちに理解するだろう。従って、全てのそのような変更は、本発明の範囲内に含まれることを意図されている。
本発明の実施の形態に係るプラズマプロセスシステムの単純化された概略的なダイヤグラムを示している。 本発明の他の実施の形態に係るプラズマプロセスシステムの概略的なダイヤグラムを示している。 本発明の他の実施の形態に係るプラズマプロセスシステムの概略的なダイヤグラムを示している。 本発明の他の実施の形態に係るプラズマプロセスシステムの概略的なダイヤグラムを示している。 本発明の他の実施の形態に係るプラズマプロセスシステムの概略的なダイヤグラムを示している。 基板温度の３つの異なる条件への応答を示している。 ４つの異なるプロセスパラメータからの基板加熱電力への寄与を示している。 プロセスの間の加熱と冷却とに対する基板温度の応答を示している。 本発明の実施の形態に係る基板を加熱する方法を示している。 本発明の他の実施の形態に係る基板を加熱する方法を示している。

Claims (12)

  1. 基板温度を２００℃より上に上昇させることと、
    ハロゲンを含んでいるガスを有するプロセスガスをプラズマプロセスシステムに導入することと、
    前記プロセスガスからプラズマを点火することと、
    前記基板をこのプラズマに高ｋ誘電体層をエッチングするのに十分な時間露出することとを具備する、プラズマプロセスシステム内の基板ホルダに載っている基板上の高ｋ誘電体層をエッチングするための方法。
  2. 前記温度は、３００から５００℃の範囲である請求項１に記載の方法。
  3. 前記温度は、ほぼ４００℃である請求項１に記載の方法。
  4. 前記ハロゲンを含んでいるガスは、ＨＢｒと、Ｃｌ２と、ＨＣｌと、ＮＦ３と、Ｂｒ２と、Ｃ２Ｈ４Ｂｒ２と、Ｆ２との少なくとも１つを含んでいる請求項１に記載の方法。
  5. 前記プロセスガスは、還元ガスをさらに含んでいる請求項１に記載の方法。
  6. 前記還元ガスは、水素を含んでいるガスと、炭素を含んでいるガスとの少なくとも一方である請求項５に記載の方法。
  7. 前記還元ガスは、炭化水素を含んでいる請求項５に記載の方法。
  8. 前記還元ガスは、Ｈ２と、Ｃ２Ｈ４と、Ｃ２Ｈ４Ｂｒ２と、ＣＨ４と、Ｃ２Ｈ２と、Ｃ２Ｈ６と、Ｃ３Ｈ４と、Ｃ３Ｈ６と、Ｃ３Ｈ８と、Ｃ４Ｈ６と、Ｃ４Ｈ８と、Ｃ４Ｈ１０と、Ｃ５Ｈ８と、Ｃ５Ｈ１０と、Ｃ６Ｈ６と、Ｃ６Ｈ１０と、Ｃ６Ｈ１２との少なくとも１つを含んでいる請求項５に記載の方法。
  9. 前記還元ガスは、窒素を含んでいるガスと、酸素を含んでいるガスとの少なくとも一方である請求項５に記載の方法。
  10. 前記還元ガスは、Ｏ２と、Ｎ２と、Ｎ２Ｏと、ＮＯ２との少なくとも１つを含んでいる請求項５に記載の方法。
  11. 前記プロセスガスは、ＨＢｒと、Ｈ２とを含んでいる請求項１に記載の方法。
  12. 前記高ｋ誘電体層は、ＨｆＯ２でできている請求項１に記載の方法。
JP2006532925A 2003-05-30 2004-05-11 高ｋ誘電体材料をエッチングするための方法とシステム Expired - Fee Related JP4723503B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US47422403P 2003-05-30 2003-05-30
US47422503P 2003-05-30 2003-05-30
US60/474,225 2003-05-30
US60/474,224 2003-05-30
PCT/US2004/014610 WO2004109772A2 (en) 2003-05-30 2004-05-11 Method and system for etching a high-k dielectric material

Publications (2)

Publication Number Publication Date
JP2007501533A true JP2007501533A (ja) 2007-01-25
JP4723503B2 JP4723503B2 (ja) 2011-07-13

Family

ID=33514014

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006532925A Expired - Fee Related JP4723503B2 (ja) 2003-05-30 2004-05-11 高ｋ誘電体材料をエッチングするための方法とシステム
JP2006532962A Withdrawn JP2007502547A (ja) 2003-05-30 2004-05-11 Ｈｉｇｈ−ｋ誘電材料をエッチングする方法とシステム。

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006532962A Withdrawn JP2007502547A (ja) 2003-05-30 2004-05-11 Ｈｉｇｈ−ｋ誘電材料をエッチングする方法とシステム。

Country Status (5)

Country Link
US (2) US7709397B2 (ja)
EP (1) EP1629529A2 (ja)
JP (2) JP4723503B2 (ja)
KR (1) KR101037308B1 (ja)
WO (2) WO2004109772A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073952A (ja) * 2005-08-22 2007-03-22 Applied Materials Inc 高誘電率材料をエッチングする方法
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
JP2011101017A (ja) * 2009-11-09 2011-05-19 Tokyo Electron Ltd 深溝ライナ除去方法
US8722547B2 (en) 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
KR101435490B1 (ko) 2010-07-12 2014-08-28 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 드라이 에칭 방법
KR20150015408A (ko) * 2013-07-31 2015-02-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217665B2 (en) 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
JP2006501651A (ja) * 2002-09-27 2006-01-12 東京エレクトロン株式会社 Ｈｉｇｈ−ｋ誘電材料をエッチングするための方法及びシステム
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
US20060019451A1 (en) * 2004-07-22 2006-01-26 Jeng-Huey Hwang Method for patterning hfo2-containing dielectric
JP4515956B2 (ja) * 2005-05-02 2010-08-04 株式会社日立ハイテクノロジーズ 試料のエッチング方法
JP4725232B2 (ja) * 2005-08-02 2011-07-13 セイコーエプソン株式会社 液晶パネルの製造方法
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
KR101566029B1 (ko) * 2008-04-10 2015-11-05 램 리써치 코포레이션 Ｈｉｇｈ－ｋ 유전체 재료의 선택적 에칭
US8808562B2 (en) 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US9660182B2 (en) * 2012-04-26 2017-05-23 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
GB201305674D0 (en) * 2013-03-28 2013-05-15 Spts Technologies Ltd Method and apparatus for processing a semiconductor workpiece
JP6130313B2 (ja) * 2014-02-26 2017-05-17 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
JP6567487B2 (ja) * 2016-11-28 2019-08-28 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US11189464B2 (en) 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236503A (ja) * 1995-02-27 1996-09-13 Toshiba Corp 酸化アルミニウム薄膜の選択エッチング方法
JP2001077059A (ja) * 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 金属酸化物膜の加工方法
JP2002536817A (ja) * 1998-12-04 2002-10-29 インフィネオン テクノロジース アクチエンゲゼルシャフト 金属含有層を構造化する方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374576A (en) * 1988-12-21 1994-12-20 Hitachi, Ltd. Method of fabricating stacked capacitor cell memory devices
US5225036A (en) * 1988-03-28 1993-07-06 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5776356A (en) * 1994-07-27 1998-07-07 Sharp Kabushiki Kaisha Method for etching ferroelectric film
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US6030666A (en) * 1997-03-31 2000-02-29 Lam Research Corporation Method for microwave plasma substrate heating
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6322714B1 (en) * 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6849305B2 (en) * 2000-04-28 2005-02-01 Ekc Technology, Inc. Photolytic conversion process to form patterned amorphous film
US6878402B2 (en) * 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
US6709609B2 (en) * 2000-12-22 2004-03-23 Applied Materials Inc. Plasma heating of a substrate with subsequent high temperature etching
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6962679B2 (en) * 2001-07-11 2005-11-08 Battelle Memorial Institute Processes and apparatuses for treating halogen-containing gases
JP3990881B2 (ja) 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
JP2003059906A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法およびキャパシタを形成する方法
US6528328B1 (en) * 2001-12-21 2003-03-04 Texas Instruments Incorporated Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US7217665B2 (en) * 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US6746925B1 (en) * 2003-03-25 2004-06-08 Lsi Logic Corporation High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236503A (ja) * 1995-02-27 1996-09-13 Toshiba Corp 酸化アルミニウム薄膜の選択エッチング方法
JP2002536817A (ja) * 1998-12-04 2002-10-29 インフィネオン テクノロジース アクチエンゲゼルシャフト 金属含有層を構造化する方法
JP2001077059A (ja) * 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 金属酸化物膜の加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073952A (ja) * 2005-08-22 2007-03-22 Applied Materials Inc 高誘電率材料をエッチングする方法
US8722547B2 (en) 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
US8501626B2 (en) 2007-06-27 2013-08-06 Applied Materials, Inc. Methods for high temperature etching a high-K material gate structure
JP2011101017A (ja) * 2009-11-09 2011-05-19 Tokyo Electron Ltd 深溝ライナ除去方法
KR101435490B1 (ko) 2010-07-12 2014-08-28 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 드라이 에칭 방법
KR20150015408A (ko) * 2013-07-31 2015-02-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR102266267B1 (ko) * 2013-07-31 2021-06-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
EP1629529A2 (en) 2006-03-01
WO2004109773A2 (en) 2004-12-16
WO2004109772A2 (en) 2004-12-16
US20050118353A1 (en) 2005-06-02
US7709397B2 (en) 2010-05-04
KR101037308B1 (ko) 2011-05-27
KR20060028636A (ko) 2006-03-30
WO2004109773A3 (en) 2005-07-14
JP2007502547A (ja) 2007-02-08
WO2004109772A3 (en) 2005-04-14
JP4723503B2 (ja) 2011-07-13
US20050164511A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4723503B2 (ja) 高ｋ誘電体材料をエッチングするための方法とシステム
KR101220073B1 (ko) 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체
KR101411744B1 (ko) 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템
US7732340B2 (en) Method for adjusting a critical dimension in a high aspect ratio feature
US7393788B2 (en) Method and system for selectively etching a dielectric material relative to silicon
JP2009503889A (ja) 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
US9960049B2 (en) Two-step fluorine radical etch of hafnium oxide
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
JP4594235B2 (ja) Ａｒｃ層をエッチングする方法
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
US20080217294A1 (en) Method and system for etching a hafnium containing material
JP2006522480A (ja) 多層フォトレジストのドライ現像のための方法及び装置
WO2007040716A2 (en) Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon
CN100505177C (zh) 用于刻蚀高k介电材料的方法和系统
JP2009512998A (ja) ドープトシリコンをエッチングするプロセス及びシステム
US20050136666A1 (en) Method and apparatus for etching an organic layer
TW200426937A (en) Method and system for etching a high-k dielectric material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees