JP2009512998A - ドープトシリコンをエッチングするプロセス及びシステム - Google Patents

ドープトシリコンをエッチングするプロセス及びシステム Download PDF

Info

Publication number
JP2009512998A
JP2009512998A JP2008531092A JP2008531092A JP2009512998A JP 2009512998 A JP2009512998 A JP 2009512998A JP 2008531092 A JP2008531092 A JP 2008531092A JP 2008531092 A JP2008531092 A JP 2008531092A JP 2009512998 A JP2009512998 A JP 2009512998A
Authority
JP
Japan
Prior art keywords
introducing
plasma processing
plasma
processing system
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008531092A
Other languages
English (en)
Inventor
ツォウ，レン，ワイ
ラナデ，ラジヴ，エム
カプリタ，ジョージ，エイ
ヤン，ホンウェン
ワイズ，リッチ
明輝 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
International Business Machines Corp
Original Assignee
Tokyo Electron Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, International Business Machines Corp filed Critical Tokyo Electron Ltd
Publication of JP2009512998A publication Critical patent/JP2009512998A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

ドープトシリコン層を介して異方性ドライエッチングを行う方法及びシステムが開示される。プロセス化学は窒素含有ガス及びフッ化炭素ガスを含む。例えば、このプロセス化学は、ＣＦ４、Ｃ４Ｆ８、及びＮ２を含む。

Description

本発明は、ドライプラズマプロセスを用いて基板上のドープトシリコン層をエッチングする方法及びシステムに関し、より具体的には、窒素含有ガス及びフッ化炭素ガスを用いてドープトシリコン層をエッチングする方法及びシステムに関する。
半導体技術の当業者に知られているように、デバイス性能を向上させ、且つ電力消費を削減するためには、半導体デバイスの大きさの低減が欠かせない。例えば、最新技術の歩みと足並みを揃えて、例えば電界効果トランジスタ（ＦＥＴ）を含む集積回路（ＩＣ）は、今や、５０ｎｍ未満のゲート長で形成されている。しかしながら、ゲート長が５０ｎｍ未満で形成されるとき、ＦＥＴのスケーリングは、その製造方法を含めてこれらデバイスの構成によって制限されるようになる。例えば、ＶＬＳＩ技術がスケーリング限界に近付くに連れ、検討されるデバイス構造が現時点で幾つか存在する。このようなデバイス構造は、バルクＭＯＳＦＥＴ（金属−酸化物−半導体ＦＥＴ）、デュアルゲートＭＯＳＦＥＴ、及びＳＯＩ（シリコン・オン・インシュレータ）ＭＯＳＦＥＴである。先端的な半導体デバイスの製造において、シリコン層は、その中に形成された造形部の限界寸法が維持されたままでエッチングされる。これは、多くの場合、浅いドープトシリコン領域のエッチングと、それに続く非ドープトシリコン領域のエッチングとを必要とし、それらの各々が、造形部の限界寸法を保存することの助けとなる最適なプロセス化学を有している。
本発明は、基板上のドープトシリコン層をエッチングする方法及びシステムを提供することを目的とする。この方法は、窒素含有ガス及びフッ化炭素ガスを含むプロセス組成を用いることを有する。
また、本発明は、シリコン層が該シリコン層の厚さの一部にわたって延在するドープトシリコンのサブレイヤーを有する場合に、このシリコン層をエッチングする方法及びシステムを提供することを目的とする。この方法は、ドープトシリコンのサブレイヤーを第１のプロセス組成を用いてエッチングする工程、及び必要に応じて、残存する非ドープトシリコン層を第２のプロセス組成を用いてエッチングする工程を有する。第１のプロセス組成は窒素含有ガス及びフッ化炭素ガスを有する。
一実施形態に従って、基板上のシリコン層をエッチングする方法が開示される。ドーパントを含むシリコン層を有する基板がプラズマ処理システム内に配置される。窒素含有ガス及びフッ化炭素ガスを含むプロセス組成がプラズマ処理システム内に導入される。プラズマ処理システム内でプロセス組成からプラズマが形成される。シリコン層をエッチングするためにプラズマに基板が晒される。また、他の一実施形態に従って、この方法を実行するためのプログラムを格納したコンピュータ読み取り可能媒体が用いられる。
更なる他の一実施形態に従って、基板上のシリコン層をエッチングするためのプラズマ処理システムが開示される。このプラズマ処理システムは、シリコン層をエッチングするために、プロセス組成からのプラズマの形成を促進させるプラズマ処理チャンバーを含んでいる。ここで、このシリコン層はドーパントを有する。プラズマ処理チャンバーに結合されたコントローラが、プロセス組成を用いてプロセスレシピを実行するように構成される。このプロセス組成は窒素含有ガス及びフッ化炭素ガスを含む。
材料処理方法において、パターンエッチングは、例えばフォトレジスト等の感光性材料から成る薄い層を基板の上面に塗布することを含んでいる。この層は、続いて、エッチング中に下地の薄膜にパターンを転写するマスクを提供するようにパターニングされる。感光性材料のパターニングは、一般に、例えばマイクロリソグラフィシステムを用いて放射線源によってレチクルを介して該感光性材料を露光すること、及びそれに続く、現像液を用いて感光性材料の照射部分（ポジ型フォトレジストの場合）又は非照射部分（ネガ型レジストの場合）を除去することを含んでいる。
例えば、図１Ａ−１Ｃに示されるように、従来のリソグラフィ技術を用いて形成されたパターン２を有する感光層３から成るエッチングマスク６は、シリコン層４をエッチングするためのマスクとして使用されることができ、エッチングプロセスにより感光層３内のマスクパターン２がシリコン層４に転写される。エッチングマスク６は更に、例えば感光層３の下に位置する反射防止膜（ＡＲＣ）等の複数の層を有していてもよい。感光層３内のパターン２はエッチングプロセスによって下地のＡＲＣに転写されることができる。
シリコン層４は、シリコン層４の厚さの一部にわたって延在するドープトシリコンのサブレイヤー７を有している。パターン２をシリコン層４に転写するエッチングプロセスにおいて、ドープトシリコンのサブレイヤー７は第１のプロセス組成を用いてエッチングされる。このシリコンサブレイヤーのドーパント濃度は、実質的にドーパントが存在しない濃度から、シリコン内でドーパントが達成し得る最大濃度までの範囲とし得る。例えば、ドーパントはリンであってもよく、そのドーパント濃度は、リンドーパントがおよそ存在しない濃度から、約５×１０２１原子／ｃｍ３の最大濃度までの範囲とし得る。他の例では、濃度は約１×１０２０原子／ｃｍ３から約４×１０２０原子／ｃｍ３までの範囲であってもよい。第１のプロセス組成は、ドーピングされていない残存する非ドープトシリコンのサブレイヤー８をエッチングするために用いられてもよい。必要に応じて、残存する非ドープトシリコンのサブレイヤー８は第２のプロセス組成を用いてエッチングされる。
下に位置する基板５の層にエッチングプロセスが入り込むことを防止しながらエッチングプロセスを停止させることを容易にするため、シリコン層４の下にエッチング停止層（図示せず）が用いられてもよい。エッチング停止層は、例えば、シリコン処理においては窒化シリコン又は炭化シリコンを含むことができる。さらに、シリコン層４の下に誘電体層（図示せず）が位置していてもよい。この誘電体層は、例えば、二酸化シリコン（ＳｉＯ２）層などの酸化物層、高誘電率（ｈｉｇｈ−ｋ）誘電体層、又はシリコン酸窒化物層などの酸窒化物層などを含み得る。エッチングプロセスが行われると、感光性材料の残部とエッチング後の残渣が造形部９の表面に残される。例えば、感光性材料の残部及びエッチング残渣が、平らな領域（又は基板の上表面）、造形部９の側壁、又は造形部９の底面に見られる。
一実施形態に従ってパターン２をシリコン層４に転写するため、ドープトシリコンのサブレイヤー７は、窒素含有ガス及びフッ化炭素ガスを含む第１のプロセス組成を導入することによってエッチングされる。フッ化炭素ガスは、ｘ及びｙを１以上の整数としてＣｘＦｙと表され得る。窒素含有ガスはＮ２、ＮＯ、ＮＯ２、Ｎ２Ｏ若しくはＮＨ３、又はこれらの２つ以上の組み合わせを含むことができる。また、フッ化炭素ガスはＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ３Ｆ６、Ｃ４Ｆ６等のうちの何れか１つ、又はこれらの二つ以上の組み合わせを含むことができる。さらに、第１のプロセス組成は、希ガス（例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、及び／又はＸｅ）等の不活性ガスを含んでいてもよい。例えば、第１のプロセス組成は、ＣＦ４、Ｃ４Ｆ８、及びＮ２を含み得る。
残存する非ドープトシリコンのサブレイヤー８は、ハロゲン含有化合物を含む第２のプロセス組成を導入することによってエッチングされることができる。例えば、ハロゲン含有化合物はＨＢｒ、Ｃｌ２若しくはＳＦ６、又はこれらの何らかの組み合わせを含み得る。また、第２のプロセス組成は、希ガス（例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、及び／又はＸｅ）等の不活性ガスを含んでいてもよい。また、第２のプロセス組成は、例えばＣＨＦ３及び／又はＣＨＦ２等の炭化水素を含んでいてもよい。さらに、第２のプロセス組成は、例えばＯ２、ＣＯ若しくはＣＯ２等の酸素含有化合物、又はこれらの２つ以上の組み合わせ等を含んでいてもよい。このプロセスレシピは２工程プロセスとして表されているが、ドープトシリコンのサブレイヤー７及び非ドープトシリコンのサブレイヤー８の双方をエッチングするために第１のプロセス組成を用いる単一の工程のみを含んでいてもよい。
一実施形態に従ったプラズマ処理システム１が図２に示されており、これはプラズマ処理チャンバー１０、プラズマ処理チャンバー１０に結合された必要に応じての診断系１２、及び必要に応じての診断系１２とプラズマ処理チャンバー１０とに結合されたコントローラ１４を有している。コントローラ１４は、ドープトシリコン層を第１のプロセス組成を用いてエッチングすること、及び、必要に応じて、下に位置する非ドープトシリコン層を第２のプロセス組成を用いてエッチングすること、を有するプロセスレシピを実行するように構成されている。また、コントローラ１４は必要に応じて、診断系１２から少なくとも１つの終点信号を受信し、このプロセス、このプロセスの第１部分、このプロセスの必要に応じての第２部分、又はこれらの組み合わせの終点を正確に決定するために、該少なくとも１つの終点信号を後処理するように構成されている。他の例では、コントローラ１４は、このプロセス、このプロセスの第１部分、このプロセスの必要に応じての第２部分、又はこれらの組み合わせの終点を設定するために所定の時間を用いる。例示された実施形態においては、図２に示されたプラズマ処理システム１は材料の処理のためにプラズマを使用する。プラズマ処理システム１はエッチングチャンバーを有することができる。
図３に示された一実施形態によれば、プラズマ処理システム１ａはプラズマ処理チャンバー１０、処理されるべき基板２５が上に添えられる基板ホルダー２０、及び真空ポンプ系３０を有している。基板２５は、例えば、半導体基板、ウェハ又は液晶ディスプレーであり得る。プラズマ処理チャンバー１０は、基板２５の表面に隣接する処理領域１５にプラズマを生成することを促進するように構成され得る。イオン化ガス又は混合ガスがガス注入系（図示せず）を介して導入されるとともに、処理圧力が調整される。例えば、真空ポンプ系３０を絞るために制御機構（図示せず）が使用される。プラズマは、所定の材料プロセスに特有の材料を作り出し、且つ／或いは基板２５の露出面から材料を除去することを助けるために利用され得る。プラズマ処理システム１ａは、例えば２００ｍｍ基板、３００ｍｍ基板又は更に大きい基板など、任意の大きさの基板を処理するように構成され得る。
基板２５は静電クランプ系によって基板ホルダー２０に貼り付けられることができる。また、基板ホルダー２０は更に、再循環冷却材流を含む冷却系を含むことができ、この冷却材流は基板ホルダー２０から熱を受け取って熱交換器系（図示せず）まで熱伝達し、あるいは加熱時に熱交換器系から熱を伝達する。さらに、基板２５と基板ホルダー２０との間のガスギャップの熱伝導率を改善するために、基板２５の裏面側にガスが供給されてもよい。このようなシステムは、上昇温度又は下降温度での基板の温度制御が要求されるときに利用され得る。例えば、裏面側のガス系は、基板２５の中心部と端部との間でガスギャップ圧力を独立に変化させられ得る２区画のガス分配系を有していてもよい。他の実施形態において、例えば抵抗加熱素子又は熱電加熱器／冷却器などの加熱／冷却素子が、基板ホルダー２０、プラズマ処理チャンバー１０のチャンバー壁、及びプラズマ処理システム１ａ内のその他の部品に含められ得る。
図３に示された実施形態においては、基板ホルダー２０は、処理空間１５の処理プラズマに無線周波数（ＲＦ）電力を結合させる電極を有している。例えば、基板ホルダー２０は、ＲＦ発生器４０から該基板ホルダー２０へのインピーダンス整合回路５０を介したＲＦ電力の伝送によって、あるＲＦ電圧に電気的にバイアスされることができる。このＲＦバイアスは電子を加熱し、それによってプラズマを形成・維持するように作用する。この構成において、システムは反応性イオンエッチング（ＲＩＥ）炉として動作し、チャンバー及び上側のガス供給電極は接地面として作用する。ＲＦバイアスの典型的な周波数は約０．１ＭＨｚから約１００ＭＨｚの範囲とし得る。プラズマ処理のためのＲＦ系は当業者に周知である。
他の例では、ＲＦ電力は基板ホルダー電極に複数の周波数で印加される。さらに、インピーダンス整合回路５０は、反射される電力を低減することによって、プラズマ処理チャンバー１０内のプラズマへのＲＦ電力の移送を改善するように作用する。整合回路トポロジー（例えば、Ｌ型、π型、Ｔ型など）及び自動制御方法は当業者に周知である。
真空ポンプ系３０は、例えば、毎秒５０００リットルの（及び、これより大きい）速度でポンプ可能なターボ分子真空ポンプ（ＴＭＰ）と、チャンバー圧力を絞るための仕切り弁とを含み得る。ドライプラズマエッチングで使用される従来からのプラズマ処理装置においては、一般的に、毎秒１０００から３０００リットルのＴＭＰが使用される。ＴＭＰは低圧処理、典型的には約５０ｍＴｏｒｒ未満で有用である。高圧処理（すなわち、約１００ｍＴｏｒｒより高い）の場合には、機械的な増圧ポンプ及びドライ式の粗引きポンプが使用され得る。また、チャンバー圧力を監視する装置（図示せず）がプラズマ処理チャンバー１０に結合されることができる。この圧力測定装置は、例えば、ＭＫＳインスツルメント社から市販されている６２８Ｂ型バラトロン（Ｂａｒａｔｒｏｎ）絶対キャパシタンス式圧力計とし得る。
コントローラ１４はマイクロプロセッサ、メモリ、及び、プラズマ処理システム１ａからの出力を監視するとともにプラズマ処理システム１ａへの入力を伝達し且つアクティブにするに十分な制御電圧を生成可能なデジタルＩ／Ｏポートを含んでいる。さらに、コントローラ１４は、ＲＦ発生器４０、インピーダンス整合回路５０、ガス注入系（図示せず）、真空ポンプ系３０、裏面側ガス注入系（図示せず）、基板／基板ホルダー温度測定系（図示せず）、及び／又は静電クランプ系（図示せず）に結合され、それらと情報を交換することが可能である。例えば、ドープトシリコン層をエッチングする方法を実行するため、プロセスレシピに従ってプラズマ処理システム１ａの上述の構成要素への入力をアクティブにするように、メモリ内に格納されたプログラムが使用され得る。コントローラ１４の一例は、デル社から入手可能なＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ６１０（登録商標）である。
コントローラ１４は、プラズマ処理システム１ａに対してローカルに配置されていてもよいし、インターネット又はイントラネットを介してプラズマ処理システム１ａに対して遠隔に配置されていてもよい。故に、コントローラ１４は、直接接続、イントラネット若しくはインターネット、又はこれらの何らかの組み合わせ、の何れかを用いてプラズマ処理システム１ａとデータを交換することができる。コントローラ１４は、顧客側（すなわち、デバイスメーカー等）のイントラネットに結合されていてもよいし、製造供給元（すなわち、装置製造者）のイントラネットに結合されていてもよい。さらに、他のコンピュータ（すなわち、コントローラ、サーバ等）が、直接接続、イントラネット若しくはインターネット、又はこれらの何らかの組み合わせ、の何れかを介してデータ交換するために、コントローラ１４にアクセスしてもよい。
診断系１２は光学式診断サブシステム（図示せず）を含み得る。光学式診断サブシステムは、プラズマから放射された光強度を測定する例えば（シリコン）フォトダイオードや光電管（ＰＭＴ）等の検出器を有している。診断系１２は更に、例えば狭帯域干渉フィルタ等の光学フィルタを含み得る。代替的な一実施形態においては、診断系１２は、ラインＣＣＤ（電荷結合素子）、ＣＩＤ（電荷注入素子）アレイ、若しくは回折格子やプリズム等の光分散素子、又はこれらの何らかの組み合わせを含んでいてもよい。また、診断系１２は所与の波長の光を測定する単色分光器（例えば、回折格子／検出器システム）、又は例えば米国特許第５８８８３３７号明細書に記載されている装置のような、光のスペクトルを測定する分光計（例えば、回転式回折格子）を含んでいてもよい。
診断系１２は、例えばピークセンサーシステムズ社又はベリティインスツルメンツ社からのものなど、高分解能の発光分光（ＯＥＳ）センサーを含むことができる。このようなＯＥＳセンサーは、紫外（ＵＶ）、可視（ＶＩＳ）及び近赤外（ＮＩＲ）の光スペクトルに及ぶ広い帯域を有している。分解能はおよそ１．４Åであり、２４０ｎｍから１０００ｎｍまでで５５５０波長を収集することが可能である。例えば、ＯＥＳセンサーには高感度の小型光ファイバー式ＵＶ−ＶＩＳ−ＮＩＲ分光計が備えられ、この分光計は２０４８画素のリニアＣＣＤアレイに一体化される。
分光計は単一あるいは束状の光ファイバーを介して伝送された光を受信し、光ファイバーから出力された光が固定式の回折格子を用いてラインＣＣＤアレイ上に散らされる。上述の構成を用い、光学的な真空窓を通して伝送された光は凸面球状レンズを介して光ファイバーの入力端に集められる。そして、各々が所与のスペクトル範囲（ＵＶ、ＶＩＳ及びＮＩＲ）に明確に同調された３つの分光計が処理チャンバー１０用のセンサーを形成する。各分光計は独立したＡ／Ｄ変換器を含んでいる。そして最終的に、センサーの使用に応じて、完全な放射スペクトルが０．１秒から１．０秒ごとに記録される。
他の例では、診断系１２はソープラ（ＳＯＰＲＡ）社から市販されているＳＥ３０００モデルの分光偏光解析装置を含んでいてもよい。
図４に示された一実施形態において、プラズマ処理システム１ｂは、図２又は３の実施形態と同様であるが、図２及び３を参照して説明された構成要素に加えて更に、プラズマ密度を潜在的に高め、且つ／或いはプラズマ処理の均一性を向上させるために、静止しているか、機械的又は電気的に回転しているかの何れかである磁場系６０を有している。また、回転速度及び磁場強度を調整するために磁場系６０にコントローラ１４が結合されている。回転磁場の設計及び実装は当業者に周知である。
図５に示された一実施形態において、プラズマ処理システム１ｃは、図２又は３の実施形態と同様であるが、更に、ＲＦ発生器７２からインピーダンス整合回路７４を介してＲＦ電力が結合され得る上部電極７０を有している。この上部電極へのＲＦ電力印加の典型的な周波数は約０．１ＭＨｚから約２００ＭＨｚの範囲とし得る。さらに、下部電極への電力印加の典型的な周波数は約０．１ＭＨｚから約１００ＭＨｚの範囲とし得る。また、上部電極７０へのＲＦ電力の印加を制御するため、ＲＦ発生器７２及びインピーダンス整合回路７４にコントローラ１４が結合されている。上部電極の設計及び実装は当業者に周知である。
図６に示された一実施形態において、プラズマ処理システム１ｄは、図２及び３の実施形態と同様であるが、更に、ＲＦ発生器８２からインピーダンス整合回路８４を介してＲＦ電力が結合される誘導コイル８０を有している。ＲＦ電力は誘導コイル８０から誘電体窓（図示せず）を介してプラズマ処理領域１５に誘導的に結合される。誘導コイル８０へのＲＦ電力印加の典型的な周波数は約１０ＭＨｚから約１００ＭＨｚの範囲とし得る。同様に、チャック電極への電力印加の典型的な周波数は約０．１ＭＨｚから約１００ＭＨｚの範囲とし得る。さらに、誘導コイル８０とプラズマとの間の容量結合を低減させるために、スロット式ファラデー遮蔽体（図示せず）が用いられ得る。また、誘導コイル８０への電力印加を制御するため、ＲＦ発生器８２及びインピーダンス整合回路８４にコントローラ１４が結合されている。代替的な一実施形態においては、誘導コイル８０はトランス結合型プラズマ（ＴＣＰ）炉においてのように上方からプラズマ処理領域１５に作用する“螺旋状”コイル又は“パンケーキ型”コイルとし得る。誘導結合型プラズマ（ＩＣＰ）源又はトランス結合型プラズマ（ＴＣＰ）源の設計及び実装は当業者に周知である。
他の例では、プラズマは電子サイクロトロン共鳴（ＥＣＲ）によって形成されてもよい。更に他の一実施形態においては、プラズマはヘリコン波の放射によって形成される。更に他の一実施形態においては、プラズマは伝播表面波によって形成される。これらの各プラズマ源は当業者に周知である。
以下の説明にて、ドープトシリコンのサブレイヤーを有するシリコン層を、プラズマ処理装置を用いてエッチングする方法が提示される。プラズマ処理装置は、例えば図２乃至６に関して説明された様々な要素、又はこれらの組み合わせを有し得る。
一実施形態において、例えばリンでドープされた層などのドープトシリコン層をエッチングする方法は、例えばＮ２等の窒素含有ガスと例えばＣＦ４及びＣ４Ｆ８等のフッ化炭素ガスとを含むプロセス組成を用いる。例えば、プロセスパラメータ空間は、約５ｍＴｏｒｒから約１０００ｍＴｏｒｒのチャンバー圧力、約１０ｓｃｃｍから約５００ｓｃｃｍの範囲のＮ２プロセスガス流量、約１０ｓｃｃｍから約５００ｓｃｃｍの範囲のＣ４Ｆ８プロセスガス流量、約１０ｓｃｃｍから約５００ｓｃｃｍの範囲のＣＦ４プロセスガス流量、約０Ｗから約２０００Ｗの範囲の上部電極（例えば、図５の要素７０）のＲＦバイアス、及び約１０Ｗから約１０００Ｗの範囲の下部電極（例えば、図５の要素２０）のＲＦバイアスを有し得る。また、上部電極のバイアス周波数は約０．１ＭＨｚから約２００ＭＨｚの範囲とすることができ、例えば約６０ＭＨｚである。さらに、下部電極のバイアス周波数は約０．１ＭＨｚから約１００ＭＨｚの範囲とすることができ、例えば約２ＭＨｚである。
Figure 2009512998
 一例において、例えば図５にて説明された装置などのプラズマ処理装置を用いてドープトシリコンのサブレイヤーをエッチングする方法が提示される。しかしながら、ここで説明される方法の範囲はこの例示的な提示によって限定されるものではない。表１は、１つの典型的なプロセスレシピに関しての、アモルファスシリコン（ａ−Ｓｉ）のエッチング速度（ｎｍ／分）と、（ＫｒＦ）フォトレジスト（ＰＲ）に対するａ−Ｓｉのエッチング選択比（ＰＲのエッチング速度に対するａ−Ｓｉのエッチング速度の比）とを示している。典型的なプロセスレシピは以下を含んでいる：チャンバー圧力＝約２０ｍＴｏｒｒ；上部電極ＲＦ電力＝約１００Ｗ；下部電極ＲＦ電力＝約６０Ｗ；プロセスガス流量ＣＦ４／Ｃ４Ｆ８／Ｎ２＝約５０／１２／５０ｓｃｃｍ；電極７０（図５参照）の下側表面と基板ホルダー２０上の基板２５の上側表面との間の間隔＝約１４０ｍｍ；下部電極（例えば、図５の基板ホルダー２０）温度＝約７５℃；上部電極（例えば、図５の電極７０）温度＝約８０℃；チャンバー壁温度＝約６０℃；中心部／端部での裏面側ヘリウム圧力＝約３／３Ｔｏｒｒ；及びエッチング時間＝約３０ｓ。
他の一例において、例えば図５にて説明された装置などのプラズマ処理装置を用いてドープトシリコンのサブレイヤーをエッチングする方法が提示される。しかしながら、ここで説明される方法の範囲はこの例示的な提示によって限定されるものではない。表２は、１つのプロセスレシピに関して、３つの相異なる構造上での限界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ；ＣＤ）をまとめたものである。図７Ａ及び７Ｂを参照するに、基板３０５、ドープトシリコン層３０４、及びマスク層３０３が例示されており、当初の限界寸法（ＤＣＤ）を有する構造が、最終的な限界寸法（ＦＣＤ）を有するドープトシリコン層３０４へと形成されている。表２は、１つのプロセスレシピに関して、当初のＣＤ及び最終的なＣＤ（それぞれ、ＤＣＤ及びＦＣＤ）を提示している。表２はまた、これらプロセスレシピ及び構造に関して、ＤＣＤ及びＦＣＤの双方についての基板上３０５上でのＣＤの偏差（括弧内）と、減少量（ＤＣＤとＦＣＤとの間の差、すなわち、ＤＣＤ−ＦＣＤ）とを提示している。さらに、表２は、離隔化された構造（空間的に広く離隔された造形部）とネスト化された構造（空間的に密接した造形部）との間での減少量のオフセットを提示している。６０ｎｍの目標ＦＣＤを有するｐ型ドープトシリコン（６０ｎｍ構造）及び８０ｎｍの目標ＦＣＤを有するｐ型ドープトシリコン（８０ｎｍ構造）、並びに、ｎ型ドープトポリシリコン（Ｎｆｅｔ、ポリＳｉ構造）及びｐ型ドープトポリシリコン（Ｐｆｅｔ、ポリＳｉ構造）に関するデータが示されている。
典型的なプロセスレシピは以下を含んでいる：チャンバー圧力＝約２０ｍＴｏｒｒ；上部電極ＲＦ電力＝約１００Ｗ；下部電極ＲＦ電力＝約６０Ｗ；プロセスガス流量ＣＦ４／Ｃ４Ｆ８／Ｎ２＝約５０／１２／５０ｓｃｃｍ；電極７０（図５参照）の下側表面と基板ホルダー２０上の基板２５の上側表面との間の間隔＝約１４０ｍｍ；下部電極（例えば、図５の基板ホルダー２０）温度＝約７５℃；上部電極（例えば、図５の電極７０）温度＝約８０℃；チャンバー壁温度＝約６０℃；中心部／端部での裏面側ヘリウム圧力＝約３／３Ｔｏｒｒ；及びエッチング時間＝約３０ｓ。
Figure 2009512998
 図８は、プラズマ処理システム内で基板上のドープトシリコン層をエッチングするための、本発明の一実施形態に従った方法を示すフローチャートである。手順４００は段階４１０にて開始され、窒素含有ガス及びフッ化炭素ガスを含有する第１のプロセス組成がプラズマ処理システムに導入される。他の例では、第１のプロセス組成は更に、例えば希ガス等の不活性ガスを含むことができる。
段階４２０にて、例えば、図２乃至６にて説明されたシステムの何れか又はそれらの組み合わせを用いて、プラズマ処理システム内で第１のプロセス組成からプラズマが形成される。
段階４３０にて、段階４２０で形成されたプラズマに、ドープトシリコン層を有する基板が晒され、ドープトシリコン層を貫くエッチングが行われる。
必要に応じて、段階４４０にて、ハロゲン含有ガスを含有する第２のプロセス組成がプラズマ処理システムに導入される。他の例では、第２のプロセス組成は更に、例えば希ガス等の不活性ガスを含むことができる。
必要に応じて、段階４５０にて、例えば、図２乃至６にて説明されたシステムの何れか又はそれらの組み合わせを用いて、プラズマ処理システム内で第２のプロセス組成からプラズマが形成される。
必要に応じて、段階４６０にて、段階４５０で形成されたプラズマに基板が晒され、残存する非ドープトシリコン層を貫くエッチングが行われる。
以上では本発明の特定の実施形態のみが詳細に説明されているが、当業者に容易に認識されるように、これらの実施形態には、本発明の新規な教示及び効果を実質的に逸脱することなく数多くの変更が為され得る。従って、全てのそのような変更は本発明の範囲に含まれるものである。
薄膜をパターンエッチングする典型的な手順を示す概略図である。 薄膜をパターンエッチングする典型的な手順を示す概略図である。 薄膜をパターンエッチングする典型的な手順を示す概略図である。 本発明の一実施形態に従ったプラズマ処理システムを簡略化して示す概略図である。 本発明の他の一実施形態に従ったプラズマ処理システムを示す概略図である。 本発明の他の一実施形態に従ったプラズマ処理システムを示す概略図である。 本発明の他の一実施形態に従ったプラズマ処理システムを示す概略図である。 本発明の他の一実施形態に従ったプラズマ処理システムを示す概略図である。 エッチングプロセスの前の典型的な構造を例示する図である。 エッチングプロセスの後の典型的な構造を例示する図である。 本発明の一実施形態に従った、プラズマ処理システム内で基板上のドープトシリコン層をエッチングする方法を示す図である。

Claims (28)

  1. 基板上のシリコン層をエッチングする方法であって：
    前記シリコン層を有する前記基板をプラズマ処理システム内に配置する段階であり、前記シリコン層はドーパントを有する、段階；
    前記プラズマ処理システムに、窒素含有ガス及びフッ化炭素ガスを含むプロセス組成を導入する段階；
    前記プラズマ処理システム内で前記プロセス組成からプラズマを形成する段階；及び
    前記シリコン層をエッチングするために前記プラズマに前記基板を晒す段階；
    を有する方法。
  2. 前記プロセス組成を導入する段階は更に、不活性ガスを導入する段階を有する、請求項１に記載の方法。
  3. 前記不活性ガスを導入する段階は、希ガスを導入することを有する、請求項２に記載の方法。
  4. 前記フッ化炭素ガスを導入する段階は、ｘ及びｙを１以上の整数として、ＣｘＦｙを含む組成を導入することを有する、請求項１に記載の方法。
  5. 前記フッ化炭素ガスを導入する段階は、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ３Ｆ６、若しくはＣ４Ｆ６、又はこれらの二つ以上の組み合わせを導入することを有する、請求項４に記載の方法。
  6. 前記フッ化炭素ガスを導入する段階は、少なくともＣＦ４及びＣ４Ｆ８を導入することを有する、請求項１に記載の方法。
  7. 前記窒素含有ガスを導入する段階は、Ｎ２、ＮＯ、ＮＯ２、Ｎ２Ｏ、若しくはＮＨ３、又はこれらの二つ以上の組み合わせを導入することを有する、請求項１に記載の方法。
  8. 前記プロセス組成を導入する段階は、少なくともＮ２、ＣＦ４及びＣ４Ｆ８を導入することを有する、請求項１に記載の方法。
  9. 前記プロセス組成を導入する段階は、Ｎ２、ＣＦ４及びＣ４Ｆ８を導入することから成る、請求項１に記載の方法。
  10. 前記シリコン層は、前記ドーパントを有し且つ当該シリコン層の厚さの第１部分を占める第１のサブレイヤーと、前記ドーパントをより少ない量だけ有し且つ当該シリコン層の厚さの残りの部分を占める第２のサブレイヤーとを有する、請求項１に記載の方法。
  11. 前記プラズマ処理システムに、ハロゲン含有ガスを含む第２のプロセス組成を導入する段階；
    前記プラズマ処理システム内で前記第２のプロセス組成から第２のプラズマを形成する段階；及び
    前記シリコン層をエッチングするために前記第２のプラズマに前記基板を晒す段階；
    を更に有し、
    前記プラズマに前記基板を晒す段階は、前記第１のサブレイヤーをエッチングするのに十分な第１の時間にわたって実行され、且つ前記第２のプラズマに前記基板を晒す段階は、前記第１の時間の後に、前記第２のサブレイヤーをエッチングするのに十分な第２の時間にわたって実行される、
    請求項１０に記載の方法。
  12. 前記第２のプロセス組成を導入する段階は、ＳＦ６、ＨＢｒ、若しくはＣｌ２、又はこれらの２つ以上の組み合わせを導入することを有する、請求項１１に記載の方法。
  13. 前記第２のプロセス組成を導入する段階は更に、不活性ガスを導入する段階を有する、請求項１１に記載の方法。
  14. 前記不活性ガスを導入する段階は、希ガスを導入することを有する、請求項１３に記載の方法。
  15. 前記第２のプロセス組成を導入する段階は更に、ＣＨＦ２若しくはＣＨＦ３、又はこれらの双方を導入する段階を有する、請求項１１に記載の方法。
  16. 前記プラズマに前記基板を晒す段階、及び前記第２のプラズマに前記基板を晒す段階は、前記シリコン層の上に位置するエッチングマスクに形成されたパターンを前記シリコン層に転写することによって、前記シリコン層に造形部を形成することを容易にする、請求項１１に記載の方法。
  17. 前記プラズマを形成する段階は、前記基板が置かれた基板ホルダーにＲＦ電力を結合させることを有する、請求項１に記載の方法。
  18. 前記プラズマを形成する段階は、前記基板が置かれた基板ホルダーに対向配置された電極にＲＦ電力を結合させることを有する、請求項１に記載の方法。
  19. 前記ドーパントは、リン、ボロン、若しくはヒ素、又はこれらの２つ以上の組み合わせを有する、請求項１に記載の方法。
  20. 基板上のシリコン層をエッチングするためのプラズマ処理システムであって：
    前記シリコン層をエッチングするために、プロセス組成からのプラズマの形成を促進させるプラズマ処理チャンバーであり、前記シリコン層はドーパントを有する、プラズマ処理チャンバー；及び
    前記プラズマ処理チャンバーに結合され、且つ前記プロセス組成を用いてプロセスレシピを実行するように構成されたコントローラであり、前記プロセス組成は窒素含有ガス及びフッ化炭素ガスを含む、コントローラ；
    を有するプラズマ処理システム。
  21. 前記フッ化炭素ガスは、ｘ及びｙを１以上の整数として、ＣｘＦｙを含む、請求項２０に記載のプラズマ処理システム。
  22. 前記フッ化炭素ガスは、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ３Ｆ６、若しくはＣ４Ｆ６、又はこれらの二つ以上の組み合わせを含む、請求項２０に記載のプラズマ処理システム。
  23. 前記プロセス組成は更に不活性ガスを含む、請求項２０に記載のプラズマ処理システム。
  24. 前記不活性ガスは希ガスを含む、請求項２３に記載のプラズマ処理システム。
  25. 前記窒素含有ガスは、Ｎ２、ＮＯ、ＮＯ２、Ｎ２Ｏ、若しくはＮＨ３、又はこれらの二つ以上の組み合わせを含む、請求項２０に記載のプラズマ処理システム。
  26. 前記プロセス組成は、Ｎ２、ＣＦ４及びＣ４Ｆ８を含む、請求項２０に記載のプラズマ処理システム。
  27. 前記プロセス組成は、Ｎ２、ＣＦ４及びＣ４Ｆ８から成る、請求項２０に記載のプラズマ処理システム。
  28. コンピュータシステム上で実行されるプログラム命令を格納したコンピュータ読み取り可能媒体であって、該プログラム命令は該コンピュータシステムによって実行されたとき、該コンピュータシステムにプラズマ処理システムを制御させ：
    シリコン層を有する基板を前記プラズマ処理システム内に配置する段階であり、該シリコン層はドーパントを有する、段階；
    前記プラズマ処理システムに、窒素含有ガス及びフッ化炭素ガスを含むプロセス組成を導入する段階；
    前記プラズマ処理システム内で前記プロセス組成からプラズマを形成する段階；及び
    前記シリコン層をエッチングするために前記プラズマに前記基板を晒す段階；
    を実行させる、コンピュータ読み取り可能媒体。
JP2008531092A 2005-09-14 2006-07-14 ドープトシリコンをエッチングするプロセス及びシステム Pending JP2009512998A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/225,893 US20070056927A1 (en) 2005-09-14 2005-09-14 Process and system for etching doped silicon
PCT/US2006/027654 WO2007040717A2 (en) 2005-09-14 2006-07-14 Process and system for etching doped silicon

Publications (1)

Publication Number Publication Date
JP2009512998A true JP2009512998A (ja) 2009-03-26

Family

ID=37853998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008531092A Pending JP2009512998A (ja) 2005-09-14 2006-07-14 ドープトシリコンをエッチングするプロセス及びシステム

Country Status (3)

Country Link
US (1) US20070056927A1 (ja)
JP (1) JP2009512998A (ja)
WO (1) WO2007040717A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009085672A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US7981308B2 (en) * 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
JP3193265B2 (ja) * 1995-05-20 2001-07-30 東京エレクトロン株式会社 プラズマエッチング装置
DE19756962A1 (de) * 1997-12-20 1999-07-01 Forschungszentrum Juelich Gmbh Flotationsreaktor sowie Verfahren zur Flotation
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6890863B1 (en) * 2000-04-27 2005-05-10 Micron Technology, Inc. Etchant and method of use
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US20040018739A1 (en) * 2002-07-26 2004-01-29 Applied Materials, Inc. Methods for etching using building blocks
US6867084B1 (en) * 2002-10-03 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure and method of forming the gate dielectric with mini-spacer
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
KR100574952B1 (ko) * 2003-11-04 2006-05-02 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices

Also Published As

Publication number Publication date
WO2007040717A2 (en) 2007-04-12
US20070056927A1 (en) 2007-03-15
WO2007040717A3 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5159626B2 (ja) Ｓｆ６ベースの化学反応を用いてドープトシリコンをエッチングするプロセス及びシステム
US7279427B2 (en) Damage-free ashing process and system for post low-k etch
US7732340B2 (en) Method for adjusting a critical dimension in a high aspect ratio feature
US7709397B2 (en) Method and system for etching a high-k dielectric material
US7846645B2 (en) Method and system for reducing line edge roughness during pattern etching
JP4594235B2 (ja) Ａｒｃ層をエッチングする方法
KR100989107B1 (ko) 다층 포토레지스트 건식 현상을 위한 방법 및 장치
US20070059938A1 (en) Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon
US7344991B2 (en) Method and apparatus for multilayer photoresist dry development
JP2009512998A (ja) ドープトシリコンをエッチングするプロセス及びシステム
US8048325B2 (en) Method and apparatus for multilayer photoresist dry development
US7767926B2 (en) Method and system for dry development of a multi-layer mask using sidewall passivation and mask passivation
US20050136666A1 (en) Method and apparatus for etching an organic layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20101124