CN100505177C - 用于刻蚀高k介电材料的方法和系统 - Google Patents
用于刻蚀高k介电材料的方法和系统 Download PDFInfo
- Publication number
- CN100505177C CN100505177C CNB2004800146351A CN200480014635A CN100505177C CN 100505177 C CN100505177 C CN 100505177C CN B2004800146351 A CNB2004800146351 A CN B2004800146351A CN 200480014635 A CN200480014635 A CN 200480014635A CN 100505177 C CN100505177 C CN 100505177C
- Authority
- CN
- China
- Prior art keywords
- substrate
- plasma
- gas
- hfo
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明描述了一种用于在等离子体处理系统中刻蚀衬底上的高k介电层的方法。高k介电层可以例如包括HfO2。该方法包括提升衬底温度到超过200C(即,一般为400C的量级);引入包括含卤素气体的处理气体;从处理气体激发等离子体;以及将衬底暴露于等离子体。处理气体还可以包括还原气体以提高HfO2相对于Si和SiO2的刻蚀速率。
Description
相关申请的交叉引用
本国际申请基于并要求2003年5月30提交的美国临时申请No.60/474,224的优先权,这里通过引用其全文将其内容包括在本文中。
本国际申请还基于并要求2003年5月30提交的未决美国临时申请No.60/474,225的优先权,这里通过引用其全文将其内容包括在本文中。
技术领域
本发明涉及刻蚀衬底的方法,更具体地说,本发明涉及刻蚀衬底上的高k介电层的方法。
背景技术
在半导体工业中,微电子器件的最小特征尺寸正向深亚微米领域前进,以满足更快的、功率更低的微处理器和数字电路的需要。在高介电常数的介电材料(这里也称为“高k”材料)即将替代SiO2和氧氮化硅(SiNxOy)并且在亚0.1μm互补金属氧化物半导体(CMOS)技术中使用了作为替换的栅电极材料来替代掺杂的多晶硅的情况下,工艺开发和集成问题是对新的栅极叠层材料和硅化物处理的关键挑战。
介电常数大于SiO2(k~3.9)的介电材料通常被称为高k材料。另外,高k材料可以指被沉积到衬底上而不是生长在衬底上的介电材料(前者例如HfO2、ZrO2,后者例如SiO)2、SiNxOy)。高k材料可以包含金属硅酸盐或金属氧化物(例如Ta2O5(k~26)、TiO2(k~80)、ZrO2(k~25)、Al2O3(k~9)、HfSiO、HfO2(k~25))。在半导体器件的制造期间,高k层必须被刻蚀并移去,以允许源极/漏极区域的硅化,并减少金属杂质在离子注入期间被注入到源极/漏极区域的风险。
发明内容
本发明涉及刻蚀衬底的方法,更具体地说,涉及刻蚀衬底上的高k介电层的方法。
一种用于在等离子体处理系统中刻蚀位于衬底支座顶部的衬底上的高k介电层的方法包括:提升衬底温度到超过200C;向等离子体处理系统引入处理气体,所述处理气体包括含卤素的气体;从处理气体激发等离子体;以及将衬底暴露于等离子体一段时间,这段时间足以刻蚀高k介电层。处理气体还可以包括还原气体。
附图说明
在附图中:
图1示出了根据本发明实施例的等离子体处理系统的简化示意图;
图2示出了根据本发明另一个实施例的等离子体处理系统的示意图;
图3示出了根据本发明另一个实施例的等离子体处理系统的示意图;
图4示出了根据本发明另一个实施例的等离子体处理系统的示意图;
图5示出了根据本发明另一个实施例的等离子体处理系统的示意图;
图6图示了衬底温度对三种不同条件的响应;
图7图示了四个不同处理参数对衬底加热功率的贡献;
图8图示了在处理期间衬底温度对加热和冷却的响应;
图9表示根据本发明实施例的加热衬底的方法;以及
图10表示根据本发明另一个实施例的加热衬底的方法。
具体实施方式
在材料处理方法中,广泛采用高k介电层作为栅极叠层要求用更复杂的工艺来刻蚀这种材料。其中,栅极叠层的常规干法等离子体刻蚀采用这样的衬底支座的设定温度,该温度对于包括多个工艺步骤的工艺方案来说,在所有工艺步骤中保持恒定。通常,由于衬底支座温度由热交换器设定,并且热交换器本身具有大的热惯量,所以在工艺步骤之间改变热交换器的温度是不实际的。因此,在工艺步骤之间改变衬底温度也是不实际的。
然而,先进的栅极叠层刻蚀越来越迫切的需要在一个工艺方案内的不同工艺步骤之间具有可变的衬底温度。例如,在包括掺杂多晶硅/TaN/HfO2/Si叠层的栅极叠层中,可以在80℃刻蚀掺杂多晶硅和TaN层,这是衬底支座的设定点温度。然而首先,Si上的HfO2的选择性刻蚀要求温度远高于150℃。其次,至关重要的是引入这样的等离子体化学物质,其参数范围足够大,使得可以在不破坏暴露的底层源极/漏极Si的情况下干法等离子体刻蚀HfO2栅极介电层。
根据一个实施例,图1示出了等离子体处理系统1,系统1包括等离子体处理室10、耦合到等离子体处理室10的诊断系统12以及耦合到诊断系统12和等离子体处理室10的控制器14。控制器14被配置用来执行包括一个或多个工艺步骤的用于刻蚀如上所述的栅极叠层的工艺方案。另外,控制器14可被配置用来接收来自诊断系统12的至少一个结束点信号,并对所述至少一个结束点信号进行后处理以准确地确定工艺的结束点。在图示实施例中,图1中所示的等离子体处理系统1利用等离子体来进行材料处理。等离子体处理系统1可以包括刻蚀室。
根据图2中所示的实施例,等离子体处理系统1a可以包括等离子体处理室10、衬底支座20(在衬底支座20上附有要处理的衬底25)和真空泵吸系统30。衬底25可以例如是半导体衬底、晶片或液晶显示器。等离子体处理室10可以例如被配置用来促进衬底25表面附近的处理区域15中等离子体的生成。经由气体注入系统(未示出)引入可离子化的气体或气体混合物,并调节处理压强。例如,可以用控制机构(未示出)来对真空泵吸系统30节流。等离子体可被用于生成专用于预定材料处理的材料,和/或帮助从衬底25的暴露表面上移去材料。等离子体处理系统1a可被配置用来处理200mm的衬底、300mm的衬底或更大的衬底。
衬底25可以例如经由静电夹持系统26附于衬底支座20上。此外,衬底支座20可以例如还包括冷却系统,该冷却系统包括再循环冷却剂流,其接收来自衬底支座20的热量并将热量传送到热交换系统(未示出),或者当加热时传送来自热交换系统的热量。而且,热传递气体可以例如经由背面气体分配系统27被传递到衬底25的背面,以改善衬底25和衬底支座20之间的气体间隙热传导。这种系统可用在当希望在升高或降低的温度下进行衬底的温度控制时。例如,背面气体分配系统27可以包括两区域或三区域(或者一般地,多区域)气体分配系统,其中背面气体(间隙)压强可以在衬底25的中心和边缘之间独立变化。在其他实施例中,诸如电阻加热元件或热电加热器/冷却器之类的加热/冷却元件可以被包括在衬底支座20以及等离子体处理室10的室壁和等离子体处理系统1a内的任何其他部件中。
在图2所示的实施例中,衬底支座20可以包括电极,RF功率通过该电极耦合到处理空间15中的处理等离子体。例如,衬底支座20可以被从RF发生器40经由阻抗匹配网络50发送到衬底支座20的RF功率加以RF电压的电偏置。RF偏置可用来加热电子以形成并维持等离子体。在这种配置中,系统可用作为反应离子刻蚀(RIE)反应室,其中室和上部气体注入电极充当地平面。RF偏置的一般频率范围可以从0.1MHz到100
MHz。用于等离子体处理的RF系统对于本领域技术人员来说是公知的。
或者,RF功率被以多个频率施加到衬底支座电极上。此外,阻抗匹配网络50用来通过减少反射功率改进RF功率向等离子体处理室10中的等离子体的功率传送。匹配网络拓扑(例如,L型、π型、T型等)和自动控制方法对于本领域技术人员来说是公知的。
真空泵吸系统30可以例如包括能够达到5000公升/秒(以及更大)的泵吸速度的涡轮分子真空泵(TMP)和用于调节室压强的闸门阀。在用于干法等离子体刻蚀的常规等离子体处理设备中,通常采用1000—3000公升/秒的TMP。例如,TMP对于一般小于50mTorr(毫托)的低压处理是有用的。对于高压处理(即,大于100mTorr),可以使用机械增压泵和干式低真空泵。此外,用于监视室压强的设备(未示出)可以耦合到等离子体处理室10。压强测量设备可以例如是628B型Baratron绝对电容压力计,其可从MKS仪器公司(Andover,MA)商业获得。
控制器14包括微处理器、存储器和能够生成控制电压的数字I/O端口,该控制电压足以传输并激活到等离子体处理系统1a的输入,以及监视来自等离子体处理系统1a的输出。而且,控制器14可以耦合到RF发生器40、阻抗匹配网络50、气体注入系统(未示出)、真空泵吸系统30,以及背面气体分配系统27、衬底/衬底支座温度测量系统(未示出)和/或静电夹持系统26,并与其交换信息。例如,存储在存储器中的程序可被用于根据处理流程激活到等离子体处理系统1a的前述部件的输入,以执行刻蚀包括高k介电层在内的栅极叠层的方法。控制器14的一个示例是DellPrecision工作站610TM,其可从Dell公司(Austin,Texas)获得。
诊断系统12可以包括光学诊断子系统(未示出)。光学诊断子系统可以包括诸如(硅)光电二极管或光电倍增管(PMT)之类的检测器,其用于测量从等离子体发射的光强。诊断系统12还可以包括诸如窄带干涉滤波器之类的滤光器。在可替换实施例中,诊断系统12可以包括线性CCD(电荷耦合器件)、CID(电荷注入器件)阵列和诸如光栅或棱镜之类的光发散设备中的至少一种。另外,诊断系统12可以包括用于测量给定波长的光的单色仪(例如,光栅/检测器系统),或者用于测量光谱的分光计(例如具有旋转光栅),如在美国专利No.5,888,337中描述的设备。
诊断系统12可以包括高分辨率光发射光谱(Optical EmissionSpectroscopy,OES)传感器,如来自Peak Sensor Systems或Verity仪器公司等的传感器。这种OES传感器有宽的光谱,其跨越了紫外(UV)、可见(VIS)和近红外(NIR)光谱。分辨率约为1.4埃,即,该传感器能够收集从240到1000nm的5550个波长。例如,OES传感器可以配备有高灵敏度微型光纤UV-VIS-NIR分光计,该分光计依次集成有2048像素的线性CCD阵列。
分光计接收从单根和成束光纤传输的光,其中从光纤输出的光被利用固定光栅发散到整个线性CCD阵列。类似于上述配置,通过光真空窗口发射的光经由凸球面透镜被聚焦到光纤的输入端上。三个分光计,其中每一个都特定调谐用于给定的光谱范围(UV、VIS和NIR),构成了用于处理室的传感器。每个分光计包括独立的A/D转换器。最后,取决于传感器的应用,可以每0.1到1.0秒记录一次全发射光谱。
在图3所示的实施例中,等离子体处理系统1b可以例如类似于图1或2的实施例,并且除了参考图1和2所述的那些部件外,其还包括固定的、或者机械或电旋转的磁场系统60,以潜在地增大等离子体密度和/或改进等离子体处理均匀性。而且,控制器14可以耦合到磁场系统60,以调控旋转速度和场强。旋转磁场的设计和实现方式对于本领域技术人员来说是公知的。
在图4所示的实施例中,等离子体处理系统1c可以例如类似于图1和图2的实施例,并且还可以包括上电极70,来自RF发生器72的RF功率可以经由阻抗匹配网络74耦合到上电极70。施加RF功率到上电极使用的一般频率范围可以从0.1MHz到200MHz。另外,施加功率到下电极使用的一般频率范围可以从0.1MHz到100MHz。而且,控制器14耦合到RF发生器72和阻抗匹配网络74,以控制向上电极施加RF功率的操作。上电极的设计和实现方式对于本领域技术人员来说是公知的。
在图5所示的实施例中,等离子体处理系统1d可以例如类似于图1和2的实施例,并且还可以包括感应线圈80,来自RF发生器82的RF功率经由阻抗匹配网络84耦合到感应线圈80。来自感应线圈80的RF功率经由介电窗口(未示出)感应耦合到等离子体处理区域15。施加RF功率到感应线圈80使用的一般频率范围可以从10MHz到100MHz。类似地,施加功率到卡盘电极使用的一般频率范围可以从0.1MHz到100MHz。另外,可以采用槽缝式法拉第护罩(未示出)来减少感应线圈80和等离子体之间的电容耦合。而且,控制器14耦合到RF发生器82和阻抗匹配网络84,以控制向感应线圈80施加功率的操作。在可替换实施例中,感应线圈80可以是如同在变压器耦合等离子体(TCP)反应室中那样从上部与等离子体处理区域15进行通信的“螺旋”线圈或“扁平线圈”。感应耦合等离子体(ICP)源或者变压器耦合等离子体(TCP)源的设计和实现方式对于本领域技术人员来说是公知的。
或者,等离子体可以利用电子回旋共振(ECR)来形成。在另一个实施例中,等离子体由Helicon波的发射来形成。在另一个实施例中,等离子体由传播的平面波来形成。上述的每种等离子体源对于本领域技术人员来说是公知的。
在下面的讨论中,表述了一种利用等离子体处理设备来刻蚀包括高k介电层在内的栅极叠层的方法。例如,等离子体处理设备可以包括如图1到图5中所述的各种元件及其组合。
一般栅极叠层的示例性表示可以包括具有TEOS硬掩模的多晶硅/HfO2/SiO2/Si。硅层(Si)充当源/漏极,SiO2介电层包括薄(~5埃)的界面氧化物,该界面氧化物有时被结合用来改进沟道迁移率同时也部分地牺牲了总的栅极电介质K值。表1表述了一种示例性处理流程,该流程刻蚀透过多晶硅层和HfO2层,并停止于SiO2层上。
步骤 | top-RF | bot-RF | ESC-T | gap | P | Q(sccm) | ESC-V | ESC-He | V<sub>pp</sub> | 步骤时间 |
BT | x | y | 80℃ | z | p | Q | 1500V | 3/3 | r | 10s |
ME | xx | yy | 80℃ | zz | pp | 1500V | 3/3 | rr | epd | |
OE | xxx | yyy | 80℃ | zzz | ppp | qqq | 1500V | 10/10 | rrr | 50s |
PPH | 2kW | 900W | 80℃ | 80mm | 200mt | 2000He | 0V | 0/0 | 2000/1000 | 30s |
DE | 250W | 20W | 80℃ | 80mm | 5mt | 3个示例:100HBr或80HBr+20C<sub>2</sub>H<sub>4</sub>或50HBr+50C<sub>2</sub>H<sub>4</sub>Br<sub>2</sub> | 0V | 0/0 | 850/150 | 5s或epd |
冷却 | 0W | 0W | 80℃ | 80mm | 200mt | 2000He | 1500V | 10/10 | 0/0 | 30s |
表1
例如,在表1中,BT代表透过自然SiO2层的第一工艺步骤;ME代表包括多晶硅主刻蚀步骤的第二工艺步骤;OE代表过刻蚀工艺步骤;PPH代表等离子体预热工艺步骤;DE代表电介质(HfO2)刻蚀工艺步骤;冷却代表衬底冷却工艺步骤。
在表1所示的示例中,利用了如图4所述的等离子体处理系统,其中top-RF代表上电极RF功率,其中x、xx、xxx分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间传送到顶电极的RF功率的常规值;bot-RF代表下(衬底支座)电极RF功率,其中y、yy、yyy分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间传送到底电极的RF功率的常规值;ESC-T代表衬底支座的温度;gap代表上电极和下电极之间的间隔距离,其中z、zz、zzz分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间顶(上)电极和底(下)电极之间的间距的常规值;P代表处理室压强,其中p、pp、ppp分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间处理室压强的常规值;ESC-volts代表施加到衬底支座上的电极夹持电压;ESC-He代表中心/边缘衬底背面He压强(Torr);Vpp代表在设定RF功率下的上/下电极上的一般峰-峰值RF电压,其中r、rr、rrr分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间底(下)电极上的峰-峰值电压的常规值;epd代表结束点检测时间。等离子体处理系统的其他配置可以具有某些不同的设置和值。
对DE步骤列出的流率(Q)仅仅是反映高流率(即,低驻留时间)情况的一个示例,其中q、qq、qqq分别代表在自然氧化物穿透步骤期间、在主刻蚀步骤期间和在过刻蚀步骤期间处理气体流率的常规值。所列出的气体可用来说明实现选择性HfO2/Si刻蚀的方法。BT、ME和OE工艺步骤和其一般工艺参数是多晶硅刻蚀等领域内的技术人员所能够理解的。在冷却步骤期间,移去RF功率以清除处理等离子体,并且通过静电夹持(ESC)和背面(氦)热传递气体来冷却衬底;一般来说,30秒就足以将衬底温度降低到衬底支座的温度。
在等离子体预热(PPH)期间,衬底温度从适合于刻蚀多晶硅的温度(如80C)提升到更适合于选择性刻蚀HfO2的温度(如400C)。当衬底仅仅放在衬底支座上(即,没有加以夹持(经由ESC)和背面气体)时,衬底与衬底支座和周围的处理室之间基本是隔热的。例如,图6表示当衬底位于维持在低温的衬底支座顶部时三种不同条件下的衬底温度的一般响应。如果衬底没有被夹持在衬底支座上,因此没有受到背面气体压强,则衬底温度随时间的变化非常缓慢(图6中示为100的实线)。另一方面,如果衬底被夹持到衬底支座上,但是没有受到背面气体压强,则观察到温度随时间的变化速率略微增大(图6中示为102的长虚线)。而且,如果衬底被夹持到衬底支座上并且受到背面气体压强,则衬底温度首先急速下降,其后逐渐地变化直到衬底温度达到衬底支座的温度(图6中示为104的短虚线)。
衬底的等离子体预热(PPH)发生在衬底隔热时(即,移去了夹持力、并且移去了背面气体压强)。通常,离子轰击和对流热中和都会导致衬底加热,并且电子(热和弹道的)加热在较小程度上对加热过程有贡献。在高离子化的等离子体(感应耦合等离子体(ICP)、加热波等)中,离子轰击加热相比对流热中和可能占据主要地位。
在电容耦合等离子体(CCP)中,对流热中和可能与离子轰击加热一样重要,在某些情况下,热中和可能是占主导的加热工艺。在一个实施例中,等离子体预热工艺包括引入诸如He、Ar、Kr和Xe之类的惰性气体,从惰性气体激发等离子体,移去衬底上的夹持力,并移去衬底上的背面气体压强。例如,图7图示了传送到低电极的RF功率、惰性气体的室压强、惰性气体的流率和惰性气体的原子质量的变化对衬底加热功率的影响。可以观察到:(a)加热功率随着传送到低电极的RF功率的增大而增大(线110),(b)加热功率随着惰性气体流率的增大而以中间程度地增大(线114),(c)加热功率随着惰性气体压强的增大而略微增大(线112),和(d)加热功率随着惰性气体原子质量的增大而减小(即,使用氦比氩更为有效)(线116)。
在一个示例中,图8图示了对使用等离子体预热(PPH)方法实现选择性HfO2/Si栅极电介质刻蚀的描述。大部分器件包括20-50埃厚度范围内的HfO2栅极介电层。因此,刻蚀时间一般非常短(例如约为5秒)。特定PPH工艺下的峰值衬底温度取决于PPH时间。一旦达到期望的峰值衬底温度(例如400C)(在时间段120期间内),就启动选择性HfO2刻蚀工艺方案。一般来说,HfO2刻蚀等离子体包括比PPH更低的功率;因此,极大地减小了衬底加热速率。由于理想的隔热,衬底温度在HfO2刻蚀期间(在时间段122期间内)可以保持几乎恒定。冷却发生在时间段124期间内。
对于HfO2对Si选择性刻蚀,已经确定还原HfO2中的O可以有助于刻蚀速率。通常,HBr或HCl刻蚀HfO2比单独的纯卤素(Br2或Cl2)快。因此,所希望的刻蚀剂例如是HBr、C2H4Br2等。碳(C)和氢(H)都是强的还原剂。另外,具有笼蔽的Br的(CH2)n聚合物可以形成在HfO2上,从而增强了还原过程,随后增强了HfBrx形成过程。所有的Hf卤化物都是非挥发性的,其具有相似的挥发性。因此,如果使用标准的刻蚀温度
(如80C),则需要离子轰击以解吸附HfBrx。然而,在包含卤素的等离子体中的高离子轰击能量会导致一旦源极/漏极硅(Si)暴露时以更大速率刻蚀下层的硅(Si)。因此,使用PPH工艺步骤来升高衬底温度,这是因为随着衬底温度的增大,HfBrx的解吸附指数增大。然而,在高衬底温度下,在纯卤素环境中Si刻蚀速率也会指数增大,因而需要诸如H和C之类的还原剂的存在。
在HBr的示例中,HBr可以高效地刻蚀HfO2;某些气相的H的存在将会束缚Br,从而减小了Si刻蚀速率。在低的总RF功率条件下的HBr不是高效的Si刻蚀条件;其强的离子键可能绑定游离的Br。为了进一步减小Si刻蚀速率,可以将诸如C2H4、C2H4Br2之类的气体加入到HBr中;这些添加物在Si上聚合(例如(CH2)n),以进一步减小Si刻蚀速率。同时,这种聚合物由于其还原特性不会妨碍HfO2的刻蚀速率。或者,可以加入诸如C2H6之类的气体来减小Si刻蚀速率。或者,可以加入双原子氢(H2)来减小Si刻蚀速率。或者,另一种降低Si刻蚀速率的常用方法是通过在高衬底温度下生长SiN或SiO。利用包含O和/或N的添加物(如N2或O2)可以实现这一效果。然而,工艺优化要求O和/或N的存在不会对HfO2刻蚀速率产生负面影响。另外,在HfO2刻蚀期间足够的C和H的存在通过还原的帮助来加速热刻蚀速率。
例如,利用下面的工艺方案可以实现1649埃/分钟的HfO2刻蚀速率以及2.2的HfO2对Si的刻蚀速率选择比:PPH步骤—上电极RF功率=700W;下电极RF功率=900W;衬底支座温度=80C;电极间距—80mm;压强=50mTorr;气体流率=500sccm He,2sccm Cl2;不加ESC夹持,不加氦背面气体压强;持续时间—90秒;HfO2刻蚀步骤—上电极RF功率=200W;下电极RF功率=50W;衬底支座温度=80C;电极间距—80mm;压强=5mTorr;气体流率=105sccm HBr;不加ESC夹持,不加氦背面气体压强;持续时间=10秒;以及冷却步骤—衬底支座温度=80C;电极间距—80mm;压强=50mTorr;气体流率=500sccm He;1.5kVESC夹持,10Torr/10Torr中心—边缘氦背面气体压强;持续时间=30秒。
对于HfO2对SiO2的选择性刻蚀,已经确定HBr等离子体中的SiO2刻蚀在高衬底温度时仍然是离子驱动的,而HfO2刻蚀变为一种化学刻蚀特性。结果,高衬底温度下的低下电极RF功率条件能够以高速率化学刻蚀HfO2,而以较低的速率刻蚀SiO2。首先,离子轰击对打破Si-O键从而执行任何刻蚀是必要的。在添加物为C2H4或C2H4Br2的情形中,聚合物还保护了Si-O键免受离子轰击,并能够进一步降低SiO2刻蚀速率。
例如,利用下面的工艺方案可以实现1649埃/分钟的HfO2刻蚀速率以及25的HfO2对SiO2的刻蚀速率选择比:PPH步骤—上电极RF功率=700W;下电极RF功率=900W;衬底支座温度=80C;电极间距—80mm;压强=50mTorr;气体流率=500sccm He,2sccm Cl2;不加ESC夹持,不加氦背面气体压强;持续时间—90秒;HfO2刻蚀步骤—上电极RF功率=200W;下电极RF功率=50W;衬底支座温度=80C;电极间距—80mm;压强=5mTorr;气体流率=105sccm HBr;不加ESC夹持,不加氦背面气体压强;持续时间=10秒;以及冷却步骤—衬底支座温度=80C;电极间距—80mm;压强=50mTorr;气体流率=500sccm He;1.5kVESC夹持,10Torr/10Torr中心—边缘氦背面气体压强;持续时间=30秒。
PPH中的痕量Cl2是为了防止表面污染。在许多情形中,等离子体处理系统可以包括石英部件。例如,纯He PPH中的污染物可以包括来自石英部件的SiO。PPH工艺步骤中的痕量Cl2可以防止在HfO2层的表面上形成SiO。或者,在纯He PPH期间,可以在DE步骤前插入BT工艺步骤(穿透)。目前已知CF4BT在移去高k介电材料表面的SiO2方面是有效的。
在一个实施例中,刻蚀诸如HfO2之类的高k介电层的方法包括使用包含卤素的气体,如HBr、Cl2、HCl、NF3、Br2、C2H4Br2和F2中的至少一种。另外,处理气体还可以包括还原气体,如H2、C2H4、C2H4Br2、CH4、C2H2、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C4H10、C5H8、C5H10、C6H6、C6H10和C6H12中的至少一种。例如,工艺参数的范围可以包括室压强从1到1000mTorr(例如5mTorr),包含卤素的气体流率从20到1000sccm(例如50sccm),还原气体流率从1到500sccm(例如50sccm),上电极RF偏置从100到2000W(例如200W),下电极RF偏置从10到500W(例如50W)。同样,上电极偏置频率可以从0.1MHz到200MHz(例如60MHz)。另外,下电极偏置频率可以从0.1MHz到100MHz(例如2MHz)。
图9表示在等离子体处理系统中加热衬底的流程图400。加热衬底到升高的温度可以例如促进一系列工艺步骤中的预热工艺步骤,这一系列工艺步骤用来刻蚀衬底上的一连串的不同层,如形成栅极叠层的多个层。栅极叠层可以例如包括含Si的层、高k介电层等等。该方法开始于410,在410,移去衬底背面的背面气体压强。例如,在常规的等离子体处理系统中,背面气体分配系统包括气体供应系统,该气体供应系统具有控制阀、压力调节器和流量控制器中的至少一个以及用于抽空背面气体分配管道等的真空泵。当移去背面气体压强时,可以例如关闭将气体供应系统接入到背面气体分配管道等的控制阀,并且真空泵可以帮助抽空这些管道等。用于改进衬底和衬底支座之间的热传导的背面气体分配系统的设计和使用对于实施这种系统的领域的技术人员来说是公知的。
在420,移去施加到衬底上的夹持力。例如,衬底可以通过机械或电的方式被夹持到衬底支座。在前者的情形中,机械夹具解除对其衬底的机械压力的施加。在后者的情形中,移去通过高压DC源施加到静电夹持电极上的电压。一旦在410和420移去了背面气体压强和夹持力,当衬底在真空环境中位于衬底支座上时,衬底与衬底支座之间基本是隔热的。
在430,向等离子体处理系统引入加热气体。在一个实施例中,加热气体可以包括惰性气体,如He、Ar、Kr和Xe中的至少一种。在可替换实施例中,加热气体还可以包括清洁气体,如Cl2。
在440,激发等离子体,在450,将基本隔热的衬底暴露于等离子体中一段时间。可以利用以上参考图1-5所述的任何一种技术来激发等离子体。例如,可以经由上电极和下电极中的至少一个施加RF功率来在等离子体处理系统(如图4中描述的系统)中激发等离子体。例如,工艺参数的范围可以包括室压强大于20mTorr(例如50mTorr),惰性气体流率大于或等于200sccm(例如500sccm),清洁气体流率小于或等于10sccm(例如2sccm),上电极RF偏置从100到2000W(例如700W),下电极RF偏置从100到2000W(例如900W)。同样,上电极偏置频率可以从0.1MHz到200MHz(例如60MHz)。另外,下电极偏置频率可以从0.1MHz到100MHz(例如2MHz)。例如,用于将衬底从室温加热到400C的时间段可以从60到120秒。
图10表示根据本发明实施例在等离子体处理系统中刻蚀衬底上的高k介电层的方法流程图500。该方法开始于510,在510,提升衬底温度。例如,衬底温度可以大于200C,并且理想地,衬底温度的范围可以从300到500C(例如400C)。可以例如使用预热等离子体工艺(PPH)(如参考图9所述的工艺)来加热衬底。
在520,向等离子体处理系统中引入处理气体以刻蚀高k介电层,如HfO2。在一个实施例中,处理气体包括含卤素的气体,如HBr、Cl2、HCl、NF3、Br2、C2H4Br2和F2中的至少一种。在可替换实施例中,处理气体还包括还原气体,如H2、C2H4、C2H4Br2、CH4、C2H2、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C4H10、C5H8、C5H10、C6H6、C6H10和C6H12中的至少一种。在另一个可替换实施例中,处理气体还包括含氧的气体和含氮的气体中的至少一种,如O2、N2、N2O和NO2。
在530,激发等离子体,在540,将衬底上的高k介电层暴露于等离子体中一段时间。可以利用以上参考图1-5所述的任何一种技术来激发等离子体。例如,可以经由上电极和下电极中的至少一个施加RF功率来在等离子体处理系统(如图4中描述的系统)中激发等离子体。例如,工艺参数的范围可以包括室压强从1到1000mTorr(例如5mTorr),包含卤素的气体流率从20到1000sccm(例如50sccm),还原气体流率从1到500sccm(例如50sccm),上电极RF偏置从100到2000W(例如200W),下电极RF偏置从10到500W(例如50W)。同样,上电极偏置频率可以从0.1MHz到200MHz(例如60MHz)。另外,下电极偏置频率可以从0.1MHz到100MHz(例如2MHz)。
尽管以上仅仅详细描述了本发明的某些实施例,但是本领域技术人员很容易认识到,在不实质上脱离本发明的新颖教导和优点的前提下可以对实施例进行许多修改。因此,所有这种修改都被包含在本发明的范围内。
Claims (8)
1.一种用于在等离子体处理系统中刻蚀位于衬底支座顶部的衬底上的高k介电层的方法,包括:
将硅衬底布置在等离子体处理系统中的衬底支座上,其中所述硅衬底上依次层叠有SiO2层和HfO2高k介电层;
通过将射频功率耦合到所述衬底支座,将所述衬底电偏置在射频电压下;
提升所述衬底的温度到超过200℃;
向所述等离子体处理系统引入处理气体,所述处理气体包括HBr、NF3、Br2、C2H4Br2和F2中的至少一种,并包括还原气体,所述还原气体包括含氢的气体和含碳的气体中的至少一种;
从所述处理气体激发等离子体;以及
将所述衬底暴露于所述等离子体一段时间,这段时间足以刻蚀所述HfO2高k介电层,
其中,将所述衬底暴露于所述等离子体将以大于SiO2和硅的速率刻蚀所述HfO2高k介电层。
2.如权利要求1所述的方法,其中所述温度的范围从300到500℃。
3.如权利要求1所述的方法,其中所述温度为400℃。
4.如权利要求1所述的方法,其中所述还原气体包括烃类气体。
5.如权利要求1所述的方法,其中所述还原气体包括H2、C2H4、C2H4Br2、CH4、C2H2、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C4H10、C5H8、C5H10、C6H6、C6H10和C6H12中的至少一种。
6.如权利要求1所述的方法,其中所述处理气体包括HBr和H2。
7.一种用于在等离子体处理系统中刻蚀位于衬底支座顶部的衬底上的高k介电层的方法,包括:
将硅衬底布置在等离子体处理系统中的衬底支座上,其中所述硅衬底上依次层叠有SiO2层和HfO2高k介电层;
通过将射频功率耦合到所述衬底支座,将所述衬底电偏置在射频电压下;
提升所述衬底的温度到超过200℃;
向所述等离子体处理系统引入处理气体,所述处理气体包括HBr、NF3、Br2、C2H4Br2和F2中的至少一种,并包括还原气体,所述还原气体包括含氮的气体和含氧的气体中的至少一种;
从所述处理气体激发等离子体;以及
将所述衬底暴露于所述等离子体一段时间,这段时间足以刻蚀所述HfO2高k介电层,
其中,将所述衬底暴露于所述等离子体将以大于SiO2和硅的速率刻蚀所述HfO2高k介电层。
8.如权利要求7所述的方法,其中所述还原气体包括O2、N2、N2O和NO2中的至少一种。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47422403P | 2003-05-30 | 2003-05-30 | |
US60/474,225 | 2003-05-30 | ||
US60/474,224 | 2003-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1802732A CN1802732A (zh) | 2006-07-12 |
CN100505177C true CN100505177C (zh) | 2009-06-24 |
Family
ID=36811856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800146351A Expired - Fee Related CN100505177C (zh) | 2003-05-30 | 2004-05-11 | 用于刻蚀高k介电材料的方法和系统 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN100505177C (zh) |
TW (1) | TWI304230B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110360B (zh) * | 2006-07-19 | 2011-07-13 | 应用材料公司 | 蚀刻高k电解质材料的方法 |
JP2009021584A (ja) | 2007-06-27 | 2009-01-29 | Applied Materials Inc | 高k材料ゲート構造の高温エッチング方法 |
CN101783281B (zh) * | 2009-01-15 | 2012-01-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 等离子体刻蚀装置及栅极的刻蚀方法 |
CN102437101B (zh) * | 2011-09-09 | 2015-06-24 | 上海华力微电子有限公司 | 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法 |
GB201305674D0 (en) * | 2013-03-28 | 2013-05-15 | Spts Technologies Ltd | Method and apparatus for processing a semiconductor workpiece |
CN103035470B (zh) * | 2012-12-14 | 2016-02-17 | 中微半导体设备(上海)有限公司 | 半导体刻蚀装置及半导体刻蚀方法 |
CN107966018A (zh) * | 2017-11-07 | 2018-04-27 | 成都真火科技有限公司 | 一种基于高热烧蚀设备的层流等离子体发生器的控制方法 |
-
2004
- 2004-04-29 TW TW93112022A patent/TWI304230B/zh not_active IP Right Cessation
- 2004-05-11 CN CNB2004800146351A patent/CN100505177C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200426941A (en) | 2004-12-01 |
CN1802732A (zh) | 2006-07-12 |
TWI304230B (en) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7709397B2 (en) | Method and system for etching a high-k dielectric material | |
CN100595891C (zh) | 用于低k刻蚀后的无损灰化工艺和系统 | |
KR101220073B1 (ko) | 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 | |
KR102627546B1 (ko) | 이방성 텅스텐 에칭을 위한 방법 및 장치 | |
CN101511969B (zh) | 用于干法刻蚀含铪材料的方法和系统 | |
CN101366100B (zh) | 用于相对于硅选择性刻蚀介电材料的方法和系统 | |
US7226868B2 (en) | Method of etching high aspect ratio features | |
TWI687995B (zh) | 使用氫電漿之矽提取方法 | |
US20040129674A1 (en) | Method and system to enhance the removal of high-k dielectric materials | |
TW201640578A (zh) | 矽蝕刻與清洗 | |
CN100505177C (zh) | 用于刻蚀高k介电材料的方法和系统 | |
KR20140021610A (ko) | 풀 메탈 게이트 구조를 패터닝하는 방법 | |
CN1871554A (zh) | 用于从衬底去除光刻胶的方法和设备 | |
WO2007040716A2 (en) | Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon | |
KR20180101598A (ko) | 건식 에칭 공정의 사후 열처리의 공정 완료를 결정하는 시스템 및 방법 | |
JP2009512998A (ja) | ドープトシリコンをエッチングするプロセス及びシステム | |
TW200426937A (en) | Method and system for etching a high-k dielectric material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20160511 |