KR101220073B1 - 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 - Google Patents
기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 Download PDFInfo
- Publication number
- KR101220073B1 KR101220073B1 KR1020087008478A KR20087008478A KR101220073B1 KR 101220073 B1 KR101220073 B1 KR 101220073B1 KR 1020087008478 A KR1020087008478 A KR 1020087008478A KR 20087008478 A KR20087008478 A KR 20087008478A KR 101220073 B1 KR101220073 B1 KR 101220073B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- plasma
- plasma processing
- processing system
- silicon layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 138
- 238000012545 processing Methods 0.000 title claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 77
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 title claims description 86
- 238000005530 etching Methods 0.000 title claims description 46
- 230000008569 process Effects 0.000 claims abstract description 96
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000203 mixture Substances 0.000 claims description 55
- 239000007789 gas Substances 0.000 claims description 50
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000011261 inert gas Substances 0.000 claims description 10
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 11
- 229910052734 helium Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000006698 induction Effects 0.000 description 6
- 238000005086 pumping Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 101710112672 Probable tape measure protein Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101710204224 Tape measure protein Proteins 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000004993 emission spectroscopy Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000005543 nano-size silicon particle Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001392 ultraviolet--visible--near infrared spectroscopy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
Abstract
도핑된 실리콘층을 통하여 이방성으로(anisoptropically) 건식 에칭하는 프로세스 및 시스템이 개시된다. 프로세스 화학 조성(chemistry)은, SF6 가스 및 플루오르카본 가스를 포함한다. 예를 들어, 플루오르카본 가스는 예를 들어 C4F8인 CxFy 를 포함할 수 있는데, 여기서 x와 y는 1 이상의 정수이다.
플라즈마 처리 시스템
Description
관련 출원들의 상호 참조
본 출원은 2005년 9 월 14일자로 출원된 미국 특허 출원 제11/225,891호에 기초하며, 이 출원의 출원일에서 이점을 얻는다. 본 출원의 전체 내용은 그 전체가 참조로 여기에 포함된다.
본 발명은 기판 상에 도핑된 실리콘층을 건식 플라즈마 프로세스를 이용하여 에칭하기 위한 방법 및 시스템에 관한 것으로, 보다 상세하게는 도핑된 실리콘층을 SF6 및 플루오르카본 가스를 포함하는 프로세스 가스를 이용하여 에칭하기 위한 방법 및 시스템에 관한 것이다.
반도체 분야의 당업자에게 알려져 있는 바와 같이, 반도체 장치들의 크기 축소는, 장치 성능을 증가시키고 전력 소모를 감소시키기 위하여 불가피하게 요구되어져 왔다. 예를 들어, 현대 기술의 속도와 보조를 맞추는데 있어서, 예를 들어 전계 효과 트랜지스터(FET)를 포함하는 집적 회로(IC)들은, 현재 50 nm 보다 작은 게이트 길이로 형성된다. 그러나, 게이트 길이가 50nm 아래에서 형성될 때, FET 규모는 이러한 장치들을 제조하는 방법들을 포함하여, 이러한 장치들의 구성에 의해 제한될 수 있다. 예를 들어, VLSI 기술은, 규모에 있어서 제한적인 것으로 되기 때문에, 현재 고려되는 몇몇 장치 구조들로는 즉, 벌크 MOSFET(금속 산화물 반도체 FET), 이중 게이트 MOSFET 및 SOI(실리콘 온 인슐레이터; silicon-on-insulator) MOSFET가 존재한다. 진보된 반도체 장치들의 제조 동안에, 실리콘층들이 에칭되는 반면에 에칭된 곳에 형성된 특징부(feature)의 임계 치수가 유지된다. 종종, 이는 얕게 도핑된 실리콘 영역을 에칭하고, 이어서 도핑되지 않은 실리콘 영역을 에칭할 것을 요구하며, 이들 에칭 작업 각각은 특징부의 임계 치수의 보존을 용이하게 하기 위하여 최적의 프로세스 화학물을 가진다.
본 발명은 기판 상에 도핑된 실리콘층을 에칭하기 위한 방법 및 시스템에 관한 것이다. 상기 방법은 SF6 및 플루오르카본 가스를 가지는 프로세스 조성물을 이용하는 단계를 포함한다.
또한, 본 발명은 실리콘층을 에칭하는 방법 및 시스템에 관한 것이며, 여기서 실리콘층은, 실리콘층의 두께의 일부분을 통하여 연장되는 도핑된 실리콘 서브층(sub-layer)을 포함한다. 상기 방법은 제 1 프로세스 조성물을 이용하여 상기 도핑된 실리콘 서브층을 에칭하는 단계, 및 옵션으로, 도핑되지 않은 나머지 실리콘층을 제 2 프로세스 조성물을 이용하여 에칭하는 단계를 포함한다. 제 1 프로세스 조성물은 SF6 및 플루오르카본 가스를 포함한다.
일 실시형태에 따르면, 기판 상의 실리콘층을 에칭하는 방법이 기술되며, 여기서, 도펀트를 포함하는 실리콘층을 가지는 기판이 플라즈마 처리 시스템에 배치된다. SF6 및 플루오르카본 가스를 포함하는 프로세스 조성물이 플라즈마 처리 시스템에 도입된다. 플라즈마는 상기 플라즈마 처리 시스템에서 프로세스 조성물로부터 형성된다. 기판은 실리콘층을 에칭하기 위하여 플라즈마에 노출된다. 또한, 또 다른 실시형태에 따르면, 상기 방법을 수행하는 프로그램을 포함하는 컴퓨터 판독가능한 매체가 사용된다.
또 다른 실시형태에 따르면, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템이 기술되며, 상기 플라즈마 처리 시스템은, 도펀트를 포함하는 실리콘층을 에칭하기 위하여 프로세스 조성물로부터의 플라즈마의 형성을 용이하게 하기 위한 플라즈마 처리 챔버를 포함한다. 상기 플라즈마 처리 챔버에 연결되는 제어기는, 프로세스 조성물을 이용한 프로세스 레시피(recipe)를 실행하도록 구성된다. 이 프로세스 조성물은, SF6 및 플루오르카본 가스를 포함한다.
첨부 도면에 있어서,
도 1a, 1b 및 1c는 박막을 패턴 에칭하기 위한 통상적인 절차의 개략적인 표현을 나타낸다.
도 2는 본 발명의 일 실시형태에 따른 플라즈마 처리 시스템의 간략화된 개 략도를 나타낸다.
도 3은 본 발명의 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 4는 본 발명의 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 5는 본 발명의 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 6 은 본 발명의 또 다른 실시형태에 따른 플라즈마 처리 시스템의 개략도를 나타낸다.
도 7a 및 도 7b는 에칭 프로세스 전후의 예시적인 구조를 나타낸다.
도 8은 본 발명의 실시형태에 따른 플라즈마 처리 시스템의 기판 상에 도핑된 실리콘층을 에칭하는 방법을 나타낸다.
재료 처리 방법론들에 있어서, 패턴 에칭은, 에칭 동안에 하부 박막에 이러한 패턴을 전사하기 위한 마스크를 제공하기 위하여, 포토레지스트와 같은 감광성 재료의 얇은 층을 후속 패턴화되는 기판의 상면에 인가하는 단계를 포함한다. 감광성 재료의 패턴화는, 일반적으로 예를 들어 마이크로 리소그래피 시스템을 이용하여 방사 소스에 의해 감광성 재료의 레티클(및 연관된 광학 소자)을 통하여 노출되고, 현상제를 이용하여 감광성 재료의 조사 영역들(포지티브 포토레지스트인 경우) 또는 비조사 영역들(네가티브 포토레지스트인 경우)을 제거하는 것을 포함한 다.
예를 들어, 도 1a 내지 도 1c에 도시된 바와 같이, 종래의 리소그래픽 기술을 이용하여 형성된 패턴(2)을 가진 광감층(3)을 포함하는 에칭 마스크(6)가, 실리콘층(4)을 에칭하기 위한 마스크로서 이용될 수 있으며, 여기서 광감층(3)의 마스크 패턴(2)은 에칭 프로세스를 이용하여 실리콘층(4)에 전사된다. 또한, 에칭 마스크(6)는 광감층(3) 하부의 반사 방지 코팅(ARC)과 같은 복수의 층을 포함할 수도 있다. 광감층(3)의 패턴(2)은 에칭 프로세스를 통하여 하부의 ARC로 전사될 수 있다.
실리콘층(4)은 실리콘층(4)의 두께의 일부 통하여 연장되는 도핑된 실리콘 서브층(sub-layer)(7)을 포함한다. 상기 패턴(2)을 실리콘층(4)에 전사하는 에칭 프로세스에 있어서, 도핑된 실리콘 서브층(7)은 제 1 프로세스 합성물을 이용하여 에칭된다. 상기 실리콘 서브층(7)에서의 도펀트 농도는, 실질적으로 도펀트가 없는 농도로부터 실리콘의 도펀트에 대하여 획득될 수 있는 최대 농도까지 변동할 수 있다. 예를 들어, 도펀트는 인일 수 있으며 도펀트 농도는 대략 도펀트가 없는 농도로부터 세제곱 센티미터 당 대략 5E+21 개 원자의 최대 농도까지 변동할 수 있거나, 또는 대안적으로, 상기 도펀트 농도는 세제곱 센티미터 당 대략 1E+20 개 원자로부터 세제곱 센티미터 당 대략 4E+20 개 원자까지 변동할 수도 있다. 제 1 프로세스 합성물은 도핑되지 않은 나머지 실리콘 서브층(8)을 에칭하기 위하여 이용될 수도 있다. 옵션으로, 도핑되지 않은 나머지 실리콘 서브층(8)을 제 2 프로세스 합성물을 이용하여 에칭한다.
하부의 실리콘층(4)에 있어서, 에칭 정지층(미도시)은 에칭 프로세스가 기판(5)의 하부층들을 관통하는 것을 방지하면서 에칭 프로세스의 종료를 용이하게 하기 위하여 사용될 수도 있다. 예를 들어, 에칭 정지층은 실리콘 처리를 위하여 실리콘 질화물 또는 실리콘 탄화물을 포함할 수 있다. 또한, 유전층(미도시)은 실리콘층(4) 아래에 놓일 수 있다. 예를 들어, 상기 유전층은 이산화 실리콘(SiO2)층과 같은 산화층, 고유전 상수(하이-k) 유전층, 산질화 실리콘과 같은 산질화층 등을 포함할 수 있다. 일단 에칭 프로세스가 수행되면, 감광성 재료의 나머지 및 에칭후 잔류물(8)은 특징부(9)의 표면에 남겨진다. 예를 들어, 감광성 재료의 나머지 및 에칭후 잔류물은, 평평한 필드(또는 상기 기판의 상면), 특징부(9)의 측벽 또는 특징부(9)의 하부에서 발견될 수도 있다.
일 실시형태에 따라 패턴(2)을 실리콘층(4)에 전사하기 위하여, 도핑된 실리콘 서브층(7)은, SF6 가스 및 플루오르카본 가스를 포함하는 제 1 프로세스 조성물을 도입한 후 플라즈마를 형성함으로써 에칭된다. 플루오르카본 가스는, CxFy로서 표현될 수 있으며, 여기서 x 와 y는 1 이상의 정수이다. 예를 들어, 플루오르카본 가스는, C4F8, C5F8, C3F6, C4F6 등 중 임의의 하나 또는 이들 중 2 개 이상의 조합을 포함할 수 있다. 대안적으로, 플루오르카본 가스는 CHxFy로서 표현될 수 있으며, 여기서 x와 y는 1 이상의 정수이다. 예를 들어, 플루오르카본 가스는 CHF3 및/또는 CH2F2 등을 포함할 수 있다. 또한, 제 1 프로세스 조성물은, 희가스(예를 들어, He, Ne, Ar, Kr, Xe)와 같은 불활성 가스를 포함할 수 있다. 도핑되지 않은 나머지 실리콘 서브층(8)은 할로겐 함유 혼합물을 포함하는 제 2 프로세스 조성물을 도입함으로써 에칭될 수 있다. 예를 들어, 할로겐 함유 혼합물은 HBr, Cl2 또는 SF6 또는 이들의 임의의 조합을 포함할 수 있다. 또한, 제 2 프로세스 조성물은, 희가스(예를 들어, He, Ne, Ar, Kr, Xe)와 같은 불활성 가스를 포함할 수 있다. 또한, 상기 프로세스 조성물은 O2, CO 또는 CO2와 같은 산소 함유 혼합물, 또는 이들 중 2 개 이상의 임의의 조합 등을 포함할 수 있다. 프로세스 레시피(recipe)가 2 단계의 프로세스로서 표현되지만, 이 프로세스 레시피는, 도핑된 실리콘 서브층(7) 및 도핑되지 않은 실리콘 서브층(8)을 에칭하기 위하여 제 1 프로세스 조성물을 이용하는 하나의 단계를 포함할 수도 있다.
일 실시형태에 따르면, 플라즈마 처리 챔버(10), 이 플라즈마 처리 챔버(10)에 연결된 옵션형 진단 시스템(12), 및 이 옵션형 진단 시스템(12)과 플라즈마 처리 챔버(10)에 연결되는 제어기(14)를 포함하는 플라즈마 처리 시스템(1)이 도 2 에 도시된다. 제어기(14)는, 제 1 프로세스 조성물을 이용하여 도핑된 실리콘층을 에칭하는 단계 및 옵션으로 또한 제 2 프로세스 조성물을 이용하여 도핑되지 않은 하부의 실리콘층을 에칭하는 단계를 포함하는 프로세스 레시피(recipe)를 실행하도록 구성된다. 또한, 제어기(14)는 상기 진단 시스템(12)으로부터 적어도 하나의 종료점(endpoint) 신호를 수신하고, 프로세스의 종점, 프로세스의 제 1 부분, 프로세스의 옵션적인 제 2 부분 또는 이들의 임의의 조합을 정확하게 결정하기 위하여 상기 적어도 하나의 종점 신호를 후처리 하도록 옵션적으로 구성된다. 대안적으로, 제어기(14)는 프로세스의 종점, 프로세스의 제 1 부분, 프로세스의 옵션적인 제 2 부분 또는 이들의 임의의 조합을 설정하기 위하여 사전 결정된 시간을 이용한다. 예시된 실시형태에서, 도 2 에 도시된 플라즈마 처리 시스템(1)은 재료 처리를 위한 플라즈마를 이용한다. 플라즈마 처리 시스템(1)은 에칭 챔버를 포함할 수 있다.
도 3 에 도시된 실시형태에 따르면, 플라즈마 처리 시스템(1a)은 플라즈마 처리 챔버(10), 기판 홀더(20)로서 처리될 기판(25)이 기판 홀더 위에 부착되는, 기판 홀더(20) 및 진공 펌핑 시스템(30)을 포함할 수 있다. 기판(25)은, 예를 들어 반도체 기판, 웨이퍼 또는 액정 디스플레이일 수 있다. 플라즈마 처리 챔버(10)는, 기판(25)의 표면에 인접한 처리 영역(15)에 플라즈마를 발생시키는 것을 용이하게 하도록 구성될 수 있다. 이온화가능 가스 또는 가스들의 혼합물이, 가스 주입 시스템(미도시)을 통하여 도입되며, 프로세스 압력이 조정된다. 예를 들어, 제어 메카니즘(미도시)은 진공 펌핑 시스템(30)을 스로틀링하는데 사용될 수 있다. 플라즈마는, 사전 결정된 재료 프로세스 고유의 재료들을 생성하거나 및/또는 기판(25)의 노출면들로부터 재료를 제거하는 것을 돕기 위하여 이용될 수 있다. 플라즈마 처리 시스템(1a)은, 200 mm 기판, 300 mm 기판 또는 이 보다 더 큰 기판과 같은, 임의의 크기의 기판들을 처리하도록 구성될 수 있다.
기판(25)은 정전 클램핑 시스템을 통하여 기판 홀더(20)에 부착될 수 있다. 또한, 기판 홀더(20)는, 기판 홀더(20)로부터 열을 수용하여 열을 열 교환 시스템 (미도시)으로 전달하거나, 또는 가열시에, 열 교환 시스템으로부터의 열을 전달하는, 냉각수 흐름을 포함한 냉각 시스템을 더 포함할 수 있다. 또한, 가스는 기판(25)과 기판 홀더(20) 사이의 가스갭 열 전도를 개선시키기 위하여 후방 가스 시스템을 통하여 기판(25)의 뒷쪽에 전달될 수 있다. 이러한 시스템은, 기판의 온도 제어가 높은 또는 낮은 온도에서 요구될 때 이용될 수 있다. 예를 들어, 후방 가스 시스템은, 2 개의 존의 가스 분배 시스템을 포함할 수 있으며, 여기서 헬륨 가스 갭 압력은, 기판의 중심과 에지 사이에서 독립적으로 변할 수 있다. 다른 실시형태들에서, 저항 가열식 소자와 같은 가열/냉각 소자들 또는 열전(thermo-electric) 가열기/냉각기는, 플라즈마 처리 챔버(10)의 챔버벽 뿐만 아니라 기판 홀더(20) 그리고 플라즈마 처리 시스템(1a) 내의 임의의 다른 구성요소에 포함될 수 있다.
도 3 에 도시된 실시형태에서, 기판 홀더(20)는 전극을 포함하며, 이 전극을 통하여 RF 전력이 프로세스 영역(15)에서 처리중인 플라즈마에 연결된다. 예를 들어, 기판 홀더(20)는, RF 발생기(40)로부터 임피던스 정합 네트워크(50)를 통하여 기판 홀더(20)로의 RF 전력의 전달에 의해 RF 전압에서 전기적으로 바이어싱될 수 있다. RF 바이어스는 플라즈마를 형성 및 유지하기 위하여 전자들을 가열하는 것을 도와줄 수 있다. 이 구성에서, 상기 시스템은 반응성 이온 에칭(RIE) 반응기로서 동작할 수 있으며, 여기서 챔버 및 상부 가스 주입 전극은 접지면으로서 기능한다. RF 바이어스에 대한 통상적인 주파수는, 약 0.1 ㎒ 에서부터 약 100 ㎒까지 변동할 수 있다. 플라즈마 처리를 위한 RF 시스템들은 당업자에게 잘 알려져 있 다.
대안적으로, RF 전력은 복수의 주파수에서 기판 홀더 전극에 인가된다. 또한, 임피던스 정합 네트워크(50)는, 반사된 전력을 감소시킴으로써 플라즈마 처리 챔버(10)내의 플라즈마에 RF 전력을 전달하는 것을 개선시키는데 도움을 준다. 정합 네트워크 토폴로지들(예를 들어, L 타입, π 타입, T 타입 등) 및 자동 제어 방법들은 당업자에게 잘 알려져 있다.
진공 펌핑 시스템(30)은, 예를 들어 초 당 5000 리터(및 그 이상)의 펌핑 속도를 가능하게 하는 터보 분자 진공 펌프(TMP) 및 챔버 암력을 스로틀링하는 게이트 밸브를 포함할 수 있다. 건식 플라즈마 에칭을 위해 이용된 종래의 플라즈마 처리 장치들에 있어서, 초 당 1000 내지 3000 리터의 펌핑 속도를 내는 TMP가 일반적으로 사용된다. TMP들은 통상적으로 약 50mTorr 보다 작은, 낮은 압력 처리에 유용하다. 고압(즉, 약 100mTorr 보다 큰 압력) 처리를 위하여, 기계적 부스터 펌프 및 건식 러핑(roughing) 펌프가 사용될 수 있다. 또한, 챔버 압력을 모니터하는 장치(미도시)가 플라즈마 처리 챔버(10)에 연결될 수 있다. 압력 측정 장치는, 예를 들어 MKS 인스트루먼트 인코포레이티드(메사츄세츠주, 앤도버 소재)로부터 상업적으로 입수가능한 628B 타입 바라트론의 절대 커패시턴스 마노미터일 수 있다.
제어기(14)는, 플라즈마 처리 시스템(1a)으로부터의 출력들을 모니터할 뿐만 아니라 플라즈마 처리 시스템(1a)과 통신하고 이 플라즈마 처리 시스템으로의 입력들을 활성화시키기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트, 메모리 및 마이크로프로세서를 포함한다. 또한, 제어기(14)는 후방 가스 전달 시스템 (미도시), 기판/기판 홀더 온도 측정 시스템(미도시) 및/또는 정전 클램핑 시스템(미도시)뿐만 아니라 RF 발생기(40), 임피던스 정합 네트워크(50), 가스 주입 시스템(미도시), 진공 펌핑 시스템(30)에 연결되어 이들과 정보를 교환할 수 있다. 예를 들어, 메모리에 저장된 프로그램은, 도핑된 실리콘층의 에칭 방법을 수행하기 위하여 프로세스 레시피에 따라 플라즈마 처리 시스템(1a)의 전술한 구성요소들로의 입력들을 활성화하는데 이용될 수 있다. 제어기(14)의 일례는, 텍사스주 오스틴 소재의 델 코포레이션으로부터 입수가능한 DELL PRECISION WORKSTATION 610TM이다.
제어기(14)는 플라즈마 처리 시스템(1a)에 대하여 국부적으로 위치되거나 또는 인터넷 또는 인트라넷을 통하여 플라즈마 처리 시스템(1a)에 대하여 원격으로 위치될 수 있다. 따라서, 제어기(14)는, 직접 접속, 인트라넷 또는 인터넷, 또는 이들의 임의의 조합 중 어느 하나를 이용하여 플라즈마 처리 시스템(1a)과 데이터를 교환할 수 있다. 제어기(14)는 커스터머(customer) 사이트(즉, 장치 메이커 등)에서 인트라넷에 연결되거나 또는 벤더(vendor) 사이트(즉, 설비 제조자)에서 인트라넷에 연결될 수 있다. 또한, 또 다른 컴퓨터(즉, 제어기, 서버 등)는, 직접 접속, 인트라넷 또는 인터넷, 또는 이들의 임의의 조합 중 어느 하나를 통하여 데이터 교환하기 위하여 제어기(14)에 액세스할 수 있다.
진단 시스템(12)은 광학 진단 시스템(미도시)을 포함할 수 있다. 광학 진단 서브시스템은, 플라즈마로부터 방출된 광 강도를 측정하기 위하여 (실리콘) 포토다 이오드 또는 포토멀티플라이어 튜브(PMT)와 같은 검출기를 포함할 수 있다. 진단 시스템(12)은 협대역 간섭 필터와 같은 광학 필터를 더 포함할 수 있다. 다른 실시형태에서, 진단 시스템(12)은 라인 CCD(전하 결합 장치; charge coupled device), CID(전하 주입 장치; charge injection device) 어레이, 회절 격자 또는 프리즘과 같은 광 분산 장치, 또는 이들의 임의의 조합을 포함할 수 있다. 또한, 진단 시스템(12)은, 예를 들어 미국 특허 제5,888,337호에 기재된 장치와 같은, 주어진 파장에서 광을 측정하는 단색화장치(예를 들어, 회절격자/검출기 시스템) 또는 광 스펙트럼을 측정하는 분광계(예를 들어, 회전하는 회절격자를 이용한 분광계)를 포함할 수 있다.
진단 시스템(12)은 피크 센서 시스템즈(Peak Sensor Systems) 또는 베러티 인스트루먼트 인코포레이티드(Verity Instruments, Inc)로부터 입수가능한 고해상도 광방출 분광기(OES) 센서를 포함할 수 있다. 이러한 OES 센서는, 자외(UV) 광 스펙트럼, 가시(VIS) 광 스펙트럼 및 근적외(NIR) 광 스펙트럼에 미치는 넓은 스펙트럼을 가진다. 해상도는 대략 1.4 옹스트롬이며, 즉, 센서가 240 nm 로부터 1000 nm 까지의 5550 개 파장을 수집할 수 있다. 예를 들어, OES 센서에는 차례로 2048 개 화소의 선형 CCD 어레이들과 통합되는 고감도 소형 파이버 옵틱 UV-VIS-NIR 분광계가 장착될 수 있다.
분광계들은 단일 또는 다발의 광 섬유를 통하여 전달된 광을 수신하며, 여기서 상기 광섬유로부터의 출력된 광은, 고정식 회절격자를 이용하여 라인 CCD 어레이 전반에 걸쳐 분산된다. 상술된 구성에 있어서, 광학 진공 윈도우를 통하여 전 달된 광은, 볼록한 구형 렌즈를 통하여 광 섬유들의 입력단 위에 포커싱될 수 있다. 각각 주어진 스펙트럼 범위(UV, VIS 및 NIR)에 대하여 명확하게 동조된 3 개의 분광계들은, 프로세스 챔버(10)를 위한 센서를 형성한다. 각 분광계는 독립적인 A/D 변환기를 포함한다. 그리고, 마지막으로, 센서 이용도에 따라, 전 방출 스펙트럼(full emission spectrum)은 매 0.1 내지 1.0 초 마다 기록될 수 있다.
대안적으로, 진단 시스템(12)은, SOPRA로부터 상업적으로 입수가능한 모델 번호 SE3000 의 타원 편광 분석기를 포함할 수 있다.
도 4 에 도시된 실시형태에서, 플라즈마 처리 시스템(1b)은, 도 2 또는 도 3의 실시형태와 유사하며, 도 2 및 도 3 을 참조하여 설명된 구성요소들에 부가하여, 잠재적으로 플라즈마 밀도를 증가시키거나 및/또는 플라즈마 처리 균일도를 개선하기 위하여 고정된 자계 시스템 또는 기계적으로 또는 전기적으로 회전하는 자계 시스템(60) 중 어느 하나를 더 포함한다. 또한, 제어기(14)는 회전 속도 및 필드 강도를 조정하기 위하여 자계 시스템(60)에 연결될 수 있다. 회전 자계의 구성 및 작용은 당업자에게 잘 알려져 있다.
도 5 에 도시된 실시형태에서, 플라즈마 처리 시스템(1c)은 도 2 또는 도 3 의 실시형태와 유사하며, 상부 전극(70)을 더 포함할 수 있으며, 이 상부 전극(70)에는 RF 전력이 RF 발생기(72)로부터 임피던스 정합 네트워크(74)를 통하여 연결될 수 있다. 상부 전극으로의 RF 전력 인가를 위한 통상의 주파수는, 약 0.1㎒로부터 약 200 ㎒ 까지 변동할 수 있다. 또한, 하부 전극으로의 RF 전력 인가를 위한 통상의 주파수는, 약 0.1㎒로부터 약 100 ㎒ 까지 변동할 수 있다.
더욱이, 상부 전극(70)에 인가되는 RF 전력을 제어하기 위해 제어기(14)가 RF 발생기(72)와 임피던스 정합 네트워크(74)에 연결되어 있다. 상부 전극의 구성과 작동은 당업자에게 잘 알려져 있다.
도 6 에 나타난 실시형태에서, 플라즈마 처리 시스템(1d)은 도 2, 3 의 실시형태와 유사할 수 있으며, 유도 코일(80)을 더 포함할 수 있는데, 이 유도 코일에는 RF 전력이 RF 발생기(82)에 의해 임피던스 정합 네트워크(84)를 통해 연결된다. RF 전력은 유도 코일(80)로부터 유전 윈도우(미도시)를 통해 플라즈마 처리 영역(15)에 유도 연결된다. 유도 코일(80)에 인가되는 RF 전력의 통상적인 주파수는 약 10MHz 내지 약 100MHz 일 수 있다. 유사하게, 척(chuck) 전극에 인가되는 전력의 통상적인 주파수는 약 0.1MHz 내지 약 100MHz 일 수 있다. 또한, 슬롯형 패러데이 쉴드(미도시)가 유도 코일(80)과 플라즈마 사이의 용량성(captive) 결합을 줄이기 위해 사용될 수 있다. 더욱이, 제어기(14)는 유도 코일(80)에 인가되는 전력을 제어하기 위하여 RF 발생기(82)와 임피던스 정합 네트워크(84)에 연결된다. 대안적인 실시형태에서, 유도 코일(80)은 트랜스포머 결합 플라즈마(TCP) 반응기에서 처럼 상방에서 플라즈마 처리 영역(15)에 연결되는 "나선형" 코일 또는 "팬케이크형" 코일일 수 있다. 유도성 결합 플라즈마(ICP) 소소 또는 변압기 연결형 플라즈마(TCP) 소스의 구성과 작동은 당업자에게 잘 알려져 있다.
대안적으로, 플라즈마는 전자 사이클로트론 공명(ECR)을 이용하여 형성될 수 있다. 또 다른 실시형태에서, 플라즈마는 헬리콘 파의 발생으로 형성된다. 또 다른 실시형태에서, 플라즈마는 진행하는 표면파로부터 형성된다. 상기한 각 플라즈 마 소스는 당업자에게 잘 알려져 있다.
다음은, 도핑된 실리콘 서브층을 갖는 실리콘층을 플라즈마 처리 장치를 이용하여 에칭하는 방법을 설명한다. 플라즈마 처리 장치는,도 2∼6과 관련하여 설명한 것과 같은 다양한 소자들, 또는 이들의 조합을 포함할 수 있다.
일 실시형태에서, 인 도핑 층과 같은 도핑된 실리콘층을 에칭하는 방법은 SF6 및 플루오르카본 가스(예를 들어, CH2F2, CHF3 또는 C4F8 등)를 포함하는 프로세스 혼함물을 사용한다. 예를 들어, 프로세스 파라미터 공간은 약 5∼ 약 1000 mTorr 의 챔버압력, 약 10 ∼ 약 500 sccm 의 SF6 프로세스 가스 유량, 약 10 ∼ 약 500 sccm 의 C4F8 프로세스가스 유량, 약 0 ∼ 약 2000W 의 상부 전극(예를 들어, 도 5 의 소자(70)) RF 바이어스, 및 약 10 ∼ 약 1000W 의 하부 전극(예를 들어, 도 5 의 소자(20)) RF 바이어스를 포함할 수 있다. 또한, 상부 전극 바이어스 주파수는 약 0.1MHz ∼ 약 200MHz 일 수 있고, 예를 들어 약 60MHz 이다. 또한, 하부 전극 바이어스 주파수는 약 0.1MHz ∼ 약 100MHz 일 수 있고, 예를 들어 약 2MHz 이다.
일 실시예에서, 도 5 에 나타낸 것과 같은 플라즈마 처리 장치를 이용하여 도핑된 실리콘 서브층을 에칭하는 방법이 제공된다. 그러나, 논의되는 방법은 본 예로 범위가 한정되는 것은 아니다. 표 1 에는 비정질 실리콘(a-Si)의 에칭 속도(나노미터/분, nm/min)와 (KrF) 포토레지스트(PR)에 대한 a-Si의 에칭 선택도(PR의 에칭 속도에 대한 a-Si의 에칭 속도의 비)가 두 개의 예시적인 프로세스 레시피에 대해 제시되어 있다. 예시적인 제 1 프로세스 레시피는, 약 10mTorr의 챔버 압력, 약 100W의 상부 전극 RF 전력, 약 100W의 하부 전극 RF 전력, SF6/C4F8 = 약 50/50 sccm 의 프로세스 가스 유량, 전극(70)(도 5 참조)의 하부 표면과 기판 홀더(20)상에 있는 기판(25)의 상부 표면 사이의 약 140mm 의 전극 간격, 약 75℃ 의 하부 전극 온도(예를 들어, 도 5 의 기판 홀더(20)), 약 80℃ 의 상부 전극 온도(예를 들어, 도 5 의 전극(70)), 약 60℃의 챔버벽 온도, 중심부/에지=약 3/3 Torr 인 후방 헬륨 압력, 및 약 30초의 에칭 시간을 포함한다. 예시적인 제 2 프로세스 레시피는, 약 20mTorr의 챔버 압력, 약 100W의 상부 전극 RF 전력, 약 60W의 하부 전극 RF 전력, CF4/C4F8/N2 = 약 50/12/50 sccm의 프로세스 가스 유량, 전극(70)(도 5 참조)의 하부 표면과 기판 홀더(20)상에 있는 기판(25)의 상부 표면 사이의 약 140mm 의 전극 간격, 약 75℃의 하부 전극 온도(예를 들어, 도 5 의 기판 홀더(20)), 약 80℃ 의 상부 전극 온도(예를 들어, 도 5 의 전극(70)), 약 60℃의 챔버벽 온도, 중심부/에지=약 3/3 Torr인 후방 헬륨 압력, 및 약 30초의 에칭 시간을 포함한다. 표 1에서 알수 있듯이, SF6/C4F8 화학 조성(chemistry)에 대해서는 에칭 속도와 PR에 대한 a-Si의 에칭 선택도가 증가한다.
다른 실시예에서, 도 5 에 도시된 것과 같은 플라즈마 처리 장치를 이용하여 도핑된 실리콘 서브층을 에칭하는 방법이 제공된다. 그러나, 논의되는 방법은 본 예로 범위가 한정되는 것은 아니다. 표 2 에는 3개의 다른 구조에 있어서 두 프로세스 레시피에 대한 임계 치수(CD)가 요약되어 있다. 도 7a와 도 7b를 참조하면, 기판(305), 도핑된 실리콘층(304) 및 마스크 층(303)이 도시되어 있는데, 초기 임계 치수(DCD)를 갖는 구조가 최종 임계 치수(FCD)를 갖는 도핑된 실리콘층(304)에 형성된다. 표 2 에는 두 프로세스 레시피에 대한 초기 및 최종 CD(각각 DCD 및 FCD)가 제시되어 있다. 또한, 표 2 에는 상기 프로세스 레시피와 구조에 대해 기판(305)에서의 DCD 및 FCD 모두에 대한 CD 변동(괄호안의 값)과 트림양(DCD 와 FCD 간의 차, 즉 DCD - FCD)이 제시되어 있다. 또한, 표 2 에는 격리 구조(밀접하게 이격된 특징부, ISO)와 내포형 특징부(넓게 이격된 특징부, NEST)사이의 트림양의 오프셋이 제시되어 있다. 데이타는 60nm의 타겟 FCD(60nm 구조)와 80nm의 타겟 FCD(80nm 구조)을 갖는 p 도핑 실리콘 및 n 도핑 폴리실리콘(Nfet, Poly-Si 구조)과 p 도핑 폴리실리콘(Pfet, Poly-Si 구조)에 대해 나타낸 것이다.
예시적인 제 1 프로세스 레시피는, 약 10mTorr의 챔버 압력, 약 100W의 상부 전극 RF 전력, 약 200W의 하부 전극 RF 전력, SF6/C4F8 = 약 60/40 sccm의 프로세스가스 유량, 전극(70)(도 5 참조)의 하부 표면과 기판 홀더(20)상에 있는 기판(25)의 상부 표면 사이의 약 140mm의 전극 간격, 약 75℃ 의 하부 전극 온도(예를 들어, 도 5의 기판 홀더(20)), 약 80℃의 상부 전극 온도(예를 들어, 도 5 의 전극(70)), 약 60℃의 챔버벽 온도, 중심부/에지=약 3/30 Torr인 후방 헬륨 압력, 및 약 30초의 에칭 시간을 포함한다. 예시적인 제 2 프로세스 레시피는, 약 20mTorr의 챔버 압력, 약 100W의 상부 전극 RF 전력, 약 60W의 하부 전극 RF 전력, CF4/C4F8/N2 = 약 50/12/50 sccm의 프로세스 가스 유량, 전극(70)(도 5 참조)의 하부 표면과 기판 홀더(20) 상에 있는 기판(25)의 상부 표면 사이의 약 140mm 의 전극 간격, 약 75℃의 하부 전극 온도(예를 들어, 도 5 의 기판 홀더(20)), 약 80℃의 상부 전극 온도(예를 들어, 도 5 의 전극(70)), 약 60℃의 챔버벽 온도, 중심부/에지=약 3/3 Torr 인 후방 헬륨 압력, 및 약 30초의 에칭 시간을 포함한다.
표 2에서 알 수 있듯이, 격리 구조와 내포형 구조 사이의 트림양의 오프셋은 SF6/C4F8 화학 조성을 이용할 때 감소된다. 어느 화학 조성이든, 이 오프셋은 대략 DCD 의 10% 또는 그 미만일 수 있다.
도 8은 본 발명의 실시형태에 따른 플라즈마 처리 시스템에서 기판 상의 도핑된 실리콘층을 에칭하는 방법의 흐름도를 나타낸다. 절차(400)는 플라즈마 처리 시스템에 제 1 프로세스 조성물이 도입되는 단계 410 에서부터 시작되며, 제 1 프로세스 조성물은 SF6 및 플루오르카본 가스를 포함한다. 대안적으로, 제 1 프로세스 조성물은 희가스와 같은 불활성 가스를 더 포함할 수 있다.
단계 420에서, 예를 들어 도 2∼6 에서 설명한 임의의 시스템 또는 그 조합을 이용하여 플라즈마 처리 시스템에서 플라즈마가 제 1 프로세스 조성물로부터 형성된다.
단계 430에서, 도핑된 실리콘층을 포함하는 기판은, 도핑된 실리콘층을 에칭하기 위하여 단계 420 에서 형성된 플라즈마에 노출된다.
옵션적으로, 단계 440에서, 제 2 프로세스 조성물이 플라즈마 처리 시스템에 도입되며, 이 제 2 프로세스 조성물은 할로겐 함유 가스를 포함한다. 대안적으로, 제 2 프로세스 조성물은 희가스와 같은 불활성 가스를 더 포함할 수 있다.
옵션적으로, 단계 450에서, 예를 들어 도 2∼6 에서 설명한 임의의 시스템 또는 그 조합을 이용하여 플라즈마 처리 시스템에서 플라즈마가 제 2 프로세스 조성물로부터 형성된다.
옵션적으로, 단계 460에서, 기판은 도핑되지 않은 나머지 실리콘층을 에칭하기 위하여 단계 450 에서 형성된 플라즈마에 노출된다.
이상으로 본 발명의 어떤 실시형태들만 자세히 설명하였지만, 당업자라면 본 발명의 신규한 내용과 이점을 실질적으로 벗어나지 않고 상기 실시형태들에 대한 많은 수정이 가능함을 쉽게 알 수 있다. 따라서, 이러한 모든 수정은 본 발명의 범위에 포함되는 것이다.
Claims (23)
- 기판 상의 실리콘층을 에칭하는 방법으로서,상기 실리콘층을 가지는 상기 기판을 플라즈마 처리 시스템에 배치하는 단계로서, 상기 실리콘층은, 도펀트를 가지고 상기 실리콘층의 두께의 제 1 부분을 점유하는 제 1 서브층(sub-layer) 및, 상기 실리콘층의 두께의 나머지 부분을 점유하는 도핑되지 않은 제 2 서브층(sub-layer)을 포함하며, 상기 제1 서브층은 상기 제2 서브층 위에 배치되고, 상기 실리콘층에서의 도펀트 농도는 상기 제1 서브층과 상기 제2 서브층 사이에서 변동하는 것인 상기 기판을 플라즈마 처리 시스템에 배치하는 단계;상기 플라즈마 처리 시스템에 SF6 및 플루오르카본 가스를 포함하는 제1 프로세스 조성물을 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제1 프로세스 조성물로부터 제1 플라즈마를 형성하는 단계;상기 제1 서브층을 에칭하기에 충분한 제1 시간 기간 동안에 상기 기판을 상기 제1 플라즈마에 노출시키는 단계;할로겐 함유 가스를 포함하고 상기 제1 프로세스 조성물과 상이한 제 2 프로세스 조성물을 상기 플라즈마 처리 시스템에 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제 2 프로세스 조성물로부터 제 2 플라즈마를 형성하는 단계; 및상기 제1 시간 기간에 후속하여, 상기 제2 서브층을 에칭하기에 충분한 제2 시간 기간 동안에 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계;를 포함하는 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 제1 프로세스 조성물을 도입하는 단계는, 불활성 가스를 도입하는 단계를 더 포함하는 것인 실리콘층의 에칭 방법.
- 제 2 항에 있어서, 상기 불활성 가스를 도입하는 단계는, 희가스를 도입하는 단계를 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 플루오르카본 가스의 도입은, CxFy(x와 y는 1 이상의 정수)를 포함하는 조성물의 도입을 포함하는 것인 실리콘층의 에칭 방법.
- 제 4 항에 있어서, 상기 플루오르카본 가스의 도입은, C4F8, C5F8, C3F6 또는 C4F6, 또는 이들 중 2 이상의 임의의 조합의 도입을 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 플루오르카본 가스의 도입은, CHxFy(x와 y는 1 이상의 정수)를 포함하는 조성물의 도입을 포함하는 것인 실리콘층의 에칭 방법.
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 제 2 프로세스 조성물을 도입하는 단계는, SF6, HBr 또는 Cl2 또는 이들 중 2 이상의 임의의 조합을 도입하는 단계를 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 제 2 프로세스 조성물을 도입하는 단계는, 불활성 가스를 도입하는 단계를 더 포함하는 것인 실리콘층의 에칭 방법.
- 제 10 항에 있어서, 상기 불활성 가스를 도입하는 단계는, 희가스를 도입하는 단계를 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 기판을 상기 제1 플라즈마에 노출시키는 단계 및 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계는, 상기 실리콘층 위에 놓이는 에칭 마스크에 형성된 패턴을 상기 실리콘층에 전사함으로써 상기 실리콘층에 특징부(feature)를 형성하는 것을 용이하게 하는 것인 실리콘층의 에칭 방법.
- 제 12 항에 있어서, 상기 에칭 마스크는, 상기 기판을 상기 제1 플라즈마에 노출시키는 단계 및 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계 이전의 초기 임계 치수를 포함하고, 상기 실리콘층은, 상기 기판을 상기 제1 플라즈마에 노출시키는 단계 및 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계 이후의 최종 임계 치수를 포함하며, 트림양(trim amount)이 상기 초기 임계 치수와 상기 최종 임계 치수 사이의 차와 동등한 것인 실리콘층의 에칭 방법.
- 제 13 항에 있어서, 상기 기판 상의 제 1 특징부 상태는, 제 1 트림양에 대응하여 넓은 간격을 두고 배치된 하나 이상의 특징부를 포함하고, 상기 기판 상의 제 2 특징부 상태는, 제 2 트림양에 대응하여 좁은 간격을 두고 배치된 복수의 특징부를 포함하며, 상기 제 1 트림양과 상기 제 2 트림양 사이의 차는 상기 초기 임계 치수의 10%와 동등하거나 미만인 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 제1 플라즈마를 형성하는 단계는, 상기 기판이 놓여 있는 기판 홀더에 고주파(RF) 전력을 결합시키는 단계를 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 제1 플라즈마를 형성하는 단계는, 상기 기판이 놓여 있는 기판 홀더에 대향하여 위치되는 전극에 고주파(RF) 전력을 결합시키는 단계를 포함하는 것인 실리콘층의 에칭 방법.
- 제 1 항에 있어서, 상기 도펀트는, 인, 붕소 또는 비소 또는 이들 중 2 이상의 임의의 조합을 포함하는 것인 실리콘층의 에칭 방법.
- 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템으로서,도펀트를 포함하는 상기 실리콘층을 에칭하기 위하여 프로세스 조성물로부터 플라즈마를 형성하는 것을 용이하게 하기 위한 플라즈마 처리 챔버; 및상기 플라즈마 처리 챔버에 결합되어, SF6 및 플루오르카본 가스를 포함하는 상기 프로세스 조성물을 이용하여 프로세스 레시피를 실행하도록 구성되는 제어기를 포함하며,상기 프로세스 레시피는,상기 실리콘층을 가지는 상기 기판을 플라즈마 처리 시스템에 배치하는 단계로서, 상기 실리콘층은, 도펀트를 가지고 상기 실리콘층의 두께의 제 1 부분을 점유하는 제 1 서브층(sub-layer) 및, 상기 실리콘층의 두께의 나머지 부분을 점유하는 도핑되지 않은 제 2 서브층(sub-layer)을 포함하며, 상기 제1 서브층은 상기 제2 서브층 위에 배치되고, 상기 실리콘층에서의 도펀트 농도는 상기 제1 서브층과 상기 제2 서브층 사이에서 변동하는 것인 상기 기판을 플라즈마 처리 시스템에 배치하는 단계;상기 플라즈마 처리 시스템에 SF6 및 플루오르카본 가스를 포함하는 제1 프로세스 조성물을 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제1 프로세스 조성물로부터 제1 플라즈마를 형성하는 단계;상기 제1 서브층을 에칭하기에 충분한 제1 시간 기간 동안에 상기 기판을 상기 제1 플라즈마에 노출시키는 단계;할로겐 함유 가스를 포함하고 상기 제1 프로세스 조성물과 상이한 제 2 프로세스 조성물을 상기 플라즈마 처리 시스템에 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제 2 프로세스 조성물로부터 제 2 플라즈마를 형성하는 단계; 및상기 제1 시간 기간에 후속하여, 상기 제2 서브층을 에칭하기에 충분한 제2 시간 기간 동안에 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계를 포함하는 것인 플라즈마 처리 시스템.
- 제 18 항에 있어서, 상기 플루오르카본 가스는, CxFy(x와 y는 1 이상의 정수)를 포함하는 것인 플라즈마 처리 시스템.
- 제 18 항에 있어서, 상기 플루오르카본 가스는, C4F8, C5F8, C3F6 또는 C4F6, 또는 이들 중 2 이상의 임의의 조합을 포함하는 것인 플라즈마 처리 시스템.
- 제 18 항에 있어서, 상기 제1 프로세스 조성물은, 불활성 가스를 더 포함하는 것인 플라즈마 처리 시스템.
- 제 21 항에 있어서, 상기 불활성 가스는 희가스를 포함하는 것인 플라즈마 처리 시스템.
- 컴퓨터 시스템에서 실행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독가능한 매체로서,상기 프로그램 명령들이 상기 컴퓨터 시스템에 의해 실행되는 경우, 상기 컴퓨터 시스템으로 하여금 플라즈마 처리 시스템을 제어하여,실리콘층을 가지는 기판을 상기 플라즈마 처리 시스템에 배치하는 단계로서, 상기 실리콘층은, 도펀트를 가지고 상기 실리콘층의 두께의 제 1 부분을 점유하는 제 1 서브층(sub-layer) 및, 상기 실리콘층의 두께의 나머지 부분을 점유하는 도핑되지 않은 제 2 서브층(sub-layer)을 포함하며, 상기 제1 서브층은 상기 제2 서브층 위에 배치되고, 상기 실리콘층에서의 도펀트 농도는 상기 제1 서브층과 상기 제2 서브층 사이에서 변동하는 것인 상기 기판을 상기 플라즈마 처리 시스템에 배치하는 단계;상기 플라즈마 처리 시스템에 SF6 및 플루오르카본 가스를 포함하는 제1 프로세스 조성물을 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제1 프로세스 조성물로부터 제1 플라즈마를 형성하는 단계;상기 제1 서브층을 에칭하기에 충분한 제1 시간 기간 동안에 상기 기판을 상기 제1 플라즈마에 노출시키는 단계;할로겐 함유 가스를 포함하고 상기 제1 프로세스 조성물과 상이한 제 2 프로세스 조성물을 상기 플라즈마 처리 시스템에 도입하는 단계;상기 플라즈마 처리 시스템에서 상기 제 2 프로세스 조성물로부터 제 2 플라즈마를 형성하는 단계; 및상기 제1 시간 기간에 후속하여, 상기 제2 서브층을 에칭하기에 충분한 제2 시간 기간 동안에 상기 기판을 상기 제 2 플라즈마에 노출시키는 단계;를 수행하게 하는 것인 컴퓨터 판독가능한 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/225,891 | 2005-09-14 | ||
| US11/225,891 US7531461B2 (en) | 2005-09-14 | 2005-09-14 | Process and system for etching doped silicon using SF6-based chemistry |
| PCT/US2006/029278 WO2007040752A2 (en) | 2005-09-14 | 2006-07-27 | Process and system for etching doped silicon using sf6-based chemistry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080044340A KR20080044340A (ko) | 2008-05-20 |
| KR101220073B1 true KR101220073B1 (ko) | 2013-01-18 |
Family
ID=37853997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087008478A KR101220073B1 (ko) | 2005-09-14 | 2006-07-27 | 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7531461B2 (ko) |
| JP (1) | JP5159626B2 (ko) |
| KR (1) | KR101220073B1 (ko) |
| CN (1) | CN100557776C (ko) |
| TW (1) | TWI338330B (ko) |
| WO (1) | WO2007040752A2 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7341951B2 (en) * | 2005-12-27 | 2008-03-11 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| US8394724B2 (en) * | 2006-08-31 | 2013-03-12 | Globalfoundries Singapore Pte. Ltd. | Processing with reduced line end shortening ratio |
| EP2235742B1 (en) * | 2007-12-21 | 2020-02-12 | Solvay Fluor GmbH | Process for the production of microelectromechanical systems |
| US7888267B2 (en) * | 2008-02-01 | 2011-02-15 | Tokyo Electron Limited | Method for etching silicon-containing ARC layer with reduced CD bias |
| JP4999185B2 (ja) * | 2008-03-04 | 2012-08-15 | 富士フイルム株式会社 | ドライエッチング方法及びドライエッチング装置 |
| JP5102720B2 (ja) * | 2008-08-25 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP5530088B2 (ja) * | 2008-10-20 | 2014-06-25 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| CN103086607B (zh) * | 2011-10-28 | 2015-08-26 | 清华大学 | 光栅的制备方法 |
| CN102709350A (zh) * | 2012-07-05 | 2012-10-03 | 合肥海润光伏科技有限公司 | 太阳能电池的选择性发射极结构及其制备方法 |
| US9882113B1 (en) * | 2014-06-23 | 2018-01-30 | National Technology & Engineering Solutions Of Sandia, Llc | Gallium beam lithography for superconductive structure formation |
| US10287499B2 (en) * | 2014-10-10 | 2019-05-14 | Kanto Denka Kogyo Co., Ltd. | Etching gas composition for silicon compound, and etching method |
| KR101623654B1 (ko) * | 2014-11-25 | 2016-05-23 | 아주대학교산학협력단 | 플라즈마 가스를 사용한 실리콘 기판 식각방법 |
| GB2533090A (en) * | 2014-12-08 | 2016-06-15 | Skf Ab | Sensor device with mounting means |
| EP3153463B1 (en) | 2015-10-08 | 2018-06-13 | IMEC vzw | Method for producing a pillar structure in a semiconductor layer |
| JP7443953B2 (ja) | 2020-06-19 | 2024-03-06 | 東京エレクトロン株式会社 | リンドープシリコン膜を除去する方法、及びシステム |
| JP2023002200A (ja) * | 2021-06-22 | 2023-01-10 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242065A (ja) * | 1997-02-20 | 1998-09-11 | Siemens Ag | ポリシリコン層及び層構造の製造方法並びにパターニング方法 |
| JP2003533869A (ja) * | 2000-02-17 | 2003-11-11 | アプライド マテリアルズ インコーポレイテッド | キャビティをエッチングする方法 |
| US6921723B1 (en) * | 2002-04-23 | 2005-07-26 | Applied Materials, Inc. | Etching method having high silicon-to-photoresist selectivity |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3193265B2 (ja) | 1995-05-20 | 2001-07-30 | 東京エレクトロン株式会社 | プラズマエッチング装置 |
| US6479373B2 (en) * | 1997-02-20 | 2002-11-12 | Infineon Technologies Ag | Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases |
| US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
| US6399507B1 (en) * | 1999-09-22 | 2002-06-04 | Applied Materials, Inc. | Stable plasma process for etching of films |
| JP2003518766A (ja) | 1999-12-23 | 2003-06-10 | アプライド マテリアルズ インコーポレイテッド | オープン領域の多いシリコン構造を異方性エッチングするためのフッ素ベースプラズマエッチング方法 |
| US6890863B1 (en) | 2000-04-27 | 2005-05-10 | Micron Technology, Inc. | Etchant and method of use |
| US6670278B2 (en) * | 2001-03-30 | 2003-12-30 | Lam Research Corporation | Method of plasma etching of silicon carbide |
| US20040018739A1 (en) | 2002-07-26 | 2004-01-29 | Applied Materials, Inc. | Methods for etching using building blocks |
| JP4024636B2 (ja) * | 2002-09-20 | 2007-12-19 | 富士通株式会社 | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 |
| US6867084B1 (en) | 2002-10-03 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure and method of forming the gate dielectric with mini-spacer |
| JP3905462B2 (ja) | 2002-11-20 | 2007-04-18 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| US7368392B2 (en) | 2003-07-10 | 2008-05-06 | Applied Materials, Inc. | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode |
| KR100574952B1 (ko) | 2003-11-04 | 2006-05-02 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법 |
| US7422962B2 (en) | 2004-10-27 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Method of singulating electronic devices |
-
2005
- 2005-09-14 US US11/225,891 patent/US7531461B2/en not_active Expired - Fee Related
-
2006
- 2006-07-27 JP JP2008531093A patent/JP5159626B2/ja not_active Expired - Fee Related
- 2006-07-27 WO PCT/US2006/029278 patent/WO2007040752A2/en active Application Filing
- 2006-07-27 CN CNB200680033770XA patent/CN100557776C/zh not_active Expired - Fee Related
- 2006-07-27 KR KR1020087008478A patent/KR101220073B1/ko not_active IP Right Cessation
- 2006-09-11 TW TW095133485A patent/TWI338330B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242065A (ja) * | 1997-02-20 | 1998-09-11 | Siemens Ag | ポリシリコン層及び層構造の製造方法並びにパターニング方法 |
| JP2003533869A (ja) * | 2000-02-17 | 2003-11-11 | アプライド マテリアルズ インコーポレイテッド | キャビティをエッチングする方法 |
| US6921723B1 (en) * | 2002-04-23 | 2005-07-26 | Applied Materials, Inc. | Etching method having high silicon-to-photoresist selectivity |
Also Published As
| Publication number | Publication date |
|---|---|
| US7531461B2 (en) | 2009-05-12 |
| KR20080044340A (ko) | 2008-05-20 |
| CN100557776C (zh) | 2009-11-04 |
| TWI338330B (en) | 2011-03-01 |
| US20070056926A1 (en) | 2007-03-15 |
| TW200717647A (en) | 2007-05-01 |
| WO2007040752A3 (en) | 2008-01-17 |
| JP2009508354A (ja) | 2009-02-26 |
| JP5159626B2 (ja) | 2013-03-06 |
| CN101263582A (zh) | 2008-09-10 |
| WO2007040752A2 (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101220073B1 (ko) | 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 | |
| US7732340B2 (en) | Method for adjusting a critical dimension in a high aspect ratio feature | |
| US7709397B2 (en) | Method and system for etching a high-k dielectric material | |
| JP2009503889A (ja) | 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム | |
| US20070190792A1 (en) | Method and system for selectively etching a dielectric material relative to silicon | |
| US7465673B2 (en) | Method and apparatus for bilayer photoresist dry development | |
| KR100989107B1 (ko) | 다층 포토레지스트 건식 현상을 위한 방법 및 장치 | |
| US20070059938A1 (en) | Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon | |
| US20050136681A1 (en) | Method and apparatus for removing photoresist from a substrate | |
| US7344991B2 (en) | Method and apparatus for multilayer photoresist dry development | |
| US20070056927A1 (en) | Process and system for etching doped silicon | |
| US8048325B2 (en) | Method and apparatus for multilayer photoresist dry development | |
| US7767926B2 (en) | Method and system for dry development of a multi-layer mask using sidewall passivation and mask passivation | |
| US20050136666A1 (en) | Method and apparatus for etching an organic layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |