JP4725232B2 - 液晶パネルの製造方法 - Google Patents
液晶パネルの製造方法 Download PDFInfo
- Publication number
- JP4725232B2 JP4725232B2 JP2005223933A JP2005223933A JP4725232B2 JP 4725232 B2 JP4725232 B2 JP 4725232B2 JP 2005223933 A JP2005223933 A JP 2005223933A JP 2005223933 A JP2005223933 A JP 2005223933A JP 4725232 B2 JP4725232 B2 JP 4725232B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- gas
- substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
これらの結果を基に定めた新しいエッチング条件(以下、実施条件と称する)を、比較のための従来のエッチング条件(以下、比較条件と称する)と共に、表1に示す。比較条件は基板の加熱のみを目的としたステップ(工程)は設けずに、最初からCF4ガスとO2ガスの混合ガスで150秒間エッチングしている(ステップは1つである)。つまり、プレートからの伝熱により基板を加熱しつつエッチングしている。
比較条件:TiN= 93nm、Poly−Si=1325nm、WSi=660nm
実施条件:TiN=589nm、Poly−Si=1445nm、WSi=656nm
比較条件では、WSi膜404のエッチング量を660nmまでに抑えた場合、TiN膜602は(初期の150nmの膜厚に対し)60パーセント程度しかエッチングできず、位置合わせマークの上層のTiN膜602を完全には除去できない。一方実施条件では、TiN膜602を初期の150nmの膜厚に対して4倍近くエッチングでき、エッチング残りの発生を充分に抑制できる。
比較条件:TiN=604nm、Poly−Si=8610nm、WSi=4300nm
実施条件:TiN=589nm、Poly−Si=1445nm、WSi= 656nm
比較条件では、TiN膜602を約600nmまでエッチングした場合、WSi膜404は4300nmエッチングされる。これはWSi膜404の穴が、図4に示す第1の層間絶縁膜406、及び第2の層間絶縁膜408に形成された穴に比べて16μm以上拡大される事となり、表示性能に悪影響を及ぼし得る。一方実施条件では、TiN膜602を約600nmエッチング可能な時間プラズマを印加しても、WSi膜404のエッチング量は660nmに留まる。これはWSi膜404の穴を同様に約0.9μm拡大するが、その程度なら表示面に漏れる光は少なく、表示性能に悪影響を及ぼさない。
上記の第1の実施形態では、3種類の薄膜を同時にエッチングする場合において、基板の加熱によるエッチングレートの上昇率が薄膜の形成材料によって異なることを利用していたが、1種類の薄膜をエッチングする工程にも本発明は適用可能である。
Claims (1)
- TFT基板と対向基板とが貼り合わされてなる液晶パネルの製造方法において、
WSi膜からなる遮光層と、前記遮光層の上層に配置されるとともに複数のゲート線間を接続し、且つ多結晶シリコンからなるヒューズ線と、前記対向基板との貼り合せる際の位置合わせに用いられるとともにAl膜及びTiN膜の積層膜からなる位置合わせマークと、が表面に露出した前記TFT基板に対し、前記ヒューズ線を切断するとともに前記位置合わせマークにおける前記TiN膜を除去するエッチング工程を有し、
前記エッチング工程は、CF 4 、又はCF 4 を主成分とするガスのプラズマの印加により前記TFT基板を加熱することで、前記TiN膜のエッチングレートの、前記WSi膜又は前記ヒューズ線を構成する多結晶シリコンのエッチングレートに対する比を増加させる第1の工程と、
前記ヒューズ線及び前記TiN膜を前記CF 4 、又はCF 4 を主成分とするガスにO 2 ガス又はO 2 ガスを主成分とするガスを混合したガスのプラズマの印加によりエッチングする第2の工程と、を含むことを特徴とする液晶パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005223933A JP4725232B2 (ja) | 2005-08-02 | 2005-08-02 | 液晶パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005223933A JP4725232B2 (ja) | 2005-08-02 | 2005-08-02 | 液晶パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007042778A JP2007042778A (ja) | 2007-02-15 |
JP4725232B2 true JP4725232B2 (ja) | 2011-07-13 |
Family
ID=37800500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005223933A Expired - Fee Related JP4725232B2 (ja) | 2005-08-02 | 2005-08-02 | 液晶パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4725232B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3529849B2 (ja) * | 1994-05-23 | 2004-05-24 | 富士通株式会社 | 半導体装置の製造方法 |
JP4092602B2 (ja) * | 1998-11-11 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
KR101037308B1 (ko) * | 2003-05-30 | 2011-05-27 | 도쿄엘렉트론가부시키가이샤 | 고-k 유전성 재료 에칭 방법 및 시스템 |
JP2005019622A (ja) * | 2003-06-25 | 2005-01-20 | Seiko Epson Corp | トリミング部を備えた半導体装置及びその製造方法 |
JP3764452B2 (ja) * | 2003-10-14 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2005166900A (ja) * | 2003-12-02 | 2005-06-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-08-02 JP JP2005223933A patent/JP4725232B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007042778A (ja) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100835023B1 (ko) | 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 | |
US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
JP2007273827A (ja) | リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法 | |
JP4563409B2 (ja) | リフロー処理方法およびtftの製造方法 | |
US6653216B1 (en) | Transparent electrode forming apparatus and method of fabricating active matrix substrate | |
US20110065277A1 (en) | Reflow method, pattern generating method, and fabrication method for tft for lcd | |
US20060292876A1 (en) | Plasma etching method and apparatus, control program and computer-readable storage medium | |
US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
KR20090083329A (ko) | 리플로우 방법, 패턴 형성 방법 및 tft의 제조 방법 | |
KR100880746B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 | |
JP4725232B2 (ja) | 液晶パネルの製造方法 | |
KR100928504B1 (ko) | 반도체 소자 및 반도체 소자의 제조방법 | |
KR100481890B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
US7928013B1 (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
KR20020009188A (ko) | 반도체 제조에서의 식각 방법 | |
JP5100997B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
US7396708B2 (en) | Etching method for metal layer of display panel | |
JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
JP2005026348A (ja) | プラズマ処理方法 | |
KR100707017B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
JP2005072443A (ja) | 薄膜トランジスタの製造方法及び表示装置の製造方法 | |
US20080176408A1 (en) | Method and apparatus for manufacturing semiconductor devices, control program and computer-readable storage medium | |
JP2020126899A (ja) | 基板処理方法及び基板処理装置 | |
KR20030058325A (ko) | 알루미늄 금속층과 투명도전성 금속층의 접촉구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |