JP2007273827A - リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 - Google Patents

リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 Download PDF

Info

Publication number
JP2007273827A
JP2007273827A JP2006098973A JP2006098973A JP2007273827A JP 2007273827 A JP2007273827 A JP 2007273827A JP 2006098973 A JP2006098973 A JP 2006098973A JP 2006098973 A JP2006098973 A JP 2006098973A JP 2007273827 A JP2007273827 A JP 2007273827A
Authority
JP
Japan
Prior art keywords
film
resist
reflow
mask
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006098973A
Other languages
English (en)
Inventor
Yutaka Aso
豊 麻生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006098973A priority Critical patent/JP2007273827A/ja
Priority to US11/727,754 priority patent/US20070232080A1/en
Priority to TW096111307A priority patent/TW200739679A/zh
Priority to CNB2007100913537A priority patent/CN100474510C/zh
Priority to KR1020070031541A priority patent/KR20070098718A/ko
Publication of JP2007273827A publication Critical patent/JP2007273827A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

【課題】 レジストのリフロー処理において、軟化したレジストの流動方向および流動面積を高い精度に制御可能で、もってパターン形成や液晶表示装置用ＴＦＴ素子の製造に利用できる技術を提供する。
【解決手段】 リフロー処理されるレジスト１０３は、ターゲット領域Ｓ１に臨む側の下端部Ｊが、下層膜１０２の端部よりもターゲット領域Ｓ１側へ向けて張出し、オーバーハング形状に形成されている。レジスト１０３の下端部Ｊを下層膜１０２よりも突出させておくことにより、レジスト１０３の停滞が起こらず、軟化したレジストを速やかにターゲット領域Ｓ１へ向けて流動させる。また、ターゲット領域Ｓ１へ向けてレジスト１０３の流動を促進させることの反作用として、禁止領域Ｓ２へ向かうレジスト１０３の流動が抑制され、禁止領域Ｓ２へ到達することなく変形が停止する。
【選択図】図６Ａ

Description

本発明は、例えば薄膜トランジスタ（ＴＦＴ）素子などの半導体装置用のパターン形成過程で利用できるレジストのリフロー方法並びにそれを用いたパターン形成方法および液晶表示装置用ＴＦＴ素子の製造方法に関する。
近年では、半導体装置の高集積化と微細化が進展している。しかし、高集積化や微細化が進むと、半導体装置の製造工程が複雑化し、製造コストが増加する。このため、製造コストを大幅に低減すべく、フォトリソグラフィーのためのマスクパターンの形成工程を統合させて全体の工程数を短縮させることが検討されている。
マスクパターンの形成工程数を削減する技術として、レジストに有機溶剤を浸透させることによりレジストを軟化させ、レジストパターンの形状を変化させることによって、マスクパターンの形成工程を省略できるリフロープロセスが提案されている（例えば、特許文献１）。
特開２００２−３３４８３０号公報（特許請求の範囲など）
前記特許文献１の方法では、レジストを軟化させて広げる際の方向およびレジストによる被覆面積を制御することが難しいという問題があった。例えば、特許文献１の第４実施形態には、膜厚差のあるレジストマスクをリフローさせてＴＦＴ素子のチャンネル領域を被覆する技術が開示されているが、この場合、例えば図２３Ａに示すように、膜厚差を有するレジスト５０７ａ，５０７ｂは、前のエッチング工程のマスクとして使用されたまま、下層膜であるオーミックコンタクト層５０５およびソース・ドレイン電極５０６の上に、これらと同じ面積で形成されている。
このため、図２３Ｂに示すように、リフロー後の変形レジスト５１１は、前記ソース・ドレイン電極５０６およびオーミックコンタクト層５０５の面積を大幅に逸脱し、さらに下層のａ−Ｓｉ層５０４上にまで広がってしまう。このように、本来のリフロー処理のターゲット領域（この場合はチャンネル領域５１０）だけでなく、図２３Ｂにおいて破線で囲む周辺領域Ｚ１にまでレジストが広がることにより、例えば一つのＴＦＴ素子を製造するために必要な面積（ドット面積）が大きくなり、高集積化や微細化への対応が困難になる。なお、図２３Ａ，図２３Ｂにおいて、符号５０３は窒化ケイ素などの絶縁膜、符号５１０はチャンネル領域であり、ゲート電極は図示を省略している（図２４Ａ〜図２４Ｃにおいても同様である）。
また、特許文献１の第５実施形態では、図２４Ａに示すように、膜厚差のあるレジスト５０７ａ，５０７ｂに対し、リフロー処理を行なう前に、Ｏ２プラズマによるアッシング工程を設ける技術が提案されている。この場合、図２４Ｂに示すようにＯ２プラズマアッシングにより、薄レジストマスク部分が除去され、被覆領域が縮小されたレジスト５０８ａ，５０８ｂを、チャンネル領域５１０に隣接した位置に残存させてからリフロー処理が行なわれる。しかし、Ｏ２プラズマアッシングを行なった場合には、通常レジストが横方向へも削られてしまうため、チャンネル領域５１０に臨むレジスト５０８ａ，５０８ｂの側面と下層膜（ソース・ドレイン電極５０６）との端部に段差Ｄが形成されてしまう。このような段差Ｄが形成されると、平坦面に比べて段差Ｄを越えるまでに時間を要し、そこで軟化したレジストの流動が停滞する結果、フロー方向の制御が困難になる。
例えば、段差Ｄで軟化したレジストの流動が停滞した場合であっても、段差が無い方向への流動は進行していくので、変形レジストの被覆領域が偏り、最悪の場合には、例えば図２４Ｃに示すように、変形レジスト５１１によってチャンネル領域５１０を完全に被覆できなかったり、周辺のレジスト流入禁止領域Ｚ２が変形レジスト５１１によって被覆されてしまい、デバイスの性能不良を引き起こしたりする可能性がある。また、段差Ｄにおける軟化したレジストの流動の停滞は、リフロー工程の工程時間を長期化させてＴＦＴ製造のスループットを低下させる要因となる。
このように、特許文献１の方法では、リフロー前のレジスト面積を下層膜と一致させてしまうと、周辺領域への軟化したレジストの流出が避けられないためにＴＦＴ素子の微細化への対応が困難になる、という課題があり、他方、アッシング処理等によってレジスト面積を下層膜に対して縮小させた場合には、軟化したレジストを広げたい方向に段差が形成され、この段差上で軟化したレジストの流動（つまり、面積の拡大）に停滞が生じ、ターゲット領域にレジストを流入させることができずに、マスクとしての機能が損なわれてしまう、という課題があった。
従って、本発明は、レジストのリフロー処理において、軟化したレジストの流動方向および流動面積を高い精度に制御可能で、もってパターン形成や液晶表示装置用ＴＦＴ素子の製造に利用できる技術を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点は、第１の膜と、該第１の膜よりも上層に形成された第２の膜と、該第２の膜の直上に形成され、前記第１の膜が露出した露出領域と前記第１の膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対し、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域の一部または全部を被覆するリフロー方法であって、
前記レジスト膜として、その端部が、前記第２の膜の端部よりも前記露出領域の上方に向けて突出した形状のレジスト膜を用いることを特徴とする、リフロー方法を提供する。
上記第１の観点において、前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
軟化した前記レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。
また、有機溶剤雰囲気において前記レジストを変形させることが好ましい。
また、前記レジスト膜のパターン形成を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なうことが好ましい。
本発明の第２の観点は、第１の膜と、該第１の膜よりも上層に第２の膜が形成された被処理体に対し、前記第２の膜を覆うようにレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜をパターン形成するマスクパターニング工程と、
前記パターン形成された前記レジスト膜をマスクとして、前記第２の膜をエッチングして前記第１の膜のターゲット領域を露出させるとともに、前記レジスト膜の端部が前記第２の膜の端部よりも前記ターゲット領域の上方に突き出た突出形状を形成する工程と、
前記パターン形成されたレジスト膜を再現像処理し、前記レジスト膜の突出形状を維持した状態でその被覆面積を縮小させる再現像処理工程と、
前記レジスト膜のレジストを軟化させて変形させ、前記第１の膜の前記ターゲット領域を変形レジストにより被覆するリフロー工程と、
前記変形レジストをマスクとして前記第１の膜の露出領域をエッチングする工程と、
前記変形レジストを除去する工程と、
前記変形レジストが除去されることにより再露出した前記第１の膜のターゲット領域に対してエッチングを行なう工程と、
を含む、パターン形成方法を提供する。
上記第２の観点において、前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
前記リフロー工程において、前記軟化レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。
また、前記リフロー工程において、有機溶剤雰囲気において前記レジストを変形させることが好ましい。
また、前記再現像処理工程に先立ち、レジスト表面の変質層を除去する前処理工程を行なうことが好ましい。
また、前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なうことが好ましい。
さらに、上記第２の観点において、被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆うゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜が形成された積層構造体であり、
前記第１の膜が、前記オーミックコンタクト用Ｓｉ膜であり、前記第２の膜がソース・ドレイン用金属膜であってもよい。
また、本発明の第３の観点は、基板上にゲート線及びゲート電極を形成する工程と、
前記ゲート線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
前記レジスト膜をハーフ露光処理および現像処理して、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングすることにより、ソース電極用金属膜とドレイン電極用金属膜とを形成し、これらソース電極用金属膜とドレイン電極用金属膜との間のチャンネル領域用凹部に下層のオーミックコンタクト用Ｓｉ膜を露出させるとともに、前記レジスト膜の端部が前記ソース電極用金属膜の端部および前記ドレイン電極用金属膜の端部よりも前記チャンネル領域用凹部に突き出た突出形状を形成する工程と、
パターン形成された前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを再現像処理して前記突出形状を残した状態でそれぞれの被覆面積を縮小させる工程と、
縮小後の前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶剤を作用させて軟化させた軟化レジストを変形させることにより、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を覆うリフロー工程と、
変形後の前記レジスト並びに前記ソース電極用金属膜および前記ドレイン電極用金属膜をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
変形後の前記レジストを除去して、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
前記ソース電極用金属膜と前記ドレイン電極用金属膜とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
を含む、液晶表示装置用ＴＦＴ素子の製造方法を提供する。
上記第３の観点において、前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
前記リフロー工程において、前記軟化レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。
本発明の第４の観点は、コンピュータ上で動作し、実行時に、処理チャンバ内で上記第１の観点のリフロー方法が行なわれるようにリフロー処理装置を制御する、制御プログラムを提供する。
本発明の第５の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、処理チャンバ内で上記第１の観点のリフロー方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
本発明の第６の観点は、被処理体を載置する支持台を備えた処理チャンバと、
前記処理チャンバ内に有機溶媒を供給するためのガス供給手段と、
前記処理チャンバ内で上記第１の観点のリフロー方法が行なわれるように制御する制御部と、
を備えた、リフロー処理装置を提供する。
本発明によれば、リフロー処理に使用するレジスト膜の端部を、その直下の下層膜の端部よりも、リフロー処理により被覆したい領域に向けて突出させた突出形状（オーバーハング形状）としたので、軟化したレジストが、例えば下層膜の段差で停滞するといった事態が避けられ、流動が速められ、リフロー処理時間を短縮できる。
また、オーバーハング形状によりレジストの流動方向も制御することが可能であり、リフロー処理で被覆したい領域に的確に軟化したレジストを流すことが可能になる。このため、本発明のリフロー方法を、レジストをマスクにしたエッチング工程が繰り返し行なわれるＴＦＴ素子などの半導体装置の製造に適用することにより、省マスク化と工程数の削減が可能になるだけでなく、処理時間の短縮化とエッチング精度の向上が実現し、半導体装置の高集積化や微細化への対応も可能になる。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を示す概略平面図である。ここでは、ＬＣＤ用ガラス基板（以下、単に「基板」と記す）Ｇの表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、再被覆させるためのリフロー処理を行なうリフロー処理ユニットと、このリフロー処理に先だって行なわれる再現像処理および前処理を行なうための再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）を備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理システム１００は、複数の基板Ｇを収容するカセットＣを載置するカセットステーション（搬入出部）１と、基板Ｇにリフロー処理および再現像処理を含む一連の処理を施すための複数の処理ユニットを備えた処理ステーション（処理部）２と、リフロー処理システム１００の各構成部を制御する制御部３と、を備えている。なお、図１において、リフロー処理システム１００の長手方向をＸ方向、平面上においてＸ方向と直交する方向をＹ方向とする。
カセットステーション１は、処理ステーション２の一方の端部に隣接して配置されている。このカセットステーション１は、カセットＣと処理ステーション２との間で基板Ｇの搬入出を行うための搬送装置１１を備えており、このカセットステーション１において外部に対するカセットＣの搬入出が行われる。また、搬送装置１１は、カセットＣの配列方向であるＹ方向に沿って設けられた搬送路１０上を移動可能な搬送アーム１１ａを有している。この搬送アーム１１ａは、Ｘ方向への進出・退避および回転可能に設けられており、カセットＣと処理ステーション２との間で基板Ｇの受渡しを行なえるように構成されている。
処理ステーション２は、基板Ｇに対してレジストのリフロー処理、その前処理および再現像処理を行う際の一連の工程を実施するための複数の処理ユニットを備えている。これら各処理ユニットにおいて基板Ｇは１枚ずつ処理される。また、処理ステーション２は、基本的にＸ方向に延在する基板Ｇ搬送用の中央搬送路２０を有しており、この中央搬送路２０を挟んでその両側に各処理ユニットが、中央搬送路２０に臨むように配置されている。
また、中央搬送路２０には、各処理ユニットとの間で基板Ｇの搬入出を行うための搬送装置２１が備えられており、処理ユニットの配列方向であるＸ方向に移動可能な搬送アーム２１ａを有している。さらに、この搬送アーム２１ａは、Ｙ方向への進出・退避、上下方向への昇降および回転可能に設けられており、各処理ユニットとの間で基板Ｇの搬入出を行なえるように構成されている。
処理ステーション２の中央搬送路２０に沿って一方側には、カセットステーション１の側から、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０およびリフロー処理ユニット（ＲＥＦＬＷ）６０がこの順に配列され、中央搬送路２０に沿って他方側には、三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃが一列に配列されている。各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃは、鉛直方向に多段に積層配置されている（図示省略）。
再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０は、リフロー処理に先だって、図示しない別の処理システムにおいて行なわれるメタルエッチング等の処理の際の変質層を除去するための前処理およびレジストのパターンを再現像する再現像処理を行なう処理ユニットである。この再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０は、スピンタイプの液処理機構を備えており、基板Ｇを保持しつつ一定速度で回転させながら、再現像処理のための再現像薬液吐出ノズルおよび前処理のためのリムーバ液吐出ノズルから、それぞれの処理液を基板Ｇに向けて吐出して、再現像薬液の塗布や前処理（レジスト表面変質層の除去処理）を行なえるように構成されている。
ここで、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０について図２および図３を参照しながら説明する。図２は再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０の平面図であり、図３は、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０におけるカップ部分の断面図である。図２に示されるように、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０はシンク３１により全体が包囲されている。また、図３に示すように、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０においては、基板Ｇを機械的に保持する保持手段、例えば、スピンチャック３２がモータ等の回転駆動機構３３により回転可能に設けられ、このスピンチャック３２の下側には、回転駆動機構３３を包囲するカバー３４が配置されている。スピンチャック３２は図示しない昇降機構により昇降可能となっており、上昇位置において搬送アーム２１ａとの間で基板Ｇの受け渡しを行う。このスピンチャック３２は真空吸引力等により、基板Ｇを吸着保持できるようになっている。
カバー３４の外周囲には２つのアンダーカップ３５・３６が離間して設けられており、この２つのアンダーカップ３５・３６の間の上方には、主として再現像薬液を下方に流すためのインナーカップ３７が昇降自在に設けられ、アンダーカップ３６の外側には、主としてリンス液を下方に流すためのアウターカップ３８がインナーカップ３７と一体的に昇降自在に設けられている。なお、図３において、紙面に向かって左側には再現像薬液の排出時にインナーカップ３７およびアウターカップ３８が上昇される位置が示され、右側にはリンス液の排出時にこれらが降下される位置が示されている。
アンダーカップ３５の内周側底部には回転乾燥時にユニット内を排気するための排気口３９が配設されており、２つのアンダーカップ３５・３６間には主に再現像薬液を排出するためのドレイン管４０ａが、アンダーカップ３６の外周側底部には主にリンス液を排出するためにドレイン管４０ｂが、設けられている。
アウターカップ３８の一方の側には、図２に示すように、再現像薬液およびリムーバ液供給用のノズル保持アーム４１が設けられ、ノズル保持アーム４１には、基板Ｇに再現像薬液を塗布するために用いられる再現像薬液吐出ノズル４２ａおよびリムーバ液吐出ノズル４２ｂが収納されている。
ノズル保持アーム４１は、ガイドレール４３の長さ方向に沿ってベルト駆動等の駆動機構４４により基板Ｇを横切って移動するように構成され、これにより再現像薬液の塗布時やリムーバ液の吐出時には、ノズル保持アーム４１は再現像薬液吐出ノズル４２ａから再現像薬液あるいはリムーバ液吐出ノズル４２ｂからリムーバ液を吐出しながら、静止した基板Ｇをスキャンするようになっている。
また、再現像薬液吐出ノズル４２ａおよびリムーバ液吐出ノズル４２ｂは、ノズル待機部４５に待機されるようになっており、このノズル待機部４５には再現像薬液吐出ノズル４２ａ、リムーバ液吐出ノズル４２ｂを洗浄するノズル洗浄機構４６が設けられている。
アウターカップ３８の他方の側には、純水等のリンス液吐出用のノズル保持アーム４７が設けられ、ノズル保持アーム４７の先端部分には、リンス液吐出ノズル４８が設けられている。リンス液吐出ノズル４８としては、例えば、パイプ状の吐出口を有するもの用いることができる。ノズル保持アーム４７は駆動機構４９によりガイドレール４３の長さ方向に沿ってスライド自在に設けられており、リンス液吐出ノズル４８からリンス液を吐出させながら、基板Ｇ上をスキャンするようになっている。
次に、上述した再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０を用いた前処理および再現像処理工程の概略を説明する。まず、インナーカップ３７とアウターカップ３８とを下段位置（図３の右側に示す位置）に位置させ、基板Ｇを保持した搬送アーム２１ａを再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０内に挿入し、このタイミングに合わせてスピンチャック３２を上昇させて、基板Ｇをスピンチャック３２へ受け渡す。搬送アーム２１ａを再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０外に待避させた後、基板Ｇが載置されたスピンチャック３２を降下させて所定位置に保持する。そして、ノズル保持アーム４１をインナーカップ３７内の所定位置に移動、配置し、昇降機構５０ｂを伸張させてリムーバ液吐出ノズル４２ｂのみを下方に位置させて保持し、基板Ｇ上をスキャンしながらリムーバ液吐出ノズル４２ｂを用いてアルカリ性のリムーバ液を基板Ｇ上に吐出する。ここで、リムーバ液としては、例えば強アルカリ水溶液を用いることができる。所定の反応時間が経過するまでの間に、昇降機構５０ｂを縮ませてリムーバ液吐出ノズル４２ｂを上方の位置に戻して保持し、ノズル保持アーム４１をインナーカップ３７およびアウターカップ３８から待避させ、代わりにノズル保持アーム４７を駆動して、リンス液吐出ノズル４８を基板Ｇ上の所定位置まで移動させる。続いて、インナーカップ３７とアウターカップ３８を上昇させ、上段位置（図３の左側位置）に保持する。
そして、基板Ｇを低速で回転させて基板Ｇ上のリムーバ液を振り切る動作に入るのとほぼ同時にリンス液吐出ノズル４８からリンス液を吐出し、さらにこれらの動作とほぼ同時に、排気口３９による排気動作を開始する。基板Ｇの回転が開始され、基板Ｇからその外周に向けて飛散するリムーバ液およびリンス液は、インナーカップ３７のテーパー部や外周壁（側面の垂直壁）に当たって下方へ導かれ、ドレイン管４０ａから排出される。
基板Ｇの回転開始から所定時間経過後には、リンス液を吐出しながら、また基板Ｇを回転させたままの状態でインナーカップ３７とアウターカップ３８を降下させて下段位置に保持する。下段位置では、基板Ｇの表面の水平位置がほぼアウターカップ３８のテーパー部の位置に合う高さとする。そして、リムーバ液の残渣が少なくなるように、基板Ｇの回転数を、リムーバ液を振り切るための回転動作開始時よりも大きくする。この基板Ｇの回転数を上げる操作は、インナーカップ３７とアウターカップ３８の降下動作と同時にまたはその前後のいずれの段階で行ってもよい。こうして、基板Ｇから飛散する主にリンス液からなる処理液は、アウターカップ３８のテーパー部や外周壁に当たってドレイン管４０ｂから排出される。次に、リンス液の吐出を停止してリンス液吐出ノズル４８を所定の位置に収納し、基板Ｇの回転数をさらに上げて所定時間保持する。すなわち高速回転により基板Ｇを乾燥するスピン乾燥を行う。
次に、ノズル保持アーム４１をインナーカップ３７内の所定位置に移動、配置し、昇降機構５０ａを伸張させて再現像薬液吐出ノズル４２ａのみを下方に位置させて保持し、基板Ｇ上をスキャンしながら再現像薬液吐出ノズル４２ａを用いて所定の再現像薬液を基板Ｇ上に塗布し、再現像薬液パドルを形成する。再現像薬液パドルが形成された後、所定の再現像処理時間（再現像反応時間）が経過するまでの間に、昇降機構５０ａにより、再現像薬液吐出ノズル４２ａを上方の位置に戻して保持し、ノズル保持アーム４１をインナーカップ３７およびアウターカップ３８から待避させ、代わりにノズル保持アーム４７を駆動して、リンス液吐出ノズル４８を基板Ｇ上の所定位置に保持する。続いて、インナーカップ３７とアウターカップ３８を上昇させ、上段位置（図３の左側位置）に保持する。
そして、基板Ｇを低速で回転させて基板Ｇ上の再現像薬液を振り切る動作に入るのとほぼ同時にリンス液吐出ノズル４８からリンス液を吐出し、さらにこれらの動作とほぼ同時に、排気口３９による排気動作を開始する。つまり、再現像反応時間の経過前には排気口３９は未動作の状態とすることが好ましく、これにより、基板Ｇ上に形成された再現像薬液パドルには、排気口３９の動作による気流発生等の悪影響が発生しない。
基板Ｇの回転が開始され、基板Ｇからその外周に向けて飛散する再現像薬液およびリンス液は、インナーカップ３７のテーパー部や外周壁（側面の垂直壁）に当たって下方へ導かれ、ドレイン管４０ａから排出される。基板Ｇの回転開始から所定時間経過後には、リンス液を吐出しながら、また基板Ｇを回転させたままの状態でインナーカップ３７とアウターカップ３８を降下させて下段位置に保持する。下段位置では、基板Ｇの表面の水平位置がほぼアウターカップ３８のテーパー部の位置に合う高さとする。そして、再現像薬液の残渣が少なくなるように、基板Ｇの回転数を、再現像薬液を振り切るための回転動作開始時よりも大きくする。この基板Ｇの回転数を上げる操作は、インナーカップ３７とアウターカップ３８の降下動作と同時にまたはその前後のいずれの段階で行ってもよい。こうして、基板Ｇから飛散する主にリンス液からなる処理液は、アウターカップ３８のテーパー部や外周壁に当たってドレイン管４０ｂから排出される。次に、リンス液の吐出を停止してリンス液吐出ノズル４８を所定の位置に収納し、基板Ｇの回転数をさらに上げて所定時間保持する。すなわち高速回転により基板Ｇを乾燥するスピン乾燥を行う。
以上のようにして、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０における一連の処理が終了する。そして、前記と逆の手順により、搬送アーム２１ａによって処理後の基板Ｇが再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０から搬出される。
一方、処理ステーション２のリフロー処理ユニット（ＲＥＦＬＷ）６０では、基板Ｇ上に形成されたレジストを有機溶媒例えばシンナー雰囲気で軟化させて再被覆させるリフロー処理が行なわれる。
ここで、リフロー処理ユニット（ＲＥＦＬＷ）６０の構成について、さらに詳細に説明する。図４は、リフロー処理ユニット（ＲＥＦＬＷ）６０の概略断面図である。リフロー処理ユニット（ＲＥＦＬＷ）６０は、チャンバ６１を有している。チャンバ６１は、下部チャンバ６１ａと、この下部チャンバ６１ａの上部に当接される上部チャンバ６１ｂとを有している。上部チャンバ６１ｂと下部チャンバ６１ａとは、図示しない開閉機構により開閉可能に構成されており、開状態のときに、搬送装置２１により基板Ｇの搬入出が行なわれる。
このチャンバ６１内には、基板Ｇを水平に支持する支持テーブル６２が設けられている。支持テーブル６２は熱伝導率に優れた材質例えばアルミニウムで構成されている。
支持テーブル６２には、図示しない昇降機構によって駆動され、基板Ｇを昇降させる３本の昇降ピン６３（図４では２本のみを図示する）が、支持テーブル６２を貫通するように設けられている。この昇降ピン６３は、昇降ピン６３と搬送装置２１との間で基板Ｇを受け渡しする際には、基板Ｇを支持テーブル６２から持ち上げて所定の高さ位置で基板Ｇを支持し、基板Ｇのリフロー処理中は、例えば、その先端が支持テーブル６２の上面と同じ高さとなるようにして保持される。
下部チャンバ６１ａの底部には、排気口６４ａ，６４ｂが形成されており、この排気口６４ａ，６４ｂには排気系６４が接続されている。そして、この排気系６４を通ってチャンバ６１内の雰囲気ガスが排気される。
支持テーブル６２の内部には、温度調節媒体流路６５が設けられており、この温度調節媒体流路６５には、例えば温調冷却水などの温度調節媒体が温度調節媒体導入管６５ａを介して導入され、温度調節媒体排出管６５ｂから排出されて循環し、その熱（例えば冷熱）が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度に制御される。
チャンバ６１の天壁部分には、シャワーヘッド６６が、支持テーブル６２に対向するように設けられている。このシャワーヘッド６６の下面６６ａには、多数のガス吐出孔６６ｂが設けられている。
また、シャワーヘッド６６の上部中央には、ガス導入部６７が設けられており、このガス導入部６７はシャワーヘッド６６の内部に形成された空間６８に連通している。ガス導入部６７にはガス供給配管６９が接続されており、このガス供給配管６９の他端には、有機溶媒例えばシンナーを気化して供給するバブラータンク７０が接続されている。なお、ガス供給配管６９には、開閉バルブ７１が設けられている。
バブラータンク７０の底部には、シンナーを気化させるための気泡発生手段として、図示しないＮ２ガス供給源に接続されたＮ２ガス供給配管７４が配備されている。このＮ２ガス供給配管７４には、マスフローコントローラ７２および開閉バルブ７３が設けられている。また、バブラータンク７０は、内部に貯留されるシンナーの温度を所定温度に調節するための図示しない温度調節機構を備えている。そして、図示しないＮ２ガス供給源からＮ２ガスをマスフローコントローラ７２によって流量制御しながらバブラータンク７０の底部に導入することにより、所定温度に温度調節されたバブラータンク７０内のシンナーを気化させ、ガス供給配管６９を介してチャンバ６１内に導入できるように構成されている。
また、シャワーヘッド６６の上部の周縁部には、複数のパージガス導入部７５が設けられており、各パージガス導入部７５には、例えばパージガスとしてのＮ２ガスをチャンバ６１内に供給するパージガス供給配管７６が接続されている。パージガス供給配管７６は、図示しないパージガス供給源に接続されており、その途中には開閉バルブ７７が設けられている。
このような構成のリフロー処理ユニット（ＲＥＦＬＷ）６０においては、まず、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、その状態で、搬送装置２１の搬送アーム２１ａにより、既に前処理および再現像処理がなされ、パターン形成されたレジストを有する基板Ｇを搬入し、支持テーブル６２に載置する。そして、上部チャンバ６１ｂと下部チャンバ６１ａを当接させ、チャンバ６１を閉じた後、ガス供給配管６９の開閉バルブ７１およびＮ２ガス供給配管７４の開閉バルブ７３を開放し、マスフローコントローラ７２によってＮ２ガスの流量を調節してシンナーの気化量を制御しつつ、バブラータンク７０から、気化されたシンナーをガス供給配管６９、ガス導入部６７を介してシャワーヘッド６６の空間６８に導入し、ガス吐出孔６６ｂから吐出させる。これにより、チャンバ６１内が所定濃度のシンナー雰囲気とされる。
チャンバ６１内の支持テーブル６２に載置された基板Ｇ上には、既にパターン形成されたレジストが設けられているので、このレジストがシンナー雰囲気に曝されることにより、シンナーがレジストに浸透する。これにより、レジストが軟化してその流動性が高まり、変形して基板Ｇ表面の所定の領域（ターゲット領域）が変形レジストで被覆される。この際、支持テーブル６２の内部に設けられた温度調節媒体流路６５に、温度調節媒体を導入することによって、その熱が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度例えば２０℃に制御される。シャワーヘッド６６から基板Ｇの表面に向けて吐出されたシンナーを含むガスは、基板Ｇの表面に接触した後、排気口６４ａ，６４ｂへ向けて流れ、チャンバ６１内から排気系６４へ排気される。
以上のようにして、リフロー処理ユニット（ＲＥＦＬＷ）６０におけるリフロー処理が終了した後は、排気を継続しながらパージガス供給配管７６上の開閉バルブ７７を開放し、パージガス導入部７５を介してチャンバ６１内にパージガスとしてのＮ２ガスを導入し、チャンバ内雰囲気を置換する。その後、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、前記と逆の手順でリフロー処理後の基板Ｇを搬送アーム２１ａによってリフロー処理ユニット（ＲＥＦＬＷ）６０から搬出する。
三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃには、それぞれ基板Ｇに対して加熱処理を行うホットプレートユニット（ＨＰ）、基板Ｇに対して冷却処理を行うクーリングプレートユニット（ＣＯＬ）が、多段例えば２段ずつ合計４段に重ねられて構成されている（図示省略）。この加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃでは、前処理後、再現像処理後およびリフロー処理後の基板Ｇに対して、必要に応じて加熱処理や冷却処理が行なわれる。
図１に示すように、リフロー処理システム１００の各構成部は、制御部３のＣＰＵを備えたプロセスコントローラ９０に接続されて制御される構成となっている。プロセスコントローラ９０には、工程管理者がリフロー処理システム１００を管理するためにコマンドの入力操作等を行うキーボードや、リフロー処理システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９１が接続されている。
また、プロセスコントローラ９０には、リフロー処理システム１００で実行される各種処理をプロセスコントローラ９０の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部９２が接続されている。
そして、必要に応じて、ユーザーインターフェース９１からの指示等にて任意のレシピを記憶部９２から呼び出してプロセスコントローラ９０に実行させることで、プロセスコントローラ９０の制御下で、リフロー処理システム１００での所望の処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
以上のように構成されるリフロー処理システム１００においては、まず、カセットステーション１において、搬送装置１１の搬送アーム１１ａが未処理の基板Ｇを収容しているカセットＣにアクセスして１枚の基板Ｇを取り出す。基板Ｇは、搬送装置１１の搬送アーム１１ａから、処理ステーション２の中央搬送路２０における搬送装置２１の搬送アーム２１ａに受渡され、この搬送装置２１により、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０へ搬入される。そして、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０にて前処理および再現像処理が行なわれた後、基板Ｇは再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０から搬送装置２１によって取出され、加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃのいずれかに搬入される。そして、各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて所定の加熱、冷却処理が施された基板Ｇは、リフロー処理ユニット（ＲＥＦＬＷ）６０へ搬入され、そこでリフロー処理が行なわれる。リフロー処理後は、必要に応じて各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて所定の加熱、冷却処理が施される。このような一連の処理が終了した基板Ｇは、搬送装置２１によりリフロー処理ユニット（ＲＥＦＬＷ）６０から取出され、カセットステーション１の搬送装置１１に受渡され、任意のカセットＣに収容される。
次に、リフロー処理ユニット（ＲＥＦＬＷ）６０において行なわれるリフロー方法の原理について説明する。
図５Ａは、従来のリフロー方法を説明するため、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。ここではレジスト１０３の表面形状は、平面になっている。基板Ｇには、下層膜１０１および下層膜１０２が積層形成されており、その上には、パターン形成されたレジスト１０３が形成されている。
図５Ａの例では、下層膜１０１表面にターゲット領域Ｓ１が存在し、このターゲット領域Ｓ１に軟化したレジスト１０３を流入させ、ターゲット領域Ｓ１をレジスト１０３で被覆することを目的としている。他方、下層膜１０２表面には、例えばエッチング領域などの禁止領域Ｓ２が存在し、この禁止領域Ｓ２はレジスト１０３による被覆を避けることが必要である。また、下層膜１０２の端部は、レジスト１０３の側面よりもターゲット領域Ｓ１の方へ向けて横方向へ突出しており、ターゲット領域Ｓ１との間には段差Ｄが形成されている。このような段差Ｄは、例えばレジスト１０３を再現像処理することによって、レジスト１０３が横方向に削られることにより形成されるものである。
図５Ａの状態から、例えばシンナーなどの有機溶媒をレジストに接触させ、浸透させることにより、図５Ｂに示すようにレジスト１０３を軟化させ、変形させる。軟化したレジスト１０３は流動性が高まるので、下層膜１０２の表面に広がっていくが、流動したレジスト１０３の膜厚が一定以上になるまで段差Ｄを越えることができないため、段差Ｄでレジスト１０３の進行速度が遅くなり、この部分でレジスト１０３が停滞してしまう。
この段差Ｄ付近における停滞の結果、レジスト１０３はより流れやすい段差Ｄとは逆の方向、つまりレジスト被覆を避けたい禁止領域Ｓ２の方向により多く進行していく。そして、図５Ｃに示すように、レジスト１０３はターゲット領域Ｓ１を十分に被覆できず、禁止領域Ｓ２に到達し、禁止領域Ｓ２の表面を覆ってしまう。このように、ターゲット領域Ｓ１の被覆が確実に行なわれず、逆にレジスト被覆を望まない禁止領域Ｓ２にレジスト１０３が到達すると、例えばリフロー後のレジスト１０３をマスクとして用いるエッチング形状の精度が低下し、ＴＦＴ素子などのデバイスの不良や歩留りの低下を引き起こすことになる。以上の図５Ａ〜図５Ｃにより説明したレジスト１０３の状態は、有機溶媒により軟化させたレジスト１０３のフロー方向を制御できないことが原因である。
図６Ａ〜図６Ｃおよび図７Ａ〜図７Ｃは、本発明のリフロー方法の概念を説明するための図面である。
図６Ａは、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。下層膜１０１および下層膜１０２が積層形成され、その上に、パターン形成されたレジスト１０３が形成されている構造およびターゲット領域Ｓ１、禁止領域Ｓ２については、図５Ａと同様である。ただし、本実施形態においては、ターゲット領域Ｓ１に臨む側のレジスト１０３の下端部Ｊが、下層膜１０２の端部よりもターゲット領域Ｓ１側へ向けて張出し、オーバーハング形状に形成されている。
図６Ａの状態から、例えばシンナーなどの有機溶媒をレジストに接触させることにより、レジスト１０３を軟化させ、変形させる。軟化したレジスト１０３は、その流動性が高まるので、下層膜１０２の表面に広がっていく。ここで前記のように、レジスト１０３の下端部Ｊは、下層膜１０２の端部よりもターゲット領域Ｓ１側へ張り出して形成されているので、ターゲット領域Ｓ１へ向けてのレジスト１０３の流動が下層膜１０２によって妨げられることなくスムーズに進行する。このことは、図５Ａ，図５Ｂとの対比においてより明瞭になる。
すなわち、図５Ａに示すように、軟化したレジスト１０３の進行途中に段差Ｄが存在する場合は、そこで軟化したレジスト１０３が停滞し（同図Ｂ参照）、段差Ｄを越えるまでに一定の時間を要する。また、軟化したレジスト１０３は、段差Ｄで停滞している間に、より流れやすい方向へ流動していくため、流動方向の制御も困難になる。これに対し、図６Ａに示すように、予めレジスト１０３の下端部Ｊを下層膜１０２よりも突出させておくことにより、レジスト１０３の停滞が起こらず（同図Ｂ参照）、軟化したレジストを速やかにターゲット領域Ｓ１へ向けて流動させることが可能になる。また、レジスト１０３を流したいターゲット領域Ｓ１の側にオーバーハング形状を設け、レジスト１０３の流動を促進させることの反作用として、禁止領域Ｓ２へ向かうレジスト１０３の流動が抑制され、図６Ｃに示すように、禁止領域Ｓ２へ到達することなく変形が停止する。従って、リフロー後のレジスト１０３をマスクとして使用するエッチング精度を確保することが可能になって、デバイス特性を良好なものにすることができる。
このように、予めレジスト１０３の下端部Ｊを下層膜１０２よりも突出させておくことにより、レジスト１０３の広がりを速め、リフロー処理時間を短縮できるとともに、フロー方向を制御することが可能になり、十分なエッチング精度を確保できるようになる。
図７Ａは、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。下層膜１０１および下層膜１０２が積層形成され、その上に、パターン形成されたレジスト１０３が形成され、さらにターゲット領域Ｓ１に臨む側のレジスト１０３の下端部Ｊが、下層膜１０２の端部よりもターゲット領域Ｓ１側へ向けて張出し、オーバーハング形状に形成されている構造およびターゲット領域Ｓ１、禁止領域Ｓ２については、図６Ａと同様である。
本実施形態において、レジスト１０３は、部位により膜厚が異なり、表面に段差を有する形状になっている。すなわち、レジスト１０３の表面には高低差が設けられ、膜厚の厚い厚膜部１０３ａと、この厚膜部１０３ａに比較して相対的に膜厚の薄い薄膜部１０３ｂを有する形状になっている。厚膜部１０３ａは、ターゲット領域Ｓ１の側に形成され、薄膜部１０３ｂは、禁止領域Ｓ２の側に形成されている。
図７Ａの状態から、例えばシンナーなどの有機溶媒をレジストに接触させることにより、レジスト１０３を軟化させ、変形させる。軟化したレジスト１０３は、その流動性が高まるので、図７Ｂに示すように、ターゲット領域Ｓ１へ向けて広がっていく。前記のようにレジスト１０３には、ターゲット領域Ｓ１に向けてオーバーハングした形状の下端部Ｊが形成されていることに加え、膜厚の厚い厚膜部１０３ａと、膜厚の薄い薄膜部１０３ｂとが存在するので、軟化したレジスト１０３の流動速度がよりいっそう速くなるとともに、流動方向もより確実に制御される。
すなわち、レジスト１０３の下端部Ｊは下層膜１０２よりも突出しているので、レジスト１０３の停滞が発生せず、軟化したレジストを速やかにターゲット領域Ｓ１へ向けて流動させることが可能になる。また、厚膜部１０３ａは、シンナー雰囲気に対する露出面積が大きいため、シンナーが浸透しやすく、これにより軟化が速くなり、流動性も高くなる。さらに、厚膜部１０３ａは比較的速く軟化が進行するとともに、レジスト体積も大きいため、レジスト１０３がターゲット領域Ｓ１に到達しやすくなる。
一方、薄膜部１０３ｂは、シンナー雰囲気に対する露出面積が厚膜部１０３ａに比較して小さいので、軟化が進みにくく、厚膜部１０３ａに比べて流動性はさほど大きくならない。そして、薄膜部１０３ｂは、軟化の進行が遅れることと、厚膜部１０３ａに比べてレジスト体積も小さいため、禁止領域Ｓ２へ向かうレジスト１０３の流動が抑制され、図７Ｃに示すように、禁止領域Ｓ２へ到達することなく変形が停止する。従って、リフロー後のレジスト１０３をマスクとして使用するエッチング精度を確保することが可能になって、デバイス特性を良好にすることができる。
このように、レジスト１０３の下端部Ｊをオーバーハング形状にすることに加え、厚膜部１０３ａ，薄膜部１０３ｂを有し、表面に高低差のあるレジスト１０３を用いることによって、レジスト１０３が広がる時間を短縮し、かつそのフロー方向を制御することが可能になり、十分なエッチング精度を確保できるようになる。
なお、図７Ａ〜図７Ｃの実施形態では、表面に高低差が設けられ、膜厚の厚い厚膜部１０３ａと、この厚膜部１０３ａに比較して相対的に膜厚の薄い薄膜部１０３ｂと、を有するレジスト１０３において、厚膜部１０３ａをターゲット領域Ｓ１の側に形成し、薄膜部１０３ｂを、禁止領域Ｓ２の側に形成したが、これとは逆に、薄膜部１０３ｂをターゲット領域Ｓ１の側に形成し、厚膜部１０３ａを禁止領域Ｓ２の側に形成することも可能である。かかる配置が可能な理由は、レジスト１０３の流動状態が、例えば、リフロー処理ユニット（ＲＥＦＬＷ）６０でリフロー処理する際のシンナーの濃度、流量、基板Ｇ（支持テーブル６２）の温度、チャンバ６１の内圧等の条件によって変化するためである。
例えば、図８Ａ〜図８Ｄに示すように、シンナー濃度、流量およびチャンバの内圧については、これらが増加するとともにレジストの流動速度も上昇するが、温度については、上昇するに伴いレジスト１０３の流動速度を低下させる傾向がある。つまり、厚膜部１０３ａ、薄膜部１０３ｂの形状や配置が同じであっても、例えばチャンバ６１内のシンナー濃度によってレジストの軟化の程度が変化し、流動方向や流動速度などの挙動が異なるものとなる。従って、リフロー処理における有機溶剤濃度、流量、基板温度、圧力などの条件を組み合わせ、実験的に最適な条件を決定、選択することにより、表面に高低差（厚膜部、薄膜部）を有するレジスト１０３を用いて、その流動方向や被覆面積を任意に制御することが可能になる。
なお、図７Ａ〜図７Ｃの実施形態では、レジスト膜に厚膜部と薄膜部を設ける構成としたが、レジスト膜厚の変化は２段階に限らず、３段階以上に変化させてもよい。また、レジスト膜厚は、階段状に変化させるだけでなく、徐々に膜厚が変化するような傾斜表面を有する形状にすることもできる。この場合、例えば予めレジストの塗布膜厚に傾斜を持たせることにより、ハーフ露光後のレジスト表面に傾斜面を形成できる。
次に、図９〜図２２を参照しながら、本発明のリフロー方法を液晶表示装置用ＴＦＴ素子の製造工程に適用した実施形態について説明する。図９は、本発明の第１実施形態に係る液晶表示素子用ＴＦＴ素子の製造方法の概要を示すフロー図である。
まず、図１０に示すように、ガラス等の透明基板からなる絶縁基板２０１上にゲート電極２０２および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜２０３、ａ−Ｓｉ（アモルファスシリコン）膜２０４、オーミックコンタクト層としてのｎ＋Ｓｉ膜２０５、Ａｌ合金やＭｏ合金等の電極用金属膜２０６をこの順に積層して堆積する（ステップＳ１）。
次に、図１１に示すように、電極用金属膜２０６上にレジスト２０７を形成する（ステップＳ２）。そして、図１２に示すように、部位によって光線の透過率が異なり、レジスト２０７の露光量を領域別に変化させることが可能なハーフトーンマスク３００を露光マスクに用い、露光処理を行なう（ステップＳ３）。このハーフトーンマスク３００は、レジスト２０７に対して、２段階の露光量で露光できるように構成されている。このようにレジスト２０７をハーフ露光することにより、図１３に示すように、露光レジスト部２０８と、未露光レジスト部２０９とが形成される。未露光レジスト部２０９は、ハーフトーンマスク３００の透過率に対応して、露光レジスト部２０８との境界が階段状に形成される。
露光後は、現像処理を行なうことにより、図１４に図示するように、露光レジスト部２０８が除去され、未露光レジスト部２０９を電極用金属膜２０６上に残存させる（ステップＳ４）。未露光レジスト部２０９は、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１に分離されパターン形成されている。ソース電極用レジストマスク２１０は、ハーフ露光によって、膜厚が厚い順に、第１膜厚部２１０ａおよび第２膜厚部２１０ｂが階段状に形成されている。ドレイン電極用レジストマスク２１１も、同様にハーフ露光によって、膜厚が厚い順に第１膜厚部２１１ａおよび第２膜厚部２１１ｂが階段状に形成されている。
そして、残存した未露光レジスト部２０９をエッチングマスクとして用い、電極用金属膜２０６をエッチングすることにより、図１５に示すように、後にチャンネル領域となる凹部２２０を形成する（ステップＳ５）。このエッチングによって、ソース電極２０６ａとドレイン電極２０６ｂが形成され、これらの間の凹部２２０内にｎ＋Ｓｉ膜２０５の表面を露出させることができる。このエッチングは、例えばエッチングガスのプラズマによるドライエッチングや、エッチング液を用いるウエットエッチングにより行なうことができる。この際、ソース電極２０６ａとドレイン電極２０６ｂが横方向へ所定量サイドエッチングされてアンダーカットが形成され、エッチングマスクであるソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１のそれぞれの下端部Ｊがソース電極２０６ａの端部およびドレイン電極２０６ｂの端部よりも凹部２２０へ向けて突出したオーバーハング形状になるようにエッチングが行なわれる。例えばドライエッチングにおいては、等方性のエッチャントが生成されるようなエッチングガスを選択してオーバーエッチングを行なうことにより、サイドエッチングが進行し、図１５に示すようなアンダーカットが形成されたエッチング形状にすることができる。このようなソース電極２０６ａとドレイン電極２０６ｂのサイドエッチングは、ドライエッチングの場合、エッチングガス種として、例えばＣｌ２、ＢＣｌ３、ＣＣｌ４などの塩素系ガス等を用い、例えば１０〜１００Ｐａ程度の圧力条件で実施できる。
また、エッチングにより、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の表面付近には、薄い表面変質層３０１が形成される。
次に、リムーバ液を用いてウエット処理を施し、電極用金属膜２０６をエッチングした際の表面変質層３０１を除去し（前処理）、引き続きソース電極２０６ａとドレイン電極２０６ｂの上の未露光レジスト部２０９を部分的に除去する再現像処理を行なう（ステップＳ６）。この前処理および再現像処理は、リフロー処理システム１００の再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において、続けて行なうことが出来る。
この再現像処理により、図１６に示すように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積は大幅に縮小される。具体的には、ソース電極用レジストマスク２１０では、第２膜厚部２１０ｂが完全に除去され、第１膜厚部２１０ａのみがソース電極２０６ａ上に残存する。また、ドレイン電極用レジストマスク２１１も、同様に第２膜厚部２１１ｂが完全に除去され、第１膜厚部２１１ａのみがドレイン電極２０６ｂ上に残存する。また、再現像処理によって第１膜厚部２１０ａ（または第１膜厚部２１１ａ）の膜厚とともに、横方向の厚さ（幅）Ｌ１は、再現像前の厚さ（幅）Ｌ０（図１５参照）に比較して小さくなる。しかし、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積が縮小されても、それぞれの下端部Ｊがソース電極２０６ａの端部およびドレイン電極２０６ｂの端部に比べて凹部２２０へ突出したオーバーハング形状は維持される。このため、ステップＳ６の前処理／再現像処理によって削られるレジスト量を予め考慮して、ステップＳ５の金属膜エッチングにおけるソース電極２０６ａとドレイン電極２０６ｂのサイドエッチング量（下端部Ｊの突出量）が調節される。
このように、再現像処理を施してソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積を減少させることにより、リフロー工程後に変形レジストがターゲット領域（凹部２２０）とは反対側のソース電極２０６ａの端部またはドレイン電極２０６ｂの端部からはみ出して下層膜を被覆してしまうことを防止できるので、ＴＦＴ素子の微細化への対応が可能になる。
なお、図１６では、比較のため、再現像処理前のソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の輪郭を破線で示している。また、この図１６に示す断面構造に対応する平面図を図２１に示す。
本実施形態では、軟化レジストがターゲット領域の凹部２２０内に流入しやすいように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の下端部Ｊを、ソース電極２０６ａおよびドレイン電極２０６ｂの端部よりも突出させることにより、軟化レジストの流動方向の制御と処理時間の短縮化を実現している。そして、リフロー処理（ステップＳ７）においては、後にチャンネル領域となる目的の凹部２２０にシンナー等の有機溶剤によって軟化させられたレジストを短時間で流入させ、凹部２２０を確実に被覆することができる。このリフロー処理は、図４のリフロー処理ユニット（ＲＥＦＬＷ）６０により行なわれる。
図１７は、変形レジスト２１２によって凹部２２０の周囲が被覆された状態を示している。この図１７に示す断面構造に対応する平面図を図２２に示す。
従来技術では、変形レジスト２１２が例えばソース電極２０６ａやドレイン電極２０６ｂの凹部２２０とは反対側にまで広がり、例えばオーミックコンタクト層としてのｎ＋Ｓｉ膜２０５の上を被覆してしまうため、被覆部分が次のシリコンエッチング工程でエッチングされなくなり、エッチング精度が損なわれてＴＦＴ素子の不良や歩留りの低下を招来するという問題があった。また、変形レジスト２１２による被覆面積を予め大きく見積もって設計しておくと、一つのＴＦＴ素子を製造するために必要な面積（ドット面積）が大きくなり、ＴＦＴ素子の高集積化や微細化への対応が困難になるという問題があった。
これに対し、本実施形態では、再現像処理によってソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の体積を大幅に減少させてからリフロー処理を行なっている結果、図１７に示されるように、変形レジスト２１２による被覆領域はリフロー処理のターゲット領域である凹部２２０の周囲に限定され、しかも変形レジスト２１２の膜厚も薄く形成できている。従って、ＴＦＴ素子の高集積化、微細化にも対応できる。
次に、図１８に示すように、ソース電極２０６ａ、ドレイン電極２０６ｂおよび変形レジスト２１２をエッチングマスクとして使用し、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチング処理する（ステップＳ８）。その後、図１９に示すように、例えばウエット処理などの手法により、変形レジスト２１２を除去する（ステップＳ９）。その後、ソース電極２０６ａおよびドレイン電極２０６ｂをエッチングマスクとして使用し、凹部２２０内に露出したｎ＋Ｓｉ膜２０５をエッチング処理する（ステップＳ１０）。これにより、図２０に示すように、チャンネル領域２２１が形成される。
以降の工程は図示を省略するが、例えば、チャンネル領域２２１とソース電極２０６ａおよびドレイン電極２０６ｂを覆うように有機膜を成膜した後（ステップＳ１１）、フォトリソグラフィー技術によりソース電極２０６ａ（ドレイン電極２０６ｂ）に接続するコンタクトホールをエッチングによって形成し（ステップＳ１２）、次いでインジウム・錫酸化物（ＩＴＯ）等により透明電極を形成する（ステップＳ１３）ことにより、液晶表示装置用のＴＦＴ素子が製造される。
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものでない。
例えば、上記説明においては、ＬＣＤ用ガラス基板を用いるＴＦＴ素子の製造を例に取り挙げたが、他のフラットパネルディスプレイ（ＦＰＤ）基板や、半導体基板等の基板に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる。
本発明は、例えばＴＦＴ素子などの半導体装置の製造において好適に利用可能である。
リフロー処理システムの概要を説明する図面。 再現像処理・リムーバーユニットの概略構成を示す平面図。 再現像処理・リムーバーユニットの概略構成を示す断面図。 リフロー処理ユニット（ＲＥＦＬＷ）の概略構成を示す断面図。 従来のリフロー方法の原理図であり、リフロー前の状態を示す。 従来のリフロー方法の原理図であり、リフロー途中の状態を示す。 従来のリフロー方法の原理図であり、リフロー後の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、リフロー前の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、リフロー途中の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、リフロー後の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、リフロー前の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、リフロー途中の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、リフロー後の状態を示す。 軟化レジストの流動速度とシンナー濃度との関係を説明する図面。 軟化レジストの流動速度と温度との関係を説明する図面。 軟化レジストの流動速度と圧力との関係を説明する図面。 軟化レジストの流動速度とシンナー流量との関係を説明する図面。 第１実施形態に係るＴＦＴ素子の製造工程を示すフロー図。 ＴＦＴ素子の製造工程において、絶縁基板上にゲート電極および積層膜が形成された状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、レジスト膜を形成した状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、ハーフ露光処理を行なっている状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、ハーフ露光処理後の基板の縦断面図。 ＴＦＴ素子の製造工程において、現像後の基板の縦断面図。 ＴＦＴ素子の製造工程において、電極用金属膜をエッチングした後の基板の縦断面図。 ＴＦＴ素子の製造工程において、前処理および再現像処理を行なった後の基板の縦断面図。 ＴＦＴ素子の製造工程において、リフロー処理後の基板の縦断面図。 ＴＦＴ素子の製造工程において、ｎ＋Ｓｉ膜およびａ−Ｓｉ膜をエッチングした後の基板の縦断面図。 ＴＦＴ素子の製造工程において、変形レジストを除去した後の基板の縦断面図。 ＴＦＴ素子の製造工程において、チャンネル領域を形成した状態の基板の縦断面図。 図１６に対応する平面図。 図１７に対応する平面図。 従来のリフロー方法を説明する図面であり、リフロー前の状態を示す。 従来のリフロー方法を説明する図面であり、リフロー後の状態を示す。 従来のリフロー方法を説明する図面であり、リフロー前の状態を示す。 従来のリフロー方法を説明する図面であり、アッシング後の状態を示す。 従来のリフロー方法を説明する図面であり、リフロー後の状態を示す。
符号の説明
１：カセットステーション
２：処理ステーション
３：制御部
２０：中央搬送路
２１：搬送装置
３０：再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）
６０：リフロー処理ユニット（ＲＥＦＬＷ）
８０ａ，８０ｂ，８０ｃ：加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）
１００：リフロー処理システム
１０１，１０２：下層膜
１０３：レジスト
１０３ａ：厚膜部
１０３ｂ：薄膜部
Ｇ：基板
Ｄ：段差
Ｊ：下端部
Ｓ１：ターゲット領域
Ｓ２：禁止領域

Claims (18)

  1. 第１の膜と、該第１の膜よりも上層に形成された第２の膜と、該第２の膜の直上に形成され、前記第１の膜が露出した露出領域と前記第１の膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対し、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域の一部または全部を被覆するリフロー方法であって、
    前記レジスト膜として、その端部が、前記第２の膜の端部よりも前記露出領域の上方に向けて突出した形状のレジスト膜を用いることを特徴とする、リフロー方法。
  2. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    軟化した前記レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１に記載のリフロー方法。
  3. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    軟化した前記レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１に記載のリフロー方法。
  4. 有機溶剤雰囲気において前記レジストを変形させる、請求項１から請求項３のいずれか１項に記載のリフロー方法。
  5. 前記レジスト膜のパターン形成を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なう、請求項１から請求項４のいずれか１項に記載のリフロー方法。
  6. 第１の膜と、該第１の膜よりも上層に第２の膜が形成された被処理体に対し、前記第２の膜を覆うようにレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜をパターン形成するマスクパターニング工程と、
    前記パターン形成された前記レジスト膜をマスクとして、前記第２の膜をエッチングして前記第１の膜のターゲット領域を露出させるとともに、前記レジスト膜の端部が前記第２の膜の端部よりも前記ターゲット領域の上方に突き出た突出形状を形成する工程と、
    前記パターン形成されたレジスト膜を再現像処理し、前記レジスト膜の突出形状を維持した状態でその被覆面積を縮小させる再現像処理工程と、
    前記レジスト膜のレジストを軟化させて変形させ、前記第１の膜の前記ターゲット領域を変形レジストにより被覆するリフロー工程と、
    前記変形レジストをマスクとして前記第１の膜の露出領域をエッチングする工程と、
    前記変形レジストを除去する工程と、
    前記変形レジストが除去されることにより再露出した前記第１の膜のターゲット領域に対してエッチングを行なう工程と、
    を含む、パターン形成方法。
  7. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項６に記載のパターン形成方法。
  8. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項６に記載のパターン形成方法。
  9. 前記リフロー工程において、有機溶剤雰囲気において前記レジストを変形させる、請求項６から請求項８のいずれか１項に記載のパターン形成方法。
  10. 前記再現像処理工程に先立ち、レジスト表面の変質層を除去する前処理工程を行なう、請求項６から請求項９のいずれか１項に記載のパターン形成方法。
  11. 前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なう、請求項６から請求項１０のいずれか１項に記載のパターン形成方法。
  12. 被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆うゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜が形成された積層構造体であり、
    前記第１の膜が、前記オーミックコンタクト用Ｓｉ膜であり、前記第２の膜がソース・ドレイン用金属膜である、請求項６から請求項１１のいずれか１項に記載のパターン形成方法。
  13. 基板上にゲート線及びゲート電極を形成する工程と、
    前記ゲート線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
    前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
    前記レジスト膜をハーフ露光処理および現像処理して、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
    前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングすることにより、ソース電極用金属膜とドレイン電極用金属膜とを形成し、これらソース電極用金属膜とドレイン電極用金属膜との間のチャンネル領域用凹部に下層のオーミックコンタクト用Ｓｉ膜を露出させるとともに、前記レジスト膜の端部が前記ソース電極用金属膜の端部および前記ドレイン電極用金属膜の端部よりも前記チャンネル領域用凹部に突き出た突出形状を形成する工程と、
    パターン形成された前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを再現像処理して前記突出形状を残した状態でそれぞれの被覆面積を縮小させる工程と、
    縮小後の前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶剤を作用させて軟化させた軟化レジストを変形させることにより、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を覆うリフロー工程と、
    変形後の前記レジスト並びに前記ソース電極用金属膜および前記ドレイン電極用金属膜をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
    変形後の前記レジストを除去して、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
    前記ソース電極用金属膜と前記ドレイン電極用金属膜とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
    を含む、液晶表示装置用ＴＦＴ素子の製造方法。
  14. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１３に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  15. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１３に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  16. コンピュータ上で動作し、実行時に、処理チャンバ内で請求項１から請求項５のいずれか１項に記載されたリフロー方法が行なわれるようにリフロー処理装置を制御する、制御プログラム。
  17. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、処理チャンバ内で請求項１から請求項５のいずれか１項に記載されたリフロー方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体。
  18. 被処理体を載置する支持台を備えた処理チャンバと、
    前記処理チャンバ内に有機溶媒を供給するためのガス供給手段と、
    前記処理チャンバ内で請求項１から請求項５のいずれか１項に記載されたリフロー方法が行なわれるように制御する制御部と、
    を備えた、リフロー処理装置。
JP2006098973A 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 Pending JP2007273827A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006098973A JP2007273827A (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
US11/727,754 US20070232080A1 (en) 2006-03-31 2007-03-28 Reflow method, pattern generating method, and fabrication method for TFT for LCD
TW096111307A TW200739679A (en) 2006-03-31 2007-03-30 Reflow method, pattern forming method and production method of TFT element for liquid crystal display
CNB2007100913537A CN100474510C (zh) 2006-03-31 2007-03-30 再流平方法、布图形成方法和tft元件制造方法
KR1020070031541A KR20070098718A (ko) 2006-03-31 2007-03-30 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098973A JP2007273827A (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007273827A true JP2007273827A (ja) 2007-10-18

Family

ID=38559739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098973A Pending JP2007273827A (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法

Country Status (5)

Country Link
US (1) US20070232080A1 (ja)
JP (1) JP2007273827A (ja)
KR (1) KR20070098718A (ja)
CN (1) CN100474510C (ja)
TW (1) TW200739679A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
JP2013134394A (ja) * 2011-12-27 2013-07-08 Fujifilm Corp パターン位相差フィルム、その製造方法、光学積層体の製造方法、３ｄ画像表示装置、及びマスク
US9711750B1 (en) 2016-01-27 2017-07-18 Samsung Display Co., Ltd. Method of forming a conductive pattern and method of manufacturing an organic light-emitting display including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969304B2 (ja) * 2007-04-20 2012-07-04 東京エレクトロン株式会社 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
US20080292991A1 (en) * 2007-05-24 2008-11-27 Advanced Micro Devices, Inc. High fidelity multiple resist patterning
JP5448536B2 (ja) * 2009-04-08 2014-03-19 東京エレクトロン株式会社 レジスト塗布現像装置およびレジスト塗布現像方法、並びにレジスト膜処理装置およびレジスト膜処理方法
KR101724558B1 (ko) 2010-04-19 2017-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20150037923A1 (en) * 2012-01-06 2015-02-05 1366 Technologies, Inc. Methods to selectively treat portions of a surface using a self-registering mask
US20200020550A1 (en) * 2017-03-21 2020-01-16 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
CN109524357A (zh) * 2018-09-11 2019-03-26 惠科股份有限公司 一种阵列基板的制程方法和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292480A (ja) * 1985-10-18 1987-04-27 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPH0749410A (ja) * 1993-08-06 1995-02-21 Dainippon Printing Co Ltd 階調マスク及びその製造方法
JP2002083765A (ja) * 2000-06-26 2002-03-22 Nec Kagoshima Ltd パターン形成方法
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003282422A (ja) * 2002-03-27 2003-10-03 Nec Kagoshima Ltd レジスト・パターン形成方法
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP2005159293A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理装置及び処理方法
JP2006154122A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd アクテイブマトリクス型表示装置用フォトマスク及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244095A (ja) * 1993-02-12 1994-09-02 Dainippon Screen Mfg Co Ltd 基板冷却装置
JP3587019B2 (ja) * 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
JP3886424B2 (ja) * 2001-08-28 2007-02-28 鹿児島日本電気株式会社 基板処理装置及び方法
US7550043B2 (en) * 2002-12-20 2009-06-23 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP4437477B2 (ja) * 2006-03-30 2010-03-24 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292480A (ja) * 1985-10-18 1987-04-27 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPH0749410A (ja) * 1993-08-06 1995-02-21 Dainippon Printing Co Ltd 階調マスク及びその製造方法
JP2002083765A (ja) * 2000-06-26 2002-03-22 Nec Kagoshima Ltd パターン形成方法
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003282422A (ja) * 2002-03-27 2003-10-03 Nec Kagoshima Ltd レジスト・パターン形成方法
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP2005159293A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理装置及び処理方法
JP2006154122A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd アクテイブマトリクス型表示装置用フォトマスク及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
JP2013134394A (ja) * 2011-12-27 2013-07-08 Fujifilm Corp パターン位相差フィルム、その製造方法、光学積層体の製造方法、３ｄ画像表示装置、及びマスク
US9711750B1 (en) 2016-01-27 2017-07-18 Samsung Display Co., Ltd. Method of forming a conductive pattern and method of manufacturing an organic light-emitting display including the same

Also Published As

Publication number Publication date
CN101047120A (zh) 2007-10-03
CN100474510C (zh) 2009-04-01
TW200739679A (en) 2007-10-16
KR20070098718A (ko) 2007-10-05
US20070232080A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP2007273827A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2007273826A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP5448536B2 (ja) レジスト塗布現像装置およびレジスト塗布現像方法、並びにレジスト膜処理装置およびレジスト膜処理方法
JP4797662B2 (ja) 塗布、現像方法、塗布、現像装置及び記憶媒体
JP4684858B2 (ja) リンス処理方法、現像処理方法、現像処理装置、制御プログラムおよびコンピュータ読取可能な記憶媒体
JP5025508B2 (ja) ポリシリコン膜の除去方法および記憶媒体
JP2007266302A (ja) 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体
KR20090125097A (ko) 도포 처리 방법, 도포 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
JP2022090061A (ja) 基板処理方法および基板処理装置
JP6460947B2 (ja) 基板処理方法、基板処理装置および記憶媒体
KR102301802B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4451412B2 (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2008117964A (ja) リフロー方法、パターン形成方法およびｔｆｔの製造方法
JP5020915B2 (ja) ポリシリコン膜の除去方法、処理装置および記憶媒体
JP2006080277A (ja) 基板の処理方法
KR102062444B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2010056569A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2007299779A (ja) マスクパターンの形成方法およびｔｆｔの製造方法
JP5059082B2 (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
JP4431180B2 (ja) 基板処理方法
JP2008117965A (ja) リフロー方法、パターン形成方法およびｔｆｔの製造方法
JP2010103551A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306