CN109524357A - 一种阵列基板的制程方法和显示面板 - Google Patents

一种阵列基板的制程方法和显示面板 Download PDF

Info

Publication number
CN109524357A
CN109524357A CN201811054891.3A CN201811054891A CN109524357A CN 109524357 A CN109524357 A CN 109524357A CN 201811054891 A CN201811054891 A CN 201811054891A CN 109524357 A CN109524357 A CN 109524357A
Authority
CN
China
Prior art keywords
layer
photoresist
drain electrode
source electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811054891.3A
Other languages
English (en)
Inventor
黄北洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811054891.3A priority Critical patent/CN109524357A/zh
Priority to PCT/CN2018/111227 priority patent/WO2020051980A1/zh
Priority to US16/313,064 priority patent/US11515335B2/en
Publication of CN109524357A publication Critical patent/CN109524357A/zh
Priority to US17/974,533 priority patent/US11894388B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板的制程方法和显示面板，该制程方法包括：在玻璃基板上形成栅极金属层和栅极绝缘层；在栅极绝缘层上形成半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；然后蚀刻得到源极和漏极；对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置；蚀刻半导体层并得到预设图案；剥离源极、漏极和沟道位置上方的光阻层；在源极、漏极和沟道位置上方形成钝化层和导电薄膜层。本发明可以减少光罩制程，有效降低生产成本。

Description

一种阵列基板的制程方法和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制程方法和显示面板。
背景技术
随着科技的发展和进步，液晶显示器由于具备机身薄、省电和辐射低等热点而成为显示器的主流产品，得到了广泛应用。现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶面板及背光模组(backlightmodule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
其中，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay，TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能，目前已经逐渐占据了显示领域的主导地位。同样，薄膜晶体管液晶显示器包含液晶面板和背光模组，液晶面板包括彩膜基板(Color Filter Substrate，CF Substrate，也称彩色滤光片基板)、薄膜晶体管阵列基板(Thin Film Transistor Substrate，TFTSubstrate)和光罩(Mask)，上述基板的相对内侧存在透明电极。两片基板之间夹一层液晶分子(LiquidCrystal，LC)。
其中的Array制程中，etching stop layer(ESL)结构由于在金属线刻蚀的时候能保护TFT背沟道，因此能表现出相对容易的制程，因而得到了应用。但是ESL结构的TFT制程需要6道光罩，相对于5道光罩制程，造成时间和成本的上升。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种可以减少光罩制程，有效降低生产成本的一种阵列基板的制程方法和显示面板。
为实现上述目的，本发明提供了一种阵列基板的制程方法，包括：
在玻璃基板上形成栅极金属层和栅极绝缘层；
在栅极绝缘层上形成铟镓锌氧化物半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；
蚀刻得到部分形成在蚀刻阻挡层上方的源极和漏极；
以80至200度的烘烤温度，对源极和漏极上保留的光阻层烘烤50至180秒钟，使得光阻层流动至沟壑位置；
蚀刻铟镓锌氧化物半导体层并得到预设图案；
剥离源极、漏极和沟道位置上方的光阻层；
在源极、漏极和沟道位置上方形成钝化层和ITO层。
本发明还提供了一种阵列基板的制程方法，包括：
在玻璃基板上形成栅极金属层和栅极绝缘层；
在栅极绝缘层上形成半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；然后蚀刻得到源极和漏极；
对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置；
蚀刻半导体层并得到预设图案；
剥离源极、漏极和沟道位置上方的光阻层；
在源极、漏极和沟道位置上方形成钝化层和ITO层。
可选的，所述蚀刻阻挡层宽度大于所述源极和漏极之间的沟壑的宽度。
本方案中，该蚀刻阻挡层的宽度大于该源极和漏极之间的沟壑的宽度，即该蚀刻阻挡层完全的防止了该沟壑处和该半导体层的接触，避免从该沟壑处流入的蚀刻液等对该半导体层造成影响，保护性能效果良好。
可选的，所述源极和漏极靠近所述沟壑的一部分形成在所述蚀刻阻挡层上。
本方案中，该源极和漏极靠近沟壑的部分形成在该蚀刻阻挡层上，避免该源极和漏极形成在该蚀刻阻挡层旁边时，由于蚀刻不够完美时，两者之间出现间隙而使得外界的蚀刻液等可以从间隙处影响到半导体性能的情况发生，保护性能效果得到保障。
可选的，所述半导体层包括氧化半导体层。
本方案中，该ESL一般使用在氧化物半导体Array制程中，在金属线蚀刻得实惠，有效的保护TF背沟道，表现出相对容易的制程，提高生产效率。
可选的，所述氧化半导体层包括铟镓锌氧化物半导体层(即IGZO)。
本方案中，该ESL一般使用在氧化物半导体Array制程中，特别是在IGZO的Array制程中，在金属线蚀刻得实惠，有效的保护TF背沟道，表现出相对容易的制程，提高生产效率。
可选的，所述对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置的步骤包括：
以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟。
本方案中，可以根据具体情况，调整并采用80至200度的烘烤温度、50至180秒的烘烤时间对源极和漏极上分的光阻进行烘烤，减少光阻流动不足或者过度烘烤而造成其他问题的情况，使光阻能够较好的流动到沟壑处并将沟壑全部覆盖或者基本覆盖，和ESL结构一起起到防蚀刻得保护作用，提高保护性能；其中，若无法确定是否已经完成烘烤目标(即光阻覆盖该沟壑位置的表面)，则可以尽量朝烘烤温度和烘烤时间的上限靠，甚至增加烘烤时间等，因为正常情况下，即使烘烤时间久些，也只会发生TFT沟壑处被光阻且光阻膜厚较厚的问题，不会对显示性能造成明显的影响。
可选的，所述在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层的步骤中，形成厚度1～2.5μm，且宽度在1～10μm之间的光阻层。
本方案中，在沉积源极和漏极至少的光阻时，可以额外增加沉积时间，使得该光阻比原来制程要厚，如此，在曝光显影形成预设形状的光阻层之后，该光阻层较厚，可以在后烘烤步骤中，具备足够的光阻量以流动和覆盖该沟壑，并避免源极和漏极之上的光阻层，以及沟壑处的光阻太薄的情况发生，提高了沟壑处的防护能力，流动覆盖至沟壑处的光阻与ESL结构共同发挥保护能力，以避免该半导体层受到蚀刻；特别的，当该半导体为氧化物半导体层时，能够很好的发挥抵抗氧化物蚀刻酸的作用；另外，在曝光显影时，可以形成更容易发生流动的光阻图案，例如，可以形成边缘垂直的光阻，该形状的光阻比上小下宽的金属更容易发生流动，并覆盖该沟壑。
可选的，所述以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟的步骤之后还包括：
在后烘烤步骤完成之后，检测或者抽样检测烘烤情况，若是烘烤情况符合预设要求，则后烘烤步骤合格。
本方案中，虽然一般来说，后烘烤步骤中，在确认材质、烘烤高度、烘烤温度以及烘烤时间之后，便能够保证后烘烤中光阻流动的效果达到需求的效果，而且，由于容忍度较高，因而，一般都是合格的；但是有一些情况下，为了制造质量更优的产品，此时，在后烘烤完成之后，进行检测或者抽样检测就可以有效的避免次品甚至大量次品的产生，保证最终形成的显示面板能够达到优质的显示效果；甚至，在技术满足情况下，我们还可以利用实时监测器件，对后烘烤以使光阻流动的步骤进行实时监测，当检测到烘烤的效果达到预设阈值时，停止烘烤；其中，该阈值可以是当观测到光阻全部覆盖沟壑或覆盖沟壑的比例达到预设比例，如此，可以避免烘烤不足或者过度烘烤的情况，为后续制程打下良好的基础，提高产品的良率。
本发明还提供了一种显示面板，包括如本发明公开的所述的阵列基板的制程方法制造得到的阵列基板、所述阵列基板相对设置的对侧基板，以及夹在所述阵列基板和对侧基板之间的液晶层。
本发明的制程方法，将ESL结构的TFT制程减少了一道光罩，具体的，在完成源极和漏极的蚀刻之后，该源极和漏极上的光阻暂时先不进行清除剥离，而是紧接着，对该TFT，特别是该源极和漏极上的光阻层进行后烘烤操作，该光阻层相对容易受到烘烤的影响而流动，并向源极和漏极之外扩散，流入到该ESL结构所在的沟壑处，在该沟壑处对应ESL结构的上方形成一层光阻层；如此，该光阻层便可以在后续的半导体层蚀刻得步骤中，与ESL层共同发挥蚀刻阻挡的作用；如此，该TFT无需额外增加一道光罩就可以在该ESL结构的上方形成该光阻层，同时，又比将该光阻层剥离后再对半导体层进行蚀刻起到更好的蚀刻阻挡的作用，在减少光罩制程的同时，提高产品的良率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明一种阵列基板的制程方法流程图；
图2是本发明另一种阵列基板的制程方法流程图；
图3是本发明的制程方法对应的制造流程结构示意图；
图4是本发明一种显示面板的示意图。
附图说明，10、玻璃基板；20、M1金属层；30、栅极绝缘层；40、半导体层；50、蚀刻阻挡层；60、M2金属层；70、光阻层；80、钝化层；90、ITO层；100、显示面板；101、阵列基板；102、液晶层；103、对侧基板。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
在图中，结构相似的单元是以相同标号表示。
ESL结构(etching stop layer，即蚀刻阻挡层)，一般使用于氧化半导体Array体制程中，这是由于该ESL结构在金属线刻蚀的时候能保护TFT背沟道，因此能表现出相对容易的制程。
但是ESL结构的TFT制程一共需要6道光罩，相较于非ESL结构一般的5道制程，造成了时间和成本的上升；因而，在发明人使用而未公开的方案中，使用了5道光罩的制程，其中，在蚀刻得到源极和漏极之后，不重新再ESL结构上方形成光阻而仅用该ESL结构作为TFT被背沟道的保护层的方案，但是如此操作由于氧化物半导体层(如IGZO，indium galliumzinc oxide，即铟镓锌氧化物)在刻蚀过程中，仅仅ESL作为TFT背沟道的保护层来抵挡氧化物刻蚀酸仍显不足，无法与传统的ESL与光刻胶(光致抗蚀剂，Photoresist,P.R.)同时作为保护层的保护性能效果好。
因此，本发明的发明人改进得到了如下方案，用于更好的保护TFT背沟道的电特性。
图1是本发明一种阵列基板的制程方法流程图；图2是本发明另一种阵列基板的制程方法流程图；图3是本发明的制程方法对应的制造流程结构示意图；图4是本发明一种显示面板的示意图，基于该图1，且参考该图2-图4可知：
本发明公开了一种阵列基板的制程方法，包括：
S11:在玻璃基板上形成栅极金属层和栅极绝缘层，其中，在形成栅极金属层时，可以通过同一道光罩制程形成扫描线金属层，节约整个面板制程的光罩使用，降低成本；
S12:在栅极绝缘层上形成铟镓锌氧化物半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
S13:在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；
S14:蚀刻得到部分形成在蚀刻阻挡层上方的源极和漏极，具体的，使得形成的蚀刻阻挡层宽度大于源极和漏极之间的沟壑的宽度，同时，源极和漏极靠近所述沟壑的一部分形成在蚀刻阻挡层上；其中，在形成源极和漏极时可以同层形成数据线金属层，节约整个面板制程的光罩使用，降低成本；
S15:以80至200度的烘烤温度，对源极和漏极上保留的光阻层烘烤50至180秒钟，使得光阻层流动至沟壑位置，其中，在无法确定烘烤温度和烘烤时间的新面板的制程中，可以优先使用200度烘烤温度和180秒烘烤时间，再考虑逐步减少烘烤温度和烘烤时间，在必要时，可以增加烘烤温度和烘烤时间；
S16:蚀刻铟镓锌氧化物半导体层并得到预设图案；
S17:剥离源极、漏极和沟道位置上方的光阻层；
S18:在源极、漏极和沟道位置上方形成钝化层和ITO层。
本发明的制程方法，在包括铟镓锌氧化物半导体层的TFT制程中，对应铟镓锌氧化物半导体层使用了蚀刻阻挡层(ESL)，而在制造将ESL结构的TFT制程减少了一道光罩，具体的，在完成源极和漏极的蚀刻之后，该源极和漏极上的光阻暂时先不进行清除剥离，而是紧接着，对该TFT，特别是该源极和漏极上的光阻层进行后烘烤操作，该光阻层相对容易受到烘烤的影响而流动，并向源极和漏极之外扩散，流入到该ESL结构所在的沟壑处，在该沟壑处对应ESL结构的上方形成一层光阻层；如此，该光阻层便可以在后续的半导体层蚀刻得步骤中，与ESL层共同发挥蚀刻阻挡的作用；如此，该TFT无需额外增加一道光罩就可以在该ESL结构的上方形成该光阻层，同时，又比将该光阻层剥离后再对半导体层进行蚀刻起到更好的蚀刻阻挡的作用，在减少光罩制程的同时，提高产品的良率；而且，由于形成的该蚀刻阻挡层使得形成的蚀刻阻挡层宽度大于源极和漏极之间的沟壑的宽度，同时，源极和漏极靠近所述沟壑的一部分形成在蚀刻阻挡层上，因而该蚀刻阻挡层完全的防止了该沟壑处和该铟镓锌氧化物半导体层的接触，避免从该沟壑处流入的蚀刻液等对该铟镓锌氧化物半导体层造成影响，进一步提高了保护性能效果。
图2是本发明另一种阵列基板的制程方法流程图，参考图2，结合图1和图3可知：
本发明还提供了一种阵列基板的制程方法，包括：
S21：在玻璃基板上形成栅极金属层和栅极绝缘层；
S22：在栅极绝缘层上形成半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
S23：在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；然后蚀刻得到源极和漏极；
S24：对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置；
S25：蚀刻半导体层并得到预设图案；
S26：剥离源极、漏极和沟道位置上方的光阻层；
S27：在源极、漏极和沟道位置上方形成钝化层和ITO层。
其中，该沟壑位置指的是，位于ESL结构上方，源极和漏极之间的凹陷位置。
本发明的制程方法，将ESL结构的TFT制程减少了一道光罩，具体的，在完成源极和漏极的蚀刻之后，该源极和漏极上的光阻暂时先不进行清除剥离，而是紧接着，对该TFT，特别是该源极和漏极上的光阻层进行后烘烤操作，该光阻层相对容易受到烘烤的影响而流动，并向源极和漏极之外扩散，流入到该ESL结构所在的沟壑处，在该沟壑处对应ESL结构的上方形成一层光阻层；如此，该光阻层便可以在后续的半导体层蚀刻得步骤中，与ESL层共同发挥蚀刻阻挡的作用；如此，该TFT无需额外增加一道光罩就可以在该ESL结构的上方形成该光阻层，同时，又比将该光阻层剥离后再对半导体层进行蚀刻起到更好的蚀刻阻挡的作用，在减少光罩制程的同时，提高产品的良率。
本实施例可选的，所述蚀刻阻挡层宽度大于所述源极和漏极之间的沟壑的宽度。
本方案中，该蚀刻阻挡层的宽度大于该源极和漏极之间的沟壑的宽度，即该蚀刻阻挡层完全的防止了该沟壑处和该半导体层的接触，避免从该沟壑处流入的蚀刻液等对该半导体层造成影响，保护性能效果良好。
本实施例可选的，源极和漏极靠近所述沟壑的一部分形成在所述蚀刻阻挡层上。本方案中，该源极和漏极靠近沟壑的部分形成在该蚀刻阻挡层上，避免该源极和漏极形成在该蚀刻阻挡层旁边时，由于蚀刻不够完美时，两者之间出现间隙而使得外界的蚀刻液等可以从间隙处影响到半导体性能的情况发生，保护性能效果得到保障。
本实施例可选的，半导体层包括氧化半导体层。本方案中，该ESL一般使用在氧化物半导体Array制程中，在金属线蚀刻得实惠，有效的保护TF背沟道，表现出相对容易的制程，提高生产效率。
本实施例可选的，氧化半导体层包括铟镓锌氧化物半导体层(即IGZO)。本方案中，该ESL一般使用在氧化物半导体Array制程中，特别是在IGZO的Array制程中，在金属线蚀刻得实惠，有效的保护TF背沟道，表现出相对容易的制程，提高生产效率。
本实施例可选的，对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置的步骤包括：
以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟。本方案中，可以根据具体情况，调整并采用80至200度的烘烤温度、50至180秒的烘烤时间对源极和漏极上分的光阻进行烘烤，减少光阻流动不足或者过度烘烤而造成其他问题的情况，使光阻能够较好的流动到沟壑处并将沟壑全部覆盖或者基本覆盖，和ESL结构一起起到防蚀刻得保护作用，提高保护性能；其中，若无法确定是否已经完成烘烤目标(即光阻覆盖该沟壑位置的表面)，则可以尽量朝烘烤温度和烘烤时间的上限靠，甚至增加烘烤时间等，因为正常情况下，即使烘烤时间久些，也只会发生TFT沟壑处被光阻且光阻膜厚较厚的问题，不会对显示性能造成明显的影响。
本实施例可选的，在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层的步骤中，形成厚度1～2.5μm，且宽度在1～10μm之间的光阻层。本方案中，在沉积源极和漏极至少的光阻时，可以额外增加沉积时间，使得该光阻比原来制程要厚，如此，在曝光显影形成预设形状的光阻层之后，该光阻层较厚，可以在后烘烤步骤中，具备足够的光阻量以流动和覆盖该沟壑，并避免源极和漏极之上的光阻层，以及沟壑处的光阻太薄的情况发生，提高了沟壑处的防护能力，流动覆盖至沟壑处的光阻与ESL结构共同发挥保护能力，以避免该半导体层受到蚀刻；特别的，当该半导体为氧化物半导体层时，能够很好的发挥抵抗氧化物蚀刻酸的作用；另外，在曝光显影时，可以形成更容易发生流动的光阻图案，例如，可以形成边缘垂直的光阻，该形状的光阻比上小下宽的金属更容易发生流动，并覆盖该沟壑。
本实施例可选的，所述以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟的步骤之后还包括：
在后烘烤步骤完成之后，检测或者抽样检测烘烤情况，若是烘烤情况符合预设要求，则后烘烤步骤合格。
本方案中，虽然一般来说，后烘烤步骤中，在确认材质、烘烤高度、烘烤温度以及烘烤时间之后，便能够保证后烘烤中光阻流动的效果达到需求的效果，而且，由于容忍度较高，因而，一般都是合格的；但是有一些情况下，为了制造质量更优的产品，此时，在后烘烤完成之后，进行检测或者抽样检测就可以有效的避免次品甚至大量次品的产生，保证最终形成的显示面板能够达到优质的显示效果；甚至，在技术满足情况下，我们还可以利用实时监测器件，对后烘烤以使光阻流动的步骤进行实时监测，当检测到烘烤的效果达到预设阈值时，停止烘烤；其中，该阈值可以是当观测到光阻全部覆盖沟壑或覆盖沟壑的比例达到预设比例，如此，可以避免烘烤不足或者过度烘烤的情况，为后续制程打下良好的基础，提高产品的良率。
为了更好的解释本发明的方案，如附图3为本发明的制程方法对应的制造流程结构示意图。
其中，附图3中第一个结构图表示的是在玻璃基板10的上方形成M1金属层20(用于形成栅极金属层)以及栅极绝缘层30的制程；
附图3中的第二个结构图表示的是半导体层40(可以是氧化半导体层，如IGZO)与蚀刻阻挡层50(ESL结构膜层)的制程(包括沉积和干法蚀刻)；
附图3中的第三个结构图表示的是M2金属层60(用于形成源极和漏极，包括物理气象沉积等步骤)和光阻层70(通过光罩、曝光显影等步骤形成)的制程；该制程中，该光阻层在完成M2金属层的蚀刻后，暂不清除剥离；
附图3中的第四个结构图表示的是对玻璃基板进行后烘烤，使得M2金属层60上方的光阻发生光阻流动，而流入并覆盖沟壑处的制程；该制程中，无需先将该M2金属层上的光阻剥离再重新形成光阻，即可完成对该沟壑处的光阻覆盖，减少了光罩的使用，并提高了沟壑处的保护和防止侵蚀的能力；
附图3中的第五个结构图表示的是，对半导体层40进行蚀刻得制程；
附图3中的第六个结构图表示的是，对M2金属层60上方的光阻层70进行清楚剥离、并形成钝化层80和ITO层80的制程以及后续制程。
其中，该TFT旁，位于M2金属层且位于半导体层上方，与数据线和源极和漏极通过同一道制程形成的金属层是数据线(data line)。本方案中，该数据线和源极和漏极同层形成，可以减少光罩制程，该数据线金属层下方的IGZO层以及上方的光阻层也对应源极和漏极处同层形成，减少了光罩制程，提高了生产效率、降低了生产成本。
图4是本发明一种显示面板的示意图，参考图4可知，本发明还提供了一种显示面板100，包括如本发明公开的所述的阵列基板的制程方法制造得到的阵列基板101、所述阵列基板101相对设置的对侧基板103，以及夹在所述阵列基板101和对侧基板103之间的液晶层102。
其中，该对侧一般指的是彩膜基板，当然，如果该阵列基板是COA基板(ColorFilter On Array)，则该对侧基板为设置有公共电极等结构的简单玻璃基板。当然，其他类型的显示面板，如果适用本发明的制程方法，也是可以的。
本发明的显示面板，其中该阵列基板采用如本发明所公开的阵列基板的制程方法制造得到，其中在该制程方法中，将ESL结构的TFT制程减少了一道光罩，具体的，在完成源极和漏极的蚀刻之后，该源极和漏极上的光阻暂时先不进行清除剥离，而是紧接着，对该TFT，特别是该源极和漏极上的光阻层进行后烘烤操作，该光阻层相对容易受到烘烤的影响而流动，并向源极和漏极之外扩散，流入到该ESL结构所在的沟壑处，在该沟壑处对应ESL结构的上方形成一层光阻层；如此，该光阻层便可以在后续的半导体层蚀刻得步骤中，与ESL层共同发挥蚀刻阻挡的作用；如此，该TFT无需额外增加一道光罩就可以在该ESL结构的上方形成该光阻层，同时，又比将该光阻层剥离后再对半导体层进行蚀刻起到更好的蚀刻阻挡的作用，在减少光罩制程的同时，提高产品的良率。
本发明的面板可以是TN面板(全称为Twisted Nematic，即扭曲向列型面板)、IPS面板(In-PaneSwitcing，平面转换)、VA面板(Multi-domain Vertica Aignment，多象限垂直配向技术)，当然，也可以是其他类型的面板，适用即可。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种阵列基板的制程方法，其特征在于，包括：
在玻璃基板上形成栅极金属层和栅极绝缘层；
在栅极绝缘层上形成半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；然后蚀刻得到源极和漏极；
对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置；
蚀刻半导体层并得到预设图案；
剥离源极、漏极和沟道位置上方的光阻层；
在源极、漏极和沟道位置上方形成钝化层和ITO层。
2.如权利要求1所述的一种阵列基板的制程方法，其特征在于，所述蚀刻阻挡层宽度大于所述源极和漏极之间的沟壑的宽度。
3.如权利要求1所述的一种阵列基板的制程方法，其特征在于，所述源极和漏极靠近所述沟壑的一部分形成在所述蚀刻阻挡层上。
4.如权利要求1所述的一种阵列基板的制程方法，其特征在于，所述半导体层包括氧化半导体层。
5.如权利要求4所述的一种阵列基板的制程方法，其特征在于，所述氧化半导体层包括铟镓锌氧化物半导体层。
6.如权利要求1所述的一种阵列基板的制程方法，其特征在于，所述对源极和漏极上保留的光阻层进行后烘烤，使得光阻层流动至沟壑位置的步骤包括：
以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟。
7.如权利要求1所述的一种阵列基板的制程方法，其特征在于，所述在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层的步骤中，
形成厚度1～2.5μm，且宽度在1～10μm之间的光阻层。
8.如权利要求6所述的一种阵列基板的制程方法，其特征在于，所述以80至200度的烘烤温度，对所述源极和漏极上保留的光阻层烘烤50至180秒钟的步骤之后还包括：
在后烘烤步骤完成之后，检测或者抽样检测烘烤情况，若是烘烤情况符合预设要求，则后烘烤步骤合格。
9.一种阵列基板的制程方法，其特征在于，包括：
在玻璃基板上形成栅极金属层和栅极绝缘层；
在栅极绝缘层上形成铟镓锌氧化物半导体层，在薄膜晶体管的沟道位置形成蚀刻阻挡层；
在蚀刻阻挡层上形成一金属层，在金属层上沉积一层光阻，对光罩使用一次光罩制程并曝光显影形成预设形状的光阻层；
蚀刻得到部分形成在蚀刻阻挡层上方的源极和漏极；
以80至200度的烘烤温度，对源极和漏极上保留的光阻层烘烤50至180秒钟，使得光阻层流动至沟壑位置；
蚀刻铟镓锌氧化物半导体层并得到预设图案；
剥离源极、漏极和沟道位置上方的光阻层；
在源极、漏极和沟道位置上方形成钝化层和ITO层。
10.一种显示面板，包括如权利要求1-9任一一项所述的阵列基板的制程方法制造得到的阵列基板、所述阵列基板相对设置的对侧基板，以及夹在所述阵列基板和对侧基板之间的液晶层。
CN201811054891.3A 2018-09-11 2018-09-11 一种阵列基板的制程方法和显示面板 Pending CN109524357A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811054891.3A CN109524357A (zh) 2018-09-11 2018-09-11 一种阵列基板的制程方法和显示面板
PCT/CN2018/111227 WO2020051980A1 (zh) 2018-09-11 2018-10-22 一种阵列基板的制程方法和显示面板
US16/313,064 US11515335B2 (en) 2018-09-11 2018-10-22 Method adapted to manufacture array substrate and display panel
US17/974,533 US11894388B2 (en) 2018-09-11 2022-10-27 Method adapted to manufacture array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811054891.3A CN109524357A (zh) 2018-09-11 2018-09-11 一种阵列基板的制程方法和显示面板

Publications (1)

Publication Number Publication Date
CN109524357A true CN109524357A (zh) 2019-03-26

Family

ID=65770912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811054891.3A Pending CN109524357A (zh) 2018-09-11 2018-09-11 一种阵列基板的制程方法和显示面板

Country Status (3)

Country Link
US (2) US11515335B2 (zh)
CN (1) CN109524357A (zh)
WO (1) WO2020051980A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352316A (zh) * 2020-04-15 2020-06-30 Tcl华星光电技术有限公司 光阻漂白与烘烤方法及其装置
CN112366178A (zh) * 2020-11-09 2021-02-12 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN113206038A (zh) * 2021-04-30 2021-08-03 北海惠科光电技术有限公司 阵列基板制造方法及显示面板制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020119586A1 (en) * 2001-02-27 2002-08-29 Nec Corporation Process for forming pattern and method for producing liquid crystal display apparatus
CN101047120A (zh) * 2006-03-31 2007-10-03 东京毅力科创株式会社 再流平方法、布图形成方法和液晶显示装置用tft元件制造方法
CN103715270A (zh) * 2013-12-31 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW442979B (en) * 2000-04-28 2001-06-23 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
CN1959508A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TW201622158A (zh) * 2014-12-10 2016-06-16 中華映管股份有限公司 薄膜電晶體以及其製作方法
CN104867942B (zh) * 2015-04-29 2018-03-06 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020119586A1 (en) * 2001-02-27 2002-08-29 Nec Corporation Process for forming pattern and method for producing liquid crystal display apparatus
CN101047120A (zh) * 2006-03-31 2007-10-03 东京毅力科创株式会社 再流平方法、布图形成方法和液晶显示装置用tft元件制造方法
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
CN103715270A (zh) * 2013-12-31 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352316A (zh) * 2020-04-15 2020-06-30 Tcl华星光电技术有限公司 光阻漂白与烘烤方法及其装置
CN111352316B (zh) * 2020-04-15 2024-04-12 Tcl华星光电技术有限公司 光阻漂白与烘烤方法及其装置
CN112366178A (zh) * 2020-11-09 2021-02-12 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN113206038A (zh) * 2021-04-30 2021-08-03 北海惠科光电技术有限公司 阵列基板制造方法及显示面板制造方法
CN113206038B (zh) * 2021-04-30 2022-04-01 北海惠科光电技术有限公司 阵列基板制造方法及显示面板制造方法

Also Published As

Publication number Publication date
WO2020051980A1 (zh) 2020-03-19
US11515335B2 (en) 2022-11-29
US20230048505A1 (en) 2023-02-16
US11894388B2 (en) 2024-02-06
US20210225885A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
CN105470269A (zh) Tft阵列基板及其制作方法
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
CN101359139B (zh) 液晶显示面板及其制造方法
EP2899588A1 (en) Liquid crystal display
TWI497158B (zh) 邊緣電場切換型液晶顯示器及其製造方法
CN109524357A (zh) 一种阵列基板的制程方法和显示面板
CN105448823A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN103529608A (zh) 用于液晶显示设备的阵列基板及其制造方法
TWI582838B (zh) 一種液晶顯示面板陣列基板的製作方法
KR102503756B1 (ko) 표시 장치 및 그 제조 방법
CN106200090A (zh) 显示面板及其制造方法
CN103838044B (zh) 基板及其制造方法、显示装置
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
KR100908849B1 (ko) 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
CN109585297A (zh) 一种显示面板的制作方法和显示面板
KR20130054772A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN109585298A (zh) 一种显示面板的制作方法和显示面板
CN109637923A (zh) 一种显示基板及其制作方法和显示装置
KR100684580B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
CN109471307A (zh) 一种显示面板及其第一基板的制作方法
CN105206619A (zh) 一种阵列基板及其制备方法、显示面板
CN103579104A (zh) 阵列基板及其制备方法、显示装置
KR20020054909A (ko) 프린지필드구동 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190326