CN103579104A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103579104A
CN103579104A CN201210274346.1A CN201210274346A CN103579104A CN 103579104 A CN103579104 A CN 103579104A CN 201210274346 A CN201210274346 A CN 201210274346A CN 103579104 A CN103579104 A CN 103579104A
Authority
CN
China
Prior art keywords
public electrode
amorphous ito
electrode
substrate
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210274346.1A
Other languages
English (en)
Inventor
徐少颖
谢振宇
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210274346.1A priority Critical patent/CN103579104A/zh
Publication of CN103579104A publication Critical patent/CN103579104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

本发明公开了一种阵列基板的制备方法，包括：在基板表面涂覆负性光刻胶；在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；在基板上沉积一层非晶ITO，之后剥离负性光刻胶；执行退火工艺。本发明还相应地公开了一种阵列基板及显示装置。通过本发明，能够提高面板成像品质，且不会造成像素不良。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
高级超维场转换技术(ADvanced Super Dimension Switch，AD-SDS，简称ADS)，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
为提高像素成像品质，阵列基板中非晶氧化铟锡(ITO)公共电极的方块电阻越小越好；换言之，非晶ITO公共电极的厚度越厚越好。但是，当非晶ITO公共电极的沉积厚度提高至700埃左右时，由于玻璃基板中心和边缘沉积环境存在差别，玻璃基板边缘的非晶ITO开始多晶化，而多晶ITO与非晶ITO的刻蚀速度差异极大，所以，在刻蚀工序可能会因为边缘多晶ITO刻蚀速度较慢而导致边缘非晶ITO残留，使得像素之间通过残留非晶ITO相连，造成面板像素不良，所以，不能简单通过提高非晶ITO公共电极构图工艺中非晶ITO的沉积厚度，来提高ITO公共电极的厚度。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制备方法、显示装置，能够提高面板成像品质，且不会造成像素不良。
为达到上述目的，本发明的技术方案是这样实现的：
一种阵列基板的制备方法，所述阵列基板包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，该方法包括：
在基板表面涂覆负性光刻胶；
在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；
在基板上沉积一层非晶ITO，之后剥离负性光刻胶；
执行退火工艺。
非晶ITO公共电极构图工艺中沉积的非晶ITO厚度与基板上像素电极的ITO厚度相同。
所述在基板上沉积一层非晶ITO为：
沉积非晶ITO，所述非晶ITO的厚度等于或大于非晶ITO公共电极构图工艺中沉积的非晶ITO的厚度。
所述公共电极位于像素电极的上方。
一种阵列基板，包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，所述公共电极的非晶ITO厚度大于像素电极的ITO厚度。
一种显示装置，包括上述的阵列基板。
本发明阵列基板及其制备方法、显示装置，在基板表面涂覆负性光刻胶；在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；在基板上沉积一层非晶ITO，之后剥离负性光刻胶；执行退火工艺。本发明在现有制备阵列基板的基础上，通过追加一次负性光刻胶涂胶曝光显影、一次沉积、一次剥离，提高了非晶ITO公共电极厚度，从而减小了公共电极的方块电阻，提高了面板成像品质；并且，本发明不会一次性沉积过厚的非晶ITO，从而能够避免基板边缘非晶ITO多晶化，因此，能够避免边缘非晶ITO残留导致的像素不良；并且，本发明不需要追加额外掩膜板来提高非晶ITO公共电极厚度，所以开销较小。
附图说明
图1为本发明实施例一种阵列基板的制备方法流程示意图；
图2为本发明实施例一种进行非晶ITO公共电极构图工艺后的面板俯视图；
图3为图2中A-A’方向的像素区截面图；
图4为基于图3所示像素区结构，在基板表面涂覆负性光刻胶后的像素区结构示意图；
图5为本发明实施例在基板背面进行曝光的示意图；
图6为基于图4，使用负性光刻胶显影液进行显影后的像素区结构示意图；
图7为基于图6，沉积非晶ITO后的像素区结构示意图；
图8为基于图7，剥离负性光刻胶后的像素区结构示意图。
附图标记说明：
1、基板(GLASS)；2、边缘区域(BONDING AREA)；3、面板(PANEL)；4、栅电极和栅极扫描线(GATE LAYER)；5、数据线和源漏极(SD LAYER)；6、公共电极(COMMON ITO)；7、栅绝缘层(GATE INSULATOR)；8、钝化层(PASSIVATION LAYER)；9、像素电极(PIXEL ITO)；10、负性光刻胶；11、非晶ITO。
具体实施方式
本发明的基本思想是：在基板表面涂覆负性光刻胶；在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；在基板上沉积一层非晶ITO，之后剥离负性光刻胶；执行退火工艺。
图1为本发明实施例一种阵列基板的制备方法流程示意图，该阵列基板包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，如图1所示，该方法包括：
步骤101：在基板1表面涂覆负性光刻胶10。
图2为进行非晶ITO公共电极构图工艺后的面板俯视图，如图2所示，进行非晶ITO公共电极构图工艺后的面板至少包括：基板(GLASS)1、边缘区域(BONDING AREA)2、面板(PANEL)3、栅电极和栅极扫描线(GATE LAYER)4、数据线和源漏极(SD LAYER)5和公共电极(COMMON ITO)6。
图3为图2中A-A’方向的像素区截面图，如图3所示，A-A’方向的像素区截面包括基板1、栅绝缘层(GATE INSULATOR)7、数据线和源漏极5、钝化层8、像素电极9和公共电极6。从图3可以看出，经过构图工艺后，公共电极6的非晶ITO厚度与像素电极9的ITO厚度相同或相近。
需要说明的是，上述的非晶ITO公共电极构图工艺与现有技术中非晶ITO公共电极构图工艺相同，具体包括涂胶、显影、曝光、刻蚀和剥离操作。
基于图3所示像素区结构，在基板1表面涂覆负性光刻胶10后的像素区结构如图4所示。
步骤102：在基板1背面进行曝光。
图5为本发明实施例在基板1背面进行曝光的示意图。
步骤103：使用负性光刻胶显影液进行显影。
基于图4，使用负性光刻胶显影液进行显影后的像素区结构如图6所示，可以看出，透光区域的负性光刻胶保留，有不透光的金属线条遮挡的区域的负性光刻胶消失。
需要说明的是，由于面板中不透光的金属线条遮挡，从基板1背面无需掩膜板曝光负性光刻胶。
步骤104：在基板上沉积一层非晶ITO 11。
基于图6，沉积非晶ITO 11后的像素区结构如图7所示。
一般的，常温沉积非晶ITO 11，所述非晶ITO 11的厚度等于或大于非晶ITO公共电极构图工艺中沉积的非晶ITO的厚度。
步骤105：剥离负性光刻胶10。
基于图7，剥离负性光刻胶10后的像素区结构如图8所示，可以看出，非晶ITO公共电极的厚度增加了，明显大于像素电极的ITO厚度。
步骤106：执行退火工艺。
至此，公共电极制备完成，基板1不透光区域非晶ITO公共电极厚度提高了一倍或更多，经过最后的退火工艺，非晶ITO公共电极构图工艺中沉积的非晶ITO和步骤105中沉积的非晶ITO很好的结合结晶，从而能够有效降低公共电极方块电阻。
需要说明的是，虽然现有技术通过追加一道掩膜板，经过沉积、曝光、显影、刻蚀、剥离操作后，也可以达到本发明步骤102至步骤106所达到的效果，但显然追加掩膜板使得成本提高。另外，上述实施例主要对基板中公共电极位于像素电极上方的场景进行说明，本发明同样适用于公共电极不位于像素电极上方的场景。
本发明还相应地公开了一种阵列基板，包括像素电极和公共电极，所述像素电极和公共电极之间形成多维电场，所述公共电极的非晶ITO厚度大于像素电极的ITO厚度。
本发明还相应地公开了一种显示装置，该显示装置包括上述的阵列基板。
总之，本发明实施例通过追加一次负性光刻胶曝光显影、一次沉积、一次剥离的技术手段，达到提高面板内非像素区域非晶ITO公共电极厚度，降低公共电极电阻，降低产品像素不良，提升成像品质。从而解决了非晶ITO公共电极基板边缘多晶化导致刻蚀不均一造成的像素不良，薄膜晶体管驱动能力不均一的问题。而且整个过程不需要昂贵的新掩膜板。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (6)

1.一种阵列基板的制备方法，所述阵列基板包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，其特征在于，该方法包括：
在基板表面涂覆负性光刻胶；
在基板背面进行曝光，之后使用负性光刻胶显影液进行显影；
在基板上沉积一层非晶ITO，之后剥离负性光刻胶；
执行退火工艺。
2.根据权利要求1所述的方法，其特征在于，所述非晶ITO公共电极构图工艺中沉积的非晶ITO厚度与基板上像素电极的ITO厚度相同。
3.根据权利要求1所述的方法，其特征在于，所述在基板上沉积一层非晶ITO为：
沉积非晶ITO，所述非晶ITO的厚度等于或大于非晶ITO公共电极构图工艺中沉积的非晶ITO的厚度。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述公共电极位于像素电极的上方。
5.一种阵列基板，包括像素电极和公共电极，所述公共电极为狭缝电极，所述像素电极和公共电极之间形成多维电场，其特征在于，所述公共电极的非晶ITO厚度大于像素电极的ITO厚度。
6.一种显示装置，其特征在于，包括如权利要求5所述的阵列基板。
CN201210274346.1A 2012-08-02 2012-08-02 阵列基板及其制备方法、显示装置 Pending CN103579104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210274346.1A CN103579104A (zh) 2012-08-02 2012-08-02 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210274346.1A CN103579104A (zh) 2012-08-02 2012-08-02 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN103579104A true CN103579104A (zh) 2014-02-12

Family

ID=50050585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210274346.1A Pending CN103579104A (zh) 2012-08-02 2012-08-02 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN103579104A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093823A (zh) * 2015-06-03 2015-11-25 京东方科技集团股份有限公司 一种狭缝电极的制造方法、狭缝电极及显示面板
WO2017024718A1 (zh) * 2015-08-13 2017-02-16 京东方科技集团股份有限公司 薄膜晶体管的制作方法和阵列基板的制作方法
WO2017124690A1 (zh) * 2016-01-19 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892318A (zh) * 2005-06-29 2007-01-10 三星电子株式会社 液晶显示器
JP2007171740A (ja) * 2005-12-26 2007-07-05 Epson Imaging Devices Corp 液晶装置
US20100173489A1 (en) * 2006-04-07 2010-07-08 Au Optronics Corp. Method for manufacturing lower substrate of liquid crystal display device
CN101866945A (zh) * 2010-06-30 2010-10-20 彩虹集团公司 一种彩色有机发光显示面板及其制备方法
CN102629572A (zh) * 2011-07-07 2012-08-08 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892318A (zh) * 2005-06-29 2007-01-10 三星电子株式会社 液晶显示器
JP2007171740A (ja) * 2005-12-26 2007-07-05 Epson Imaging Devices Corp 液晶装置
US20100173489A1 (en) * 2006-04-07 2010-07-08 Au Optronics Corp. Method for manufacturing lower substrate of liquid crystal display device
CN101866945A (zh) * 2010-06-30 2010-10-20 彩虹集团公司 一种彩色有机发光显示面板及其制备方法
CN102629572A (zh) * 2011-07-07 2012-08-08 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093823A (zh) * 2015-06-03 2015-11-25 京东方科技集团股份有限公司 一种狭缝电极的制造方法、狭缝电极及显示面板
CN105093823B (zh) * 2015-06-03 2019-09-20 京东方科技集团股份有限公司 一种狭缝电极的制造方法、狭缝电极及显示面板
WO2017024718A1 (zh) * 2015-08-13 2017-02-16 京东方科技集团股份有限公司 薄膜晶体管的制作方法和阵列基板的制作方法
US9881945B2 (en) 2015-08-13 2018-01-30 Boe Technology Group Co., Ltd. Methods of manufacturing thin film transistor and array substrate
WO2017124690A1 (zh) * 2016-01-19 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法

Similar Documents

Publication Publication Date Title
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
US9859304B2 (en) Manufacturing method of array substrate, array substrate and display device
EP2899588A1 (en) Liquid crystal display
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN102881688A (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103838044B (zh) 基板及其制造方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103348484A (zh) 有源矩阵基板、显示面板和显示装置
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN105182625A (zh) 一种显示基板及其制作方法和显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
GB2531203A (en) Manufacturing method for TFT-LCD array substrate, liquid crystal panel and liquid crystal display
CN206258658U (zh) 一种tft阵列基板和半透半反液晶显示器
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN103579104A (zh) 阵列基板及其制备方法、显示装置
US20210225885A1 (en) Method adapted to manufacture array substrate and display panel
CN104617039A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140212