CN103309105B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103309105B
CN103309105B CN201310282257.6A CN201310282257A CN103309105B CN 103309105 B CN103309105 B CN 103309105B CN 201310282257 A CN201310282257 A CN 201310282257A CN 103309105 B CN103309105 B CN 103309105B
Authority
CN
China
Prior art keywords
layer
grid
transparency conducting
conducting layer
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310282257.6A
Other languages
English (en)
Other versions
CN103309105A (zh
Inventor
李婧
张文余
张家祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310282257.6A priority Critical patent/CN103309105B/zh
Publication of CN103309105A publication Critical patent/CN103309105A/zh
Priority to US14/386,209 priority patent/US9484364B2/en
Priority to PCT/CN2013/088430 priority patent/WO2015000257A1/zh
Application granted granted Critical
Publication of CN103309105B publication Critical patent/CN103309105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本发明公开了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，减小了薄膜晶体管单元的导电沟道的沟道长度，同时提高了像素的开口率。该阵列基板包括：衬底基板及位于所述衬底基板之上的多个薄膜晶体管单元，其中，所述薄膜晶体管单元包括：位于所述衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，与第一栅极同层设置的漏极，位于所述漏极之上的有源层，位于有源层之上的源极，所述衬底基板与同层设置的第一栅极及漏极之间设置有第一透明导电层，所述第一栅极及其下方的第一透明导电层与漏极及其下方的第一透明导电层之间设置有栅绝缘层。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器（ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD）具有体积小、功耗低、无辐射等优点，在平板显示领域中占据了主导地位。
LCD根据电场形式的不同可分为多种类型，其中，高级超维场转换（AdvancedsuperDimensionSwitch，简称ADS）模式的TFT-LCD具有宽视角、高开口率、高透过率等优点而被广泛的应用。ADS模式是平面电场宽视角核心技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS模式的开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
发明人在实现本发明的过程中发现，由于受到工艺因素的制约，现有技术中的ADS型液晶面板的TFT的导电沟道的沟道长度较大，不仅减小了开态电流的大小，还间接制约了像素的开口率的提高，且通常采用经过七次掩膜工艺才能制得，制备的难度和成本较高，且良品率低。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制备方法、显示装置，本发明的阵列基板减小了薄膜晶体管单元的导电沟道的沟道长度，同时提高了像素的开口率，本发明的制备方法能够降低阵列基板的制备工艺的难度，降低制备成本，提高良品率。
为解决上述技术问题，本发明采用如下技术方案：
本发明的第一方面提供了一种阵列基板，包括：衬底基板及位于所述衬底基板之上的多个薄膜晶体管单元，其中，
所述薄膜晶体管单元包括：位于所述衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，与第一栅极同层设置的漏极，位于所述漏极之上的有源层，位于有源层之上的源极，所述衬底基板与同层设置的第一栅极及漏极之间设置有第一透明导电层，所述第一栅极及其下方的第一透明导电层与漏极及其下方的第一透明导电层之间设置有栅绝缘层。
所述薄膜晶体管单元上方设置有钝化层，所述钝化层上方设置有第二透明导电层，所述第一透明导电层至少有部分与第二透明导电层重叠。
所述的阵列基板还包括：位于所述衬底基板之上的多个阵列基板行驱动单元，其中，所述阵列基板行驱动单元包括：位于所述衬底基板之上的第三透明导电层，位于第三透明导电层之上的第二栅极，位于所述第二栅极之上的金属引线；所述第一栅极和第二栅极及漏极同层设置，所述金属引线与所述源极位于同一图层，所述第三透明导电层与第一透明导电层同层设置。
所述钝化层对应于金属引线的部分设置有开孔，所述第二透明导电层通过所述开孔与金属引线连接。
所述源极与数据线同层设置，所述第一栅极与栅线同层设置。
所述第二透明导电层为狭缝电极。
在本发明的技术方案中，提供了一种阵列基板，该阵列基板包括薄膜晶体管单元。该薄膜晶体管单元的第一栅极工作时，导电沟道的沟道长度即为有源层的厚度，只要通过减小有源层的厚度，就可以减小沟道长度，从而提高开态电流，同时保证像素的高开口率，提高显示装置的显示效果。
本发明的第二方面提供了一种显示装置，包括上述的阵列基板。
本发明的第三方面提供了一种阵列基板的制备方法，包括形成多个薄膜晶体管单元的步骤：
步骤S11、在衬底基板上形成包括第一透明导电层的图形；
步骤S12、在步骤S11的图形之上形成包括第一栅极和漏极的图形，所述第一栅极和漏极同层形成；
步骤S13、在步骤S12形成的第一栅极之上形成包括栅绝缘层的图形，在漏极之上形成包括有源层的图形；
步骤S14、在步骤S13形成的有源层之上形成包括源极的图形。
步骤S15、在步骤S14的图形之上依次形成包括钝化层的图形和包括第二透明导电层的图形。
还包括形成多个阵列基板行驱动单元的步骤：
步骤S11中在衬底基板上同层形成第一透明导电层和第三透明导电层；
步骤S12中同层形成第一栅极、漏极及第二栅极；
步骤S14中同层形成源极和金属引线。
所述步骤S15中钝化层对应于金属引线的部分设置有开孔，所述第二透明导电层通过所述开孔与金属引线连接。
所述源极与数据线同层形成，所述第一栅极与栅线同层形成。
所述第二透明导电层为狭缝电极。
所述包括多个薄膜晶体管单元、多个阵列基板行驱动单元的阵列基板采用五次构图工艺完成，具体为：
在衬底基板上依次形成第一透明导电薄膜、第一金属薄膜、半导体薄膜，通过第一次掩膜工艺刻蚀形成位于阵列基板行驱动单元区域的第二栅极和第三透明导电层以及薄膜晶体管单元区域的第一栅极和栅线、第一透明导电层、漏极、有源层；
形成第一绝缘薄膜，通过第二次掩膜工艺刻蚀形成包括栅极绝缘层的图形；
形成第二金属薄膜，通过第三次掩膜工艺刻蚀形成数据线、源极和所述阵列基板行驱动单元的金属引线；
形成第二绝缘薄膜，通过第四次掩膜工艺刻蚀形成包括钝化层的图形，所述钝化层对应于金属引线的部分设置有开孔；
形成第二透明导电薄膜，通过第五次掩膜工艺刻蚀形成包括第二透明导电层的图形，所述第二透明导电层通过所述开孔与金属引线连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的阵列基板结构示意图一；
图2为本发明实施例中的阵列基板的制备方法的流程图一；
图3为本发明实施例中的阵列基板的制备方法的流程图二；
图4为本发明实施例中的阵列基板结构示意图二；
图5a～5c为本发明实施例中的阵列基板的制备过程的结构示意图；
图6为本发明实施例中的阵列基板的结构示意图二；
图7为本发明实施例中的阵列基板的结构示意图三；
图8为本发明实施例中的阵列基板的结构示意图四；
图9为本发明实施例中的阵列基板的结构示意图五。
附图标记说明：
1—衬底基板；2—薄膜晶体管单元；21—第一栅极；
22—栅极绝缘层；23—漏极；24—有源层；
25—源极；3—第一透明导电层；4—钝化层；
5—第二透明导电层；6—GOA单元；61—第三透明导电层；
62—第二栅极；63—金属引线；7—开孔；
8—第一透明导电薄膜；9—第一金属薄膜；10—半导体薄膜；
11—光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种阵列基板，如图1所示，包括：衬底基板1及位于所述衬底基板1之上的多个薄膜晶体管单元2，多个薄膜晶体管单元2位于阵列基板的显示区域中，其中，
所述薄膜晶体管单元2包括：位于所述衬底基板1之上的第一栅极21，位于所述第一栅极之上的栅极绝缘层22，与第一栅极21同层设置的漏极23，位于所述漏极23之上的有源层24，位于有源层24之上的源极25，所述衬底基板1与同层设置的第一栅极21及漏极23之间设置有第一透明导电层3，所述第一栅极21及其下方的第一透明导电层3与漏极23及其下方的第一透明导电层3之间设置有栅绝缘层22。
为了保证在行周期内，液晶像素上能即时准确的写入图像信号，像素的薄膜晶体管单元2的开态电流Ion必须足够大，一般大于10-6 ，而根据现有技术可知，开态电流Ion∝（W/L），其中，W为TFT的导电沟道的沟道宽度，L为TFT的导电沟道的沟道长度。如果沟道长度L保持不变，随着沟道宽度W增加，开态电流Ion增加而像素的开口率减小；所以在实际应用中，TFT的沟道长度L在保证光刻精度和良率的前提下越短越好，而受到掩膜工艺的限制，有时沟道长度L无法做的足够小，间接制约了像素的开口率的提高。
而在本发明的实施例中，如图1所示，当第一栅极21工作时，沟道长度L就是有源层24的厚度，只要通过减小有源层24的厚度，就可以减小沟道长度L，提高开态电流Ion，同时保证像素的高开口率，提高显示装置的显示效果。
在本发明实施例的技术方案中，提供了一种阵列基板，该阵列基板包括薄膜晶体管单元。该薄膜晶体管单元的第一栅极工作时，导电沟道的沟道长度即为有源层的厚度，只要通过减小有源层的厚度，就可以减小沟道长度，从而提高开态电流，同时保证像素的高开口率，提高显示装置的显示效果。
进一步的，第一栅极21和衬底基板1之间还包括第一透明导电层3，第一栅极21和第一透明导电层3组合起来形成该薄膜晶体管单元2的栅极，与仅包括第一栅极21的栅极的情况相比，具有两层结构的栅极导电能力更强，电阻值更低。
其中，衬底基板1可以利用玻璃、石英等常见的透明材质制成；第一栅极21或漏极23的厚度为100nm至500nm，可利用单层钼、铝，钨、钛、铜等金属或者其合金中的一种制成，也可以由上述等金属的多层组合制成，第一栅极21及漏极23也可采用同一种材料制成；类似的，源极25的厚度也可以为100nm至500nm，并且利用单层钼、铝，钨、钛、铜等金属或者其合金中的一种制成，也可以由上述等金属的多层组合制成。
进一步的，所述有源层4可采用非晶硅、多晶硅或铟镓锌氧化物等常用的半导体材料形成，厚度为100nm至300nm。第一透明导电层3可为氧化铟锡或氧化铟锌等常见的透明导电材料，厚度为50nm至500nm。
进一步的，所述薄膜晶体管单元2上方设置有钝化层4，所述钝化层4上方设置有第二透明导电层5，所述第一透明导电层3至少有部分与第二透明电极5重叠。
由于第一透明导电层3设置于衬底基板1和漏极23之间，意味着第一透明导电层3与漏极23连接，此时，第一透明导电层3可称为像素电极，相对的，第二透明导电层5可称为公共电极，第一透明导电层3和第二透明导电层5相互配合，产生平行于衬底基板1的电场，共同驱动ADS型液晶面板的液晶的偏转。
在本发明实施例中，第一透明导电层3可以为板状电极或狭缝电极，所述第二透明导电层5为狭缝电极。
其中，第二透明导电层5可为氧化铟锡或氧化铟锌等常见的透明导电材料，厚度为50nm至500nm。
另外，为了进一步的提高显示装置的显示效果，越来越多的人开始将注意力投向显示装置的窄边框设计，现有技术通常采用将工艺边际量压缩至极限的方法来制备窄边框显示器，其中一项非常重要的技术就是阵列基板行驱动（GateOnArray，简称GOA）技术的量产化的实现。利用GOA技术将栅极开关电路集成在显示装置的显示面板的阵列基板上以实现对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分。从而不仅可以从材料成本和制备工艺两方面降低产品成本，而且显示装置可以实现两边对称和窄边框的美观设计。
因此，在本发明实施例中，阵列基板还可包括：位于所述衬底基板1之上的多个GOA单元6，GOA单元6位于阵列基板中的GOA区域，其中，所述GOA单元6包括：位于所述衬底基板1之上的第三透明导电层61，位于第三透明导电层61之上的第二栅极62，位于所述第二栅极62之上的金属引线63。
进一步的，在本发明实施例中，薄膜晶体管单元2的所述第一栅极21和漏极23与GOA单元的第二栅极62同层设置，所述金属引线63与所述源极25位于同一图层，所述第三透明导电层61与第一透明导电层3同层设置。
需要说明的是，在GOA区域的第二透明导电层5用于连接栅极驱动电路，接收来自栅极驱动电路的电信号，该电信号经过金属引线63传递到阵列基板的薄膜晶体管单元2中，驱动薄膜晶体管单元2工作。为了保证GOA区域的第二透明导电层5与栅极驱动电路之间的连接可靠，优选的，所述钝化层4对应于金属引线63的部分设置有开孔7，所述第二透明导电层5可以通过所述开孔7与金属引线63连接。这样的连接方案加工工艺简单，连接效果稳定。
更进一步的，为了便于所述源极和所述数据线之间的连接，所述源极与数据线同层设置，源极可以与数据线一体成型，即源极相当于数据线的一部分；类似的，所述第一栅极与栅线同层设置，第一栅极可以与栅线一体成型，即第一栅极相当于栅线的一部分。
本发明实施例还提供了一种显示装置，包括上述所述的任一阵列基板。其中，该显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
本发明实施例提供了一种制备图1所示的阵列基板的制备方法，如图2所示，包括形成多个薄膜晶体管单元的步骤：
步骤S11、在衬底基板上形成包括第一透明导电层的图形。
步骤S12、在步骤S11的图形之上形成包括第一栅极和漏极的图形，所述第一栅极和漏极同层形成。
步骤S13、在步骤S12形成的第一栅极之上形成包括栅绝缘层的图形，在漏极之上形成包括有源层的图形。
步骤S14、在步骤S13形成的有源层之上形成包括源极的图形。
进一步的，图2所示的阵列基板的制备方法还包括：
步骤S15、在S14的图形之上依次形成包括钝化层的图形和包括第二透明导电层的图形。
另外，在形成薄膜晶体管单元的同时，本发明实施例中所提供的阵列基板的制备方法还包括形成多个阵列基板行驱动单元的步骤：
步骤S11中在衬底基板上同层形成第一透明导电层和第三透明导电层。
步骤S12中同层形成第一栅极、漏极及第二栅极。
步骤S14中同层形成源极和金属引线。
其中，同层设置的不同结构可以在同一次构图工艺中形成，也可分别在多次构图工艺中形成，本发明实施例对此不进行限制。
在本发明的实施例中，图2或图3所示的阵列基板的制备方法所制得的阵列基板的所述源极与数据线同层形成，且可以在同一次构图工艺中一体成型；类似的，所述第一栅极与栅线同层形成。
在本发明实施例中，第一透明导电层3可以为板状电极或狭缝电极，所述第二透明导电层5为狭缝电极。
以下，如图3所示，为本发明实施例所提供的阵列基板的制备方法的一种具体实施例，显然，这只是图1所对应的阵列基板的一种具体的制备方法，除此之外，还可采用别的方法来制备图1所示的阵列基板。
该种制备方法在制作阵列基板的多个薄膜晶体管单元2、多个阵列基板行驱动单元6时，仅采用五次掩膜工艺即可完成，具体为：
步骤S101、在衬底基板上依次形成第一透明导电薄膜、第一金属薄膜、半导体薄膜，通过第一次掩膜工艺刻蚀形成位于阵列基板行驱动单元区域的第二栅极和第三透明导电层以及薄膜晶体管单元区域的第一栅极和栅线、第一透明导电层、漏极、有源层。
如图4所示，采用磁控溅射或热蒸发等方式，在衬底基板1上依次形成第一透明导电薄膜8、第一金属薄膜9，之后通过等离子体增强化学气相沉积法（PlasmaEnhancedChemicalVaporDeposition，简称PECVD）的方法沉积半导体薄膜10。
在第一掩膜工艺时，在半导体薄膜上涂覆一层光刻胶11，采用半色调或灰色调掩模板曝光，使光刻胶形成完全曝光区域、未曝光区域、小部分曝光区域和大部分曝光区域，通过刻蚀工艺，刻蚀掉完全曝光区域对应的半导体薄膜10、第一金属薄膜9和第一透明导电薄膜8，如图5a所示，其中，刻蚀完成第一透明导电薄膜8后，形成包括第一透明导电层3的图形；通过灰化工艺去除大部分曝光区域的光刻胶11，暴露出该部分曝光区域对应的半导体薄膜10，通过刻蚀工艺完全刻蚀掉暴露的半导体薄膜10和第一金属薄膜9，形成包括薄膜晶体管单元2的有源层24和漏极23的图形，如图5b所示；再次通过灰化工艺去除小部分曝光区域的光刻胶11，暴露出该区域的半导体薄膜10，再次通过刻蚀工艺完全刻蚀掉暴露的半导体薄膜10，形成薄膜晶体管单元2的第一栅极21的图形以及GOA区域的第二栅极62和第三透明导电层61的图形，如图5c所示；最后，通过灰化工艺去除剩余的光刻胶11，如图6所示。
在本发明实施例中，在形成第一栅极21的图形的同时，还形成了阵列基板的栅线，并且，该栅线可以与第一栅极21一体成型，节省了工艺流程，同时简化了阵列基板的层结构。
其中，衬底基板1的材质通常为玻璃或石英；第一透明导电薄膜8可为氧化铟锡或氧化铟锌等，厚度为50nm至500nm；所述半导体薄膜10可采用非晶硅、多晶硅或铟镓锌氧化物等半导体材料形成，厚度为100nm至300nm。
步骤S102、形成第一绝缘薄膜，通过第二次掩膜工艺刻蚀形成包括栅极绝缘层的图形。
在图6所示的阵列基板的结构的基础上，采用PECVD的方法沉积形成一层第一绝缘薄膜，在第二次掩膜工艺中，采用普通掩膜板通过构图工艺形成暴露有源层24和所述GOA区域的第二栅极62的栅极绝缘层22的图形，如图7所示。其中，所述第一栅极21之上有栅极绝缘层22，第一透明导电层3之上有栅极绝缘层22，所述第一栅极21及其下方的第一透明导电层3与漏极23及其下方的第一透明导电层3之间有栅极绝缘层22（此部分栅极绝缘层22位于衬底基板1上），第一透明导电层3与第三透明导电层7之间有栅极绝缘层22（此部分栅极绝缘层22位于衬底基板1上）。
其中，该栅极绝缘层22优选绝缘材料氧化硅，同时，也可使用氮化硅、氧化铪等绝缘材料，也可以是上述多种绝缘材料的多层组合，厚100nm至300nm。
步骤S103、形成第二金属薄膜，通过第三次掩膜工艺刻蚀形成数据线、源极和所述阵列基板行驱动单元的金属引线。
在图7所示的阵列基板的结构的基础上，采用磁控溅射或热蒸发的方法沉积形成一层第二金属薄膜，其中第二金属薄膜可以由单层钼、铝，钨、钛、铜等金属或者其合金制成，也可以由上述等金属的多层组合制成，厚100nm至500nm。在第三次掩膜工艺中，采用普通掩模板通过构图工艺，形成图8所示的包括薄膜晶体管单元2的源极25的图形。
其中，在步骤S103中，形成源极25的图形的同时，还利用第二金属薄膜形成GOA区域的金属引线63的图形，形成如图8所示的阵列基板的结构。
步骤S104、形成第二绝缘薄膜，通过第四次掩膜工艺刻蚀形成包括钝化层的图形，所述钝化层对应于金属引线的部分设置有开孔。
在图8所示的阵列基板的结构的基础上，采用PECVD的方法沉积形成一层第二绝缘薄膜，类似的，第二绝缘薄膜可以采用与栅极绝缘层22采用相同的材料，厚100nm至300nm。在第四次掩膜工艺中，采用普通掩模板通过构图工艺刻蚀所述第二绝缘薄膜，以形成包括钝化层4的图形，其中，所述钝化层4对应于金属引线63的部分设置有开孔7，如图9所示。
步骤S105、形成第二透明导电薄膜，通过第五次掩膜工艺刻蚀形成包括第二透明导电层的图形，所述第二透明导电层通过所述开孔与金属引线连接。
在图9所示的阵列基板的结构的基础上，采用磁控溅射或热蒸发的方法形成一层第二透明导电薄膜，该第二透明导电薄膜可采用氧化铟锡或氧化铟锌等材质，厚度为50nm至500nm，采用普通掩模板通过构图工艺形成包括第二透明导电层5的图形，并且该第二透明导电层5通过所述开孔实现与金属引线63的连接。由此，可制得如图1所示的阵列基板。
在本发明实施例中，第二透明导电层5优选为狭缝电极。
需要说明的是，在GOA区域的第二透明导电层5用于连接栅极驱动电路，接收来自栅极驱动电路的电信号，该电信号经过金属引线63传递到阵列基板的薄膜晶体管单元2中，驱动薄膜晶体管单元2工作。
综上，仅用五次掩膜工艺即可实现阵列基板的制备，与现有技术相比，减少了两次掩膜工艺，降低了制备难度和制备成本，提高了制备出来的阵列基板的良品率。
在显示技术领域中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。本发明所指的五次掩膜工艺是指利用了五次掩膜板，也会应用到光刻工艺及刻蚀步骤或其他工艺，在此只是与现有的七次掩膜板工艺相比，而采用掩膜工艺这一术语，并不代表本发明的工艺步骤仅仅只有利用掩膜板这一工艺，其他的工艺过程均可以自行选择。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，其特征在于，包括：衬底基板及位于所述衬底基板之上的多个薄膜晶体管单元，其中，
所述薄膜晶体管单元包括：位于所述衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，与第一栅极同层设置的漏极，位于所述漏极之上的有源层，位于有源层之上的源极，所述衬底基板与同层设置的第一栅极及漏极之间设置有第一透明导电层，所述第一栅极及其下方的第一透明导电层与漏极及其下方的第一透明导电层之间设置有栅绝缘层；所述第一栅极的厚度为100nm至500nm。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管单元上方设置有钝化层，所述钝化层上方设置有第二透明导电层，所述第一透明导电层至少有部分与第二透明导电层重叠。
3.根据权利要求2所述的阵列基板，其特征在于，还包括：位于所述衬底基板之上的多个阵列基板行驱动单元，其中，所述阵列基板行驱动单元包括：位于所述衬底基板之上的第三透明导电层，位于第三透明导电层之上的第二栅极，位于所述第二栅极之上的金属引线；所述第一栅极和第二栅极及漏极同层设置，所述金属引线与所述源极位于同一图层，所述第三透明导电层与第一透明导电层同层设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述钝化层对应于金属引线的部分设置有开孔，所述第二透明导电层通过所述开孔与金属引线连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述源极与数据线同层设置，所述第一栅极与栅线同层设置。
6.根据权利要求2所述的阵列基板，其特征在于，所述第二透明导电层为狭缝电极。
7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，其特征在于，包括形成多个薄膜晶体管单元的步骤：
步骤S11、在衬底基板上形成包括第一透明导电层的图形；
步骤S12、在步骤S11的图形之上形成包括第一栅极和漏极的图形，所述第一栅极和漏极同层形成；
步骤S13、在步骤S12形成的第一栅极之上形成包括栅绝缘层的图形，在漏极之上形成包括有源层的图形；
步骤S14、在步骤S13形成的有源层之上形成包括源极的图形。
9.根据权利要求8所述的制备方法，其特征在于，还包括：
步骤S15、在步骤S14的图形之上依次形成包括钝化层的图形和包括第二透明导电层的图形。
10.根据权利要求9所述的制备方法，其特征在于，还包括形成多个阵列基板行驱动单元的步骤：
步骤S11中在衬底基板上同层形成第一透明导电层和第三透明导电层；
步骤S12中同层形成第一栅极、漏极及第二栅极；
步骤S14中同层形成源极和金属引线。
11.根据权利要求10所述的制备方法，其特征在于，所述步骤S15中钝化层对应于金属引线的部分设置有开孔，所述第二透明导电层通过所述开孔与金属引线连接。
12.根据权利要求8所述的制备方法，其特征在于，所述源极与数据线同层形成，所述第一栅极与栅线同层形成。
13.根据权利要求11所述的制备方法，其特征在于，所述源极与数据线同层形成，所述第一栅极与栅线同层形成。
14.根据权利要求9所述的制备方法，其特征在于，所述第二透明导电层为狭缝电极。
15.根据权利要求13所述的制备方法，其特征在于，所述包括多个薄膜晶体管单元、多个阵列基板行驱动单元的阵列基板采用五次掩膜工艺完成，具体为：
在衬底基板上依次形成第一透明导电薄膜、第一金属薄膜、半导体薄膜，通过第一次掩膜工艺刻蚀形成位于阵列基板行驱动单元区域的第二栅极和第三透明导电层以及薄膜晶体管单元区域的第一栅极和栅线、第一透明导电层、漏极、有源层；
形成第一绝缘薄膜，通过第二次掩膜工艺刻蚀形成包括栅极绝缘层的图形；
形成第二金属薄膜，通过第三次掩膜工艺刻蚀形成数据线、源极和所述阵列基板行驱动单元的金属引线；
形成第二绝缘薄膜，通过第四次掩膜工艺刻蚀形成包括钝化层的图形，所述钝化层对应于金属引线的部分设置有开孔；
形成第二透明导电薄膜，通过第五次掩膜工艺刻蚀形成包括第二透明导电层的图形，所述第二透明导电层通过所述开孔与金属引线连接。
CN201310282257.6A 2013-07-05 2013-07-05 阵列基板及其制备方法、显示装置 Active CN103309105B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310282257.6A CN103309105B (zh) 2013-07-05 2013-07-05 阵列基板及其制备方法、显示装置
US14/386,209 US9484364B2 (en) 2013-07-05 2013-12-03 Array substrate and method for manufacturing the same, display device
PCT/CN2013/088430 WO2015000257A1 (zh) 2013-07-05 2013-12-03 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310282257.6A CN103309105B (zh) 2013-07-05 2013-07-05 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103309105A CN103309105A (zh) 2013-09-18
CN103309105B true CN103309105B (zh) 2016-02-03

Family

ID=49134485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310282257.6A Active CN103309105B (zh) 2013-07-05 2013-07-05 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9484364B2 (zh)
CN (1) CN103309105B (zh)
WO (1) WO2015000257A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103309105B (zh) * 2013-07-05 2016-02-03 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103413812B (zh) * 2013-07-24 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103762245B (zh) * 2013-12-13 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
CN104834139A (zh) 2015-05-25 2015-08-12 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105762195B (zh) * 2016-03-04 2019-07-26 武汉华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN106169485B (zh) * 2016-08-31 2019-06-14 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置
CN109509768A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109858443B (zh) * 2019-01-31 2021-07-09 厦门天马微电子有限公司 显示面板、显示装置和显示面板的制作方法
CN111292679A (zh) * 2020-03-18 2020-06-16 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201886249U (zh) * 2010-12-02 2011-06-29 北京京东方光电科技有限公司 一种液晶显示基板
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN203324617U (zh) * 2013-07-05 2013-12-04 北京京东方光电科技有限公司 阵列基板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP5147215B2 (ja) * 2006-10-31 2013-02-20 株式会社日立製作所 表示素子の画素駆動回路およびこれを利用した表示装置
JP2009122256A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
CN103309105B (zh) * 2013-07-05 2016-02-03 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201886249U (zh) * 2010-12-02 2011-06-29 北京京东方光电科技有限公司 一种液晶显示基板
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN203324617U (zh) * 2013-07-05 2013-12-04 北京京东方光电科技有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US20160247840A1 (en) 2016-08-25
US9484364B2 (en) 2016-11-01
CN103309105A (zh) 2013-09-18
WO2015000257A1 (zh) 2015-01-08

Similar Documents

Publication Publication Date Title
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN103309108B (zh) 阵列基板及其制造方法、显示装置
EP2879187B1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
JP6043815B2 (ja) 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
CN103018977B (zh) 一种阵列基板及其制造方法
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN204101855U (zh) 阵列基板、显示面板及显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN203455564U (zh) 阵列基板及显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN102799038B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102929053B (zh) 一种阵列基板及其制作方法、显示装置
CN203324617U (zh) 阵列基板及显示装置
CN103941448A (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant