CN113206038A - 阵列基板制造方法及显示面板制造方法 - Google Patents
阵列基板制造方法及显示面板制造方法 Download PDFInfo
- Publication number
- CN113206038A CN113206038A CN202110487442.3A CN202110487442A CN113206038A CN 113206038 A CN113206038 A CN 113206038A CN 202110487442 A CN202110487442 A CN 202110487442A CN 113206038 A CN113206038 A CN 113206038A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- region
- layer pattern
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 62
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 63
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 25
- 238000004380 ashing Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000014759 maintenance of location Effects 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 6
- 238000005192 partition Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请涉及显示面板制造技术,公开了阵列基板制造方法及显示面板制造方法,阵列基板制造方法包括:在基板上沉积遮光层、缓冲层、第一金属层和欧姆接触层;进行第一次光罩制程,形成遮光层图案、缓冲层图案、第一金属层图案和欧姆接触层图案;在经过第一次光罩制程后的基板上沉积有源层、绝缘层和第二金属层;进行第二次光罩制程,形成有源层图案、绝缘层图案和第二金属层图案;在经过第二次光罩制程后的基板上沉积钝化层;进行第三次光罩制程,形成第一导电过孔,第二导电过孔和第三导电过孔以及氧化铟锡层图案。显示面板制造方法,采用了上述的阵列基板制造方法。本申请公开的阵列基板制造方法及显示面板制造方法,工艺流程简单,成本低廉。
Description
技术领域
本申请涉及显示面板制造技术领域,特别涉及阵列基板制造方法及显示面板制造方法。
背景技术
在采用光刻的方法制造阵列基板时,光罩成本高,现有对阵列基板的制造,多采用四道、五道或者更多道的光罩,成本高昂。
上述内容仅用于辅助理解本申请的技术方案,并不代表承认上述内容是现有技术。
发明内容
本申请的主要目的是提供阵列基板制造方法及显示面板制造方法,旨在解决现有技术中制造成本高的技术问题。
为实现上述目的,本申请提出的阵列基板制造方法,该阵列基板制造方法包括如下步骤:
在基板上依次沉积遮光层、缓冲层、第一金属层和欧姆接触层;
对沉积有遮光层、缓冲层、第一金属层和欧姆接触层的基板进行第一次光罩制程,以在基板上形成遮光层图案、缓冲层图案、第一金属层图案和欧姆接触层图案,并清除所述第一次光罩制程中形成的第一光刻胶图案;
在经过第一次光罩制程后的基板上依次沉积有源层、绝缘层和第二金属层;
对沉积有有源层、绝缘层和第二金属层的基板进行第二次光罩制程,以在基板上形成有源层图案、绝缘层图案和第二金属层图案,并清除所述第二次光罩制程中形成的第二光刻胶图案;
在经过第二次光罩制程后的基板上沉积钝化层;
对沉积有钝化层的基板进行第三次光罩制程,以在待形成薄膜晶体管的区域内形成连通第一金属层图案的第一导电过孔,在待形成绑定模块的区域内形成连通第一金属层图案的第二导电过孔和连通第二金属层图案的第三导电过孔,以及在形成第一导电过孔、第二导电过孔和第三导电过孔后的基板上形成氧化铟锡层图案,并清除所述第三次光罩制程中形成的第三光刻胶图案。
可选地,采用半色调掩膜工艺进行第一次光罩制成,形成的第一金属层图案包括待形成薄膜晶体管的区域内的源极和漏极以及待形成绑定模块的区域内的第一绑定走线,源极和漏极由沟道分隔,第一导电过孔连通源极,第二导电过孔连通第一绑定走线。
可选地,第一次光罩制程中,包括步骤:
在欧姆接触层表面涂布第一光刻胶层;
采用第一光罩,通过半色调掩膜使第一光刻胶层形成第一光刻胶图案,其中,第一光刻胶图案包括第一部分保留区、第一全保留区和第一全刻蚀区,第一部分保留区对应待形成沟道的区域,第一全保留区对应待形成源极、待形成漏极、待形成电容以及待形成绑定模块的区域,第一全刻蚀区对应除第一部分保留区和第一全保留区外的其他区域;
根据第一光刻胶图案对欧姆接触层、第一金属层、缓冲层和遮光层进行刻蚀,以在基板上形成遮光层图案、缓冲层图案、欧姆接触层图案以及第一金属层图案;
形成遮光层图案、缓冲层图案、欧姆接触层图案以及第一金属层图案后,清除第一光刻胶图案。
可选地,根据第一光刻胶图案对欧姆接触层、第一金属层、缓冲层和遮光层进行刻蚀的步骤中,包括步骤:
根据第一光刻胶图案,对第一全刻蚀区内的欧姆接触层、第一金属层、缓冲层和遮光层进行第一次刻蚀;
第一次刻蚀完成后,对第一光刻胶图案进行灰化,使由第一部分保留区遮盖的区域暴露;
第一部分保留区遮盖的区域暴露后,对第一全刻蚀区和第一部分保留区内的欧姆接触层、第一金属层、缓冲层和遮光层进行第二次刻蚀,以在基板上形成遮光层图案、缓冲层图案、欧姆接触层图案以及第一金属层图案。
可选地,采用半色调掩膜工艺进行第二次光罩制成,形成的第二金属层图案包括待形成薄膜晶体管的区域内的栅极以及待形成绑定模块的区域内的第二绑定走线,第三导电过孔连通第二绑定走线,第二导电过孔不穿过第二绑定走线。
可选地,进行第二次光罩制程中,包括步骤:
在第二金属层表面涂布第二光刻胶层;
采用第二光罩,通过半色调掩膜使第二光刻胶层形成第二光刻胶图案,其中,第二光刻胶图案包括第二部分保留区、第二全保留区和第二全刻蚀区,第二全保留区对应待形成栅极以及待形成第二绑定走线的区域,第二部分保留区对应待形成薄膜晶体管的区域内除待形成栅极的区域外的其他区域、待形成电容的区域以及待形成绑定模块的区域内除待形成第二绑定走线外的其他区域,第二全刻蚀区对应除第二部分保留区和第二全保留区外的其他区域;
根据第二光刻胶图案对有源层、绝缘层和第二金属层进行刻蚀,以在基板上形成有源层图案、绝缘层图案以及第二金属层图案;
形成有源层图案、绝缘层图案以及第二金属层图案后,清除第二光刻胶图案。
可选地,根据第二光刻胶图案对有源层、绝缘层和第二金属层进行刻蚀的步骤中,包括步骤:
根据第二光刻胶图案,对第二全刻蚀区内的有源层、绝缘层和第二金属层进行第三次刻蚀;
第三次刻蚀完成后,对第二光刻胶图案进行灰化,使由第二部分保留区遮盖的区域暴露;
第二部分保留区遮盖的区域暴露后,对第二全刻蚀区和第二部分保留区内的有源层、绝缘层和第二金属层进行第四次刻蚀,以在基板上形成有源层图案、绝缘层图案以及第二金属层图案。
可选地,采用半色调掩膜工艺进行第三次光罩制程,形成的氧化铟锡层图案包括像素电极、连通像素电极与源极的薄膜晶体管段、连通像素电极并与待形成电容的区域内的第一金属层图案共同形成电容的电容段以及连通第一绑定走线和第二绑定走线的绑定模块段,电容段和绑定模块段由待形成电容与待形成绑定模块之间的隔断空间隔断。
可选地,进行第三次光罩制程中,包括步骤:
在钝化层表面涂布第三光刻胶层;
采用第三光罩,通过半色调掩膜使对第三光刻胶层形成第三光刻胶图案,其中,第三光刻胶图案包括第三部分保留区、第三全保留区和第三全刻蚀区,第三全刻蚀区对应源极的部分区域、第二绑定走线的部分区域以及第一绑定走线上且在第二绑定走线外的部分区域,第三全保留区对应待形成薄膜晶体管与待形成电容之间除待形成像素电极外的区域、待形成隔断空间的区域以及栅极和漏极的区域,第三部分保留区对应除第三全保留区和第三全刻蚀区外的其他区域;
根据第三光刻胶图案对钝化层进行刻蚀,以形成第一导电孔、第二导电孔和第三导电孔;
形成第一导电过孔、第二导电过孔和第三导电过孔后,对第三光刻胶图案进行灰化,使由第三部分保留区遮盖的区域暴露;
第三部分保留区遮盖的区域暴露后,进行氧化铟锡制程,以在第三部分保留区和第三全刻蚀区形成氧化铟锡层图案;
形成氧化铟锡层图案后,清除第三光刻胶图案。
本申请提出的显示面板制造方法,包括步骤:
采用上述的阵列基板制造方法制备阵列基板;
制备彩膜基板;
使制备的阵列基板和彩膜基板通过成盒工艺形成显示面板。
在本申请的技术方案中,通过第一次光罩制程,形成遮光层图案、缓冲层图案、第一金属层图案和欧姆接触层图案,通过第二次光罩制程,形成有源层图案、绝缘层图案和第二金属层图案,再通过第三次光罩制程,形成第一导电过孔、第二导电过孔、第三导电过孔以及氧化铟锡层图案,仅须要三道光罩制程,即可制程阵列基板,减少了现有技术中制造阵列基板的光罩制程道数,工艺简单,可节约制造成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本申请提出的阵列基板制造方法的实施例的步骤流程图;
图2为本申请提出的阵列基板制造方法的实施例中,基板上沉积遮光层、缓冲层、第一金属层和欧姆接触层后的示意图;
图3为本申请提出的阵列基板制造方法的实施例中,在欧姆接触层表面形成第一光刻胶图案后的示意图;
图4本申请提出的阵列基板制造方法的实施例中,形成遮光层图案、缓冲层图案、第一金属层图案和欧姆接触层图案后的示意图;
图5为本申请提出的阵列基板制造方法的实施例中,经过第一次光罩制程后的基板上沉积有源层、绝缘层和第二金属层后的示意图;
图6为本申请提出的阵列基板制造方法的实施例中,在第二金属层表面形成第二光刻胶图案后的示意图;
图7为本申请提出的阵列基板制造方法的实施例中,形成有源层图案、绝缘层图案以及第二金属层图案后的示意图;
图8为本申请提出的阵列基板制造方法的实施例中,在钝化层表面形成第三光刻胶图案后的示意图;
图9为本申请提出的阵列基板制造方法的实施例中,对第三光刻胶图案进行灰化后的示意图;
图10为本申请提出的阵列基板制造方法的实施例中,形成氧化铟锡层图案并清除第三光刻胶图案后的示意图;
附图标号说明:
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明,本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
在本申请中,除非另有明确的规定和限定,术语“连接”、“固定”等应做广义理解,例如,“固定”可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
另外,若本申请实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,全文中出现的“和/或”的含义,包括三个并列的方案,以“A和/或B”为例,包括A方案、或B方案、或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
本申请提出的阵列基板制造方法及显示面板制造方法,工艺流程简单,可降低制造成本。
如图1-图10所示,在本申请提出的阵列基板制造方法的实施例中,该阵列基板制造方法包括如下步骤:
如图2所示,S100:在衬底的基板100上依次沉积遮光层210、缓冲层220、第一金属层230和欧姆接触层240;
如图3、图4所示,S200:对沉积有遮光层210、缓冲层220、第一金属层230和欧姆接触层240的基板100进行第一次光罩制程,以在基板100上待形成绑定模块730、待形成电容720和待形成薄膜晶体管710的区域形成遮光层图案410、缓冲层图案420、第一金属层图案430和欧姆接触层图案440,并清除第一次光罩制程中形成的第一光刻胶图案;形成的遮光层图案410可避免背光射入前方结构,缓冲层图案420可对其上形成的结构进行保护,欧姆接触层图案440利于减小第一金属层图案430与后续形成的有源层图案450之间的接触电阻。
在步骤S200中,采用半色调掩膜工艺进行第一次光罩制成,形成的第一金属层图案430包括待形成薄膜晶体管710的区域内的源极432和漏极431以及待形成绑定模块730的区域内的第一绑定走线433,源极432和漏极431由沟道434分隔,第一导电过孔510连通源极432,第二导电过孔520连通第一绑定走线433。
步骤S200具体包括:
S210:在欧姆接触层240表面涂布第一光刻胶层;
如图3所示,S220:采用第一光罩,通过半色调掩膜,经过曝光、显影处理后,使第一光刻胶层形成第一光刻胶图案,其中,第一光刻胶图案包括第一部分保留区313、第一全保留区312和第一全刻蚀区311,第一部分保留区313对应待形成沟道434的区域,第一全保留区312对应待形成源极432、待形成漏极431、待形成电容720以及待形成绑定模块730的区域,第一全刻蚀区311对应除第一部分保留区313和第一全保留区312外的其他区域;
如图4所示,S230:根据第一光刻胶图案对欧姆接触层240、第一金属层230、缓冲层220和遮光层210进行刻蚀,以在基板100上待形成绑定模块730、待形成电容720和待形成薄膜晶体管710的区域形成遮光层图案410、缓冲层图案420、欧姆接触层图案440以及第一金属层图案430;
步骤S230具体包括:
S231:根据第一光刻胶图案,对第一全刻蚀区311内的欧姆接触层240、第一金属层230、缓冲层220和遮光层210进行第一次刻蚀;
S232:第一次刻蚀完成后,对第一光刻胶图案进行灰化,使由第一部分保留区313遮盖的区域暴露,第一全保留区312继续保持对应区域的遮盖;
S233:第一部分保留区313遮盖的区域暴露后,对第一全刻蚀区311和第一部分保留区313内的欧姆接触层240、第一金属层230、缓冲层220和遮光层210进行第二次刻蚀,以在基板100上形成遮光层图案410、缓冲层图案420、欧姆接触层图案440以及第一金属层图案430。
S240:形成遮光层图案410、缓冲层图案420、欧姆接触层图案440以及第一金属层图案430后,清除第一光刻胶图案。
采用半色调掩膜工艺进行第一次光罩,通过一道光罩,即可形成遮光层图案410、缓冲层图案420、欧姆接触层图案440以及第一金属层图案430,可减少光罩制成的次数,减少工艺流程,节约制造成本。
如图5所示,S300:在经过第一次光罩制程后的基板100上依次沉积有源层250、绝缘层260和第二金属层270;
如图6、图7所示,S400:对沉积有有源层250、绝缘层260和第二金属层270的基板100进行第二次光罩制程,以在基板100上待形成绑定模块730、待形成电容720和待形成薄膜晶体管710的区域形成有源层图案450、绝缘层图案460和第二金属层270图案,并清除第二次光罩制程中形成的第二光刻胶图案;
在步骤S400中,采用半色调掩膜工艺进行第二次光罩制成,形成的第二金属层270图案包括待形成薄膜晶体管710的区域内的栅极471以及待形成绑定模块730的区域内的第二绑定走线472,第三导电过孔530连通第二绑定走线472,第二导电过孔520不穿过第二绑定走线472。
步骤S400具体包括:
S410:在第二金属层270表面涂布第二光刻胶层;
如图6所示,S420:采用第二光罩,通过半色调掩膜,经过曝光、显影处理后,使第二光刻胶层形成第二光刻胶图案,其中,第二光刻胶图案包括第二部分保留区322、第二全保留区323和第二全刻蚀区321,第二全保留区323对应待形成栅极471以及待形成第二绑定走线472的区域,第二部分保留区322对应待形成薄膜晶体管710的区域内除待形成栅极471的区域外的其他区域、待形成电容720的区域以及待形成绑定模块730的区域内除待形成第二绑定走线472外的其他区域,第二全刻蚀区321对应除第二部分保留区322和第二全保留区323外的其他区域;
如图7所示,S430:根据第二光刻胶图案对有源层250、绝缘层260和第二金属层270进行刻蚀,以在基板100上待形成绑定模块730、待形成电容720和待形成薄膜晶体管710的区域形成有源层图案450、绝缘层图案460以及第二金属层270图案;
步骤S430具体包括:
S431:根据第二光刻胶图案,对第二全刻蚀区321内的有源层250、绝缘层260和第二金属层270进行第三次刻蚀;
S432:第三次刻蚀完成后,对第二光刻胶图案进行灰化,使由第二部分保留区322遮盖的区域暴露,第二全保留区323继续保持对应区域的遮盖;
S433:第二部分保留区322遮盖的区域暴露后,对第二全刻蚀区321和第二部分保留区322内的有源层250、绝缘层260和第二金属层270进行第四次刻蚀,以在基板100上形成有源层图案450、绝缘层图案460以及第二金属层270图案。
S440:形成有源层图案450、绝缘层图案460以及第二金属层270图案后,清除第二光刻胶图案。
采用半色调掩膜工艺进行第二次光罩,通过一道光罩,即可形成有源层图案450、绝缘层图案460以及第二金属层270图案,可减少光罩制成的次数,减少工艺流程,节约制造成本。
S500:在经过第二次光罩制程后的基板100上沉积钝化层280;
如图8-图10所示,S600:对沉积有钝化层280的基板100进行第三次光罩制程,以在待形成薄膜晶体管710的区域内形成连通第一金属层图案430的第一导电过孔510,在待形成绑定模块730的区域内形成连通第一金属层图案430的第二导电过孔520和连通第二金属层270图案的第三导电过孔530,以及在形成第一导电过孔510、第二导电过孔520和第三导电过孔530后的基板100上形成氧化铟锡层图案,并清除第三次光罩制程中形成的第三光刻胶图案。
在步骤S600中,采用半色调掩膜工艺进行第三次光罩制程,形成的氧化铟锡层图案包括像素电极620、连通像素电极620与源极432的薄膜晶体管段610、连通像素电极620并与待形成电容720的区域内的第一金属层图案430共同形成电容720的电容段630以及连通第一绑定走线433和第二绑定走线472的绑定模块段640,电容段630和绑定模块段640由待形成电容720与待形成绑定模块730之间的隔断空间隔断。
步骤S600具体包括:
S610:在钝化层280表面涂布第三光刻胶层;
如图8所示,S620:采用第三光罩,通过半色调掩膜,经过曝光、显影处理后,使对第三光刻胶层形成第三光刻胶图案,其中,第三光刻胶图案包括第三部分保留区333、第三全保留区331和第三全刻蚀区332,第三全刻蚀区332对应源极432的部分区域、第二绑定走线472的部分区域以及第一绑定走线433上且在第二绑定走线472外的部分区域,第三全保留区331对应待形成薄膜晶体管710与待形成电容720之间除待形成像素电极620外的区域、待形成隔断空间的区域以及栅极471和漏极431的区域,第三部分保留区333对应除第三全保留区331和第三全刻蚀区332外的其他区域;
如图9所示,S630:根据第三光刻胶图案对钝化层280进行刻蚀,以形成第一导电孔、第二导电孔和第三导电孔;
S640:形成第一导电过孔510、第二导电过孔520和第三导电过孔530后,对第三光刻胶图案进行灰化,使由第三部分保留区333遮盖的区域暴露,第三全保留区331继续保持对应区域的遮盖;
S650:第三部分保留区333遮盖的区域暴露后,进行氧化铟锡制程,以在第三部分保留区333和第三全刻蚀区332形成氧化铟锡层图案;
如图10所示,S660:形成氧化铟锡层图案后,清除第三光刻胶图案。
形成的薄膜晶体管710、电容720和绑定模块730在基板100上间隔预设距离依次设置,像素电极620处于薄膜晶体管710和电容720之间的间隔内。
采用半色调掩膜工艺进行第三次光罩,通过一道光罩,即可形成三个导电过孔和氧化铟锡层图案,可减少光罩制成的次数,减少工艺流程,节约制造成本。
在上述实施例中,通过第一次光罩制程,形成遮光层图案410、缓冲层图案420、第一金属层图案430和欧姆接触层图案440,通过第二次光罩制程,形成有源层图案450、绝缘层图案460和第二金属层270图案,再通过第三次光罩制程,形成第一导电过孔510、第二导电过孔520、第三导电过孔530以及氧化铟锡层图案,仅须要三道光罩制程,即可制程阵列基板,减少了现有技术中制造阵列基板的光罩制程道数,工艺简单,可节约制造成本。
在本申请提出的显示面板制造方法的实施例中,该显示面板制造方法包括步骤:
采用上述的阵列基板制造方法制备阵列基板;
制备彩膜基板;
使制备的阵列基板和彩膜基板通过成盒工艺形成显示面板。
由于本申请提出的显示面板制造方法采用了上述阵列基板制造方法的实施例的全部技术特征,因此至少具有上述阵列基板制造方法的实施例的技术方案所带来的所有有益效果,在此不再累述。
以上所述仅为本申请的可选实施例,并非因此限制本申请的专利范围,凡是在本申请的申请构思下,利用本申请说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。
Claims (10)
1.一种阵列基板制造方法,其特征在于,包括如下步骤:
在基板上依次沉积遮光层、缓冲层、第一金属层和欧姆接触层;
对沉积有所述遮光层、所述缓冲层、所述第一金属层和所述欧姆接触层的所述基板进行第一次光罩制程,以在所述基板上形成遮光层图案、缓冲层图案、第一金属层图案和欧姆接触层图案,并清除所述第一次光罩制程中形成的第一光刻胶图案;
在经过所述第一次光罩制程后的所述基板上依次沉积有源层、绝缘层和第二金属层;
对沉积有所述有源层、所述绝缘层和所述第二金属层的所述基板进行第二次光罩制程,以在所述基板上形成有源层图案、绝缘层图案和第二金属层图案,并清除所述第二次光罩制程中形成的第二光刻胶图案;
在经过所述第二次光罩制程后的所述基板上沉积钝化层;
对沉积有所述钝化层的所述基板进行第三次光罩制程,以在待形成薄膜晶体管的区域内形成连通所述第一金属层图案的第一导电过孔,在待形成绑定模块的区域内形成连通所述第一金属层图案的第二导电过孔和连通所述第二金属层图案的第三导电过孔,以及在形成所述第一导电过孔、所述第二导电过孔和所述第三导电过孔后的所述基板上形成氧化铟锡层图案,并清除所述第三次光罩制程中形成的第三光刻胶图案。
2.如权利要求1所述的阵列基板制造方法,其特征在于,采用半色调掩膜工艺进行所述第一次光罩制成,形成的所述第一金属层图案包括待形成所述薄膜晶体管的区域内的源极和漏极以及待形成所述绑定模块的区域内的第一绑定走线,所述源极和所述漏极由沟道分隔,所述第一导电过孔连通所述源极,所述第二导电过孔连通所述第一绑定走线。
3.如权利要求2所述的阵列基板制造方法,其特征在于,所述第一次光罩制程中,包括步骤:
在所述欧姆接触层表面涂布第一光刻胶层;
采用第一光罩,通过半色调掩膜使所述第一光刻胶层形成所述第一光刻胶图案,其中,所述第一光刻胶图案包括第一部分保留区、第一全保留区和第一全刻蚀区,所述第一部分保留区对应待形成所述沟道的区域,所述第一全保留区对应待形成所述源极、待形成所述漏极、待形成电容以及待形成所述绑定模块的区域,所述第一全刻蚀区对应除所述第一部分保留区和所述第一全保留区外的其他区域;
根据所述第一光刻胶图案对所述欧姆接触层、所述第一金属层、所述缓冲层和所述遮光层进行刻蚀,以在所述基板上形成所述遮光层图案、所述缓冲层图案、所述欧姆接触层图案以及所述第一金属层图案;
形成所述遮光层图案、所述缓冲层图案、所述欧姆接触层图案以及所述第一金属层图案后,清除所述第一光刻胶图案。
4.如权利要求3所述的阵列基板制造方法,其特征在于,所述根据所述第一光刻胶图案对所述欧姆接触层、所述第一金属层、所述缓冲层和所述遮光层进行刻蚀的步骤中,包括步骤:
根据所述第一光刻胶图案,对所述第一全刻蚀区内的所述欧姆接触层、所述第一金属层、所述缓冲层和所述遮光层进行第一次刻蚀;
所述第一次刻蚀完成后,对所述第一光刻胶图案进行灰化,使由所述第一部分保留区遮盖的区域暴露;
所述第一部分保留区遮盖的区域暴露后,对所述第一全刻蚀区和所述第一部分保留区内的所述欧姆接触层、所述第一金属层、所述缓冲层和所述遮光层进行第二次刻蚀,以在所述基板上形成所述遮光层图案、所述缓冲层图案、所述欧姆接触层图案以及所述第一金属层图案。
5.如权利要求2所述的阵列基板制造方法,其特征在于,采用半色调掩膜工艺进行所述第二次光罩制成,形成的所述第二金属层图案包括待形成所述薄膜晶体管的区域内的栅极以及待形成所述绑定模块的区域内的第二绑定走线,所述第三导电过孔连通所述第二绑定走线,所述第二导电过孔不穿过所述第二绑定走线。
6.如权利要求5所述的阵列基板制造方法,其特征在于,所述进行第二次光罩制程中,包括步骤:
在所述第二金属层表面涂布第二光刻胶层;
采用第二光罩,通过半色调掩膜使所述第二光刻胶层形成所述第二光刻胶图案,其中,所述第二光刻胶图案包括第二部分保留区、第二全保留区和第二全刻蚀区,所述第二全保留区对应待形成所述栅极以及待形成所述第二绑定走线的区域,所述第二部分保留区对应待形成所述薄膜晶体管的区域内除待形成所述栅极的区域外的其他区域、待形成电容的区域以及待形成所述绑定模块的区域内除待形成所述第二绑定走线外的其他区域,所述第二全刻蚀区对应除所述第二部分保留区和所述第二全保留区外的其他区域;
根据所述第二光刻胶图案对所述有源层、所述绝缘层和所述第二金属层进行刻蚀,以在所述基板上形成所述有源层图案、所述绝缘层图案以及所述第二金属层图案;
形成所述有源层图案、所述绝缘层图案以及所述第二金属层图案后,清除所述第二光刻胶图案。
7.如权利要求6所述的阵列基板制造方法,其特征在于,所述根据所述第二光刻胶图案对所述有源层、所述绝缘层和所述第二金属层进行刻蚀的步骤中,包括步骤:
根据第二光刻胶图案,对所述第二全刻蚀区内的所述有源层、所述绝缘层和所述第二金属层进行第三次刻蚀;
所述第三次刻蚀完成后,对所述第二光刻胶图案进行灰化,使由所述第二部分保留区遮盖的区域暴露;
所述第二部分保留区遮盖的区域暴露后,对所述第二全刻蚀区和所述第二部分保留区内的所述有源层、所述绝缘层和所述第二金属层进行第四次刻蚀,以在所述基板上形成所述有源层图案、所述绝缘层图案以及所述第二金属层图案。
8.如权利要求5所述的阵列基板制造方法,其特征在于,采用半色调掩膜工艺进行所述第三次光罩制程,形成的所述氧化铟锡层图案包括像素电极、连通所述像素电极与所述源极的薄膜晶体管段、连通所述像素电极并与待形成电容的区域内的所述第一金属层图案共同形成所述电容的电容段以及连通所述第一绑定走线和所述第二绑定走线的绑定模块段,所述电容段和所述绑定模块段由待形成所述电容与待形成所述绑定模块之间的隔断空间隔断。
9.如权利要求8所述的阵列基板制造方法,其特征在于,所述进行第三次光罩制程中,包括步骤:
在所述钝化层表面涂布第三光刻胶层;
采用第三光罩,通过半色调掩膜使对所述第三光刻胶层形成所述第三光刻胶图案,其中,所述第三光刻胶图案包括第三部分保留区、第三全保留区和第三全刻蚀区,所述第三全刻蚀区对应所述源极的部分区域、所述第二绑定走线的部分区域以及所述第一绑定走线上且在所述第二绑定走线外的部分区域,所述第三全保留区对应待形成所述薄膜晶体管与待形成所述电容之间除待形成所述像素电极外的区域、待形成所述隔断空间的区域以及所述栅极和所述漏极的区域,所述第三部分保留区对应除所述第三全保留区和所述第三全刻蚀区外的其他区域;
根据所述第三光刻胶图案对所述钝化层进行刻蚀,以形成所述第一导电孔、所述第二导电孔和所述第三导电孔;
形成所述第一导电过孔、所述第二导电过孔和所述第三导电过孔后,对所述第三光刻胶图案进行灰化,使由第三部分保留区遮盖的区域暴露;
所述第三部分保留区遮盖的区域暴露后,进行氧化铟锡制程,以在所述第三部分保留区和所述第三全刻蚀区形成所述氧化铟锡层图案;
形成所述氧化铟锡层图案后,清除所述第三光刻胶图案。
10.一种显示面板制造方法,其特征在于,包括步骤:
采用如权利要求1-9任一项所述的阵列基板制造方法制备阵列基板;
制备彩膜基板;
使制备的所述阵列基板和所述彩膜基板通过成盒工艺形成显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110487442.3A CN113206038B (zh) | 2021-04-30 | 2021-04-30 | 阵列基板制造方法及显示面板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110487442.3A CN113206038B (zh) | 2021-04-30 | 2021-04-30 | 阵列基板制造方法及显示面板制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113206038A true CN113206038A (zh) | 2021-08-03 |
CN113206038B CN113206038B (zh) | 2022-04-01 |
Family
ID=77029898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110487442.3A Active CN113206038B (zh) | 2021-04-30 | 2021-04-30 | 阵列基板制造方法及显示面板制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113206038B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116056510A (zh) * | 2023-03-31 | 2023-05-02 | 惠科股份有限公司 | 显示面板及其制备方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157712A1 (en) * | 1999-04-26 | 2006-07-20 | Dong-Gyu Kim | Thin film transistor array panel and methods for manufacturing the same |
TW200807722A (en) * | 2006-07-21 | 2008-02-01 | Au Optronics Corp | LTPS-LCD structure and method for manufacturing the same |
CN101350330A (zh) * | 2008-09-05 | 2009-01-21 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN101359634A (zh) * | 2008-09-27 | 2009-02-04 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
US20150014692A1 (en) * | 2012-06-18 | 2015-01-15 | Boe Technology Group Co., Ltd. | Array Substrate, Manufacturing Method Thereof, And Display Device |
US20160293771A1 (en) * | 2014-08-19 | 2016-10-06 | Boe Technology Group Co., Ltd. | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device |
CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
CN109524357A (zh) * | 2018-09-11 | 2019-03-26 | 惠科股份有限公司 | 一种阵列基板的制程方法和显示面板 |
CN110648965A (zh) * | 2019-10-23 | 2020-01-03 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法及阵列基板 |
US20200105789A1 (en) * | 2018-09-30 | 2020-04-02 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same, and display panel |
-
2021
- 2021-04-30 CN CN202110487442.3A patent/CN113206038B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157712A1 (en) * | 1999-04-26 | 2006-07-20 | Dong-Gyu Kim | Thin film transistor array panel and methods for manufacturing the same |
TW200807722A (en) * | 2006-07-21 | 2008-02-01 | Au Optronics Corp | LTPS-LCD structure and method for manufacturing the same |
CN101350330A (zh) * | 2008-09-05 | 2009-01-21 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN101359634A (zh) * | 2008-09-27 | 2009-02-04 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
US20150014692A1 (en) * | 2012-06-18 | 2015-01-15 | Boe Technology Group Co., Ltd. | Array Substrate, Manufacturing Method Thereof, And Display Device |
US20160293771A1 (en) * | 2014-08-19 | 2016-10-06 | Boe Technology Group Co., Ltd. | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device |
CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
CN109524357A (zh) * | 2018-09-11 | 2019-03-26 | 惠科股份有限公司 | 一种阵列基板的制程方法和显示面板 |
US20200105789A1 (en) * | 2018-09-30 | 2020-04-02 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same, and display panel |
CN110648965A (zh) * | 2019-10-23 | 2020-01-03 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法及阵列基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116056510A (zh) * | 2023-03-31 | 2023-05-02 | 惠科股份有限公司 | 显示面板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113206038B (zh) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
JP2002026333A (ja) | アクティブマトリクス基板の製造方法 | |
CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
JP2006140497A (ja) | Tft−lcdのアレイ基板及びその製造方法 | |
KR100772267B1 (ko) | 액정 디스플레이 패널 및 그 제조 방법 | |
GB2314209A (en) | Method of forming a thin film transistor electrode with a tapered edge | |
CN113206038B (zh) | 阵列基板制造方法及显示面板制造方法 | |
CN111129038A (zh) | Tft阵列基板及其制作方法 | |
CN113948533A (zh) | 阵列基板及其制作方法 | |
KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
KR100325668B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
CN111446264A (zh) | 阵列基板及其制造方法 | |
CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JP4746832B2 (ja) | パターン形成方法 | |
CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
CN108878454B (zh) | 显示面板、其制作方法及显示装置 | |
CN111128876A (zh) | 一种阵列基板的制备方法 | |
JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
JP2545902B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same | |
KR20070064904A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |