JP2545902B2 - アクティブマトリクス型液晶表示装置の製造方法 - Google Patents

アクティブマトリクス型液晶表示装置の製造方法

Info

Publication number
JP2545902B2
JP2545902B2 JP32938187A JP32938187A JP2545902B2 JP 2545902 B2 JP2545902 B2 JP 2545902B2 JP 32938187 A JP32938187 A JP 32938187A JP 32938187 A JP32938187 A JP 32938187A JP 2545902 B2 JP2545902 B2 JP 2545902B2
Authority
JP
Japan
Prior art keywords
bus line
film
conductive film
exposure
gate bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32938187A
Other languages
English (en)
Other versions
JPH01167826A (ja
Inventor
豪 鎌田
健一 梁井
鉄郎 遠藤
悟 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32938187A priority Critical patent/JP2545902B2/ja
Publication of JPH01167826A publication Critical patent/JPH01167826A/ja
Application granted granted Critical
Publication of JP2545902B2 publication Critical patent/JP2545902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はアクティブマトリクス型液晶表示装置の製造
方法に関し、 積層構造として低抵抗化したゲートバスラインを、膜
切れを発生することなく、且つ容易に形成し得るように
することを目的とし、 透明絶縁性基板上に、第1の導電膜とその上に第2の
導電膜を積層し、該第2の導電膜上に塗布法によりイメ
ージリバーサルフォトレジスト膜4を形成し、次いで該
イメージリバーサルフォトレジスト膜4に対し、ゲート
バスライン形成領域のうちゲート電極を形成すべき部分
とドレインバスラインとの交差部を除く他の領域に第1
の露光を行い、次いでリバーサルベークを施し、次いで
前記ゲート電極形成部およびドレインバスラインとの交
差部を含むゲートバスライン形成領域を除く他の領域に
対し第2の露光を施し、次いで現像処理を行ない、該第
2の露光における被露光部を除去して、ゲートバスライ
ン全域を被覆するレジスト膜を形成し、該レジスト膜を
マスクとして前記第2および第1の導電膜の露出部を除
去し、次いで前記レジスト膜前面に第3の露光を施し、
次いで現像処理を行なって前記第2の露光における未露
光部を除去して、ゲートバスライン形成領域のうちゲー
ト電極形成部および交差部を除く他の領域を被覆するレ
ジスト膜を形成し、次いで該レジスト膜をマスクとして
前記第2の導電膜の露出部を除去して、ゲート電極およ
び交差部が第1の導電膜単層からなり、他の部分は第1
および第2の導電膜の積層構造を有するゲートバスライ
ンを形成する工程を含む構成とする。
〔産業上の利用分野〕
本発明はアクティブマトリクス型液晶表示装置の製造
方法に関する。
〔従来の技術〕
液晶セルの各画素ごとに薄膜トランジスタ(TFT)を
設けるアクティブマトリクス方式は、走査ライン数が増
加しても、表示品質の劣化がない利点があることから、
ポケットTV等に使われ始めている。
アクティブマトリクス方式を用いて画素数を増加さ
せ、且つ画面を大きくするには、バスラインの抵抗を下
げることが大きな課題となり、また、交差する2つのバ
スラインのうちでも特に半導体膜,ゲート絶縁膜等の下
層に形成するゲートバスラインを低抵抗化することが大
きな課題となる。
ゲートバスラインの低抵抗化に当たっては、ゲートバ
スラインを厚くすれば良いが、ゲートバスラインをTi単
層で形成した場合、このTi層を厚くすると、TFTのゲー
ト電極部,およびゲートバスラインとドレインバスライ
ンとの交差部において、ゲート絶縁膜のカバレッジが悪
くなり、下地層の段差が存在することにより膜切れが発
生し、耐圧が劣化するという問題がある。
この問題を解消することを目的とし、バスラインを2
層構成とし、その下層は薄くしてその上に積層するメタ
ル層のカバレッジを良くし、この上層に積層したメタル
で低抵抗化を図る方法が考えられるが、この方法ではプ
ロセスが複雑になり、製造コストが高くなるという問題
がある。
〔発明が解決しようとする問題点〕
従来は上述の如く、画素数を増大し且つ画面を大きく
しようとすると、ゲートバスラインの段差による膜切れ
を発生しやすくなり、これを避けようとすると、製造工
程が複雑になり、製造コストが高くなるという問題があ
る。
本発明は積層構造として低抵抗化したゲートバスライ
ンを、膜切れを発生することなく、且つ容易に形成し得
るようにすることを目的とする。
〔問題点を解決するための手段〕
本発明においては、透明絶縁性基板上に、ゲートバス
ラインを構成するための第1の導電膜と第2の導電膜と
を積層し、その上にイメージリバーサルフォトレジスト
を塗布し、これにまずゲートバスラインを形成すべき領
域のうち、ドレインバスラインとの交差部とゲート電極
を形成すべき部分を除く他の領域を露光し、次いでベー
キングを施して上記被露光部を現像液に不溶性とする。
次いで上記イメージリバーサルフォトレジスト膜に対
し、上記交差部およびゲート電極形成領域を含むゲート
バスライン形成領域を除く他の領域に露光を施した後、
現像処理を行い、本工程における被露光部を除去する。
このレジスト膜はゲートバスライン形成領域全域を被
覆している。そこでこのレジスト膜をマスクとして上記
第2および第1の導電膜の露出部を除去し、ゲートバス
ラインを形成する。
更に上記レジスト膜に対して全面露光を行なって、上
記交差部およびゲート電極部を被覆する部分を現像液に
可溶性とし、この部分を現像処理を行なって除去し、次
いで残留したレジスト膜をマスクとして上記第2の導電
膜の露出部を除去することにより、交差部およびゲート
電極部のみが単層膜,他の部分は積層構造を有するゲー
トバスラインが得られる。
〔作用〕
本発明においては、イメージリバーサルフォトレジス
トが、露光に引き続いてベーキングを行うと、被露光部
が現像液に不溶性となり、露光後ベーキングを行わずに
現像すると、被露光部は可溶性となり、またいずれの場
合も未露光部は当初の状態を保持するという性質を利用
して、露光−ベーキング−現像というネガ型の処理と、
露光−現像というポジ型の処理を併用することにより、
一つのレジスト膜のパターンを順次変化させながらゲー
トバスラインのパターニングを行うものである。
即ち、上記第1回目の露光においては、ネガ型の処理
により、ゲートバスラインのうち交差部およびゲート電
極部を除く残りの領域が不溶化される。
第2回目の露光においては、上記交差部およびゲート
電極部を含むゲートバスライン形成領域以外を露光し、
直ちに現像を行うのでポジ型処理であり、本工程の被露
光部が除去される。従って形成されたレジスト膜は、ゲ
ート電極および交差部を含むゲートバスライン全域を被
覆している。
このレジスト膜をマスクとして第1および第2の導電
膜をパターニングすることにより、一様な積層構造を有
するゲートバスラインが得られる。
上記レジスト膜のうち、ゲート電極部と交差部を被覆
する部分は未露光部であるので、当初の性質を保持して
いる。そこで、レジスト膜に全面露光を施し、現像処理
を行えば、上記二つの部分が除去され、ゲート電極部と
交差部の導電膜が露出する。そこでこのレジスト膜をマ
スクとして、第2の導電膜をエッチングすれば、ゲート
電極および交差部は単層構造で,他の部分は積層構造を
有するゲートバスラインが得られる。
本発明以上の如く、イメージリバーサルフォトレジス
トの性質を利用して、レジスト膜のパターンを順次変化
させることにより、一つのレジスト膜で部分的に構成が
異なるゲートバスラインを形成可能にした。
〔実施例〕
以下本発明の一実施例を、第1図(a)〜(i)およ
び第2図(a),(b)により説明する。
まず第1図(a)に示すように、ガラス基板のような
透明絶縁性基板1上に、第1の導電膜2としてTi(チタ
ン)膜と、その上に第2の導電膜3としてAl(アルミニ
ウム)膜を成膜する。
次いで同図(b)に示す如く、塗布法によりイメージ
リバーサルフォトレジスト膜4を形成し、これにプリベ
ークを行う。
次いで同図(c),(d)に示すように、上記イメー
ジリバーサルフォトレジスト膜に対し、ゲートバスライ
ンを形成すべき領域のうち、ドレインバスラインとの交
差部と、ゲート電極を形成すべき部分を除いた残りの領
域を露光を施し、次いでベーキングを行う。このベーキ
ングはリバーサルベークと呼ばれる。図の梨地の部分は
本工程における被露光部5を示す。
本工程の処理はネガ型の処理であって、被露光部5は
現像液に対し不溶化される。残りの未露光部はイメージ
リバーサルフォトレジストの当初の性質を保持し、今後
更に所望の露光を施すことができる。
次いで同図(e),(f)に示すように、ゲートバス
ライン形成領域全域をマスクし、残りの部分に対して露
光を施し、引き続いて現像処理を行う。この処理はポジ
型の処理であって、本工程における被露光部は現像液に
可溶性であるので、結局ゲートバスラインを形成すべき
領域全域を被覆するレジスト膜6が得られる。このレジ
スト膜6は、梨地で示す上記第1回目の露光における被
露光部5と、白地で示す第2回目の露光における未露光
部7の2つの部分により構成されている。
次いで同図(g)に示すように、上記レジスト膜6を
マスクとして、第1の導電膜2および第2の導電膜3の
露出部を除去する。これにより、一様な積層構造を有す
るゲートバスラインが得られる。
次いで同図(h)に示すように、上記レジスト膜6に
対し、全面露光を行ない、引き続いて現像処理を施し
て、上記未露光部7を除去する。これにより、第1回目
の露光における被露光部5のみからなるレジスト膜6′
が得られる。このレジスト膜6′は、ゲートバスライン
のうちから前述の交差部およびゲート電極を除いた領域
を被覆するパターンを有する。
そこでこのレジスト膜6′をマスクとして、第2の導
電膜3の露出部を除去して、その下層の第1の導電膜2
表面を露呈させる。これにより、第1の導電膜2のみか
らなるゲート電極と交差部は、第1の導電膜2のみの単
層構造となる。
第2図(a)の斜視図に、上述の一連の工程によって
得られたゲートバスラインGBを示す。
図示したように、ゲート電極Gおよびドレインバスラ
インとの交差部8は、第1の導電膜2であるTi単層から
なり、他の部分は第1の導電膜2であるTi膜と第2の導
電膜3であるAl膜との積層構造を有する。
本実施例のゲートバスラインGBは、大部分は積層構造
を有するので、バスライン抵抗は小さくなり、しかも交
差部8およびゲート電極Gは単層構造であるので、この
上に他の膜を形成した場合に、段差による膜切れを発生
する危険は至って小さい。
この後、SiN(窒化シリコン)膜のようなゲート絶縁
膜,a-Si:H(アモルファスシリコン)膜のような動作半
導体層,ITO膜のような透明導電膜からなるソースおよび
ドレイン電極,並びに画素電極を形成して、第2図
(b)に見られるように、アクティブマトリクスが得ら
れる。
上述の説明から明らかなように、本実施例ではイメー
ジリバーサルフォトレジストの性質を利用して、ネガ型
処理とポジ型処理とを併用し、一つのレジスト膜のパタ
ーンを順次変化させながら導電膜をエッチングすること
により、部分的に構成の異なるゲートバスラインGBを、
一つのレジスト膜によって形成することが出来た。
本実施例で得られたゲートバスラインGBは、ゲート電
極GおよびドレインバスラインDBとの交差部が単層構造
となり、薄いものとすることができるので、これらの部
分に重ね合わせて形成されるドレインバスラインDBおよ
び画素電極Pには、下地の段差による膜切れを生じる危
険性が少なく、従って断線や短絡,或いは耐圧低下等の
障害発生の危険が大幅に減少する。
〔発明の効果〕
以上説明した如く本発明によれれは、製作工程を複雑
化することなく、バスラインを低抵抗化でき、且つ各膜
の下地段差に起因する膜切れによる断線,短絡或いは耐
圧劣化を生じる危険が大幅に減少し、液晶表示装置の信
頼度および製造歩留が向上する。
【図面の簡単な説明】
第1図(a)〜(i)は本発明一実施例説明図、 第2図(a),(b)は上記一実施例を示す斜視図であ
る。 図において、1は透明絶縁性基板、2は第1の導電膜、
3は第2の導電膜、4はイメージリバーサルフォトレジ
スト膜、5は被露光部、6および6′はレジスト膜、7
は未露光部、8は交差部、Gはゲート電極、GBはゲート
バスライン、DBはドレインバスライン、Pは画素電極を
示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−179486(JP,A) 特開 昭61−93488(JP,A) 特開 昭62−204568(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】透明絶縁性基板(1)上に、第1の導電膜
    (2)とその上に第2の導電膜(3)を積層し、該第2
    の導電膜(3)上に塗布法によりイメージリバーサルフ
    ォトレジスト膜4を形成し、 次いで該イメージリバーサルフォトレジスト膜4に対
    し、ゲートバスライン形成領域のうちゲート電極を形成
    すべき部分とドレインバスラインとの交差部を除く他の
    領域に第1の露光を行い、次いでリバーサルベークを施
    し、 次いで前記ゲート電極形成部およびドレインバスライン
    との交差部を含むゲートバスライン形成領域を除く他の
    領域に対し第2の露光を施し、次いで現像処理を行な
    い、該第2の露光における被露光部を除去して、ゲート
    バスライン(GB)全域を被覆するレジスト膜(6)を形
    成し、 該レジスト膜(6)をマスクとして前記第2および第1
    の導電膜(3,2)の露出部を除去し、 次いで前記レジスト膜(6)前面に第3の露光を施し、
    次いで現像処理を行なって前記第2の露光における未露
    光部(7)を除去して、ゲートバスライン形成領域のう
    ちゲート電極形成部および交差部を除く他の領域を被覆
    するレジスト膜(6′)を形成し、 次いで該レジスト膜(6′)をマスクとして前記第2の
    導電膜(3)の露出部を除去して、ゲート電極(G)お
    よび交差部(8)が第1の導電膜(1)単層からなり、
    他の部分は第1および第2の導電膜(2,3)の積層構造
    を有するゲートバスライン(GB)を形成する工程を含む
    ことを特徴とするアクティブマトリクス型液晶表示装置
    の製造方法。
JP32938187A 1987-12-24 1987-12-24 アクティブマトリクス型液晶表示装置の製造方法 Expired - Lifetime JP2545902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32938187A JP2545902B2 (ja) 1987-12-24 1987-12-24 アクティブマトリクス型液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32938187A JP2545902B2 (ja) 1987-12-24 1987-12-24 アクティブマトリクス型液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01167826A JPH01167826A (ja) 1989-07-03
JP2545902B2 true JP2545902B2 (ja) 1996-10-23

Family

ID=18220805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32938187A Expired - Lifetime JP2545902B2 (ja) 1987-12-24 1987-12-24 アクティブマトリクス型液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2545902B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552383B2 (ja) * 1990-06-05 1996-11-13 シャープ株式会社 マトリクス型表示装置
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
WO2011138818A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機el表示装置、及び薄膜トランジスタ装置の製造方法

Also Published As

Publication number Publication date
JPH01167826A (ja) 1989-07-03

Similar Documents

Publication Publication Date Title
JP3625598B2 (ja) 液晶表示装置の製造方法
JP2004157554A (ja) 液晶表示装置の製造方法
US6043000A (en) Method for manufacturing a semiconductor device
US7122831B2 (en) Method of forming a reflective electrode and a liquid crystal display device
JPH02196222A (ja) アクティブマトリクス基板の製造方法
JP2545902B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
JP3857142B2 (ja) 液晶用マトリクス基板の製造方法
TWI290372B (en) A method of manufacturing a thin film transistor matrix substrate
JP3071964B2 (ja) 液晶表示装置の製造方法
JPH03132626A (ja) 半導体装置と半導体装置の製造方法
KR100471765B1 (ko) 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
JPH07153965A (ja) 薄膜トランジスタの製造方法
JP2699441B2 (ja) 薄膜トランジスタの製造方法
JP2519763B2 (ja) 薄膜トランジスタマトリクスの製造方法
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
JP2629743B2 (ja) 薄膜トランジスタの製造方法
JPH05134271A (ja) 液晶表示装置
JPH0760233B2 (ja) 薄膜トランジスタマトリクスの製造方法
JP2586075B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH06332010A (ja) 表示基板およびその製造方法
WO2024011665A1 (zh) 一种显示面板及其制备方法
TWI387826B (zh) 主動元件陣列基板的製造方法
JP3063416B2 (ja) 薄膜トランジスタマトリックス及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12