JP2519763B2 - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JP2519763B2 JP2519763B2 JP31166087A JP31166087A JP2519763B2 JP 2519763 B2 JP2519763 B2 JP 2519763B2 JP 31166087 A JP31166087 A JP 31166087A JP 31166087 A JP31166087 A JP 31166087A JP 2519763 B2 JP2519763 B2 JP 2519763B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bus line
- exposed portion
- resist
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は液晶表示装置等に用いる薄膜トランジスタマ
トリクス（TFT）の製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクス
を、製造工程を複雑化することなく製造できるようにす
ることを目的とし、 透明絶縁性基板上に透明導電膜からなる画素電極及び
ドレインバスラインと、その上に非透光性のメタル層と
を形成し、次いで前記透明絶縁性基板上に動作半導体
層，ゲート絶縁膜，および透明導電膜を積層した後、そ
の上にイメージリバーサルフォトレジスト膜を塗布し、
該イメージリバーサルフォトレジスト膜にマスク露光を
施して、ゲートバスラインおよびこれに接続するゲート
電極を形成すべき領域を被覆し、未露光部からなるレジ
スト膜を形成する工程と、前記透明導電性基板の裏面か
ら前記レジスト膜に背面露光を施し、次いで前記レジス
ト膜のゲートバスライン部と前記ドレインバスラインと
の交差部を露光して、前記レジスト膜に被露光部と未露
光部を形成した後、リバーサルベークを施して現像液に
対して前記被露光部を不溶性，未露光部を可溶性とする
工程と、次いで全面露光を行なった後、該レジスト膜を
マスクとして透明導電膜の露出部を除去する工程と、次
いで前記レジスト膜に現像処理を施して未露光部を除去
し、被露光部からなるレジストパターンを形成する工程
と、次いで該レジストパターンと透明導電膜をマスクと
してゲート絶縁膜，動作半導体層，及びコンタクト層の
露出部を除去し、次いで前記レジストパターンをマスク
として透明導電膜の露出部を除去し、次いで前記レジス
トパターンを除去し、しかる後前記メタル層の露出部を
除去して、画素電極の表面を露呈させる工程とを含む構
成とする。
トリクス（TFT）の製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクス
を、製造工程を複雑化することなく製造できるようにす
ることを目的とし、 透明絶縁性基板上に透明導電膜からなる画素電極及び
ドレインバスラインと、その上に非透光性のメタル層と
を形成し、次いで前記透明絶縁性基板上に動作半導体
層，ゲート絶縁膜，および透明導電膜を積層した後、そ
の上にイメージリバーサルフォトレジスト膜を塗布し、
該イメージリバーサルフォトレジスト膜にマスク露光を
施して、ゲートバスラインおよびこれに接続するゲート
電極を形成すべき領域を被覆し、未露光部からなるレジ
スト膜を形成する工程と、前記透明導電性基板の裏面か
ら前記レジスト膜に背面露光を施し、次いで前記レジス
ト膜のゲートバスライン部と前記ドレインバスラインと
の交差部を露光して、前記レジスト膜に被露光部と未露
光部を形成した後、リバーサルベークを施して現像液に
対して前記被露光部を不溶性，未露光部を可溶性とする
工程と、次いで全面露光を行なった後、該レジスト膜を
マスクとして透明導電膜の露出部を除去する工程と、次
いで前記レジスト膜に現像処理を施して未露光部を除去
し、被露光部からなるレジストパターンを形成する工程
と、次いで該レジストパターンと透明導電膜をマスクと
してゲート絶縁膜，動作半導体層，及びコンタクト層の
露出部を除去し、次いで前記レジストパターンをマスク
として透明導電膜の露出部を除去し、次いで前記レジス
トパターンを除去し、しかる後前記メタル層の露出部を
除去して、画素電極の表面を露呈させる工程とを含む構
成とする。
本発明は液晶表示装置等に用いる薄膜トランジスタマ
トリクス（TFT）の製造方法に関する。
トリクス（TFT）の製造方法に関する。
TFTなどのスイッチング素子を用いた通常のアクティ
ブマトリクス型の液晶表示パネルにおいては、第３図に
示す如く、画素を選択するためのゲートバスライン（ス
キャンバスライン，走査ラインとも称される）GBと、画
素ごとの表示データを供給するドレインバスライン（デ
ータバスライン，信号ラインとも称される）DBは、同一
基板上に交差して配設され、更に画素電極Ｅから導出さ
れたソース電極Ｓは、上記ドレインバスラインDBに平行
に近接配置され、この両者にゲートバスラインGBが交差
する如く形成されている。
ブマトリクス型の液晶表示パネルにおいては、第３図に
示す如く、画素を選択するためのゲートバスライン（ス
キャンバスライン，走査ラインとも称される）GBと、画
素ごとの表示データを供給するドレインバスライン（デ
ータバスライン，信号ラインとも称される）DBは、同一
基板上に交差して配設され、更に画素電極Ｅから導出さ
れたソース電極Ｓは、上記ドレインバスラインDBに平行
に近接配置され、この両者にゲートバスラインGBが交差
する如く形成されている。
このようにソース電極ＳとドレインバスラインDBを平
行に近接配置し、この両者にゲートバスラインGBを交差
させたことにより、ドレインバスラインDBにドレイン電
極Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさ
せ、スペースの有効利用を図るとともに、ドレインバス
ランインDB,ソース電極S,および画素電極Ｅを同一工程
で形成でき、製造工程を簡素化している。
行に近接配置し、この両者にゲートバスラインGBを交差
させたことにより、ドレインバスラインDBにドレイン電
極Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさ
せ、スペースの有効利用を図るとともに、ドレインバス
ランインDB,ソース電極S,および画素電極Ｅを同一工程
で形成でき、製造工程を簡素化している。
しかしながら上述の如く、従来はゲートバスラインGB
とソース電極Ｓが重なり合うため、両者の間に寄生容量
CGSが生じ、液晶パネルの駆動時にノイズの発生源とな
る。
とソース電極Ｓが重なり合うため、両者の間に寄生容量
CGSが生じ、液晶パネルの駆動時にノイズの発生源とな
る。
本発明は、寄生容量CGSの小さい薄膜トランジスタマ
トリクスを、製造工程を複雑化することなく製造できる
ようにすることを目的とする。
トリクスを、製造工程を複雑化することなく製造できる
ようにすることを目的とする。
本発明は、第１図（ａ）〜（ｄ）に示す如く、スタガ
ード型構造のTFTパネルを形成するに際し、ソース電極
を兼ねる画素電極E,およびドレイン電極を兼ねるドレイ
ンバスラインDBを形成し、次いで、動作半導体層，絶縁
膜，透明導電膜を積層した後、イメージリバーサルフォ
トレジスト膜を塗布法で形成し、これに対して、露光−
現像というポジ型パターンを形成するための処理と、露
光−リバーサルベーク−現像というネガ型パターンを形
成するための処理とを組み合わせることにより、画素電
極Ｅ（ソース電極）およびドレインバスラインDB（ドレ
イン電極）に位置整合したゲート電極とこれに接続する
ゲートバスラインを、一つのレジスト膜をマスクとして
形成できるようにしたものである。
ード型構造のTFTパネルを形成するに際し、ソース電極
を兼ねる画素電極E,およびドレイン電極を兼ねるドレイ
ンバスラインDBを形成し、次いで、動作半導体層，絶縁
膜，透明導電膜を積層した後、イメージリバーサルフォ
トレジスト膜を塗布法で形成し、これに対して、露光−
現像というポジ型パターンを形成するための処理と、露
光−リバーサルベーク−現像というネガ型パターンを形
成するための処理とを組み合わせることにより、画素電
極Ｅ（ソース電極）およびドレインバスラインDB（ドレ
イン電極）に位置整合したゲート電極とこれに接続する
ゲートバスラインを、一つのレジスト膜をマスクとして
形成できるようにしたものである。
同図のＥは画素電極,DBはドレインバスラインであ
り、これらは透明導電膜の上に金属層を積層して、この
段階では不透明膜としておく。
り、これらは透明導電膜の上に金属層を積層して、この
段階では不透明膜としておく。
これらの上に動作半導体層，絶縁膜，透明導電膜を積
層した後、イメージリバーサルフォトレジストを塗布
し、素子分離パターンによるマスク露光および現像を行
なって、ゲートバスラインGBを形成すべき領域とゲート
電極Ｇを形成すべき領域を被覆するレジスト膜を形成す
る。このパターンのゲート電極形成領域を被覆する部分
は、ゲート電極よりやや大きめにしておく。
層した後、イメージリバーサルフォトレジストを塗布
し、素子分離パターンによるマスク露光および現像を行
なって、ゲートバスラインGBを形成すべき領域とゲート
電極Ｇを形成すべき領域を被覆するレジスト膜を形成す
る。このパターンのゲート電極形成領域を被覆する部分
は、ゲート電極よりやや大きめにしておく。
同図の左下がりのハッチ部は、上記露光における未露
光部からなるレジスト膜１であって、露光に引き続く現
像処理により被露光部は除去され、上記未露光部のみが
残留する。
光部からなるレジスト膜１であって、露光に引き続く現
像処理により被露光部は除去され、上記未露光部のみが
残留する。
イメージリバーサルフォトレジストは本来ポジ型であ
って、被露光部は現像液に可溶性となり、未露光部は不
溶性である。上述の露光および現像処理を施した後も、
残留したイメージリバーサルフォトレジスト膜の未露光
部は、なお本来の性質を保持し、塗布した直後の状態と
同じである。つまりこれに対して露光，現像することに
よりパターン形成を行うことができる。
って、被露光部は現像液に可溶性となり、未露光部は不
溶性である。上述の露光および現像処理を施した後も、
残留したイメージリバーサルフォトレジスト膜の未露光
部は、なお本来の性質を保持し、塗布した直後の状態と
同じである。つまりこれに対して露光，現像することに
よりパターン形成を行うことができる。
そこで、上記残留した未露光部からなるレジスト膜１
に対して、上記不透明とした画素電極Ｅおよびドレイン
バスラインDBをマスクとして、背面露光を行う。この背
面露光により上記レジスト膜１のうち、同図に白地で示
す部分即ち，画素電極ＥおよびドレインバスラインDB上
の部分が未露光部2,2′として残り、その他の部分〔同
図のハッチ部分）は被露光部３となる。
に対して、上記不透明とした画素電極Ｅおよびドレイン
バスラインDBをマスクとして、背面露光を行う。この背
面露光により上記レジスト膜１のうち、同図に白地で示
す部分即ち，画素電極ＥおよびドレインバスラインDB上
の部分が未露光部2,2′として残り、その他の部分〔同
図のハッチ部分）は被露光部３となる。
次いで、上記レジスト膜１の未露光部２′のうち、ド
レインバスラインDBとゲートバスラインGBとの交差部に
当たる部分に露光を行う。同図のハッチ部分が本工程に
よる被露光部４である。
レインバスラインDBとゲートバスラインGBとの交差部に
当たる部分に露光を行う。同図のハッチ部分が本工程に
よる被露光部４である。
しかる後凡そ120℃でベーキング（リバーサルベーク
と称される）し、次いで全面露光を行い、しかる後現像
処理を行えば、未露光部2,2′〔図の梨地の部分〕が溶
解し、ハッチを付した被露光部3,4の部分が、ゲートバ
スラインパターンGBおよびゲート電極Ｇ形成領域を被覆
するレジストパターン５として残留する。
と称される）し、次いで全面露光を行い、しかる後現像
処理を行えば、未露光部2,2′〔図の梨地の部分〕が溶
解し、ハッチを付した被露光部3,4の部分が、ゲートバ
スラインパターンGBおよびゲート電極Ｇ形成領域を被覆
するレジストパターン５として残留する。
このようにして得られたレジストパターン５は、図よ
り明らかな如く、ゲート電極Ｇ部分が画素電極Ｅおよび
ドレインバスラインDBに位置整合して形成されるので、
ゲート電極Ｇと画素電極Ｅ即ちソース電極およびドレイ
ンバスラインDB即ちドレイン電極との端部同士の重なり
がない。またゲートバスラインGBのパターンは上記ゲー
ト電極Ｇ部分と接続したものとなる。
り明らかな如く、ゲート電極Ｇ部分が画素電極Ｅおよび
ドレインバスラインDBに位置整合して形成されるので、
ゲート電極Ｇと画素電極Ｅ即ちソース電極およびドレイ
ンバスラインDB即ちドレイン電極との端部同士の重なり
がない。またゲートバスラインGBのパターンは上記ゲー
ト電極Ｇ部分と接続したものとなる。
このようなレジストパターン５が得られれば、これを
マスクとして透明導電膜，ゲート絶縁膜，動作半導体層
のエッチングを行うことにより、ゲート電極Ｇとソース
電極およびドレイン電極との重なりがなく、従って寄生
容量CGSの小さいTFTが得られる。
マスクとして透明導電膜，ゲート絶縁膜，動作半導体層
のエッチングを行うことにより、ゲート電極Ｇとソース
電極およびドレイン電極との重なりがなく、従って寄生
容量CGSの小さいTFTが得られる。
なお画素電極Ｅ上のメタル層は、ゲート電極Ｇのパタ
ーニングが終了した後除去する。
ーニングが終了した後除去する。
本発明は、背面露光法を用いてゲートとソース電極間
の重なりのないTFTパネルを形成する際、従来はそれぞ
れ別個のレジスト膜で形成せざるを得なかったゲートバ
スラインとこれに接続するゲート電極のパターンを、一
つのレジスト膜で画定できるようにすることを目的と
し、そのためイメージリバーサルフォトレジストを効果
的に利用するものである。
の重なりのないTFTパネルを形成する際、従来はそれぞ
れ別個のレジスト膜で形成せざるを得なかったゲートバ
スラインとこれに接続するゲート電極のパターンを、一
つのレジスト膜で画定できるようにすることを目的と
し、そのためイメージリバーサルフォトレジストを効果
的に利用するものである。
イメージリバーサルフォトレジストは、本来はポジ型
のフォトレジストであるが、露光−現像という一連の工
程により、未露光部を残留させる通常のポジ型の処理
と、露光−リバーサルベーク−現像という一連の工程に
より、被露光部を残留させるネガ型の処理が可能であ
る。更に、ポジ型の処理で残留した未露光部は、処理工
程で光に曝されない限り感光性を失わず、当初の性質を
保持しており、従ってこれに対し更に上記ポジ型の処理
およびネガ型の処理を施すことができる。
のフォトレジストであるが、露光−現像という一連の工
程により、未露光部を残留させる通常のポジ型の処理
と、露光−リバーサルベーク−現像という一連の工程に
より、被露光部を残留させるネガ型の処理が可能であ
る。更に、ポジ型の処理で残留した未露光部は、処理工
程で光に曝されない限り感光性を失わず、当初の性質を
保持しており、従ってこれに対し更に上記ポジ型の処理
およびネガ型の処理を施すことができる。
そこで本発明では、まず、イメージリバーサルフォト
レジスト膜に対してマスク露光を施して、素子分離を行
う。この素子分離パターンは、ゲートバスラインの外縁
を正確に決定するバスライン部と、これに接続する素子
部からなり、素子部はゲート電極形成領域を含み端部が
画素電極およびドレインバスラインに跨るパターンとし
ておく。
レジスト膜に対してマスク露光を施して、素子分離を行
う。この素子分離パターンは、ゲートバスラインの外縁
を正確に決定するバスライン部と、これに接続する素子
部からなり、素子部はゲート電極形成領域を含み端部が
画素電極およびドレインバスラインに跨るパターンとし
ておく。
上記素子マスク露光により残留させたレジスト膜は、
この後更に露光処理を施すため、未露光部として形成し
ておく。従ってこの露光工程はポジ型の処理で行う。
この後更に露光処理を施すため、未露光部として形成し
ておく。従ってこの露光工程はポジ型の処理で行う。
このようにして形成したレジスト膜の素子部に対して
は、背面露光を施すことにより、画素電極およびドレイ
ンバスラインに位置整合したゲート電極パターンが得ら
れる。
は、背面露光を施すことにより、画素電極およびドレイ
ンバスラインに位置整合したゲート電極パターンが得ら
れる。
この背面露光では、上記残留した未露光部のうち、画
素電極およびドレインバスライン上に配設された部分は
なお未露光であり、その他の部分は被露光部となる。
素電極およびドレインバスライン上に配設された部分は
なお未露光であり、その他の部分は被露光部となる。
上記背面露光では、レジスト膜のゲートバスライン部
のうちドレインバスラインとの交差部のみが未露光のま
ま残っているが、他の部分は被露光部となっていて、状
態が異なる。そこで上記交差部をマスク露光により被露
光部とする。
のうちドレインバスラインとの交差部のみが未露光のま
ま残っているが、他の部分は被露光部となっていて、状
態が異なる。そこで上記交差部をマスク露光により被露
光部とする。
上記被露光部は以後の処理のために残留させるべき部
分であるので、リバーサルベークの後現像処理を行う。
つまりネガ型の処理を行う。
分であるので、リバーサルベークの後現像処理を行う。
つまりネガ型の処理を行う。
以上のように本発明は、イメージリバーサルフォトレ
ジストの性質を利用し、ポジ型の処理とネガ型の処理と
を組み合わせることによって、画素電極およびドレイン
バスラインに位置整合したゲート電極部と、マスク露光
によって外縁形状を画定したゲートバスライン部とを有
するレジストパターンを、形成可能としたものである。
ジストの性質を利用し、ポジ型の処理とネガ型の処理と
を組み合わせることによって、画素電極およびドレイン
バスラインに位置整合したゲート電極部と、マスク露光
によって外縁形状を画定したゲートバスライン部とを有
するレジストパターンを、形成可能としたものである。
以下本発明の一実施例を第２図（ａ）〜（ｎ）により
説明する。なお、同図（ａ）〜（ｇ）は（ｈ）〜（ｎ）
のＡ−Ａ矢視部断面を示す。
説明する。なお、同図（ａ）〜（ｇ）は（ｈ）〜（ｎ）
のＡ−Ａ矢視部断面を示す。
透明絶縁性基板例えばガラス基板10上に、ITOのよう
な透明導電膜11を30〜50nm,メタル層12を50〜100nm,コ
ンタクト層13としてＰドープａ−Si層を30nm程の厚さに
積層する。次に所定のレジスト膜（図示せず）を形成
し、これをマスクとしてコンタクト層13,メタル層12,透
明導電膜11を順次エッチングして、ソース電極を兼ねる
画素電極E,ドレイン電極を兼ねるドレインバスラインDB
を形成する。その後、上記レジスト膜を除去する。
な透明導電膜11を30〜50nm,メタル層12を50〜100nm,コ
ンタクト層13としてＰドープａ−Si層を30nm程の厚さに
積層する。次に所定のレジスト膜（図示せず）を形成
し、これをマスクとしてコンタクト層13,メタル層12,透
明導電膜11を順次エッチングして、ソース電極を兼ねる
画素電極E,ドレイン電極を兼ねるドレインバスラインDB
を形成する。その後、上記レジスト膜を除去する。
コンタクト層13表面に形成された酸化膜をスライトエ
ッチングで除去した後、動作半導体層14としてａ−Si層
を30〜100nm程の厚さに成膜し、次にゲート絶縁膜15と
してSiN（窒化シリコン）膜を100〜300nm程の厚さに連
続して積層する。その後、透明導電膜16を約50〜300nm
の厚さに形成する。
ッチングで除去した後、動作半導体層14としてａ−Si層
を30〜100nm程の厚さに成膜し、次にゲート絶縁膜15と
してSiN（窒化シリコン）膜を100〜300nm程の厚さに連
続して積層する。その後、透明導電膜16を約50〜300nm
の厚さに形成する。
イメージリバーサルフォトレジスト（ヘキスト社製,A
Z5214−Ｅ）を塗布して、素子分離パターンのパターニ
ング（露光，現像まで行う）を行い、レジスト膜51を形
成する。このレジスト膜51はこの段階では未露光状態で
あって、前述の第１図（ａ）に示した未露光部１に相当
する。
Z5214−Ｅ）を塗布して、素子分離パターンのパターニ
ング（露光，現像まで行う）を行い、レジスト膜51を形
成する。このレジスト膜51はこの段階では未露光状態で
あって、前述の第１図（ａ）に示した未露光部１に相当
する。
上記未露光状態のレジスト膜51に対して、画素電極Ｅ
およびドレインバスラインDBをマスクとして背面露光を
行い、次いで、ゲートバスライン部とドレインバスライ
ンDBとの交差部をマスクを用いて露光する。以上でレジ
スト膜51のうち、梨地で示す部分はいぜんとして未露光
部52として残り、これを除く他の部分即ちゲートバスラ
インGBの部分とゲート電極Ｇの部分を被覆する部分は被
露光部55となる。この被露光部55は、前述の第１図
（ｂ）〜（ｄ）に示した被露光部3,4からなるレジスト
パターン５に相当する部分である。
およびドレインバスラインDBをマスクとして背面露光を
行い、次いで、ゲートバスライン部とドレインバスライ
ンDBとの交差部をマスクを用いて露光する。以上でレジ
スト膜51のうち、梨地で示す部分はいぜんとして未露光
部52として残り、これを除く他の部分即ちゲートバスラ
インGBの部分とゲート電極Ｇの部分を被覆する部分は被
露光部55となる。この被露光部55は、前述の第１図
（ｂ）〜（ｄ）に示した被露光部3,4からなるレジスト
パターン５に相当する部分である。
次に約120℃の温度でリバーサルベークを行なって、
被露光部55を現像液に不溶性とする。この後更に全面露
光を行なって、上記被露光部55以外の部分を完全に可溶
性としておく。但し現像処理はまだ施さずにおく。従っ
てこの時点では、レジスト膜51は現像液に可溶性の未露
光部52と不溶性の被露光部55の二つの部分からなる構成
となっている。
被露光部55を現像液に不溶性とする。この後更に全面露
光を行なって、上記被露光部55以外の部分を完全に可溶
性としておく。但し現像処理はまだ施さずにおく。従っ
てこの時点では、レジスト膜51は現像液に可溶性の未露
光部52と不溶性の被露光部55の二つの部分からなる構成
となっている。
次いで上記素子分離パターンのレジスト膜51をマスク
としてウェットエッチングを行い、透明導電膜16の露出
部を除去する。この工程の後、次にレジスト膜51の現像
を行い、未露光部52を溶解除去する。従って現像後は、
被露光部55のみからなるレジストパターンが得られる。
このレジストパターンのゲート電極部のパターンは、既
に明らかな如く、画素電極Ｅ（ソース電極）と位置整合
しており、従って端部同士の重なりがない。
としてウェットエッチングを行い、透明導電膜16の露出
部を除去する。この工程の後、次にレジスト膜51の現像
を行い、未露光部52を溶解除去する。従って現像後は、
被露光部55のみからなるレジストパターンが得られる。
このレジストパターンのゲート電極部のパターンは、既
に明らかな如く、画素電極Ｅ（ソース電極）と位置整合
しており、従って端部同士の重なりがない。
上記被露光部55からなるレジストパターン及び透明導
電膜16をマスクとしてドライエッチングを行い、ゲート
絶縁膜15,動作半導体層14,コンタクト層13の露出部を順
次エッチング除去する。
電膜16をマスクとしてドライエッチングを行い、ゲート
絶縁膜15,動作半導体層14,コンタクト層13の露出部を順
次エッチング除去する。
次いで、同じく上記被露光部55からなるレジストパタ
ーンをマスクとして、ウェットでエッチングにより透明
導電膜16の露出部を除去する。次にメタル層12の露出部
をウェットエッチングにより除去し画素電極Ｅを露光性
とし、最後に上記被露光部55からなるレジストパターン
を除去して、本実施例のTFTマトリクスが完成する。
ーンをマスクとして、ウェットでエッチングにより透明
導電膜16の露出部を除去する。次にメタル層12の露出部
をウェットエッチングにより除去し画素電極Ｅを露光性
とし、最後に上記被露光部55からなるレジストパターン
を除去して、本実施例のTFTマトリクスが完成する。
以上の如く本実施例では、イメージリバーサルフォト
レジストを使用し、露光とリバーサルベークの後現像を
行うネガ型の処理と、露光の後現像を行うポジ型の処理
とを組み合わせることによって、フォトマスクによるゲ
ートバスライン・パターンの画定と自己整合法によるゲ
ート電極パターンの画定とを、一つのレジスト膜でもっ
て可能にしたものである。
レジストを使用し、露光とリバーサルベークの後現像を
行うネガ型の処理と、露光の後現像を行うポジ型の処理
とを組み合わせることによって、フォトマスクによるゲ
ートバスライン・パターンの画定と自己整合法によるゲ
ート電極パターンの画定とを、一つのレジスト膜でもっ
て可能にしたものである。
本実施例ではイメージリバーサルフォトレジスト膜に
対してマスク露光と背面露光を繰り返し行うが、これら
の露光は同一レジスト膜に対して施すものであって、煩
雑な作業であるレジスト塗布およびこれに伴う前処理や
後処理工程は一回ですみ、従ってレジスト塗布に伴う前
処理工程及び後処理工程も一回で良いので、製造工程が
複雑化することはない。
対してマスク露光と背面露光を繰り返し行うが、これら
の露光は同一レジスト膜に対して施すものであって、煩
雑な作業であるレジスト塗布およびこれに伴う前処理や
後処理工程は一回ですみ、従ってレジスト塗布に伴う前
処理工程及び後処理工程も一回で良いので、製造工程が
複雑化することはない。
以上のようにして本実施例で作成したTFTは、ゲート
電極とソース電極およびドレイン電極との重なりがきわ
めて少ないので、寄生容量が小さくなり、液晶パネル駆
動時のノイズが減少する。
電極とソース電極およびドレイン電極との重なりがきわ
めて少ないので、寄生容量が小さくなり、液晶パネル駆
動時のノイズが減少する。
以上説明した如く本発明によれば、ゲート電極とソー
ス（画素）電極間の重なりがなく、従って寄生容量CGS
が小さくなるため、液晶パネル駆動時のノイズが減少す
る。またイメージリバーサルフォトレジスト膜の性質を
利用し、同一レジスト膜に２種類の露光処理を組み合わ
せて施して所望のパターンを形成することによって、前
TFTプロセスでレジスト塗布は２回のみで良く、従って
レジスト塗布に伴う前処理および後処理工程が削減さ
れ、製造歩留が向上する。
ス（画素）電極間の重なりがなく、従って寄生容量CGS
が小さくなるため、液晶パネル駆動時のノイズが減少す
る。またイメージリバーサルフォトレジスト膜の性質を
利用し、同一レジスト膜に２種類の露光処理を組み合わ
せて施して所望のパターンを形成することによって、前
TFTプロセスでレジスト塗布は２回のみで良く、従って
レジスト塗布に伴う前処理および後処理工程が削減さ
れ、製造歩留が向上する。
第１図（ａ）〜（ｄ）は本発明の原理説明図、 第２図（ａ）〜（ｎ）は本発明の一実施例の説明図、 第３図は従来のスタガード型TFTの問題点説明図であ
る。 図において、1,51はレジスト膜、2,2′,52は未露光部、
3,4,55は被露光部、10は透明絶縁性基板、11は透明導電
膜、12はメタル層、13はコンタクト層、14は動作半導体
層、15はゲート絶縁膜、16は透明導電膜、Ｅは画素電
極、Ｄはドレイン電極、Ｓはソース電極、Ｇはゲート電
極、DBはドレインバスライン、GBはゲートバスラインを
示す。
る。 図において、1,51はレジスト膜、2,2′,52は未露光部、
3,4,55は被露光部、10は透明絶縁性基板、11は透明導電
膜、12はメタル層、13はコンタクト層、14は動作半導体
層、15はゲート絶縁膜、16は透明導電膜、Ｅは画素電
極、Ｄはドレイン電極、Ｓはソース電極、Ｇはゲート電
極、DBはドレインバスライン、GBはゲートバスラインを
示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 豪 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】透明絶縁性基板上（10）上に透明電導膜
（11）からなる画素電極（Ｅ）及びドレインバスライン
（DB）と、その上に非透光性のメタル層（12）とを形成
し、次いで前記透明絶縁性基板（10）上に動作半導体層
（14），ゲート絶縁膜（15），および透明導電膜（16）
を積層した後、その上にイメージリバーサルフォトレジ
スト膜を塗布し、 該イメージリバーサルフォトレジスト膜にマスク露光を
施して、ゲートバスラインおよびこれに接続するゲート
電極を形成すべき領域を被覆し、未露光部からなるレジ
スト膜（1,51）を形成する工程と、 前記透明導電性基板（１）の裏面から前記レジスト膜
（1,51）に背面露光を施し、次いで前記レジスト膜（1,
51）のゲートバスライン部と前記ドレインバスライン
（DB）との交差部を露光して、前記レジスト膜（1,51）
に被露光部（3,55）と未露光部（22′,52）を形成した
後、リバーサルベークを施して現像液に対して前記被露
光部（3,55）を不溶性，未露光部（2,2′,52）を可溶性
とする工程と、 次いで全面露光を行なった後、該レジスト膜（1,51）を
マスクとして透明導電膜（16）の露出部を除去する工程
と、 次いで前記レジスト膜（1,51）に現像処理を施して未露
光部（2,2′,52）を除去し、被露光部（3,55）からなる
レジストパターン（５）を形成する工程と 次いで該レジストパターン（５）と透明導電膜（16）を
マスクとしてゲート絶縁膜（15），動作半導体層（1
4），及びコンタクト層（13）の露出部を除去し、次い
で前記レジストパターン（５）をマスクとして透明導電
膜（16）の露出部を除去し、しかる後前記メタル層（1
2）の露出部を除去して、画素電極（Ｅ）の表面を露呈
させる工程 とを含むことを特徴とする薄膜トランジスタマトリクス
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31166087A JP2519763B2 (ja) | 1987-12-08 | 1987-12-08 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31166087A JP2519763B2 (ja) | 1987-12-08 | 1987-12-08 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151271A JPH01151271A (ja) | 1989-06-14 |
| JP2519763B2 true JP2519763B2 (ja) | 1996-07-31 |
Family
ID=18019952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31166087A Expired - Lifetime JP2519763B2 (ja) | 1987-12-08 | 1987-12-08 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519763B2 (ja) |
-
1987
- 1987-12-08 JP JP31166087A patent/JP2519763B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01151271A (ja) | 1989-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410617B2 (ja) | 薄膜のパターニング方法 | |
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2002026011A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| WO2016123935A1 (zh) | 一种掩膜板及阵列基板的制造方法 | |
| EP1069458A2 (en) | Manufacturing method for reflection type liquid crystal display | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| JP2519763B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP2545902B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPH0760232B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2004104134A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JPH0760233B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPS5814568A (ja) | 薄膜トランジスタマトリツクスアレイの製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 |