JP2537916B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2537916B2 JP2537916B2 JP28368587A JP28368587A JP2537916B2 JP 2537916 B2 JP2537916 B2 JP 2537916B2 JP 28368587 A JP28368587 A JP 28368587A JP 28368587 A JP28368587 A JP 28368587A JP 2537916 B2 JP2537916 B2 JP 2537916B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate
- gate electrode
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000000034 method Methods 0.000 title description 8
- 239000010408 film Substances 0.000 claims description 77
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明はアクティブマトリクス型表示装置などに使用
される薄膜トランジスタの製造方法に関し、ゲート電極
とソース電極およびドレイン電極間の沿面距離を大きく
して、静電破壊による電極間短絡の発生を防止すること
を目的とし、 透明絶縁性基板上に遮光性を有するゲート電極とこれ
に接続するゲートバスラインを所定のパターンに従って
形成した後、ゲート絶縁膜，半導体活性層，チャネル保
護膜を含む所望の薄膜の積層体を形成し、次いで、イメ
ージリバーサルフォトレジスト膜を形成し、該イメージ
リバーサルフォトレジスト膜に前記ゲート電極と、ソー
ス電極およびドレイン電極形成領域の端面との交差部に
予備露光を施し、所定温度でベーキングを施した後、引
き続いて前記透明絶縁性基板の背面からゲート電極およ
びゲートバスラインをマスクとして露光を行って、レジ
スト膜を形成し、該レジスト膜をマスクとして前記チャ
ネル保護膜の露出部分を除去し、次いでコンタクト層，
導電層を成膜した後、前記レジスト膜を除去するととも
に、その上に付着したコンタクト層，導電層の不要部を
リトフオフし、次いで所定のパターンに従って素子分離
を行なって、ソース電極およびドレイン電極を他と分離
する工程を含む構成とする。
される薄膜トランジスタの製造方法に関し、ゲート電極
とソース電極およびドレイン電極間の沿面距離を大きく
して、静電破壊による電極間短絡の発生を防止すること
を目的とし、 透明絶縁性基板上に遮光性を有するゲート電極とこれ
に接続するゲートバスラインを所定のパターンに従って
形成した後、ゲート絶縁膜，半導体活性層，チャネル保
護膜を含む所望の薄膜の積層体を形成し、次いで、イメ
ージリバーサルフォトレジスト膜を形成し、該イメージ
リバーサルフォトレジスト膜に前記ゲート電極と、ソー
ス電極およびドレイン電極形成領域の端面との交差部に
予備露光を施し、所定温度でベーキングを施した後、引
き続いて前記透明絶縁性基板の背面からゲート電極およ
びゲートバスラインをマスクとして露光を行って、レジ
スト膜を形成し、該レジスト膜をマスクとして前記チャ
ネル保護膜の露出部分を除去し、次いでコンタクト層，
導電層を成膜した後、前記レジスト膜を除去するととも
に、その上に付着したコンタクト層，導電層の不要部を
リトフオフし、次いで所定のパターンに従って素子分離
を行なって、ソース電極およびドレイン電極を他と分離
する工程を含む構成とする。
本発明はアクティブマトリクス型表示装置などに使用
される薄膜トランジスタの製造方法に関する。
される薄膜トランジスタの製造方法に関する。
薄膜トランジスタで液晶セルを駆動する液晶表示装置
等の、アクティブマトリクス型表示装置を大面積化する
際に、ゲートとソース，ドレインの位置合わせを正確に
行う技術として、透明基板の裏面からゲート電極をマス
クとして露光する自己整合法が用いられている。
等の、アクティブマトリクス型表示装置を大面積化する
際に、ゲートとソース，ドレインの位置合わせを正確に
行う技術として、透明基板の裏面からゲート電極をマス
クとして露光する自己整合法が用いられている。
第３図に従来法を用いた自己整合型薄膜トランジスタ
（TFT）の製造工程を示す。同図（ａ）〜（ｆ）は同図
（ｇ）〜（ｉ）のＡ−Ａ矢視部の断面を示す図である。
（TFT）の製造工程を示す。同図（ａ）〜（ｆ）は同図
（ｇ）〜（ｉ）のＡ−Ａ矢視部の断面を示す図である。
まずガラス基板（透明絶縁性基板）１の上にゲート電
極Ｇおよびこれに接続するゲートバスライン２を形成
〔同図（ａ），（ｇ）参照〕した後、その上にゲート絶
縁膜３としてSiN膜（厚さ約3000Å），半導体活性層４
としてａ−Si膜（厚さ約1000Å），チャネル保護膜５と
してSiO膜（厚さ約1000Å），レジスト密着膜６として
ａ−Si膜を形成する〔同図（ｂ）参照〕。
極Ｇおよびこれに接続するゲートバスライン２を形成
〔同図（ａ），（ｇ）参照〕した後、その上にゲート絶
縁膜３としてSiN膜（厚さ約3000Å），半導体活性層４
としてａ−Si膜（厚さ約1000Å），チャネル保護膜５と
してSiO膜（厚さ約1000Å），レジスト密着膜６として
ａ−Si膜を形成する〔同図（ｂ）参照〕。
次いでその上にポジ型のレジスト膜を塗布し、これに
上記ゲート電極Ｇをマスクとして、ガラス基板１の裏面
から露光を行い、同図（ｃ），（ｈ）に示す如く、ゲー
ト電極Ｇに自己整合したレジスト膜７を形成する。
上記ゲート電極Ｇをマスクとして、ガラス基板１の裏面
から露光を行い、同図（ｃ），（ｈ）に示す如く、ゲー
ト電極Ｇに自己整合したレジスト膜７を形成する。
次いでこのレジスト膜７をマスクとしてレジスト密着
膜６およびチャネル保護膜５の露出部を除去〔同図
（ｄ）参照〕した後、ソースおよびドレイン電極材料で
あるコンタクト層８として、n+a−Si膜と導電膜９とし
てTi膜を成膜し、これの不要部をリフトオフ法によりレ
ジスト膜７とともに除去して、ソース電極Ｓおよびドレ
イン電極Ｄを形成する〔同図（ｅ）参照〕。
膜６およびチャネル保護膜５の露出部を除去〔同図
（ｄ）参照〕した後、ソースおよびドレイン電極材料で
あるコンタクト層８として、n+a−Si膜と導電膜９とし
てTi膜を成膜し、これの不要部をリフトオフ法によりレ
ジスト膜７とともに除去して、ソース電極Ｓおよびドレ
イン電極Ｄを形成する〔同図（ｅ）参照〕。
このままではゲートパターン上以上の全面にソース電
極およびドレイン電極材料の薄層が残っているので、所
定のレジスト膜（図示せず）をマスクとしてエッチング
を施して素子分離を行い、同図（ｆ），（ｉ）に示すよ
うに、ソース電極Ｓおよびドレイン電極Ｄを、ゲート電
極Ｇおよびこれに接続するゲートバスライン２と分離す
る。以上で薄膜トランジスタ（TFT）は正常に動作でき
る状態となる。
極およびドレイン電極材料の薄層が残っているので、所
定のレジスト膜（図示せず）をマスクとしてエッチング
を施して素子分離を行い、同図（ｆ），（ｉ）に示すよ
うに、ソース電極Ｓおよびドレイン電極Ｄを、ゲート電
極Ｇおよびこれに接続するゲートバスライン２と分離す
る。以上で薄膜トランジスタ（TFT）は正常に動作でき
る状態となる。
しかし第４図の斜視図に示すように、ゲート電極Ｇと
ソース電極S,ドレイン電極Ｄの端面との交差部で、各電
極G,S,Dのエッジが露出し、しかもこの露出部はゲート
絶縁膜3,半導体活性層４およびチャネル保護膜５を挟ん
で上下に位置することとなる。そのため、ゲート電極Ｇ
とソース電極Ｓおよびドレイン電極Ｄとの沿面距離は、
最も短いところはゲート絶縁膜３と半導体活性層４の厚
さの合計値（上例ではたかだか4000Å）程度である、こ
のように両者は近接配置されているので、静電破壊によ
る電極間短絡が発生し易いという問題がある。
ソース電極S,ドレイン電極Ｄの端面との交差部で、各電
極G,S,Dのエッジが露出し、しかもこの露出部はゲート
絶縁膜3,半導体活性層４およびチャネル保護膜５を挟ん
で上下に位置することとなる。そのため、ゲート電極Ｇ
とソース電極Ｓおよびドレイン電極Ｄとの沿面距離は、
最も短いところはゲート絶縁膜３と半導体活性層４の厚
さの合計値（上例ではたかだか4000Å）程度である、こ
のように両者は近接配置されているので、静電破壊によ
る電極間短絡が発生し易いという問題がある。
本発明はゲート電極とソース電極およびドレイン電極
間の沿面距離を大きくして、静電破壊による電極間短絡
の発生を防止することを目的とする。
間の沿面距離を大きくして、静電破壊による電極間短絡
の発生を防止することを目的とする。
第１図に見られる如く、透明絶縁性基板上に遮光性を
有するゲート電極Ｇとこれに接続するゲートバスライン
２を所定のパターンに従って形成した後、ゲート絶縁膜
3,半導体活性層4,チャネル保護膜５を含む所望の薄膜の
積層体を形成した後、イメージリバーサルフォトレジス
トを塗布し、これにゲート電極Ｇと、ソース電極S,ドレ
イン電極Ｄの端面との交差部に予備露光を施し、所定温
度でベーキングを施した後、引き続いて透明絶縁性基板
１の背面からゲート電極Ｇおよびゲートバスライン２を
マスクとして露光を行ない、しかる後現像処理を施す。
有するゲート電極Ｇとこれに接続するゲートバスライン
２を所定のパターンに従って形成した後、ゲート絶縁膜
3,半導体活性層4,チャネル保護膜５を含む所望の薄膜の
積層体を形成した後、イメージリバーサルフォトレジス
トを塗布し、これにゲート電極Ｇと、ソース電極S,ドレ
イン電極Ｄの端面との交差部に予備露光を施し、所定温
度でベーキングを施した後、引き続いて透明絶縁性基板
１の背面からゲート電極Ｇおよびゲートバスライン２を
マスクとして露光を行ない、しかる後現像処理を施す。
このようにして得られたレジスト膜17′は、ゲート電
極Ｇおよびゲートバスライン２に自己整合したパターン
に、ゲート電極Ｇより太い幅を有するレジストパターン
が付加されたものとなる。
極Ｇおよびゲートバスライン２に自己整合したパターン
に、ゲート電極Ｇより太い幅を有するレジストパターン
が付加されたものとなる。
このレジスト膜をマスクとして上記積層体の所定部分
を除去し、更にコンタクト層8,導電層９を積層した後、
上記レジスト膜17′を除去するとともに、その上に付着
したコンタクト層8,導電層９の不要部をリトフオフし
て、ソース電極Ｓおよびドレイン電極Ｄを形成する。
を除去し、更にコンタクト層8,導電層９を積層した後、
上記レジスト膜17′を除去するとともに、その上に付着
したコンタクト層8,導電層９の不要部をリトフオフし
て、ソース電極Ｓおよびドレイン電極Ｄを形成する。
次いで所定のパターンに従って素子分離を行なって、
ソース電極Ｓおよびドレイン電極Ｄを他と分離する。
ソース電極Ｓおよびドレイン電極Ｄを他と分離する。
上記レジスト膜17′は、ゲート電極Ｇおよびゲートバ
スライン２に自己整合したパターンに、ゲート電極Ｇよ
り太い幅を有するレジストパターンが付加されたものと
なる。この幅の太い部分は、ソース電極S,ドレイン電極
Ｄの端面がゲート電極Ｇと交差する部分を被覆する如く
形成されている。ソース電極Ｓおよびドレイン電極Ｄ
は、このレジスト膜17′をマスクとして形成されるの
で、ゲート電極Ｇと、ソース電極S,ドレイン電極Ｄの端
面との交差部の４つの隅部には、第２図に見られるよう
に、SiN膜のようなゲート絶縁膜３が残留し、上記交差
部の４つの隅部ではゲート電極G,ソース電極S,ドレイン
電極Ｄの側面を露出させない。従ってソース電極Ｓおよ
びドレイン電極Ｄと、ゲート電極Ｇとの間の沿面距離が
大きくなり、静電破壊による電極間短絡が発生しにくく
なる。
スライン２に自己整合したパターンに、ゲート電極Ｇよ
り太い幅を有するレジストパターンが付加されたものと
なる。この幅の太い部分は、ソース電極S,ドレイン電極
Ｄの端面がゲート電極Ｇと交差する部分を被覆する如く
形成されている。ソース電極Ｓおよびドレイン電極Ｄ
は、このレジスト膜17′をマスクとして形成されるの
で、ゲート電極Ｇと、ソース電極S,ドレイン電極Ｄの端
面との交差部の４つの隅部には、第２図に見られるよう
に、SiN膜のようなゲート絶縁膜３が残留し、上記交差
部の４つの隅部ではゲート電極G,ソース電極S,ドレイン
電極Ｄの側面を露出させない。従ってソース電極Ｓおよ
びドレイン電極Ｄと、ゲート電極Ｇとの間の沿面距離が
大きくなり、静電破壊による電極間短絡が発生しにくく
なる。
本発明においては、上述したように、自己整合工程に
おいて不透明な金属ゲート電極直上部以外にもフォトレ
ジストを残し、部分的にソース電極Ｓおよびドレイン電
極Ｄの端部を被覆してゲート電極直上部から遠ざけ、両
者間の沿面距離を大きくした。
おいて不透明な金属ゲート電極直上部以外にもフォトレ
ジストを残し、部分的にソース電極Ｓおよびドレイン電
極Ｄの端部を被覆してゲート電極直上部から遠ざけ、両
者間の沿面距離を大きくした。
この目的のためポジ型レジストに代えて、イメージリ
バーサルフォトレジストを使用する。
バーサルフォトレジストを使用する。
イメージリバーサルフォトレジストは、露光を行った
後、例えば凡そ120℃の温度で約20分間ベーキングを行
うことにより、被露光部は恰もネガ型レジストのごと
く、現像液に不溶性となる。しかし未露光部は上記工程
を経た後も、本来のポジ型の性質を保持しているので、
ゲート電極およびゲートバスラインをマスクとする背面
露光を施せば、これらに自己整合したパターンと、上記
被露光部とが一体化したレジストパターンが得られる。
後、例えば凡そ120℃の温度で約20分間ベーキングを行
うことにより、被露光部は恰もネガ型レジストのごと
く、現像液に不溶性となる。しかし未露光部は上記工程
を経た後も、本来のポジ型の性質を保持しているので、
ゲート電極およびゲートバスラインをマスクとする背面
露光を施せば、これらに自己整合したパターンと、上記
被露光部とが一体化したレジストパターンが得られる。
本発明はイメージリバーサルフォトレジストのこのよ
うな性質を利用したもので、予備露光における被露光部
と本露光における未露光部とによって、所望のパターン
を得ようとするものである。
うな性質を利用したもので、予備露光における被露光部
と本露光における未露光部とによって、所望のパターン
を得ようとするものである。
以下本発明の一実施例を第１図（ａ）〜（ｈ）および
第２図により説明する。
第２図により説明する。
前記第３図の（ａ），（ｂ）で説明した工程は、本実
施例でも同様であるので、本実施例では同一工程は省略
して、その後の工程から説明する。
施例でも同様であるので、本実施例では同一工程は省略
して、その後の工程から説明する。
〔第１図（ａ），（ｆ）参照〕 ガラス基板１のような透明絶縁性基板の上にゲート電
極Ｇを形成し、ゲート絶縁膜３としてSiN膜，半導体活
性層４としてａ−Si膜，チャネル保護膜５としてSiO
2膜，レジスト密着膜６としてａ−Si膜を成膜した後、
イメージリバーサルフォトレジスト膜17を塗布し、ゲー
ト電極Ｇと、ソース電極Ｓおよびドレイン電極Ｄ形成領
域の端面との交差部20を露光する。これを以後予備露光
と称する。なお（ａ）は（ｆ）のＢ−Ｂ矢視部断面を示
す図で、（ａ）の梨地で示す部分は上述の予備露光され
た領域である。
極Ｇを形成し、ゲート絶縁膜３としてSiN膜，半導体活
性層４としてａ−Si膜，チャネル保護膜５としてSiO
2膜，レジスト密着膜６としてａ−Si膜を成膜した後、
イメージリバーサルフォトレジスト膜17を塗布し、ゲー
ト電極Ｇと、ソース電極Ｓおよびドレイン電極Ｄ形成領
域の端面との交差部20を露光する。これを以後予備露光
と称する。なお（ａ）は（ｆ）のＢ−Ｂ矢視部断面を示
す図で、（ａ）の梨地で示す部分は上述の予備露光され
た領域である。
次いで凡そ120℃で約20分のベンーキングを施す。イ
メージリバーサルフォトレジストは本来ポジ型である
が、本工程で行なった如く、露光後ベーキングを行う
と、被露光部はアルカリ性の現象液に不溶性となるが、
その他の未露光部はもとのポジ型を保持している。従っ
て上記予備露光部20は現象液に対し不溶性となり、これ
以外の部分は未露光のポジ型レジストの性質を保持して
いる。
メージリバーサルフォトレジストは本来ポジ型である
が、本工程で行なった如く、露光後ベーキングを行う
と、被露光部はアルカリ性の現象液に不溶性となるが、
その他の未露光部はもとのポジ型を保持している。従っ
て上記予備露光部20は現象液に対し不溶性となり、これ
以外の部分は未露光のポジ型レジストの性質を保持して
いる。
そこで上記イメージリバーサルフォトレジスト膜17の
未露光部に対して、ゲート電極Ｇをマスクとしてガラス
基板の裏面から露光を行う。これにより、ゲート電極Ｇ
は非透光性であるので、イメージリバーサルフォトレジ
スト膜17のうちゲート電極Ｇの直上部は未露光部，その
他の部分は被露光部となる。従ってこれを現像すると、
イメージリバーサルフォトレジスト膜17のうち上述の被
露光部20とゲート電極Ｇの直上部が残留し、ゲート電極
Ｇおよびゲートバスライン２に自己整合したパターン21
と、ゲート電極Ｇとソース電極およびドレイン電極形成
部の端面との交差部を被覆するパターン20とが一体化し
たパターンを有するレジスト膜17′が形成される。
未露光部に対して、ゲート電極Ｇをマスクとしてガラス
基板の裏面から露光を行う。これにより、ゲート電極Ｇ
は非透光性であるので、イメージリバーサルフォトレジ
スト膜17のうちゲート電極Ｇの直上部は未露光部，その
他の部分は被露光部となる。従ってこれを現像すると、
イメージリバーサルフォトレジスト膜17のうち上述の被
露光部20とゲート電極Ｇの直上部が残留し、ゲート電極
Ｇおよびゲートバスライン２に自己整合したパターン21
と、ゲート電極Ｇとソース電極およびドレイン電極形成
部の端面との交差部を被覆するパターン20とが一体化し
たパターンを有するレジスト膜17′が形成される。
以上でゲート電極Ｇとソース電極S,ドレイン電極Ｄの
端面との交差部付近が、ゲート電極Ｇのパターン幅より
大きいパターン幅を有し、他の部分はゲート電極Ｇおよ
びゲートバスラインイに自己整合したレジスト膜17′が
得られる。なお（ｂ），（ｃ）はそれぞれ、（ｇ）のＡ
−Ａ矢視部,B−Ｂ矢視部断面を示す図である。
端面との交差部付近が、ゲート電極Ｇのパターン幅より
大きいパターン幅を有し、他の部分はゲート電極Ｇおよ
びゲートバスラインイに自己整合したレジスト膜17′が
得られる。なお（ｂ），（ｃ）はそれぞれ、（ｇ）のＡ
−Ａ矢視部,B−Ｂ矢視部断面を示す図である。
次いで上記レジスト膜17′をマスクとしてレジスト密
着膜６とチャネル保護膜５の露出部を除去し、コンタク
ト層８としてのn+a−Si膜，導電層９としてのTi膜を積
層した後、リトフオフ法により上記マスクとして用いた
レジスト膜17′を除去するとともに、その上層に付着し
たコンタクト層８及び導電層９の不要部を除去する。
着膜６とチャネル保護膜５の露出部を除去し、コンタク
ト層８としてのn+a−Si膜，導電層９としてのTi膜を積
層した後、リトフオフ法により上記マスクとして用いた
レジスト膜17′を除去するとともに、その上層に付着し
たコンタクト層８及び導電層９の不要部を除去する。
次いで、素子分離を行って、図示した如く、ソース電
極Ｓおよびドレイン電極Ｄを形成し、本実施例のTFTが
完成する。なお（ｄ），（ｅ）はそれぞれ（ｈ）のＡ−
Ａ矢視部およびＢ−Ｂ矢視部断面を示す図である。
極Ｓおよびドレイン電極Ｄを形成し、本実施例のTFTが
完成する。なお（ｄ），（ｅ）はそれぞれ（ｈ）のＡ−
Ａ矢視部およびＢ−Ｂ矢視部断面を示す図である。
本実施例においては、ゲート電極Ｇおよびゲートバス
ライン２のパターニングのマスクとなるレジスト膜17′
を、イメージリバーサルフォトレジストを用い、ゲート
電極Ｇと、ソース電極S,ドレイン電極Ｄの端面との交差
部に予備露光を施した後、透明絶縁性基板１の背面から
ゲート電極Ｇおよびゲートバスライン２をマスクとして
露光を行なって形成する。従って得られたレジスト膜
は、ゲート電極Ｇおよびゲートバスライン２に自己整合
したパターンにゲート電極Ｇより太い幅を有するレジス
トパターンが付加されたものとなる。このレジスト膜を
マスクとしてエッチングすることにより、ゲート電極Ｇ
と、ソース電極S,ドレイン電極Ｄの端面との交差部の４
つの隅部に、第２図に示すようにSiN膜のようなゲート
絶縁膜３を残留する。これによりソース電極S,ドレイン
電極Ｄと、ゲート電極Ｇとの間の沿面距離が大きくな
り、従って静電破壊による電極間短絡が発生しにくくな
る。
ライン２のパターニングのマスクとなるレジスト膜17′
を、イメージリバーサルフォトレジストを用い、ゲート
電極Ｇと、ソース電極S,ドレイン電極Ｄの端面との交差
部に予備露光を施した後、透明絶縁性基板１の背面から
ゲート電極Ｇおよびゲートバスライン２をマスクとして
露光を行なって形成する。従って得られたレジスト膜
は、ゲート電極Ｇおよびゲートバスライン２に自己整合
したパターンにゲート電極Ｇより太い幅を有するレジス
トパターンが付加されたものとなる。このレジスト膜を
マスクとしてエッチングすることにより、ゲート電極Ｇ
と、ソース電極S,ドレイン電極Ｄの端面との交差部の４
つの隅部に、第２図に示すようにSiN膜のようなゲート
絶縁膜３を残留する。これによりソース電極S,ドレイン
電極Ｄと、ゲート電極Ｇとの間の沿面距離が大きくな
り、従って静電破壊による電極間短絡が発生しにくくな
る。
以上説明した如く本発明によれば、静電破壊の生じに
くい自己整合型薄膜トランジスタが形成され、これを適
用するアクティブマトリクス型表示装置の信頼度および
製造歩留が向上する。しかも本発明では使用するフォト
マスクが一枚追加されるのみで、レジストの塗布工程，
およびフォトリソグラフィ工程は従来と同じ３回で、製
造工程中の作業が特に煩雑になることはない。
くい自己整合型薄膜トランジスタが形成され、これを適
用するアクティブマトリクス型表示装置の信頼度および
製造歩留が向上する。しかも本発明では使用するフォト
マスクが一枚追加されるのみで、レジストの塗布工程，
およびフォトリソグラフィ工程は従来と同じ３回で、製
造工程中の作業が特に煩雑になることはない。
第１図（ａ）〜（ｈ）は本発明の一実施例を製造工程の
順に示す図、 第２図は上記一実施例により得られたTFTの要部斜視
図、 第３図（ａ）〜（ｉ）は従来の製造方法を製造工程の順
に示す図、 第４図は従来の製造方法の問題点の説明図である。 図において、１は透明絶縁性基板、２はゲートバスライ
ン、３はゲート絶縁膜、４は半導体活性層、５はチャネ
ル保護膜、６はレジスト密着膜、７はポジ型のレジスト
膜、８はコンタクト層、９は導電層、17,17′はイメー
ジリバーサルフォトレジスト膜、20は被露光部,21は未
露光部で、いずれも現像液に対して不溶部を示す。
順に示す図、 第２図は上記一実施例により得られたTFTの要部斜視
図、 第３図（ａ）〜（ｉ）は従来の製造方法を製造工程の順
に示す図、 第４図は従来の製造方法の問題点の説明図である。 図において、１は透明絶縁性基板、２はゲートバスライ
ン、３はゲート絶縁膜、４は半導体活性層、５はチャネ
ル保護膜、６はレジスト密着膜、７はポジ型のレジスト
膜、８はコンタクト層、９は導電層、17,17′はイメー
ジリバーサルフォトレジスト膜、20は被露光部,21は未
露光部で、いずれも現像液に対して不溶部を示す。
Claims (1)
- 【請求項１】透明絶縁性基板（１）上に遮光性を有する
ゲート電極（Ｇ）とこれに接続するゲートバスライン
（２）を所定のパターンに従って形成した後、ゲート絶
縁膜（３），半導体活性層（４），チャネル保護膜
（５）を含む所望の薄膜の積層体を形成し、次いで、イ
メージリバーサルフォトレジスト膜（17）を形成し、該
イメージリバーサルフォトレジスト膜に前記ゲート電極
（Ｇ）と、ソース電極（Ｓ）およびドレイン電極（Ｄ）
形成領域の端面との交差部に予備露光を施し、所定温度
でベーキングを施した後、引き続いて前記透明絶縁性基
板（１）の背面からゲート電極（Ｇ）およびゲートバス
ライン（２）をマスクとして露光を行なって、レジスト
膜（17′）を形成し、 該レジスト膜（17′）をマスクとして前記チャネル保護
膜（５）の露光部分を除去し、次いでコンタクト層
（８），導電層（９）を成膜した後、前記レジスト膜
（17′）を除去するとともに、その上に付着したコンタ
クト層（８），導電層（９）の不要部をリトフオフし、 次いで所定のパターンに従って素子分離を行なって、ソ
ース電極（Ｓ）およびドレイン電極（Ｄ）を他と分離す
る工程を含むことを特徴とする薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28368587A JP2537916B2 (ja) | 1987-11-09 | 1987-11-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28368587A JP2537916B2 (ja) | 1987-11-09 | 1987-11-09 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124264A JPH01124264A (ja) | 1989-05-17 |
| JP2537916B2 true JP2537916B2 (ja) | 1996-09-25 |
Family
ID=17668749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28368587A Expired - Lifetime JP2537916B2 (ja) | 1987-11-09 | 1987-11-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537916B2 (ja) |
-
1987
- 1987-11-09 JP JP28368587A patent/JP2537916B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124264A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394069B1 (ko) | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 | |
| JP4246298B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
| EP1396019B1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JPH01152763A (ja) | 半導体装置の製造方法 | |
| US4892613A (en) | Process for etching light-shielding thin film | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP3486784B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JPH0262051A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62152174A (ja) | 薄膜トランジスタの製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JP2519763B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2545902B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JP2943220B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0760232B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0760233B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH03186820A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP3006994B2 (ja) | アクティブマトリクス基板の製造方法 |