JPH01152763A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01152763A
JPH01152763A JP63224375A JP22437588A JPH01152763A JP H01152763 A JPH01152763 A JP H01152763A JP 63224375 A JP63224375 A JP 63224375A JP 22437588 A JP22437588 A JP 22437588A JP H01152763 A JPH01152763 A JP H01152763A
Authority
JP
Japan
Prior art keywords
layer
substrate
photoresist
mask
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63224375A
Other languages
English (en)
Inventor
Stephen W Wright
ステイーブン・ウイットニー・ライト
Charles P Judge
チャールス・フィリップ・ジャッジ
Michael J Lee
マイケル・ジョン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research Development Corp UK
Original Assignee
National Research Development Corp UK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research Development Corp UK filed Critical National Research Development Corp UK
Publication of JPH01152763A publication Critical patent/JPH01152763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置およびその製造方法に関する。
特に、この発明は、チャンネル領域の回りに配設された
１対のゲート電極を有する薄膜トランジスタの作製に関
する。
［従来の技術および課題］ 半導体装置の作製において、基板上に装置のアレーを作
ることが普通おこなわれている。基板は、半導体自体で
あってもよいし、あるいは活性材料の絶縁性支持体であ
ってもよい、絶縁性支持体の表面には活性材料が薄膜と
して堆積される。
活性装置は、異なる導電性を有し、導電性電極が適用さ
れるところの複数の債城を含む。
従来、装置の電極および／または活性領域を規定するた
めにホトリソグラフィーを用いることが普通である。と
ころが、順次するマスクの合せミスまたは順次するマス
クの寸法許容度における差異のいずれかにより、電極の
重なりが起こるという問題が生じている。電極は導電性
であるので、それらの間に寄生容量が存在し、これは、
−船釣に、半導体装置の性能を低下させる効果を示す。
したがって、この発明の目的は、減少した寄生容量を有
する半導体装置の製造方法を提供することにある。
［課題を解決するための手段１ こ）発明の１つの７スベクトにより、透明な絶縁性基板
の表面上に、第１の複数のゲート電極を形成するのに適
合した導電性材料の第１の層を堆積（ｄｅｐｏｓｉｔ）
する工程、該導電性材料の第１の層上に透明な絶縁性材
料の第１の層を堆積する工程、該絶縁性材料の第１の層
の露出表面上に、間にギャップを有する複数対の導電性
コンタクトであって、マスクとして該第１の複数のゲー
ト電極を用いて該透明な絶縁性基板を通した放射線への
＠露を含むホトリソグラフィーにより規定されたものを
形成する工程、半導体材料の層を堆積して該導電性コン
タクトの各対の間に半導体路を形成する工程を備えたこ
とを特徴とする半導体装置の製造方法が提供される。
さらにこの発明の今１つのアスペクトにより、透明な絶
縁性基板の表面上に、第１の複数のゲート電極を形成す
るための導電性材料の第１の層を堆積する工程、該導電
性材料の第１の層上に透明な絶縁性材料の第１の層を堆
積する工程、該絶縁性材料の第１の層の露出表面上に、
間にギャップを有する複数対の導電性コンタクトであっ
て、マスクとして該第１の複数のゲート電極を用いて該
透明な絶縁性基板を通した放射線への曝露を含むホトリ
ソグラフィーにより規定されたものを形成する工程、半
導体材料の層を堆積して該導電性コンタクトの対の間に
半導体路を形成する工程、該半導体材料層および該導電
性コンタクト上に透明絶縁性材料の第２の層を堆積する
工程、該透明な絶縁性材料の第２の層上に、マスクとし
て該第１の複数のゲート電極を用いて該透明な絶縁性基
板を通した放射線への曝露を含むホトリソグラフィーに
より規定された領域を有する第２の複数のゲート電極を
堆積する工程を備えたことを特徴とする半導体装置の製
造方法が提供される。
半導体材料の層は、導電性コンタクトの前または後のい
ずれかで堆積させることができる。
さらに、半導体材料のチャンネル領域であってそれに対
する１対の透明導電性コンタクトを有するもの、および
該チャンネル領域のそれぞれ反対側に位置する１対のゲ
ート電極を具備し、該ゲート電極のそれぞれが絶縁材料
の層により相互から絶縁され、該チャンネル領域に隣接
する該電極のそれぞれのエツジが該ゲート電極の対応す
るエツジと実質的にコプレーナ−（ｃｏｐｌａｎａｒ）
である電界効果装置が提供される。
［実施例］ 以下、この発明を図面を参照して説明する。第１ａ図な
いし第１ｊ図は、半導体装置の一連の作製工程を概略的
に示すものであり、第２図はこの発明に従う二重ゲート
薄膜トランジスタの概略断面を示すものである。
さて、図面を参照して、クロムのＲ１を透明ガラス基板
２上に真空堆積する。ホトレジストの層３をクロムの上
にスピンコードし、マスクＭ１を介して紫外線ＵＶに曝
露する。レジストを現像し、クロムを選択的にエツチン
グしてゲート電極Ｇ１のアレーを残す。（第１ｂ図）＃
次に、二酸化シリコンの絶縁層・４、ついで透明な導電
性材料例えばインジウム／スズ酸化物の層５を基板上に
堆積する。これをホトレジスト層７で覆い、現像したと
きに不透明なゲート電極の債城上でホトレジストが除去
されるように基板を通して紫外線を照射する。露出して
いる導電性領域はエツチングされる。（第１ｃ図）、半
導体と透明導電体との間の実際のコンタクト領域を規定
するために、基板をホトレジスートで覆い、適当なマス
クＭ２を介して基板前面から露光し、エツチングする。
このマスクは、臨界的なソース−ドレイン間ギャップが
既に規定されているので、正確に位置合せをする必要は
ない。（第１ｅ図）。
ついで、基板を水素−窒素雰囲気中で熱処理してインジ
ウム／スズ酸化物層を高度に導電性にする。
セレン化カドミウムの層９およびホトレジスト層ＩＯを
基板２上の絶縁体４および規定されたコンタクト５上に
堆積する。このホトレジスート別の非臨界的マスクＭ３
を介して紫外！ＩＵＶに曝露する。（’Ａ　ｌ　ｆ図）
。現像後、セレン化カドミウム層をエツチングしてチャ
ンネル領域Ｃを作る。
（第１ｇ図）。二醜化シリコンの第２の絶縁層１２およ
びさらに別のホトレジスト層１３を堆積し、基板を通し
て紫外線に曝露する。
セレン化カドミウム層およびインジウム／スズ酸化物層
は両方とも紫外線に対して透明であるが、第１のゲート
アレーがマスクとして作用するので、レジストを現像し
たとき、第１のゲートアレーのパターンに正確に対応し
た窓が生成する。
次に、ニッケルの層１４を堆積し、残っているホトレジ
ストを除去し、第１のゲートアレーＧｌと正確に同じ寸
法の第２のゲートアレーＧ２を残す。（第１ｊ図）。
当業者には、この発明の範囲から逸脱することなく種々
の改変をおこなえることが明らかであろう０例えば、正
確な整合性および最小の寄生容量を達成するために、透
明基板を介して、該基板上に形成された不透明パターン
をマスクとして用いてホトレジストを露光する方法を、
１つのみのゲート電極を有する装置を製造するために使
用できる。第２のゲート電極は、電気的効果を持つ必要
はなく、感光性チャンネル領域の光スクリーニングとし
て単に作用するだけでもよい０本装置に用いられる半導
体材料は、好ましくは、ＩＩ−ＶＩ族化合物であるが、
薄膜トランジスタ作製に適した他の材料も使用し得る。
電極には他の材料も使用できる。
【図面の簡単な説明】
第１ａ図ないし第１ｊ図は、この発明の半導体装置の製
造方法を工程順に示す概略断面図、第２図はこの発明に
従う二重ゲート薄膜トランジスタの概略断面図。 １．５・・・導電性材料、２ＩｌΦ・ガラス基板３．７
，１０，１３・−・ホトレジスト、４．１２・１１＠絶
縁層、Ｇ１．Ｇ２・−・ゲートアレー

Claims (1)

    【特許請求の範囲】
  1. 　透明な絶縁性基板の表面上に、第１の複数のゲート電
    極を形成するための導電性材料の第１の層を堆積する工
    程、該導電性材料の第１の層上に透明な絶縁性材料の第
    １の層を堆積する工程、該絶縁性材料の第１の層の露出
    表面上に、間にギャップを有する複数対の導電性コンタ
    クトであって、マスクとして該第１の複数のゲート電極
    を用いて該透明な絶縁性基板を通した放射線への曝露を
    含むホトリソグラフィーにより規定されたものを形成す
    る工程、半導体材料の層を堆積して該導電性コンタクト
    の対の間に半導体路を形成する工程を備えたことを特徴
    とする半導体装置の製造方法。
JP63224375A 1987-09-09 1988-09-07 半導体装置の製造方法 Pending JPH01152763A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8721193 1987-09-09
GB878721193A GB8721193D0 (en) 1987-09-09 1987-09-09 Semiconductor devices

Publications (1)

Publication Number Publication Date
JPH01152763A true JPH01152763A (ja) 1989-06-15

Family

ID=10623506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63224375A Pending JPH01152763A (ja) 1987-09-09 1988-09-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4968638A (ja)
EP (1) EP0308128A1 (ja)
JP (1) JPH01152763A (ja)
CA (1) CA1308495C (ja)
GB (2) GB8721193D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031377A1 (ja) * 2007-09-03 2009-03-12 National University Corporation University Of Toyama 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5100816A (en) * 1990-07-20 1992-03-31 Texas Instruments Incorporated Method of forming a field effect transistor on the surface of a substrate
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
GB9208324D0 (en) * 1992-04-15 1992-06-03 British Tech Group Semiconductor devices
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1035347C (zh) * 1994-11-25 1997-07-02 电子科技大学 用于高速电导调制功率器件的隧道结键合单晶衬底
US6043113A (en) * 1995-07-31 2000-03-28 1294339 Ontario, Inc. Method of forming self-aligned thin film transistor
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US9299848B2 (en) * 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294370A (ja) * 1963-06-20
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
DE3130368A1 (de) * 1981-07-31 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Anordnung zur ermittlung der triebkraefte einer kommuntatormaschine
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031377A1 (ja) * 2007-09-03 2009-03-12 National University Corporation University Of Toyama 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
JP5403614B2 (ja) * 2007-09-03 2014-01-29 国立大学法人富山大学 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US4968638A (en) 1990-11-06
GB8820997D0 (en) 1988-10-05
CA1308495C (en) 1992-10-06
GB2209870B (en) 1992-02-05
GB2209870A (en) 1989-05-24
GB8721193D0 (en) 1987-10-14
EP0308128A1 (en) 1989-03-22

Similar Documents

Publication Publication Date Title
US4700458A (en) Method of manufacture thin film transistor
US4918504A (en) Active matrix cell
JPH01152763A (ja) 半導体装置の製造方法
US6383926B2 (en) Method of manufacturing a transistor
KR100192447B1 (ko) 액정표시장치의 제조방법
US6495386B2 (en) Method of manufacturing an active matrix device
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
JPH0613405A (ja) 薄膜トランジスタ及びその製造方法
JP3093314B2 (ja) 薄膜トランジスタ及びその製造方法
JPS62152174A (ja) 薄膜トランジスタの製造方法
JP3486784B2 (ja) 薄膜トランジスタの製造方法
JPH06101478B2 (ja) 薄膜トランジスタとその製造方法
JP3071964B2 (ja) 液晶表示装置の製造方法
JP3536518B2 (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPS5814568A (ja) 薄膜トランジスタマトリツクスアレイの製造方法
JPH07142737A (ja) 薄膜トランジスタの製造方法
JPH03157624A (ja) 薄膜トランジスタの製造方法
JP2590360B2 (ja) 薄膜トランジスタパネルの製造方法
JPH0590538A (ja) 半導体装置及びその製造方法
JP2537916B2 (ja) 薄膜トランジスタの製造方法
JPH01173648A (ja) 薄膜トランジスタの製造方法
JPS59165459A (ja) 薄膜トランジスタの製造方法
JPS62124740A (ja) 薄膜トランジスタの製造方法
KR20060028288A (ko) 박막트랜지스터의 제조방법
JPS63275167A (ja) 密着イメ−ジセンサの製造方法