JP2678044B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JP2678044B2 JP2678044B2 JP1540289A JP1540289A JP2678044B2 JP 2678044 B2 JP2678044 B2 JP 2678044B2 JP 1540289 A JP1540289 A JP 1540289A JP 1540289 A JP1540289 A JP 1540289A JP 2678044 B2 JP2678044 B2 JP 2678044B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- active matrix
- substrate
- matrix substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像表示用液晶テレビやコンピュータ端末
用ディスプレイ等で用いられる表示装置などに用いられ
るアクティブマトリクス基板の製造方法に関するもので
ある。
用ディスプレイ等で用いられる表示装置などに用いられ
るアクティブマトリクス基板の製造方法に関するもので
ある。
従来の技術 近年、表示装置への応用を中心として、透光性基板上
に薄膜トランジスタ（以下TFTの略称する）を形成する
アクティブマトリクス基板の開発が活発である。この様
なアクティブマトリクス基板の構成を第４図を用いて説
明する。１は透光性基板（図示せず）上に形成した多結
晶シリコン或は非晶質シリコンを一構成要素とするTFT,
2はTFT1のドレイン電極に電気的に接続した透明電極
と、カラーフィルターを形成する透光性基板上の透明な
対向電極との間に液晶を注入した液晶表示体である。こ
の液晶表示体２は映像表示領域３の各画素と対応する位
置に設置されており、液晶による静電容量以外に、補助
容量としてアクティブマトリクス基板に形成される容量
が付加されることもある。４はTFT1のゲート電極に接続
したゲート配線、５はTFT1のソース電極に接続したソー
ス配線である。
に薄膜トランジスタ（以下TFTの略称する）を形成する
アクティブマトリクス基板の開発が活発である。この様
なアクティブマトリクス基板の構成を第４図を用いて説
明する。１は透光性基板（図示せず）上に形成した多結
晶シリコン或は非晶質シリコンを一構成要素とするTFT,
2はTFT1のドレイン電極に電気的に接続した透明電極
と、カラーフィルターを形成する透光性基板上の透明な
対向電極との間に液晶を注入した液晶表示体である。こ
の液晶表示体２は映像表示領域３の各画素と対応する位
置に設置されており、液晶による静電容量以外に、補助
容量としてアクティブマトリクス基板に形成される容量
が付加されることもある。４はTFT1のゲート電極に接続
したゲート配線、５はTFT1のソース電極に接続したソー
ス配線である。
上記のようなアクティブマトリクス基板の一構成要素
であるTFTの構成の一例を第５図を用いて以下に説明す
る。第５図（ａ）は一個の逆スタガ構造を有するTFTの
平面図であり、第５図（ｂ）は第５図（ａ）のＡ−Ｂ線
断面図である。６はガラスよりなる透光性基板であり、
７はゲート電極である。9,10,11は各々ゲート絶縁体
層、第１の半導体層、パッシベイション層である。８は
ゲート電極７と絵素電極17との接続を防止し、またゲー
ト絶縁体層９と絵素電極17との密着性を向上させるため
の酸化シリコン層である。15及び16は、各々ドレイン電
極及びソース電極である。12は第１の半導体層10とドレ
イン電極15及びソース電極16とのオーミック接触を取る
ための第２の半導体層である。なお、この例では絵素電
極17はゲート絶縁体層９の下に形成したが、絵素電極17
は半導体層を島状に形成した後にドレイン電極15及びソ
ース電極16と同時に一体化して形成する場合もある。
であるTFTの構成の一例を第５図を用いて以下に説明す
る。第５図（ａ）は一個の逆スタガ構造を有するTFTの
平面図であり、第５図（ｂ）は第５図（ａ）のＡ−Ｂ線
断面図である。６はガラスよりなる透光性基板であり、
７はゲート電極である。9,10,11は各々ゲート絶縁体
層、第１の半導体層、パッシベイション層である。８は
ゲート電極７と絵素電極17との接続を防止し、またゲー
ト絶縁体層９と絵素電極17との密着性を向上させるため
の酸化シリコン層である。15及び16は、各々ドレイン電
極及びソース電極である。12は第１の半導体層10とドレ
イン電極15及びソース電極16とのオーミック接触を取る
ための第２の半導体層である。なお、この例では絵素電
極17はゲート絶縁体層９の下に形成したが、絵素電極17
は半導体層を島状に形成した後にドレイン電極15及びソ
ース電極16と同時に一体化して形成する場合もある。
このようなアクティブマトリクス基板を用いた表示装
置を第６図を用いて以下に説明する。対向透明電極18を
被着した対向基板19と上記アクティブマトリクス基板と
の間には、ねじれ配向処理をしたTN（ツイストネマティ
ック）液晶20が封入され、さらに二つの透光性基板の一
方の面には、各々偏光板が貼られ表示装置となる。
置を第６図を用いて以下に説明する。対向透明電極18を
被着した対向基板19と上記アクティブマトリクス基板と
の間には、ねじれ配向処理をしたTN（ツイストネマティ
ック）液晶20が封入され、さらに二つの透光性基板の一
方の面には、各々偏光板が貼られ表示装置となる。
発明が解決しようとする課題 上記のようなアクティブマトリクス基板を製造するに
は、５〜６枚のフォトリソグラフィイ工程を必要とし、
各工程ごとにマスクを用意することが必要となる。表示
装置用アクティブマトリクス基板の製造には、微細加工
が求められるため半導体プロセス用のものと同レベルの
性能を有する露光機や位置合わせ機構等の付帯設備が用
いられる。従って、マスクを使用するフォトリソグラフ
ィイ工程の回数が多いほど、高性能かつ高価な露光機を
使用する回数が増えるため、アクティブマトリクス基板
のコストが高くなる。また、フォトリソグラフィイ工程
の回数が多いほど、アライメントミスなどフォトリソグ
ラフィイ工程に伴う不良が発生し歩留まりも低下する。
さらにアクティブマトリクス基板の主要構成要素である
TFTを露光機の性能に伴うマスク合わせ精度に基づき設
計する場合、フォトマスクを多く使うほど素子サイズが
大きくなる傾向があり、開口率（有効表示領域の割合）
の減少を招きアクティブマトリクス基板の高密度化への
障害となっていたり、或は、画素間の特性ばらつきを大
きくする原因となっていた。
は、５〜６枚のフォトリソグラフィイ工程を必要とし、
各工程ごとにマスクを用意することが必要となる。表示
装置用アクティブマトリクス基板の製造には、微細加工
が求められるため半導体プロセス用のものと同レベルの
性能を有する露光機や位置合わせ機構等の付帯設備が用
いられる。従って、マスクを使用するフォトリソグラフ
ィイ工程の回数が多いほど、高性能かつ高価な露光機を
使用する回数が増えるため、アクティブマトリクス基板
のコストが高くなる。また、フォトリソグラフィイ工程
の回数が多いほど、アライメントミスなどフォトリソグ
ラフィイ工程に伴う不良が発生し歩留まりも低下する。
さらにアクティブマトリクス基板の主要構成要素である
TFTを露光機の性能に伴うマスク合わせ精度に基づき設
計する場合、フォトマスクを多く使うほど素子サイズが
大きくなる傾向があり、開口率（有効表示領域の割合）
の減少を招きアクティブマトリクス基板の高密度化への
障害となっていたり、或は、画素間の特性ばらつきを大
きくする原因となっていた。
本発明は上記課題に鑑み、マスクの精密な位置合わせ
を必要とするフォトリソグラフィイ工程を削減して、よ
り安価なアクティブマトリクス基板の製造方法を提供
し、また、素子サイズを小さくし、アクティブマトリク
ス基板の高密度化あるいは性能を向上する製造方法を提
供することを特徴とする。
を必要とするフォトリソグラフィイ工程を削減して、よ
り安価なアクティブマトリクス基板の製造方法を提供
し、また、素子サイズを小さくし、アクティブマトリク
ス基板の高密度化あるいは性能を向上する製造方法を提
供することを特徴とする。
課題を解決するための手段 本発明は、透光性基板上に、前記基板表面の特定領域
を覆う不透明性材料からなるゲート電極と、前記基板表
面の露出面及びゲート電極を覆う第１の絶縁体層と、前
記第１の絶縁体層上の特定領域を覆う半導体層と、前記
半導体層上の特定領域を覆う第２の絶縁体層（パッシベ
イション層）と、前記半導体層のソース電極及びドレイ
ン電極とを順次形成するアクティブマトリクス基板の製
造方法において、前記第２の絶縁体層を形成する工程
が、前記第１の絶縁体層上に半導体層と第２の絶縁体層
を被着する工程と、前記第２の絶縁体層上にポジ型フォ
トレジストを塗着する工程と、前記基板表面から光照射
する工程と、前記フォトレジストを現像する工程と、前
記現像されたフォトレジストを用いて前記第２の絶縁体
層を食刻する工程とからなることを特徴とすることであ
る。
を覆う不透明性材料からなるゲート電極と、前記基板表
面の露出面及びゲート電極を覆う第１の絶縁体層と、前
記第１の絶縁体層上の特定領域を覆う半導体層と、前記
半導体層上の特定領域を覆う第２の絶縁体層（パッシベ
イション層）と、前記半導体層のソース電極及びドレイ
ン電極とを順次形成するアクティブマトリクス基板の製
造方法において、前記第２の絶縁体層を形成する工程
が、前記第１の絶縁体層上に半導体層と第２の絶縁体層
を被着する工程と、前記第２の絶縁体層上にポジ型フォ
トレジストを塗着する工程と、前記基板表面から光照射
する工程と、前記フォトレジストを現像する工程と、前
記現像されたフォトレジストを用いて前記第２の絶縁体
層を食刻する工程とからなることを特徴とすることであ
る。
あるいは、透光性基板上に、前記基板表面の特定領域
を覆う不透明性材料からなるゲート電極と、前記基板表
面の露出面及びゲート電極を覆う第１の絶縁体層と、前
記第１の絶縁体層上の特定領域を覆う半導体層と、前記
半導体層のソース電極及びドレイン電極とを順次形成す
るアクティブマトリクス基板の製造方法において、前記
半導体層を形成する工程が、前記第１の絶縁体層上に半
導体層を被着する工程と、前記半導体層上にポジ型フォ
トレジストを塗着する工程と、前記基板裏面から光照射
する工程と、前記フォトレジストを現像する工程と、前
記ゲート電極よりも細いパターンに現像されたフォトレ
ジストの無い領域の前記半導体層にキャリア発生源とな
る元素を注入する元素注入工程と、前記元素注入工程時
に前記元素が注入された領域の一部を残し前記半導体層
を食刻する工程からなることを特徴とすることである。
を覆う不透明性材料からなるゲート電極と、前記基板表
面の露出面及びゲート電極を覆う第１の絶縁体層と、前
記第１の絶縁体層上の特定領域を覆う半導体層と、前記
半導体層のソース電極及びドレイン電極とを順次形成す
るアクティブマトリクス基板の製造方法において、前記
半導体層を形成する工程が、前記第１の絶縁体層上に半
導体層を被着する工程と、前記半導体層上にポジ型フォ
トレジストを塗着する工程と、前記基板裏面から光照射
する工程と、前記フォトレジストを現像する工程と、前
記ゲート電極よりも細いパターンに現像されたフォトレ
ジストの無い領域の前記半導体層にキャリア発生源とな
る元素を注入する元素注入工程と、前記元素注入工程時
に前記元素が注入された領域の一部を残し前記半導体層
を食刻する工程からなることを特徴とすることである。
作用 本発明は上述の方法により、ゲート電極をフォトマス
クの代わりとしたフォトリソグラフィが可能となり、第
２の絶縁体層（パッシベイション層）や半導体層を形成
する際に、位置合わせ機能等の不要な、より安価な露光
機を使用することができ、さらにはフォトリソグラフィ
工程の回数を削減することも可能となり、アクティブマ
トリクス基板の低コスト化及び高歩留まり化を図ること
ができる。またTFTの小型化も可能となり高開口率ある
いは高密度のアクティブマトリクス基板の実現や性能の
向上を図ることができる。
クの代わりとしたフォトリソグラフィが可能となり、第
２の絶縁体層（パッシベイション層）や半導体層を形成
する際に、位置合わせ機能等の不要な、より安価な露光
機を使用することができ、さらにはフォトリソグラフィ
工程の回数を削減することも可能となり、アクティブマ
トリクス基板の低コスト化及び高歩留まり化を図ること
ができる。またTFTの小型化も可能となり高開口率ある
いは高密度のアクティブマトリクス基板の実現や性能の
向上を図ることができる。
実施例 以下、本発明の実施例を図面を参照して説明する。
実施例１ 第１図は、本発明の第１の実施例を工程を追って図示
したものである。第５図と同一目的で同様の構成のもの
には同一符号を記している。
したものである。第５図と同一目的で同様の構成のもの
には同一符号を記している。
透光性基板６上に、導電体薄膜であるCrをスパッタリ
ング法により被着し、所望のパターニングを施してゲー
ト電極７とする（第１図（ａ））。プラズマCVD法によ
り、ゲート絶縁体層（第１の絶縁体層；膜厚400nmの窒
化シリコン）９、第１の半導体層（膜厚50nmの非晶質シ
リコン）10及びパッシベイション層（第２の絶縁体層；
膜厚90nmの窒化シリコン）11を順次一様に被着する（第
１図（ｂ））。この後ポジ型フォトレジスト21を塗着
し、レジストをプリベーク後、ゲート電極７をマスクと
して透光性基板６の裏面より紫外光22を照射する（第１
図（ｃ））。上記基板を現像すると、ゲート電極７に対
応する部分以外のレジストは除去される（第１図
（ｄ）；実際にはゲート電極の幅よりも極僅かな量23だ
けレジストのパターンが細くできあがる）。このレジス
トをエッチングマスクとしてパッシベイション層11を食
刻する（第１図（ｅ））。この後レジストを除去した
後、第２の半導体層（膜厚20nmの不純物として燐を含ん
だ非晶質シリコン）12を被着する（第１図（ｆ））。こ
の後第１と第２の半導体層を所望の形状にパターンニン
グを施した後、透明導電膜（ITO）よりなる薄膜を被着
し、パターニングして、ドレイン電極15とソース電極16
及び絵素電極17を形成する。さらに透明導電膜に覆われ
ていない部分の第２の半導体層をエッチング液で除去し
てアクティブマトリクス基板が完成する（第１図
（ｇ））。
ング法により被着し、所望のパターニングを施してゲー
ト電極７とする（第１図（ａ））。プラズマCVD法によ
り、ゲート絶縁体層（第１の絶縁体層；膜厚400nmの窒
化シリコン）９、第１の半導体層（膜厚50nmの非晶質シ
リコン）10及びパッシベイション層（第２の絶縁体層；
膜厚90nmの窒化シリコン）11を順次一様に被着する（第
１図（ｂ））。この後ポジ型フォトレジスト21を塗着
し、レジストをプリベーク後、ゲート電極７をマスクと
して透光性基板６の裏面より紫外光22を照射する（第１
図（ｃ））。上記基板を現像すると、ゲート電極７に対
応する部分以外のレジストは除去される（第１図
（ｄ）；実際にはゲート電極の幅よりも極僅かな量23だ
けレジストのパターンが細くできあがる）。このレジス
トをエッチングマスクとしてパッシベイション層11を食
刻する（第１図（ｅ））。この後レジストを除去した
後、第２の半導体層（膜厚20nmの不純物として燐を含ん
だ非晶質シリコン）12を被着する（第１図（ｆ））。こ
の後第１と第２の半導体層を所望の形状にパターンニン
グを施した後、透明導電膜（ITO）よりなる薄膜を被着
し、パターニングして、ドレイン電極15とソース電極16
及び絵素電極17を形成する。さらに透明導電膜に覆われ
ていない部分の第２の半導体層をエッチング液で除去し
てアクティブマトリクス基板が完成する（第１図
（ｇ））。
以上本実施例に示したように、パッシベイション層11
をパターン形成する際に、ゲート電極７をマスクとして
フォトリソグラフィ法を行なうことにより、位置合わせ
機構等の不用な安価な露光機を使用することができ、ま
たフォトリソグラフィの回数を削減することが可能とな
る。またTFTの小型化も可能となり高開口率あるいは高
密度のアクティブマトリクス基板の実現や性能の向上を
図ることができる。
をパターン形成する際に、ゲート電極７をマスクとして
フォトリソグラフィ法を行なうことにより、位置合わせ
機構等の不用な安価な露光機を使用することができ、ま
たフォトリソグラフィの回数を削減することが可能とな
る。またTFTの小型化も可能となり高開口率あるいは高
密度のアクティブマトリクス基板の実現や性能の向上を
図ることができる。
実施例２ 第２図は、本発明の第２の実施例を工程を追って図示
したものである。第１図と同一目的で同様の構成のもの
には同一符号を記している。
したものである。第１図と同一目的で同様の構成のもの
には同一符号を記している。
透光性基板６上に、導電体薄膜であるCrをスパッタリ
ング法により被着し、所望のパターニングを施してゲー
ト電極７とする（第２図（ａ））。プラズマCVD法によ
り、ゲート絶縁体層（第１の絶縁体層；膜厚400nmの窒
化シリコン）９、半導体層（膜厚50nmの非晶質シリコ
ン）10aを順次一様に被着する（第２図（ｂ））。この
後ポジ型フォトレジスト21を塗着し、レジストをプリベ
ーク後、ゲート電極７をマスクとして透光性基板６の裏
面より紫外光22を照射する（第２図（ｃ））。上記基板
を現像すると、ゲート電極７に対応する部分以外のレジ
ストは除去される（第２図（ｄ）；実際にはゲート電極
の幅よりも極僅かな量23だけレジストのパターンが細く
できあがる）。このレジストをマスクとしてフォトレジ
ストの無い領域の半導体層にキャリア発生源となる元素
を注入する（第２図（ｅ））；プラズマドーピング法、
またはイオン注入法を使用）。この後基板にベーキング
を行い被着面積を増加したフォトレジスト21aを用いて
半導体層を食刻する（第２図（ｆ）；このとき食刻され
た半導体層の両わきにドーピングされた領域10bが残
る。もちろんこの工程用に新たにフォトレジストを形成
しなおしてもよい）。この後レジストを除去した後、透
明導電膜（ITO）よりなる薄膜を被着し、パターニング
して、ドレイン電極15とソース電極16及び絵素電極17を
形成する。さらにパターニングされた透明導電膜に覆わ
れていない部分のドーピングされた半導体層をエッチン
グ液で除去してアクティブマトリクス基板が完成する
（第２図（ｇ））。
ング法により被着し、所望のパターニングを施してゲー
ト電極７とする（第２図（ａ））。プラズマCVD法によ
り、ゲート絶縁体層（第１の絶縁体層；膜厚400nmの窒
化シリコン）９、半導体層（膜厚50nmの非晶質シリコ
ン）10aを順次一様に被着する（第２図（ｂ））。この
後ポジ型フォトレジスト21を塗着し、レジストをプリベ
ーク後、ゲート電極７をマスクとして透光性基板６の裏
面より紫外光22を照射する（第２図（ｃ））。上記基板
を現像すると、ゲート電極７に対応する部分以外のレジ
ストは除去される（第２図（ｄ）；実際にはゲート電極
の幅よりも極僅かな量23だけレジストのパターンが細く
できあがる）。このレジストをマスクとしてフォトレジ
ストの無い領域の半導体層にキャリア発生源となる元素
を注入する（第２図（ｅ））；プラズマドーピング法、
またはイオン注入法を使用）。この後基板にベーキング
を行い被着面積を増加したフォトレジスト21aを用いて
半導体層を食刻する（第２図（ｆ）；このとき食刻され
た半導体層の両わきにドーピングされた領域10bが残
る。もちろんこの工程用に新たにフォトレジストを形成
しなおしてもよい）。この後レジストを除去した後、透
明導電膜（ITO）よりなる薄膜を被着し、パターニング
して、ドレイン電極15とソース電極16及び絵素電極17を
形成する。さらにパターニングされた透明導電膜に覆わ
れていない部分のドーピングされた半導体層をエッチン
グ液で除去してアクティブマトリクス基板が完成する
（第２図（ｇ））。
以上本実施例に示したように、半導体層にキャリア発
生源となる元素を注入する際に、ゲート電極７をマスク
としてフォトリソグラフィ法を行なうことにより、位置
合わせ機構等の不用な安価な露光機を使用することがで
き、またフォトリソグラフィの回数を削減することが可
能となる。また従来と比較して製膜回数も削減される。
またTFTの小型化も可能となり高開口率あるいは高密度
のアクティブマトリクス基板の実現や性能の向上を図る
ことができる。
生源となる元素を注入する際に、ゲート電極７をマスク
としてフォトリソグラフィ法を行なうことにより、位置
合わせ機構等の不用な安価な露光機を使用することがで
き、またフォトリソグラフィの回数を削減することが可
能となる。また従来と比較して製膜回数も削減される。
またTFTの小型化も可能となり高開口率あるいは高密度
のアクティブマトリクス基板の実現や性能の向上を図る
ことができる。
実施例３ 第３図は、本発明の第３の実施例を工程を追って図示
したものである。
したものである。
本実施例は第１の実施例と途中まで同一工程を用いて
おり、最初の共通部分の工程の説明は省略する。第１の
実施例の第１図（ｄ）のまでの工程を行なった基板に対
し、フォトレジスト21をエッチングマスクとしてパッシ
ベイション層11aを食刻する（第３図（ｅ））。この際
等方性のウェットエッチングでエッチングを行なってオ
ーバーエッチングを行なう。この後フォトレジスト21を
マスクとしてフォトレジストの無い領域の半導体層にキ
ャリア発生源となる元素を注入する（第３図（ｆ））；
プラズマドーピング法を使用する。）。この後基板にベ
ーキングを行いパターニングされたパッシベーション層
11bより被着面積が大きくなっているフォトレジスト21b
を用いて第１の半導体層を食刻する（第３図（ｇ）；こ
のとき異方性のエッチング手段であるドライエッチング
を用いている。パッシベイション層をオーバーエッチン
グした事もあり、食刻された第１の半導体層の両わきに
はドーピングされた領域10bが確実に残る）。この後レ
ジストを除去した後、透明導電膜（ITO）よりなる薄膜
を被着し、パターニングして、ドレイン電極15とソース
電極16及び絵素電極17を形成する。さらにパターニング
された透明導電膜に覆われていない部分のドーピングさ
れた半導体層をエッチング液で除去してアクティブマト
リクス基板が完成する（第３図（ｈ））。
おり、最初の共通部分の工程の説明は省略する。第１の
実施例の第１図（ｄ）のまでの工程を行なった基板に対
し、フォトレジスト21をエッチングマスクとしてパッシ
ベイション層11aを食刻する（第３図（ｅ））。この際
等方性のウェットエッチングでエッチングを行なってオ
ーバーエッチングを行なう。この後フォトレジスト21を
マスクとしてフォトレジストの無い領域の半導体層にキ
ャリア発生源となる元素を注入する（第３図（ｆ））；
プラズマドーピング法を使用する。）。この後基板にベ
ーキングを行いパターニングされたパッシベーション層
11bより被着面積が大きくなっているフォトレジスト21b
を用いて第１の半導体層を食刻する（第３図（ｇ）；こ
のとき異方性のエッチング手段であるドライエッチング
を用いている。パッシベイション層をオーバーエッチン
グした事もあり、食刻された第１の半導体層の両わきに
はドーピングされた領域10bが確実に残る）。この後レ
ジストを除去した後、透明導電膜（ITO）よりなる薄膜
を被着し、パターニングして、ドレイン電極15とソース
電極16及び絵素電極17を形成する。さらにパターニング
された透明導電膜に覆われていない部分のドーピングさ
れた半導体層をエッチング液で除去してアクティブマト
リクス基板が完成する（第３図（ｈ））。
以上本実施例に示したように、パッシングベイション
層11をパターン形成する際と、半導体層にキャリア発生
源となる元素を注入する際に、ゲート電極７をマスクと
してフォトリソグラフィ法を行なうことにより、位置合
わせ機構等の不用な安価な露光機を使用することがで
き、またフォトリソグラフィの回数を削減することが可
能となる。また従来と比較して製膜回数も削減される。
またTFTの小型化も可能となり高開口率あるいは高密度
のアクティブマトリクス基板の実現や性能の向上を図る
ことができる。
層11をパターン形成する際と、半導体層にキャリア発生
源となる元素を注入する際に、ゲート電極７をマスクと
してフォトリソグラフィ法を行なうことにより、位置合
わせ機構等の不用な安価な露光機を使用することがで
き、またフォトリソグラフィの回数を削減することが可
能となる。また従来と比較して製膜回数も削減される。
またTFTの小型化も可能となり高開口率あるいは高密度
のアクティブマトリクス基板の実現や性能の向上を図る
ことができる。
なお、以上の実施例１から実施例３では、絵素電極と
ドレイン電極を同時に形成しているが、別々に形成して
もよい。
ドレイン電極を同時に形成しているが、別々に形成して
もよい。
また以上の実施例１から実施例３では、ゲート電極材
料としてのCrを用いたがTFTのゲート電極材料として使
用できる非透光性の導電性材料であれば使用し得る。ま
た、ゲート絶縁体層、パッシベーション層の材料として
は窒化シリコンの他、酸化シリコン、金属酸化物などの
透光性の絶縁体が用いられる。また第１、第２の半導体
層としては非晶質シリコンを用いたが、必要なTFT特性
を得ることができ、ある程度の紫外光を透過する半導体
材料であれば問題はなく、たとえば多結晶シリコンや再
結晶化したシリコンを用いることもできる。さらに、絵
素電極の材料としては、InOx,SnOxあるいはこれらの混
成組成の透光性導電材料（ITO）が使用できる。またソ
ース電極とドレイン電極を絵素電極と別々に形成する場
合には、様々な導電性材料（Al、Mo、Ni等の金属やその
シリサイド等）がソース電極とドレイン電極材として使
用し得る。
料としてのCrを用いたがTFTのゲート電極材料として使
用できる非透光性の導電性材料であれば使用し得る。ま
た、ゲート絶縁体層、パッシベーション層の材料として
は窒化シリコンの他、酸化シリコン、金属酸化物などの
透光性の絶縁体が用いられる。また第１、第２の半導体
層としては非晶質シリコンを用いたが、必要なTFT特性
を得ることができ、ある程度の紫外光を透過する半導体
材料であれば問題はなく、たとえば多結晶シリコンや再
結晶化したシリコンを用いることもできる。さらに、絵
素電極の材料としては、InOx,SnOxあるいはこれらの混
成組成の透光性導電材料（ITO）が使用できる。またソ
ース電極とドレイン電極を絵素電極と別々に形成する場
合には、様々な導電性材料（Al、Mo、Ni等の金属やその
シリサイド等）がソース電極とドレイン電極材として使
用し得る。
発明の効果 本発明のアクティブマトリクス基板の製造方法によれ
ば、ゲート電極をマスクとしてフォトリソグラフィ法を
行なうことにより、位置合わせ機構等の不用な安価な露
光機を使用することができ、またフォトリソグラフィの
回数を削減することが可能となり、あるいは製膜回数の
削減も可能となり、アクティブマトリクス型液晶表示装
置において最大の課題であるコストの低減を図ることが
できる。またTFTの小型化も可能となり高開口率あるい
は高密度のアクティブマトリクス基板の実現や性能の向
上を図ることができる。
ば、ゲート電極をマスクとしてフォトリソグラフィ法を
行なうことにより、位置合わせ機構等の不用な安価な露
光機を使用することができ、またフォトリソグラフィの
回数を削減することが可能となり、あるいは製膜回数の
削減も可能となり、アクティブマトリクス型液晶表示装
置において最大の課題であるコストの低減を図ることが
できる。またTFTの小型化も可能となり高開口率あるい
は高密度のアクティブマトリクス基板の実現や性能の向
上を図ることができる。
第１図から第３図までは各々本発明の第１から第３の実
施例におけるアクティブマトリクス基板の製造方法を示
す工程図、第４図はアクティブマトリクス基板を用いた
液晶表示体の要部回路図、第５図は従来の製造方法で作
られたアクティブマトリクス基板を構成する薄膜トラン
ジスタの平面図及びそのＡ−Ｂ線の断面図、第６図は従
来の製造方法で作られたアクティブマトリクス基板を使
った液晶表示装置の断面図である。 ６……透光性基板、７……ゲート電極、10……第１の半
導体層、11……パッシベイション層、12……第２の半導
体層、21ポジ型フォトレジスト。
施例におけるアクティブマトリクス基板の製造方法を示
す工程図、第４図はアクティブマトリクス基板を用いた
液晶表示体の要部回路図、第５図は従来の製造方法で作
られたアクティブマトリクス基板を構成する薄膜トラン
ジスタの平面図及びそのＡ−Ｂ線の断面図、第６図は従
来の製造方法で作られたアクティブマトリクス基板を使
った液晶表示装置の断面図である。 ６……透光性基板、７……ゲート電極、10……第１の半
導体層、11……パッシベイション層、12……第２の半導
体層、21ポジ型フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−171160（ＪＰ，Ａ)
Claims (2)
- 【請求項１】透光性基板上に、前記基板表面の特定領域
を覆う不透明性材料からなるゲート電極と、前記基板表
面の露出面及びゲート電極を覆う第１の絶縁体操層と、
前記第１の絶縁体層上の特定領域を覆う半導体層と、前
記半導体層のソース電極及びドレイン電極とを順次形成
するアクティブマトリクス基板の製造方法において、前
記半導体層を形成する工程が、前記第１の絶縁体層上に
半導体層を被着する工程と、前記半導体層上にポジ型フ
ォトレジストを塗着する工程と、前記基板裏面から前記
フォトレジストを光照射する工程と、前記フォトレジス
トを現像する工程と、前記ゲート電極よりも細いパター
ンに現像されたフォトレジストの無い領域の前記半導体
層にキャリア発生源となる元素を注入する元素注入工程
と、前記元素注入工程時に前記元素が注入された領域の
一部を残し前記半導体層を食刻する工程を含むアクティ
ブマトリクス基板の製造方法。 - 【請求項２】半導体層にキャリア発生源となる元素を注
入する工程の後、前記フォトレジストを被着した基板に
ベーキング等を行い、被着面積を増加した前記フォトレ
ジストを用いて前記半導体層を食刻する工程を加えてな
る請求項１記載のアクティブマトリクス基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1540289A JP2678044B2 (ja) | 1989-01-25 | 1989-01-25 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1540289A JP2678044B2 (ja) | 1989-01-25 | 1989-01-25 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196222A JPH02196222A (ja) | 1990-08-02 |
| JP2678044B2 true JP2678044B2 (ja) | 1997-11-17 |
Family
ID=11887737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1540289A Expired - Fee Related JP2678044B2 (ja) | 1989-01-25 | 1989-01-25 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678044B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04247433A (ja) * | 1991-02-01 | 1992-09-03 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JP2694912B2 (ja) * | 1990-12-28 | 1997-12-24 | シャープ株式会社 | アクティブマトリクス基板の製造方法 |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| JPH0743522A (ja) * | 1993-05-28 | 1995-02-14 | Nippon Oil Co Ltd | 遮光層を有する基板の形成方法、遮光層を有する基板、白黒表示薄膜トランジスタ（ｔｆｔ）アレイ基板用対向電極基板及び白黒表示液晶ディスプレイ装置 |
| JP2674516B2 (ja) * | 1994-07-21 | 1997-11-12 | 日本電気株式会社 | アクティブマトリクス基板およびその製造方法 |
| US6197209B1 (en) | 1995-10-27 | 2001-03-06 | Lg. Philips Lcd Co., Ltd. | Method of fabricating a substrate |
| KR100223158B1 (ko) * | 1996-06-07 | 1999-10-15 | 구자홍 | 액티브매트릭스기판 및 그 제조방법 |
| KR0180850B1 (ko) * | 1996-06-26 | 1999-03-20 | 구자홍 | 유리기판 에칭장치 |
| KR100265556B1 (ko) | 1997-03-21 | 2000-11-01 | 구본준 | 식각장치 |
| US6327011B2 (en) | 1997-10-20 | 2001-12-04 | Lg Electronics, Inc. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| KR100272513B1 (ko) | 1998-09-08 | 2001-01-15 | 구본준 | 유리기판의 식각장치 |
| KR100308157B1 (ko) | 1998-10-22 | 2001-11-15 | 구본준, 론 위라하디락사 | 액정표시소자용 유리기판 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
-
1989
- 1989-01-25 JP JP1540289A patent/JP2678044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02196222A (ja) | 1990-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007529B1 (ko) | 액티브매트릭스기판의 제조방법 | |
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US8134158B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| US8294153B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100590750B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP2674516B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| KR100333979B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |