JP2002350897A

JP2002350897A - 液晶用マトリクス基板の製造方法

Info

Publication number: JP2002350897A
Application number: JP2001154483A
Authority: JP
Inventors: Masanori Kiyouho; 昌則享保; Tatsushi Yamamoto; 達志山本; Toru Kira; 徹吉良
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-05-23
Filing date: 2001-05-23
Publication date: 2002-12-04
Anticipated expiration: 2021-05-23
Also published as: JP3706043B2

Abstract

(57)【要約】【課題】ＴＦＴアクティブマトリクス基板などの製造
工程で用いるフォトマスクの使用数を低減することがで
きる液晶用マトリクス基板の製造方法を提供する。【解決手段】ガラス基板１上に２枚のフォトマスクを
用いてＴＦＴアクティブマトリクス回路を形成し、その
上に表面が平坦な電気絶縁膜であるアクリル系樹脂膜１
０を形成する。その表面に撥水性樹脂層１１を形成した
後、その上にフォトレジスト層１２を形成し、露光量を
調整したマスクでハーフトーン露光を施し、エッチング
によりコンタクトホール領域にマトリクス回路に達する
コンタクトホール１０ｂ，１０ｃと、凹所領域１０ａと
が形成されるようにパターニングする。その上に導電材
料を塗布することで画素電極１３ａをパターニングし、
コンタクトホール加工と画素電極パターニングとを１枚
のフォトマスクで行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置を形
成するための液晶用マトリクス基板の製造方法に関す
る。

【０００２】

【従来の技術】従来から液晶表示装置としては、薄膜ト
ランジスタ（ＴＦＴ：Thin FilmTransistor）をスイッ
チング素子に用いる、アクティブマトリクス型液晶表示
装置が広く用いられている。ＴＦＴをスイッチング素子
とするアクティブマトリクス型液晶表示装置において
は、透明なガラス基板の表面にＴＦＴアクティブマトリ
クス回路を形成したＴＦＴアレイ基板を使用する。ＴＦ
Ｔアクティブマトリクス型液晶表示装置の低消費電力化
および高輝度化を図る上で、液晶セルの光透過率を大き
く改善する必要がある。そのためにはＴＦＴアレイ基板
の開口率を向上させることが必要である。開口率向上の
手段としては、液晶セルに電界を与えるための画素電極
を平坦な保護膜上に形成し、ＴＦＴ素子と画素電極とを
立体的にオーバーラップさせる方式が知られている。こ
の方式では８０％を超える高開口率が実現されている。

【０００３】図１０〜図１５の（ａ）〜（ｐ）は、この
ような高開口率アクティブマトリクス基板の製造プロセ
スを模式的な断面構成として示す。図１０〜図１５は、
走査用のゲート電極配線とデータ用のソース電極配線と
が交差するＧ−Ｓ交差部、スイッチング素子であるＴＦ
Ｔ素子部、画素部および周辺回路に設けられる端子部を
製造する過程を、断面構成で表している。

【０００４】図１０（ａ）は、ガラス基板２１上にゲー
ト電極膜２２を成膜した状態を示す断面図である。ゲー
ト電極膜２２は、スパッタリング法などによって、クロ
ム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）
などの金属膜として形成する。

【０００５】図１０（ｂ）は、ゲート電極膜２２の上に
フォトレジストを均一に塗布した後、１枚目のフォトマ
スクを用いてレジストパターン２３を形成した状態を示
す。

【０００６】図１０（ｃ）は、レジストパターン２３を
利用してエッチングを行い、ゲート電極膜２２をパター
ニングした状態を示す。

【０００７】図１１（ｄ）は、レジストパターン２３を
除去した後、ゲート絶縁膜２４，第１半導体層２５およ
び第２半導体層２６の３層をプラズマＣＶＤ法やスパッ
タリング法などで連続積層成膜した状態を示す。ゲート
絶縁膜２４は、たとえば窒化シリコン（ＳｉＮ_x）膜な
どで形成する。第１半導体層２５は、アモルファスシリ
コン（ａ−Ｓｉ）膜で形成する。第２半導体層２６は、
ｎ型不純物を高濃度にドープしたシリコン（ｎ⁺−Ｓ
ｉ）膜で形成する。

【０００８】図１１（ｅ）は、一旦全面にフォトレジス
トを塗布した後、２枚目のフォトマスクを用いてレジス
トパターン２７を形成した状態を示す。レジストパター
ン２７を形成するのはＴＦＴ素子部のみであり、Ｇ−Ｓ
交差部、画素部および端子部には形成しない。

【０００９】図１１（ｆ）は、レジストパターン２７を
用いてエッチングを行い、第１半導体層２５および第２
半導体層２６の２層を島状にパターニングした状態を示
す。なお、本従来例ではレジストパターン２７を形成す
る部分をＴＦＴ素子部のみとしたが、レジストパターン
２７をＧ−Ｓ交差部にも形成し、第１半導体層２５およ
び第２半導体層２６の２層積層膜がＧ−Ｓ交差部にも残
存する構造となっても、同様の特性を有する液晶用マト
リクス基板が得られる。

【００１０】図１２（ｇ）は、レジストパターン２７を
除去した後、全面にソース・ドレイン電極膜２８を成膜
した状態を示す。ソース・ドレイン電極膜２８は、スパ
ッタリング法などによって、クロム、アルミニウム、タ
ンタルなどの金属膜として形成する。

【００１１】図１２（ｈ）は、一旦全面にフォトレジス
トを塗布した後、３枚目のフォトマスクを用いてレジス
トパターン２９を形成した状態を示す。レジストパター
ン２９は、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成する
が、ＴＦＴ素子部のチャネル部分には形成しない。

【００１２】図１２（ｉ）は、レジストパターン２９を
用いてエッチングを行った状態を示す。チャネル部分に
はレジストパターン２９が形成されていないので、ソー
ス・ドレイン電極膜２８および第２半導体層２６が除去
され、ソース・ドレイン電極分離パターニングが行われ
る。さらに第１半導体層２５も部分的にエッチングさ
れ、チャネル部の厚みを調整するチャネルエッチング加
工が行われる。

【００１３】図１３（ｊ）は、図１２（ｉ）でソース・
ドレイン電極分離パターニングおよびチャネルエッチン
グ加工が行われた後、レジストパターン２９を除去した
状態を示す。

【００１４】図１３（ｋ）は、パッシベーション膜３０
をＣＶＤ法およびスパッタリング法などによって全面に
形成した状態を示す。パッシベーション膜３０は、たと
えば窒化シリコン（ＳｉＮ_x）などで形成された保護膜
である。

【００１５】図１３（ｌ）は、感光性アクリル系樹脂膜
３１を平坦化のために塗布した状態を示す。

【００１６】図１４（ｍ）は、４枚目のフォトマスクを
用いて、感光性アクリル系樹脂膜３１をパターニングし
た状態を示す。このパターニングでは、感光性アクリル
系樹脂膜３１に、部分的にパッシベーション膜３０に達
する貫通孔を形成する。

【００１７】図１４（ｎ）は、パターニングした感光性
アクリル系樹脂膜３１をマスクとしてパッシベーション
膜３０をエッチングし、感光性アクリル系樹脂膜３１の
表面から、ソース・ドレイン電極膜２８のうちでソース
電極と分離したドレイン電極に達するコンタクトホール
を形成した状態を示す。このとき同時に、端子部におい
ても、感光性アクリル系樹脂膜３１の表面から、ゲート
配線に達するコンタクトホールが形成される。また、図
には示していないが、ソース端子部においても同様に、
感光性アクリル系樹脂膜３１の表面から、ソース配線に
達するコンタクトホールが形成される。

【００１８】図１４（ｏ）は、全面に透明導電膜３２を
スパッタリング法などによって形成し、コンタクトホー
ルおよび各端子部に透明導電材を充填した状態を示す。
なお、透明導電膜３２には酸化インジウム錫（ＩＴＯ：
Indium Tin Oxide）や酸化錫（ＳｎＯ₂）を用いる。

【００１９】図１５（ｐ）は、図１４（ｏ）で感光性ア
クリル系樹脂膜３１の表面全体に形成した透明導電膜３
２を、５枚目のフォトマスクを用いてパターニングし、
画素電極を形成した状態を示す。ＴＦＴ素子部において
画素電極は、感光性アクリル系樹脂膜３１によってゲー
ト電極膜２２と立体的にオーバーラップして形成させる
ことができるので、高開口率アクティブマトリクス基板
３４が形成される。

【００２０】以上述べた高開口率アクティブマトリクス
基板３４の製造工程では、（ｂ）、（ｅ）、（ｈ）、
（ｍ）および（ｐ）の各工程で合計５枚のフォトマスク
を使用する。このように、ＴＦＴアクティブマトリクス
基板は、何枚ものフォトマスクを用い、フォトリソグラ
フィのプロセスによる微細パターニングを繰り返して製
造されている。このため、プロセス時間の長時間化や製
造歩留まりの低下の要因となっている。

【００２１】このような問題を解消して、液晶表示装置
の生産性、製造歩留まりの向上およびコストダウンを図
る観点から、フォトマスクの使用数の削減、すなわちフ
ォトリソグラフィプロセスの削減が検討されている。

【００２２】ＴＦＴアクティブマトリクス基板の製造工
程で、フォトマスクの使用数を減少させることに関する
先行技術としては、たとえば特開平５−３０３１１１号
公報を挙げることができる。この先行技術では、ゲート
電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜
を下地として電解メッキで形成し、フォトプロセスを用
いることなくゲート電極膜のパターニングを行い、ＴＦ
Ｔアレイ基板製造工程に用いられるフォトマスクの数を
低減している。しかしながら、それでも５枚のフォトマ
スクが必要であり、プロセス時間の長時間化や製造歩留
まりの低下の要因となっている。また、ＴＦＴアレイ基
板上への電解メッキによるゲート電極形成の下地膜とし
て、同時に画素電極用として成膜するＩＴＯ透明電極膜
を用いているので、ゲート電極と画素電極とをオーバー
ラップさせることができず、開口率が低下してしまう。
さらに、電解メッキによるゲート電極の作製時には、電
位降下による膜厚の不均一性が非常に大きくなりやす
く、特に大型基板では膜厚の均一性を保つことが難しく
なる。

【００２３】電解メッキによってゲート電極を作製する
ことなく、ＴＦＴアクティブマトリクス基板の製造工程
においてフォトマスクの使用数を減少させることに関す
る先行技術としては、たとえば特開２０００−２０６５
７１号公報を挙げることができる。この公報では、厚さ
が異なるレジストパターンを形成して、図１１（ｅ）か
ら図１２（ｉ）に示す工程を、１枚のフォトマスクを利
用して行う考え方が示されている。厚さが異なるレジス
トパターンは、特開昭６１−１８１１３０号公報に示さ
れているように、露光量を変えることによって形成す
る。露光量を変えることで、段差がある部分でも高精度
なレジストパターンを形成する。前記特開２０００−２
０６５７１号公報では、このようにして形成した厚みが
異なるレジストパターンを利用して２段階のエッチング
を行い、フォトマスクの使用数を１枚減少させることを
可能にしている。同様の考え方は、C.W.KimらによるSid
2000 Digest 第１００６頁〜第１００９頁に「A Novel
Four-Mask-CountProcess Architecture for TFT-LCD
s」や、月刊 FPD i ntelligenceの１９９５年５月号の
第３１頁〜第３５頁に記載されている「三国電子ＩＰ
ＳＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考
案−ＴＦＴチャネル部分をハーフトーン露光」という技
術報告にも示されている。

【００２４】

【発明が解決しようとする課題】前述の特開２０００−
２０６５７１号公報に開示されている、厚さを変えたレ
ジストパターンを用いる方法では、ＴＦＴ素子部を形成
する際に１枚のフォトマスクを低減することが可能とな
るだけであり、しかもＩＰＳ（In PlaneSwitching）モ
ードのＴＦＴアクティブマトリクス型液晶表示装置につ
いて主として説明されているだけである。ＴＦＴ素子と
画素電極とを立体的にオーバーラップさせ、開口率を高
めたＴＦＴアレイ基板の製造工程において、ＴＦＴ素子
部を形成する工程以外でさらにフォトマスクの使用数を
低減する可能性については示されていない。

【００２５】本発明の目的は、ＴＦＴアクティブマトリ
クス基板などの製造工程で用いるフォトマスクの使用数
を低減することができる液晶用マトリクス基板の製造方
法を提供することである。

【００２６】

【課題を解決するための手段】本発明は、液晶セルを形
成するためのマトリクス回路が電気絶縁性基板上に形成
される液晶用マトリクス基板の製造方法において、マト
リクス回路が形成された電気絶縁性基板上に電気絶縁性
合成樹脂材料を塗布して表面が平坦な電気絶縁膜を形成
する工程と、電気絶縁膜の表面に撥水性樹脂層を形成す
る工程と、撥水性樹脂層上にレジスト層を形成し、レジ
スト層に、予め定めるコンタクトホール領域で未硬化と
なり、該コンタクトホール領域を除く画素電極形成領域
で部分的に硬化し、これら以外の領域で硬化するように
露光量を調整したマスクでハーフトーン露光を施す工程
と、パターニングされたレジスト層をマスクとしてエッ
チングして、コンタクトホール領域の電気絶縁膜にマト
リクス回路に達するコンタクトホールと、コンタクトホ
ール領域を除く画素電極形成領域で撥水性樹脂層を除去
してコンタクトホールに連なる凹所領域とが形成される
ようにパターニングする工程と、パターニングされた撥
水性樹脂層および電気絶縁膜上に導電材料を塗布して、
コンタクトホール内表面および凹所領域に画素電極を形
成する工程とを含むことを特徴とする液晶用マトリクス
基板の製造方法である。

【００２７】本発明に従えば、液晶セルを形成するため
のマトリクス回路が電気絶縁性基板上に形成される液晶
用マトリクス基板は、電気絶縁膜の形成、撥水性樹脂層
の形成、レジスト層の形成、ハーフトーン露光によるレ
ジスト層のパターニング、パターニングされたレジスト
層を用いた電気絶縁膜および撥水性樹脂層のパターニン
グ、ならびに画素電極の形成を経て製造される。電気絶
縁膜の形成は、マトリクス回路が形成された電気絶縁性
基板上に電気絶縁性合成樹脂材料を塗布して、表面が平
坦となるように行う。その上に撥水性樹脂層およびレジ
スト層を形成する。レジスト層のハーフトーン露光は、
予め定めるコンタクトホール領域で未硬化となり、コン
タクトホール領域を除く画素電極形成領域で部分的に硬
化し、これら以外の領域で硬化するように露光量を調整
したマスクを用いて行う。レジスト層を現像し、そのパ
ターンをマスクとして電気絶縁膜および撥水性樹脂層を
エッチングすると、コンタクトホール領域の電気絶縁膜
にマトリクス回路に達する貫通孔であるコンタクトホー
ルが形成され、コンタクトホール領域を除く画素電極形
成領域にコンタクトホールに連なる凹所領域が形成され
るようにパターニングされる。この際撥水性樹脂層は、
コンタクトホールを含む画素電極形成領域では消失し、
画素電極形成領域以外の部分では残存する。この上に塗
布型導電材料を塗布すると、撥水性樹脂層はその撥水性
によって塗布型導電材料を弾くため、塗布型導電材料は
コンタクトホール内表面および凹所領域を覆い、画素電
極およびコンタクトホール通電部が形成される。このよ
うに、ハーフトーン露光を利用することにより、電気絶
縁膜に画素電極領域（凹所領域）とコンタクトホールと
を形成する工程と、画素電極とコンタクトホール通電部
とを形成する工程とを1枚のフォトマスクで行うことが
可能となるため、フォトマスクの使用枚数を削減するこ
とができる。

【００２８】また本発明は、前記マトリクス回路が、薄
膜トランジスタを含むＴＦＴアクティブマトリクス回路
であり、該ＴＦＴアクティブマトリクス回路の製造工程
は、前記電気絶縁性基板上に成膜したゲート電極膜をパ
ターニングする工程と、ゲート絶縁膜、チャネル領域と
なる第１の半導体層、オーミックコンタクト層となる第
２の半導体層、ソース・ドレイン電極となる金属層を順
次積層する工程と、金属層の表面にレジスト層を形成
し、レジスト層に露光量を調整したマスクでハーフトー
ン露光を施す工程と、第１の半導体層および第２の半導
体層を島状に形成する工程と、金属層をソース・ドレイ
ン電極に分離パターニングし、チャネルエッチングを行
う工程と、ソース・ドレイン電極およびチャネルを覆う
パッシベーション膜を形成する工程とを含むことを特徴
とする。

【００２９】本発明に従えば、薄膜トランジスタを含む
ＴＦＴアクティブマトリクス回路は、ゲート電極膜のパ
ターニング、絶縁膜、２つの半導体層および金属層の積
層、ハーフトーン露光、島状パターニング、分離エッチ
ングおよびパッシベーション膜の形成を順次行って製造
する。ゲート電極膜のパターニングでは、電気絶縁性基
板上にゲート電極膜を成膜し、フォトマスクを用いてパ
ターニングする。その上に、ゲート絶縁膜、チャネル領
域となる第１の半導体層、オーミックコンタクト層とな
る第２の半導体層、ソース・ドレイン電極となる金属層
を順次積層する。金属層の表面にレジスト層を形成し、
露光量を調整したマスクでハーフトーン露光を施し、第
１の半導体層および第２の半導体層を島状に形成し、ソ
ース・ドレイン電極の分離パターニングおよびチャネル
エッチングを行い、これらをパッシベーション膜で成膜
して覆う。このように、ＴＦＴアクティブマトリクス回
路の製造の際には、ゲート電極膜をパターニングする工
程と、ハーフトーン露光により島状形成して分離エッチ
ングする工程の２つの工程で各１枚のフォトマスクを使
用し、さらにゲート電極とオーバーラップさせる画素電
極の形成の際に１枚のフォトマスクを使用する。したが
って、全部で３枚のフォトマスクを使用するだけで、画
素電極とＴＦＴ素子とを立体的にオーバーラップさせて
高開口率を得ることができるＴＦＴアクティブマトリク
ス基板を製造することができる。

【００３０】また本発明は、前記画素電極の形成後に、
残存している撥水性樹脂層を除去することを特徴とす
る。

【００３１】本発明に従えば、画素電極の形成後に、残
存している撥水性樹脂層を除去することによって撥水性
をなくすことができるので、液晶表示装置として形成す
る際に行う液晶配向制御のための配向膜の形成におい
て、配向膜の面内均一性を向上し、その後の配向処理の
信頼性を高めることができる。

【００３２】また本発明は、前記電気絶縁性合成樹脂材
料として、アクリル系樹脂を使用し、前記撥水性樹脂層
は撥水性フッ素系樹脂によって形成し、前記画素電極は
塗布型透光性導電材料で形成することを特徴とする。

【００３３】本発明に従えば、電気絶縁性合成樹脂材料
としてアクリル系樹脂を用いてマトリクス基板の表面に
平坦化な電気絶縁膜を形成し、その上に撥水性フッ素系
樹脂を用いて撥水性樹脂層を形成し、その上にレジスト
層を形成するので、レジスト層をハーフトーン露光によ
って多段階にパターニングすることで電気絶縁膜および
撥水性樹脂層を一括パターニングすることができる。こ
のパターニングによって電気絶縁膜上の撥水性樹脂層は
画素電極形成領域以外に残存し、透光性導電材料を画素
電極形成領域のコンタクトホール内表面および凹所領域
のみに塗布することができるので、フォトマスクを用い
ることなく精度よく画素電極を形成することができる。

【００３４】

【発明の実施の形態】図１〜図７の（ａ）〜（ｓ）に、
本発明の実施の一形態としての高開口率アクティブマト
リクス基板の製造方法の概要を示す。本実施形態におい
ても、図１０〜図１５と同様に、ゲート電極とソース電
極とが交差するＧ−Ｓ交差部、ＴＦＴ素子部、画素部お
よび端子部を並べた模式的な断面構成で示す。

【００３５】図１（ａ）は、ガラス基板１上にゲート電
極膜２を成膜した状態を示す断面図である。ゲート電極
膜２は、スパッタリング法などによって、クロム、アル
ミニウム、タンタルなどの金属膜として形成する。

【００３６】図１（ｂ）は、ゲート電極膜２上にフォト
レジストを均一に塗布した後、１枚目のフォトマスクを
用いて、レジストパターン３を形成した状態を示す。

【００３７】図１（ｃ）は、レジストパターン３を用い
たエッチングにより、ゲート電極膜２をパターニングし
た状態を示す。

【００３８】図２（ｄ）は、レジストパターン３を除去
した後、ゲート絶縁膜４、第１半導体層５および第２半
導体層６の３層を連続積層成膜した後、さらにソース・
ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング
法などで連続して積層成膜した状態を示す。ゲート絶縁
膜４は、たとえば窒化シリコン（ＳｉＮ_x）膜などで形
成する。第１半導体層５は、アモルファスシリコン（ａ
−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物
を高濃度にドープしたシリコン（ｎ⁺−Ｓｉ）膜で形成
する。ソース・ドレイン電極膜７は、クロム、アルミニ
ウム、タンタルなどの金属で形成する。

【００３９】図２（ｅ）は、全面にフォトレジストを塗
布した後、２枚目のフォトマスクとしてスリットマスク
などを用いて露光量を調整してハーフトーン露光を行
い、１回のレジスト塗布、露光、現像で複数段階の厚さ
を有するレジストパターン８を形成した状態を示す。レ
ジストパターン８は、画素部および端子部には形成しな
い。ＴＦＴ素子部のチャネル部５ａに相当する部分は薄
肉部８ａとして形成する。その他の部分は厚く形成す
る。すなわち、その他の部分は所定の厚みである第１の
厚み以上で形成し、薄肉部８ａは第１の厚みより薄い第
２の厚みとして形成する。

【００４０】図２（ｆ）は、レジストパターン８に覆わ
れていない部分の第１半導体層５および第２半導体層６
の２層と、ソース・ドレイン電極膜７とを全てエッチン
グにより除去した状態を示す。

【００４１】図３（ｇ）は、図２（ｆ）において残存し
ているレジストパターン８の全体の厚みをアッシングに
より減少させることで、薄肉部８ａに対応するチャネル
部５ａの位置でソース・ドレイン電極膜７の表面を露出
させた状態を示す。

【００４２】図３（ｈ）は、残存するレジストパターン
８を利用して、ソース・ドレイン電極分離およびチャネ
ルエッチングを行った状態を示す。チャネル部５ａで
は、第１半導体層５の厚みが調整され、第２半導体層６
およびソース・ドレイン電極膜７は除去される。

【００４３】図３（ｉ）は、レジストパターン８を除去
した状態を示す。図４（ｊ）は、基板の全面にパッシベ
ーション膜９を形成した状態を示す。パッシベーション
膜９は、窒化シリコン（ＳｉＮｘ）などによる保護膜で
あり、ＣＶＤ法やスパッタリング法などによって形成す
る。

【００４４】図４（ｋ）は、パッシベーション膜９の上
に電気絶縁性合成樹脂材料、たとえばアクリル系樹脂を
塗布した後、表面を平坦化し、表面が平坦化した電気絶
縁膜であるアクリル系樹脂膜１０を形成した状態を示
す。

【００４５】図４（ｌ）は、アクリル系樹脂膜１０を、
８０〜１００℃の温度でプリベークした後、その上にフ
ッ素系樹脂を塗布することにより撥水性樹脂層１１を形
成し、さらにその上にフォトレジストを塗布することに
よりフォトレジスト層１２を形成した状態を示す。

【００４６】図５（ｍ）は、３枚目のフォトマスクとし
てスリットマスクなどを用いて露光量を調整し、フォト
レジスト層１２のハーフトーン露光を行い、１回の露
光、現像で多段階のパターン形状にパターニングした状
態を示す。ハーフトーン露光においてフォトレジスト層
１２は、画素電極形成領域の予め定めるコンタクトホー
ル領域１２ｂで未硬化となり、コンタクトホール領域１
２ｂを除く画素電極形成領域である凹所１２ａで部分的
に硬化し、これら以外の領域で硬化するように露光／現
像される。

【００４７】図５（ｎ）は、フォトレジスト層１２の第
１のレジストパターンをマスクとしてアクリル系樹脂膜
１０およびパッシベーション膜９をエッチングし、アク
リル系樹脂膜１０の表面からドレイン電極部分までの貫
通孔であるコンタクトホール１０ｂを形成した状態を示
す。このとき、端子部ではパッシベーション膜９および
ゲート絶縁膜４などが除去され、ゲート電極および図示
しないソース電極までの貫通孔であるコンタクトホール
１０ｃが形成され、ゲート電極膜２および図示しないソ
ース電極膜が露出する。この際、撥水性樹脂層１１の膜
厚は薄いので、リフトオフと同様のプロセスによって、
コンタクトホール１０ｂおよび１０ｃの部分の撥水性樹
脂層１１が除去される。

【００４８】図５（ｏ）は、フォトレジスト層１２の全
体的な厚みをアッシングにより減少させ、第２のレジス
トパターンを形成した状態を示す。

【００４９】図６（ｐ）は、フォトレジスト層１２の第
２のレジストパターンをマスクとして撥水性樹脂層１１
をエッチングし、画素電極形成領域のアクリル系樹脂膜
１０にコンタクトホールに連なる凹所領域１０ａを形成
した状態を示す。

【００５０】図６（ｑ）は、図６（ｐ）において残存し
ている不要なフォトレジスト層１２を除去した状態を示
す。

【００５１】図６（ｒ）は、塗布型透明導電材をスピン
コートなどにより塗布して塗布型透明導電膜１３を形成
した状態を示す。塗布型透明導電膜１３は、アクリル系
樹脂膜１０の凹所領域１０ａの表面と、コンタクトホー
ル１０ｂおよび１０ｃの内表面を覆う。撥水性樹脂層１
１はその撥水性によって塗布型透明導電材を弾くので、
塗布型透明導電膜１３は撥水性樹脂層１１が残存してい
る部分には形成されない。その後、２００〜２５０℃で
焼成することにより画素電極１３ａを形成する。なお、
画素電極１３ａを形成する塗布型透明導電膜１３は、酸
化インジウム錫（ＩＴＯ）などによって形成することが
できる。本実施形態では、ＩＴＯなどの塗布型透明導電
材を塗布して画素電極を形成するので、プラズマＣＶＤ
法やスパッタリング法などの真空成膜法を用いなくても
画素電極を形成することができ、製造コストの低減を図
ることができる。

【００５２】図７（ｓ）は、画素電極１３ａを形成した
後、残存する撥水性樹脂層１１をアッシングなどにより
除去した状態を示す。これによって、高開口率アクティ
ブマトリクス基板１４が形成される。

【００５３】以上のように、本実施形態の高開口率アク
ティブマトリクス基板１４の製造工程では、（ｂ）、
（ｅ）および（ｍ）の３つの工程でフォトマスクを使用
しているので、合計３枚のフォトマスクでＴＦＴアレイ
基板を製造することが可能となる。すなわち、ソース・
ドレイン電極膜７およびゲート電極膜２と、画素電極１
３ａとなる塗布型透明導電膜１３とを立体的にオーバー
ラップさせる構造を有し、高開口率で高輝度を実現する
ことができるＴＦＴアレイ基板を、従来の製造プロセス
に比べて非常に少ないマスク枚数である３枚のフォトマ
スクで製造することが可能となる。

【００５４】図８は、本実施形態で高開口率アクティブ
マトリクス基板１４を製造する際に、２枚目および３枚
目のフォトマスクとして用いるハーフトーン露光が可能
なマスク１５の基本的な構成を示す断面図である。マス
ク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ
部１５Ｃを備える。一般のフォトマスクでは、透過部１
５Ａのように光の透過量が１００％を目標に形成する部
分と、遮光部１５Ｂのように光の透過量が０％を目標に
形成する部分とを備える。本実施形態に用いるマスク１
５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂ
との中間となるメッシュ部１５Ｃを形成する。メッシュ
部１５Ｃは、たとえば使用する光の分解能よりも間隔が
小さいメッシュパターンやスリットパターンを用いて形
成する。マスク１５を用いて露光すると、マスク１５の
各部分の透過光量の違いによって、レジスト厚みが変化
する。たとえばポジ型のレジストを使用すると、透過部
１５Ａに対応する部分ではレジスト厚みが零で、遮光部
１５Ｂに対応する部分ではレジスト厚みが最大で、メッ
シュ部１５Ｃに対応する部分では透過光量に比例したレ
ジスト厚みとなるレジストパターン１６を得ることがで
きる。

【００５５】液晶表示装置の製造に関連して撥水性の樹
脂を用いる考え方は、たとえばカラーフィルタの製造に
関連して、特開平８−１７９１１３号公報や特開平８−
２９２３１３号公報に開示されている。本実施形態で
は、画素電極の形成の際に、図８に示すようなハーフト
ーン露光用のマスク１５とともに、撥水性樹脂層１１を
利用する。ハーフトーン露光と撥水性樹脂とを用いるこ
とで、より簡単に画素電極を形成することができる。こ
のような画素電極形成の考え方は、単純マトリクス型液
晶表示装置用のマトリクス基板の製造にも適用すること
ができる。

【００５６】図９は、図１０〜図１５で示した従来の高
開口率アクティブマトリクス基板３４の製造工程におい
て用いる５枚のフォトマスクの使用状態と、本実施形態
による高開口率アクティブマトリクス基板１４の製造工
程において用いる３枚のフォトマスクの使用状態とを対
比して示す図である。本実施形態においても、ゲート電
極膜のパターニングの際には、従来と同様に、１枚目の
フォトマスクを使用する。従来方法における２枚目のフ
ォトマスクによるＴＦＴ素子部の島状パターニングと、
３枚目のフォトマスクによるソース・ドレイン電極分離
およびチャネルエッチングとは、本実施形態では、ハー
フトーン露光を利用して２枚目のフォトマスク１枚で行
う。また、画素電極形成領域を形成する際には、従来方
法では、４枚目のフォトマスクによってコンタクトホー
ル形成のための感光性アクリル系樹脂膜３１のパターニ
ングを行い、５枚目のフォトマスクによって画素電極膜
のパターニングを行う。一方、本実施形態では、撥水性
樹脂を用い、ハーフトーン露光を利用して３枚目のフォ
トマスク１枚でアクリル系樹脂膜のパターニングを行う
だけでよい。

【００５７】なお、図６（ｒ）に示すように、撥水性樹
脂層１１がアクリル系樹脂膜１０の表面に残存している
状態でも液晶表示装置を形成することは可能であるが、
図６（ｓ）に示すように撥水性樹脂層１１を除去すれ
ば、液晶配向制御のための配向膜形成の際に撥水性がな
いことで配向膜の面内均一性が向上し、液晶配向処理の
点で非常に有利となる。

【００５８】

【発明の効果】以上のように本発明によれば、露光量を
調整したハーフトーン露光を利用することにより、電気
絶縁膜に１回の露光／現像工程でコンタクトホールおよ
び画素電極領域（凹所領域）を形成することができる。
また、撥水性樹脂を利用して電気絶縁膜のコンタクトホ
ール内表面および凹所領域のみに導電材料を塗布するこ
とにより、画素電極とコンタクトホール通電部とを形成
することができる。これによって、コンタクトホール加
工と画素電極パターニングとを１枚のフォトマスクで行
うことが可能となるため、フォトマスクの使用枚数を削
減することができる。また、ハーフトーン露光を用いる
ことで、ＴＦＴアクティブマトリクス回路を２枚のフォ
トマスクで製造することができるので、画素電極の形成
の工程を含めて、全部で３枚のフォトマスクを使用する
だけで、ＴＦＴ素子と画素電極とを立体的にオーバーラ
ップさせた高開口率ＴＦＴアクティブマトリクス基板を
得ることができる。したがって、液晶表示装置の生産
性、製造歩留まりの向上およびコストダウンが可能とな
る液晶用マトリクス基板の製造方法を提供することがで
きる。

【００５９】また本発明によれば、画素電極の形成後に
残存している撥水性樹脂層を除去することによって撥水
性をなくすことができるので、配向膜の面内均一性を向
上し、液晶配向処理の信頼性を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図２】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図３】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図４】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図５】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図６】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図７】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図８】本発明の実施の一形態で用いるハーフトーン露
光用のマスク１５の簡略化した断面形状と、対応する透
過光量および生成されるレジストパターン形状を示す図
である。

【図９】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造工程で用いるフォトマス
クの使用状態と、従来の高開口率アクティブマトリクス
基板３４の製造工程で用いるフォトマスクの使用状態と
を対比して示す図である。

【図１０】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【図１１】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【図１２】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【図１３】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【図１４】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【図１５】従来の高開口率アクティブマトリクス基板３
４の製造過程を示す簡略化した断面図である。

【符号の説明】

１，２１ガラス基板２，２２ゲート電極膜３，８，１６，２３，２７，２９レジストパターン４，２４ゲート絶縁膜５，２５第１半導体層５ａチャネル部６，２６第２半導体層７，２８ソース・ドレイン電極膜８ａ薄肉部９，３０パッシベーション膜１０アクリル系樹脂膜１０ａ凹所領域１０ｂ，１０ｃコンタクトホール１１撥水性樹脂層１２，３２フォトレジスト層１２ａ凹所１２ｂ，１２ｃコンタクトホール領域１３，３２塗布型透明導電膜１３ａ画素電極１４高開口率アクティブマトリクス基板（本発明）１５マスク１５Ａ透過部１５Ｂ遮光部１５Ｃメッシュ部３１感光性アクリル系樹脂膜３４高開口率アクティブマトリクス基板（従来）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ 29/786 ６２７Ｃ (72)発明者吉良徹大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 2H090 HA03 HA05 HB06X HB13X HC05 HC11 HD03 LA01 LA04 2H092 GA29 HA03 JA24 JA29 JA46 JA47 KB13 KB22 KB24 MA10 MA12 MA14 MA15 MA16 NA27 PA01 5F110 AA16 BB01 CC07 DD02 EE03 EE04 EE44 FF03 FF28 FF30 GG02 GG15 GG43 GG45 HK03 HK04 HK09 HK21 HK25 HK33 HK35 HL07 HL14 HL21 HL22 NN03 NN24 NN27 NN34 NN35 QQ01 QQ02 QQ09 QQ19

Claims

【特許請求の範囲】

【請求項１】液晶セルを形成するためのマトリクス回
路が電気絶縁性基板上に形成される液晶用マトリクス基
板の製造方法において、マトリクス回路が形成された電気絶縁性基板上に電気絶
縁性合成樹脂材料を塗布して表面が平坦な電気絶縁膜を
形成する工程と、電気絶縁膜の表面に撥水性樹脂層を形成する工程と、撥水性樹脂層上にレジスト層を形成し、レジスト層に、
予め定めるコンタクトホール領域で未硬化となり、該コ
ンタクトホール領域を除く画素電極形成領域で部分的に
硬化し、これら以外の領域で硬化するように露光量を調
整したマスクでハーフトーン露光を施す工程と、パターニングされたレジスト層をマスクとしてエッチン
グして、コンタクトホール領域の電気絶縁膜にマトリク
ス回路に達するコンタクトホールと、コンタクトホール
領域を除く画素電極形成領域で撥水性樹脂層を除去して
コンタクトホールに連なる凹所領域とが形成されるよう
にパターニングする工程と、パターニングされた撥水性樹脂層および電気絶縁膜上に
導電材料を塗布して、コンタクトホール内表面および凹
所領域に画素電極を形成する工程とを含むことを特徴と
する液晶用マトリクス基板の製造方法。
【請求項２】前記マトリクス回路は、薄膜トランジス
タを含むＴＦＴアクティブマトリクス回路であり、該ＴＦＴアクティブマトリクス回路の製造工程は、前記電気絶縁性基板上に成膜したゲート電極膜をパター
ニングする工程と、ゲート絶縁膜、チャネル領域となる第１の半導体層、オ
ーミックコンタクト層となる第２の半導体層、ソース・
ドレイン電極となる金属層を順次積層する工程と、金属層の表面にレジスト層を形成し、レジスト層に露光
量を調整したマスクでハーフトーン露光を施す工程と、第１の半導体層および第２の半導体層を島状に形成する
工程と、金属層をソース・ドレイン電極に分離パターニングし、
チャネルエッチングを行う工程と、ソース・ドレイン電極およびチャネルを覆うパッシベー
ション膜を形成する工程とを含むことを特徴とする請求
項１記載の液晶用マトリクス基板の製造方法。
【請求項３】前記画素電極の形成後に、残存している
撥水性樹脂層を除去することを特徴とする請求項１また
は２記載の液晶用マトリクス基板の製造方法。
【請求項４】前記電気絶縁性合成樹脂材料として、ア
クリル系樹脂を使用し、前記撥水性樹脂層は撥水性フッ素系樹脂によって形成
し、前記画素電極は塗布型透光性導電材料で形成することを
特徴とする請求項１〜３のいずれかに記載の液晶用マト
リクス基板の製造方法。