JP2002098996A - 液晶用マトリクス基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高開口率の液晶表示装置を、少ないフォトマ
スクを使用して製造する。 【解決手段】 ＴＦＴアレイ基板としての主要部分を形
成した後に、表面に感光性アクリル系樹脂膜１０を塗布
して平坦化する。ハーフトーン露光を利用し、凹所１０
ａで感光性アクリル系樹脂膜１０の厚さが減少し、コン
タクトホール位置１０ｂでは、（ｍ）に示すようにソー
ス・ドレイン電極膜７やゲート電極膜２が露出するよう
にパターニングする。（ｎ）に示すように、全面に透明
導電膜１２を形成し、化学的機械研磨処理を施して平坦
化すれば、（ｏ）に示すように、高開口率アクティブマ
トリクス基板１４を製造することができる。全面に透明
導電体層１２を形成した後、フォトマスクを使わないで
余分な透明導電体層１２を除去し、画素電極１２ａを形
成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置を形
成するための液晶用マトリクス基板の製造方法に関す
る。

【０００２】

【従来の技術】従来から、液晶表示装置では、Thin Fil
m TransitorからＴＦＴと略称される薄膜トランジスタ
をスイッチング素子に用いるアクティブマトリクス型液
晶表示装置が広く用いられている。ＴＦＴをスイッチン
グ素子とするアクティブマトリクス型液晶表示装置で
は、透明なガラス基板の表面に、ＴＦＴアクティブマト
リクス回路を形成したＴＦＴアレイ基板を使用する。Ｔ
ＦＴアレイ基板は、何枚ものフォトマスクを用い、フォ
トリソグラフィのプロセスによる微細パターニングを繰
返すことによって、製造されている。液晶表示装置の生
産性および製造歩留まりの向上や、コストダウンを図る
観点からは、フォトマスクの使用数の削減、つまりはフ
ォトリソグラフィプロセスの削減が検討されてきてい
る。

【０００３】ＴＦＴアクティブマトリクス型液晶表示装
置の低消費電力化および高輝度化を図る上では、液晶セ
ルの光透過率を大きく改善するために、ＴＦＴアレイ基
板の開口率を向上させることが必要である。開口率の向
上の手法としては、液晶セルに電界を与えるための画素
電極を平坦な保護膜上に形成し、ゲート電極と画素電極
とを立体的にオーバーラップさせる方法が知られてい
る。この方法では、８０％を超える高開口率が実現され
ている。このような高開口率アクティブマトリクス基板
の製造プロセスは、走査用のゲート電極配線とデータ用
のソース電極配線とが交差するＧ−Ｓ交差部、スイッチ
ング素子であるＴＦＴ素子部、画素部および周辺回路に
設けられる端子部を並べた模式的な断面構成部分に対し
て、図９（ａ）〜図１４（ｐ）に示すように行われる。

【０００４】先ず、図９（ａ）は、ガラス基板２１の表
面全体にゲート電極膜２２を成膜している状態を示す。
ゲート電極膜２２は、スパッタリング法などによって、
クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）等の金属膜として形成する。次にゲート電極膜２２
の上に、フォトレジストを均一に塗布し、１枚目のフォ
トマスクを用いて図９（ｂ）に示すようなレジストパタ
ーン２３を形成する。次にレジストパターン２３を利用
してエッチングを行い、図９（ｃ）に示すようにゲート
電極膜２２をパターニングする。

【０００５】次に図１０（ｄ）に示すように、ゲート絶
縁膜２４、第１半導体層２５、第２半導体層２６の３層
をプラズマＣＶＤ法やスパッタリング法などで、連続積
層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコ
ン（ＳｉＮｘ）膜などで形成される。第１半導体層２５
は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成され
る。第２半導体層２６は、ｎ型不純物を高濃度にドープ
したシリコン（ｎ⁺−Ｓｉ）膜で形成される。

【０００６】次にフォトレジストを全体に塗布し、２枚
目のフォトマスクを用いて図１０（ｅ）に示すレジスト
パターン２７を形成する。レジストパターン２７が形成
されるのは、Ｇ−Ｓ交差部とＴＦＴ素子部とであり、画
素部や端子部には形成されない。レジストパターン２７
を用いてエッチングを行うと、図１０（ｆ）に示すよう
に、第１半導体層２５および第２半導体層２６の２層が
島状にパターニングされる。

【０００７】次にレジストパターン２７を除去し、図１
１（ｇ）に示すように、全面にソース・ドレイン電極膜
２８を成膜する。ソース・ドレイン電極膜２８は、スパ
ッタリング法等によって、クロム、アルミニウム、タン
タルなどの金属膜を形成する。その後、一旦全面にフォ
トレジストを塗布し、３枚目のフォトマスクを用いて、
図１１（ｈ）に示すようなレジストパターン２９を形成
する。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ
素子部とに形成されるけれども、ＴＦＴ素子部ではチャ
ネル部分には形成されない。次にエッチングを行い、図
１１（ｉ）に示すように、チャネル部分にはレジストパ
ターン２９が形成されていないので、ソース・ドレイン
電極膜２８および第２半導体層２６が除去され、ソース
・ドレイン電極分離パターニングが行われる。さらに第
１半導体層２５も部分的にエッチングされ、チャネル部
の厚みを調整するチャネルエッチング加工が行われる。

【０００８】図１２（ｊ）は、図１１（ｉ）でソース・
ドレイン電極分離パターニングおよびチャネルエッチン
グ加工が行われた後、レジストパターン２９を除去した
状態を示す。次に、図１２（ｋ）に示すように、パッシ
ベーション膜３０をスパッタリング法などによって全面
に形成する。パッシベーション膜３０は、たとえば窒化
シリコン（ＳｉＮｘ）などの保護膜である。さらに図１
２（ｌ）に示すように、感光性アクリル系樹脂膜３１を
平坦化のために塗布する。

【０００９】次に、４枚目のフォトマスクを用いて、図
１３（ｍ）に示すように、感光性アクリル系樹脂膜３１
をパターニングする。このパターニングでは、感光性ア
クリル系樹脂膜３１に部分的にパッシベーション膜３０
に達する貫通孔を形成する。パターニングした感光性ア
クリル系樹脂膜３１をマスクとしてパッシベーション膜
３０を図１３（ｎ）に示すようにエッチングすると、感
光性アクリル系樹脂膜３１の表面から、ソース・ドレイ
ン電極膜２８のうちでソース電極と分離したドレイン電
極に達するコンタクトホールが形成される。次に全面に
透明導電膜３２をスパッタリング法などによって形成す
ると、図１３（ｏ）に示すようになる。透明導電膜３２
は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ₂）
を用いる。

【００１０】図１４（ｐ）は、図１３（ｏ）で感光性ア
クリル系樹脂膜３１の表面全体に形成した透明導電膜３
２を、５枚目のフォトマスクを用いてパターニングし、
画素電極３３を形成している状態を示す。画素電極３３
は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で立
体的にオーバーラップして形成させることができるの
で、高開口率アクティブマトリクス基板３４が形成され
る。

【００１１】以上述べた高開口率アクティブマトリクス
基板３４の製造工程では、（ｂ），（ｅ），（ｈ），
（ｍ）および（ｐ）の各工程で合計５枚のフォトマスク
を使用する。このため、プロセス時間の長時間化や製造
歩留まりの低下の要因となっている。アクティブマトリ
クス基板の製造工程で、フォトマスクの使用数を減少さ
せることに関する先行技術としては、たとえば特開平５
−３０３１１１号公報を挙げることができる。この先行
技術では、基板上に先ず透明導電膜を形成する。透明導
電膜は、画素電極としてばかりではなく、ゲート電極の
下地層としても利用する。ゲート電極は、透明導電膜の
上に電解メッキを施して形成する。特開２０００−２０
６５７１号公報には、厚さが異なるレジストパターンを
形成して、図１０（ｅ）から図１１（ｉ）に示す工程
を、１枚のフォトマスクを利用して行う考え方が示され
ている。厚さが異なるレジストパターンは、特開昭６１
−１８１１３０号公報に示されているように、露光量を
変えて形成する。特開昭６１−１８１１３０号公報で
は、段差がある部分でも高精度なパターンを形成するた
めに、露光量を変えてレジスト膜パターンを形成してい
る。特開２０００−２０６５７１号公報では、厚みが異
なる部分を利用して２段階のエッチングを行い、フォト
マスクの使用数を１枚減少させることを可能にしてい
る。同様の考え方は、C.W.Kim et al.によってSid 2000
D igest第１００６〜１００９頁に「A NovelFour-Mask
-Count Process Architecture for TFT-LCDs」や、月刊
FPDintelligenceの１９９５年５月号の第３１頁〜３５
頁に記載されている「三国電子 ＩＰＳ ＴＦＴ−ＬＣ
Ｄを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネ
ル部分をハーフトーン露光」という技術報告にも示され
ている。

【００１２】

【発明が解決しようとする課題】前述のように、従来の
高開口率アクティブマトリクス基板３４の製造プロセス
では、合計５枚のフォトマスクが必要であり、プロセス
時間の長時間化や製造歩留まりの低下の要因となってい
る。特開平５−３０３１１１号公報に開示されている先
行技術では、ゲート電極を、画素電極用と同時に成膜す
るＩＴＯ透明電極膜を下地とする電界メッキで形成し、
フォトプロセスを用いることなくゲート電極膜のパター
ニングを行って、ＴＦＴアレイ製造工程に用いられるフ
ォトマスクの数を低減している。しかしながら、それで
も５枚のフォトマスクが必要であり、プロセス時間の長
時間化や製造歩留まりの低下の要因となっている。さら
に、ＴＦＴアレイ基板上への電解メッキによるゲート電
極形成の下地膜としてＩＴＯ透明電極膜を用いているの
で、ゲート電極と画素電極とをオーバーラップさせるこ
とができず、開口率が低下してしまう。また、電解メッ
キによるゲート電極の作製時には、電位降下による膜厚
の不均一性が非常に大きくなりやすく、特に大型基板で
は膜厚の均一性を保つことが難しくなる。

【００１３】特開２０００−２０６５７１号公報に示さ
れているような厚さを変えたレジストパターンを用いる
方法では、ＴＦＴ素子部を形成する際に１枚のフォトマ
スクを低減することが可能となるだけであり、しかもＩ
ＰＳ（In Plane Switching）モードのＴＦＴアクティ
ブマトリクス型液晶表示装置について主として説明され
ているだけである。ゲート電極と画素電極とを立体的に
オーバーラップさせ、開口率を高めたＴＦＴ基板でフォ
トマスクの使用数をさらに低減する可能性については示
されていない。

【００１４】本発明の目的は、ＴＦＴアクティブマトリ
クス基板などで製造工程で用いるフォトマスクの使用数
を低減することができる液晶用マトリクス基板の製造方
法を提供することである。

【００１５】

【課題を解決するための手段】本発明は、複数の液晶セ
ルを形成するためのマトリクス回路が電気絶縁性基板上
に形成される液晶用マトリクス基板の製造方法におい
て、電気絶縁性基板上に、感光性を有する電気絶縁性合
成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成
し、該電気絶縁膜を、予め定められる画素電極形成領域
を除いて最大の厚みで硬化し、該画素電極領域の予め定
めるコンタクトホール位置で未硬化となり、該コンタク
トホール位置を除く該画素電極領域で該最大の厚みより
薄い厚みで硬化するように、露光量を調整したマスクで
ハーフトーン露光し、該電気絶縁膜を現像して、該コン
タクトホール位置に該電気絶縁膜を貫通して該電気絶縁
性基板上のマトリクス回路の導電層に達するコンタクト
ホールが形成され、該画素電極形成領域に該最大の厚み
で硬化する領域より電気絶縁膜の厚みが薄い凹所が形成
されるように、多段階のパターンニングを行い、該多段
階のパターニングが行われた電気絶縁膜の全表面を覆う
ように透明導電材による被膜を形成し、該電気絶縁性基
板の表面に化学的機械研磨処理を行うことによって、該
画素電極形成領域の凹所およびコンタクトホールの部分
を除いて、透明導電材被膜を除去し、該凹所に残存する
透明導電材被膜によって画素電極を形成することを特徴
とする液晶用マトリクス基板の製造方法である。

【００１６】本発明に従えば、複数の液晶セルを形成す
るためのマトリクス回路が電気絶縁性基板上に形成され
る液晶用マトリクス基板は、電気絶縁膜の形成、パター
ニング、透明導電材被膜の形成および化学的機械研磨処
理を順次行って製造する。電気絶縁膜は、表面が平坦と
なるように感光性を有する電気絶縁性合成樹脂材料によ
って形成する。電気絶縁膜は、ハーフトーン露光で硬化
の程度を変えて、現像によって層厚の異なる部分を形成
する多段階のパターニングを行う。画素電極形成領域を
除いて最大の厚みで硬化する。画素電極形成領域内のコ
ンタクトホール位置で未硬化となり、下地の電気絶縁性
基板のマトリクス回路の導電層に達するコンタクトホー
ルが形成される。コンタクトホールを除く画素電極形成
領域では、電気絶縁膜に凹所が形成される。パターニン
グされた電気絶縁膜の全面には透明導電材被膜が形成さ
れる。電気絶縁性基板の表面に化学的機械研磨処理を施
すと、凹所およびコンタクトホール内に形成されている
部分を除いて、透明導電材被膜が除去される。コンタク
トホールに連なる画素電極形成領域に残存する、透明導
電材被膜によって、電気絶縁膜の表面にコンタクトホー
ルを介してマトリクス回路に導通する画素電極を形成す
ることができる。電気絶縁膜へのコンタクトホール形成
と画素電極のパターニングとを、ハーフトーン露光を利
用し、１枚のフォトマスクを用いて行うことができるの
で、フォトマスクの使用枚数を削減することができる。

【００１７】また本発明で前記マトリクス回路は、複数
の薄膜トランジスタを含むＴＦＴアクティブマトリクス
回路であり、該ＴＦＴアクティブマトリクス回路の製造
工程は、前記電気絶縁性基板上にゲート電極材料で成膜
し、パターニングするゲート電極膜パターニング工程
と、ゲート絶縁膜、チャネル領域となる第１の半導体
層、オーミックコンタクト層となる第２の半導体層、さ
らにはソース・ドレイン電極となる金属層を順次積層す
る積層工程と、露光量を調整したハーフトーン露光によ
って、第１の半導体層および第２の半導体層を島状に形
成し、ソース・ドレイン電極のパターニングおよびチャ
ネルエッチングを行う分離エッチング工程と、分離エッ
チング工程後に、パッシベーション膜を成膜して覆うパ
ッシベーション工程とを含むことを特徴とする。

【００１８】本発明に従えば、複数の薄膜トランジスタ
を含むＴＦＴアクティブマトリクス回路を形成する際
に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜
パターニング工程、分離エッチング工程およびパッシベ
ーション工程を含む製造工程で製造する。ゲート電極膜
パターニング工程では、電気絶縁性基板上にゲート電極
材料で成膜しパターニングする。積層工程では、ゲート
絶縁膜、チャネル領域となる第１の半導体層、オーミッ
クコンタクト層となる第２の半導体層、さらにはソース
・ドレイン電極となる金属層を順次積層する。分離エッ
チング工程では、露光量を調整したハーフトーン露光に
よって、第１の半導体層および第２の半導体層を島状に
形成し、ソース・ドレイン電極のパターニングおよびチ
ャネルエッチングを行う。パッシベーション工程では、
分離エッチング工程後に、パッシベーション膜を成膜し
て覆う。ＴＦＴアクティブマトリクス回路の製造の際に
は、ゲート電極膜パターニング工程と、分離エッチング
工程とでそれぞれフォトマスクを使用し、さらにゲート
電極とオーバーラップさせる画素電極の形成の際に１枚
のフォトマスクを使用するので、全部で３枚のフォトマ
スクを使用するだけで画素電極とゲート電極とを立体的
にオーバーラップさせて高開口率を得ることができるＴ
ＦＴアクティブマトリクス基板を製造することができ
る。

【００１９】また本発明は、前記電気絶縁性合成樹脂材
料として、感光性アクリル系樹脂を使用することを特徴
とする。

【００２０】本発明に従えば、感光性アクリル系樹脂を
用いてマトリクス基板の表面に、表面が平坦な電気絶縁
膜を形成することができる。感光性アクリル系樹脂の露
光に第１のレジストパターンを用い、レジスト層が除去
されている部分を未硬化にして、下地のマトリクス回路
に達する貫通孔としてのコンタクトホールを容易に形成
することができる。

【００２１】また本発明で、前記透明導電材による被膜
の形成は、スパッタリング、蒸着、または塗布によって
行うことを特徴とする。

【００２２】本発明に従えば、電気絶縁膜上に透明導電
材の被膜を、スパッタリングまたは蒸着で形成すること
ができるばかりではなく、塗布型透明導電材を用いて塗
布することによっても形成することができる。塗布によ
って透明導電材の被膜を形成すれば、スパッタリングま
たは蒸着で形成するときのような真空装置を使用する必
要をなくすことができる。

【００２３】

【発明の実施の形態】図１〜図６の（ａ）から（ｏ）で
本発明の実施の一形態としての高開口率アクティブマト
リクス基板の概略的な構成とその製造方法の概要を示
す。本実施形態についても、図９〜図１４と同様に、ゲ
ート電極とソース電極とが交差するＧ−Ｓ交差部分、Ｔ
ＦＴ素子部分、画素部分および端子部を並べた模式的な
断面構成について示す。

【００２４】図１（ａ）は、ガラス基板１上にゲート電
極膜２を成膜した状態を示す。ゲート電極膜２は、スパ
ッタリング法等でクロム、アルミニウム、タンタル等の
金属膜を形成する。ゲート電極膜２上には、レジスト層
を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）
に示すようなレジストパターン３を形成する。さらにレ
ジストパターン３を用いたエッチングにより、図１
（ｃ）に示すようにゲート電極膜２をパターニングす
る。

【００２５】図２（ｄ）は、ゲート絶縁膜４、第１半導
体層５および第２半導体層６を３層連続積層成膜し、さ
らにソース・ドレイン電極膜７をプラズマＣＶＤ法やス
パッタリング法などで連続して積層成膜する。ゲート絶
縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで
形成する。第１半導体層５は、アモルファス−シリコン
（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不
純物を高濃度にドープしたｎ⁺−Ｓｉ膜で形成する。ソ
ース・ドレイン電極膜７は、クロム、アルミニウム、タ
ンタル等の金属で形成する。さらに、全体にレジストを
塗布した後、スリットマスク等を用いて露光量を調整
し、１回のレジスト塗布で複数段階の厚さのレジストパ
ターン８を、図２（ｅ）に示すように形成する。レジス
トパターン８は、画素部および端子部には形成しない
で、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄
肉部８ａとして形成する。その他の部分は厚く形成す
る。すなわち、その他の部分は第１の厚み以上であり、
薄肉部８ａは第１の厚みより薄い第２の厚みとして形成
する。次に、図２（ｆ）に示すように、レジストパター
ン８に覆われていない部分のゲート絶縁膜４、第１半導
体層５および第２半導体層６の３つの層と、ソース・ド
レイン電極膜７とを全てエッチングで除去する。

【００２６】図３（ｇ）は、図２（ｆ）に示す残存して
いるレジストパターン８の全体をアッシングで厚みを減
少させ、薄肉部８ａに対応するチャネル部５ａの位置で
ソース・ドレイン電極膜７の表面が露出するようになっ
た状態を示す。次に残存するレジストパターン８を利用
して、図３（ｈ）に示すようにソース・ドレイン電極分
離およびチャネルエッチングを行う。チャネル部５ａで
は、第１半導体層５の厚みが調整され、第２半導体層６
およびソース・ドレイン電極膜７は消失する。ここでレ
ジストパターン８を除去すると、図３（ｉ）に示す状態
になる。

【００２７】次に図４（ｊ）に示すように、基板の全面
にパッシベーション膜９を形成する。パッシベーション
膜９は、窒化シリコンなどによる保護膜であり、スパッ
タリング法等によって形成する。パッシベーション膜９
の上に感光性アクリル系樹脂を塗布すると、図４（ｋ）
に示すように、表面が平坦化した電気絶縁膜である感光
性アクリル系樹脂膜１０が得られる。感光性アクリル系
樹脂膜１０を、８０〜１００℃の温度でプリベークす
る。感光性アクリル系樹脂膜１０の厚さは、たとえば３
〜５μｍとする。

【００２８】図４（ｌ）は、３枚目のフォトマスクとし
て、スリットマスク等を用いて露光量を調整し、感光性
アクリル系樹脂膜１０のハーフトーン露光を行い、多段
階のパターン形状にパターニングした状態を示す。感光
性アクリル系樹脂膜１０は、画素電極が形成される領域
とコンタクトホールが形成される領域とを除いて、最大
の厚みで硬化する。画素電極形成領域では部分的に硬化
し、最大の厚みよりも薄い厚みの凹所１０ａが、ウエッ
トエッチングなどによる現像処理後に残存する部分とし
て形成される。画素部では画素電極形成領域内に設けら
れ、端子部では単独のコンタクトホール位置１０ｂで
は、感光性アクリル系樹脂膜１０が除去され、下地のパ
ッシベーション膜９が露出する。

【００２９】パターニングされた感光性アクリル系樹脂
膜１０をマスクとして、パッシベーション膜９およびゲ
ート絶縁膜４をエッチングで除去した状態を図５（ｍ）
に示す。コンタクトホール位置１０ｂで、画素部ではソ
ース・ドレイン電極膜７が露出し、端子部ではゲート電
極膜２が露出する。なお、感光性アクリル系樹脂膜１０
の表面からの凹所１０ａの深さは、たとえば０．２〜１
μｍ程度とする。

【００３０】次に、図５（ｍ）に示すように、ＴＦＴア
レイ基板の全面に透明導電材をスパッタリング法等によ
って形成すると、透明導電膜１２が感光性アクリル系樹
脂膜１０の凹所１０ａおよびコンタクトホール位置１０
ｂを含めて全体に形成される。透明導電膜１２の厚さ
は、たとえば０．１〜０．２μｍ（１０００〜２０００
Å）程度とする。凹所１０ａには、画素電極１２ａが形
成される。コンタクトホール位置１０ｂには、コンタク
トホール通電部１２ｂが形成され、画素電極１２ａとド
レイン電極とを電気的に接続する。なお、画素電極１２
ａおよびコンタクトホール通電部１２ｂなどを形成する
透明導電膜１２は、酸化インジウム錫（ＩＴＯ）や酸化
錫（ＳｎＯ₂)などによって形成することができる。

【００３１】また、透明導電膜１２の形成は、スパッタ
リング法や蒸着法など、従来から行われている方法を用
いることができるばかりではなく、塗布法を用いること
もできる。塗布法では、塗布型の透明導電材を用いて塗
布し、加熱して硬化させて透明導電膜１２を形成する。

【００３２】最後に、図５（ｏ）に示すように、ＴＦＴ
アレイ基板の表面全体に化学的機械研磨処理を施して、
画素電極形成領域およびコンタクトホール位置以外の透
明電極膜１２を除去すると、高開口率アクティブマトリ
クス基板１４が基本的に完成する。画素電極形成領域お
よびコンタクトホール位置以外では、感光性アクリル系
樹脂膜１０も研磨され、厚さが減少する。感光性アクリ
ル系樹脂膜１０の表面を、画素電極１２ａの表面と同程
度まで研磨すると、全体が平坦となるので、後工程での
配向膜形成やラビング処理などの点で好ましくなる。

【００３３】以上のように本実施形態の高開口率アクテ
ィブマトリクス基板１４の製造では、（ｂ），（ｅ）お
よび（ｍ）の３つの工程でフォトマスクを使用している
ので、合計３枚のフォトマスクでＴＦＴアレイ基板を製
造することが可能となる。すなわち、ゲート電極膜２と
画素電極１２ａとなる透明導電膜１２とを立体的にオー
バーラップさせる構造を有し、高開口率で高輝度を実現
することができるＴＦＴアレイを、従来の製造プロセス
に比べて非常に少ないマスク枚数である３枚のフォトマ
スクで製造することが可能となる。

【００３４】図６は、本実施形態で高開口率アクティブ
マトリクス基板１４を製造する際に２枚目および３枚目
のフォトマスクとして用いるハーフトーン露光が可能な
マスク１５の基本的な断面構成を示す。マスク１５は、
透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを
備える。一般のフォトマスクでは、透過部１５Ａのよう
に光の透過量が１００％を目標に形成する部分と、遮光
部１５Ｂのように、光の透過量が０％を目標に形成する
部分とを備える。本実施形態に用いるマスク１５では、
さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間
となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃ
は、たとえば間隔が使用する光の分解能よりも小さいメ
ッシュパターンやスリットパターンで形成する。マスク
１５の透過光量の変化によって、たとえばポジ型のレジ
ストを使用すると、透過部１５Ａに対応する部分ではレ
ジスト厚みが零で、遮光部１５Ｂに対応する部分でレジ
スト厚みが最大となり、メッシュ部１５Ｃに対応する部
分では透過光量が多くなるとレジスト厚が減少するよう
なレジストパターン１６が得られる。ネガ型のレジスト
を使用することもでき、この場合は透過光量が多くなる
とレジスト厚が増加する。

【００３５】本実施の形態の高開口率アクティブマトリ
クス基板１４の製造では、図７に示すようなレジストパ
ターン１６を、図２（ｅ）および図４（ｌ）に示すよう
に、レジストパターン８および感光性アクリル系樹脂膜
１０の厚さをそれぞれ２段階に変えて硬化させる２段階
のパターニングを行っている。このような画素電極の形
成の考え方は、単純マトリクス型液晶表示装置用のマト
リクス基板の形成にも適用することができる。

【００３６】図７は、図５（ｎ）の状態のＴＦＴアレイ
基板に適用して図５（ｏ）の高開口率アクティブマトリ
クス基板１４を得るために行う化学的機械研磨処理の概
要を示す。化学的機械研磨処理は、Chemical Mechanika
l PolishingからＣＰＭとも略称され、半導体集積回路
の製造工程などで用いられている。高開口率アクティブ
マトリクス基板１４は、回転研磨治具１７の表面に保持
され、回転研磨板１８の表面に張られた研磨布１９に押
付けられて研磨される。研磨布１９には、研磨粒子を分
散させた研磨液が滴下され、含浸される。研磨粒子は、
数十ｎｍ（数百Å）のシリカ粒子、アルミナ粒子、ある
いは硝酸セリウム粒子などが用いられる。液は、研磨粒
子や研磨対象に合わせて、ｐＨの調整や研磨粒子の分散
・凝集状態の制御などを行い、研磨の化学的効果を高め
るために、電解質を混ぜる。

【００３７】図８は、図９〜図１４で示した従来の５枚
のフォトマスクを利用する高開口率アクティブマトリク
ス基板３４の製造工程と、本発明の高開口率アクティブ
マトリクス基板１４の製造工程での３枚のフォトマスク
の使用とを対比して示す。本実施形態でも、１枚目のゲ
ート膜パターニングの際には、従来と同様のフォトマス
クを使用する。２枚目のフォトマスクは、従来では２枚
目のＴＦＴ素子部分の島状のパターニングと３枚目のソ
ース・ドレイン分離およびチャネルエッチングとを、ハ
ーフトーン露光を利用して１枚のフォトマスクで行う。
また、本実施形態の３枚目のフォトマスクでは、従来の
４枚目のコンタクトホール形成のための感光性アクリル
系樹脂膜３１のパターニングと、５枚目のＩＴＯ画素電
極膜パターニングとを、ハーフトーン露光を利用して３
枚目のフォトマスクでまとめて行うことができる。

【００３８】また本実施形態では、図４（ｌ）から図５
（ｏ）に示すように、感光性アクリル系樹脂膜（１０）
を露光し、端子部でもコンタクトホールを形成すること
ができる。

【００３９】

【発明の効果】以上のように本発明によれば、液晶用マ
トリクス基板は、感光性を有する電気絶縁性合成樹脂材
料による電気絶縁膜の形成、および透明導電材被膜の形
成を順次行って製造する際に、表面が平坦となるように
塗布される電気絶縁膜には、ハーフトーン露光で硬化の
程度を変えて、層厚の異なる部分を形成する多段階のパ
ターニングを行い、画素電極形成領域に凹所を形成し、
その内部にコンタクトホールを形成する。パターニング
された電気絶縁膜全表面を覆うように透明導電材による
被膜を形成すると、凹所およびコンタクトホールに透明
導電材が充填される。化学的機械研磨処理を電気絶縁性
基板の表面に施すと、凹所およびコンタクトホールに充
填されている部分を除き、透明導電材被膜が除去され
る。画素電極形成領域の凹所に残留している透明導電材
被膜によって、電気絶縁膜の表面にコンタクトホールを
介してマトリクス回路に導通する画素電極を形成するこ
とができる。ハーフトーン露光を利用し、コンタクトホ
ール形成と画素電極のパターニングとを１枚のフォトマ
スクを用いて行うことができるので、フォトマスクの使
用枚数を削減することができる。

【００４０】また本発明によれば、画素電極のオーバー
ラップも許容する高開口率アクティブマトリクス基板を
３枚のフォトマスクを利用するだけで形成することがで
きる。

【００４１】また本発明によれば、電気絶縁性合成樹脂
材料として感光性アクリル系樹脂を使用するので、フォ
トマスクを使用して、コンタクトホールを容易に形成す
ることができる。

【００４２】また本発明によれば、透明導電材の被膜
を、スパッタリングまたは蒸着で形成することができる
ばかりではなく、塗布型透明導電材を用いて塗布するこ
とによっても形成することができる。塗布によって透明
導電材の被膜を形成すれば、スパッタリングまたは蒸着
で形成するときのような真空装置を使用する必要をなく
すことができる。

【図面の簡単な説明】

【図１】本発明の実施一形態としての高開口率アクティ
ブマトリクス基板の製造過程を示す簡略化した断面図で
ある。

【図２】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板の製造過程を示す簡略化した断面図
である。

【図３】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板の製造過程を示す簡略化した断面図
である。

【図４】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板の製造過程を示す簡略化した断面図
である。

【図５】本発明の実施の一形態としての高開口率アクテ
ィブマトリクス基板１４の製造過程を示す簡略化した断
面図である。

【図６】本発明の実施の一形態で用いるハーフトーン露
光用のマスク１５の簡略化した断面形状と、対応する透
過光量および生成されるレジストパターン形状１６を示
す図である。

【図７】本発明の実施の一形態で用いる化学的機械研磨
処理の概要を示す図である。

【図８】本発明の実施一形態の高開口率アクティブマト
リクス基板１４の製造工程で用いるフォトマスクを、従
来の高開口率アクティブマトリクス基板３４の製造工程
で用いるフォトマスクと対比して示す図である。

【図９】従来の高開口率アクティブマトリクス基板の製
造工程の概要を示す簡略化した断面図である。

【図１０】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。

【図１１】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。

【図１２】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。

【図１３】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。

【図１４】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。

【符号の説明】

１ ガラス基板 ２ ゲート電極膜 ３，８，１６ レジストパターン ４ ゲート絶縁膜 ５ 第１半導体層 ５ａ チャネル部 ６ 第２半導体層 ７ ソース・ドレイン電極膜 ８ａ 薄肉部 ９ パッシベーション膜 １０ 感光性アクリル系樹脂膜 １０ａ 凹所 １０ｂ コンタクトホール位置 １２ 透明導電膜 １２ａ 画素電極 １２ｂ コンタクトホール通電部 １４ 高開口率アクティブマトリクス基板 １５ マスク １５Ａ 透過部 １５Ｂ 遮光部 １５Ｃ メッシュ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉良 徹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 JA24 JA28 JA34 JA37 JA41 JA46 JA47 JB57 KB22 KB24 MA04 MA05 MA10 MA13 MA16 NA07 NA27

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の液晶セルを形成するためのマトリ
   クス回路が電気絶縁性基板上に形成される液晶用マトリ
   クス基板の製造方法において、 電気絶縁性基板上に、感光性を有する電気絶縁性合成樹
   脂材料を塗布して、表面が平坦な電気絶縁膜を形成し、 該電気絶縁膜を、予め定められる画素電極形成領域を除
   いて最大の厚みで硬化し、該画素電極領域の予め定める
   コンタクトホール位置で未硬化となり、該コンタクトホ
   ール位置を除く該画素電極領域で該最大の厚みより薄い
   厚みで硬化するように、露光量を調整したマスクでハー
   フトーン露光し、 該電気絶縁膜を現像して、該コンタクトホール位置に該
   電気絶縁膜を貫通して該電気絶縁性基板上のマトリクス
   回路の導電層に達するコンタクトホールが形成され、該
   画素電極形成領域に該最大の厚みで硬化する領域より電
   気絶縁膜の厚みが薄い凹所が形成されるように、多段階
   のパターンニングを行い、 該多段階のパターニングが行われた電気絶縁膜の全表面
   を覆うように透明導電材による被膜を形成し、 該電気絶縁性基板の表面に化学的機械研磨処理を行うこ
   とによって、該画素電極形成領域の凹所およびコンタク
   トホールの部分を除いて、透明導電材被膜を除去し、該
   凹所に残存する透明導電材被膜によって画素電極を形成
   することを特徴とする液晶用マトリクス基板の製造方
   法。
2. 【請求項２】 前記マトリクス回路は、複数の薄膜トラ
   ンジスタを含むＴＦＴアクティブマトリクス回路であ
   り、 該ＴＦＴアクティブマトリクス回路の製造工程は、 前記電気絶縁性基板上にゲート電極材料で成膜し、パタ
   ーニングするゲート電極膜パターニング工程と、 ゲート絶縁膜、チャネル領域となる第１の半導体層、オ
   ーミックコンタクト層となる第２の半導体層、さらには
   ソース・ドレイン電極となる金属層を順次積層する積層
   工程と、 露光量を調整したハーフトーン露光によって、第１の半
   導体層および第２の半導体層を島状に形成し、ソース・
   ドレイン電極のパターニングおよびチャネルエッチング
   を行う分離エッチング工程と、 分離エッチング工程後に、パッシベーション膜を成膜し
   て覆うパッシベーション工程とを含むことを特徴とする
   請求項１記載の液晶用マトリクス基板の製造方法。
3. 【請求項３】 前記電気絶縁性合成樹脂材料として、感
   光性アクリル系樹脂を使用することを特徴とする請求項
   １または２のいずれかに記載の液晶用マトリクス基板の
   製造方法。
4. 【請求項４】 前記透明導電材による被膜の形成は、ス
   パッタリング、蒸着、または塗布によって行うことを特
   徴とする請求項１〜３のいずれかに記載の液晶用マトリ
   クス基板の製造方法。