CN100376996C - 水平电场施加型液晶显示器及其制造方法 - Google Patents

水平电场施加型液晶显示器及其制造方法 Download PDF

Info

Publication number
CN100376996C
CN100376996C CNB2004100856441A CN200410085644A CN100376996C CN 100376996 C CN100376996 C CN 100376996C CN B2004100856441 A CNB2004100856441 A CN B2004100856441A CN 200410085644 A CN200410085644 A CN 200410085644A CN 100376996 C CN100376996 C CN 100376996C
Authority
CN
China
Prior art keywords
electrode
conductive layer
diaphragm
select lines
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100856441A
Other languages
English (en)
Other versions
CN1614484A (zh
Inventor
金雄权
张允琼
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1614484A publication Critical patent/CN1614484A/zh
Application granted granted Critical
Publication of CN100376996C publication Critical patent/CN100376996C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种形成有三个导电层的三掩模水平电场施加型薄膜晶体管基板。第一导电层包含平行的选通线和公共线以及选通电极和公共电极。在该结构上涂布的栅绝缘膜上形成半导体图案。第二导电层在该半导体图案上形成数据线、与该数据线相连的源极以及与该源极相对的漏极。在其上涂布保护膜。对该保护膜和栅绝缘膜进行构图，以露出漏极的一部分和像素孔。对第三导电层进行构图，以提供在该像素孔内与该被露出的漏极相连并与该保护膜形成界面的像素电极。

Description

水平电场施加型液晶显示器及其制造方法
本申请要求2003年11月4日提交的韩国专利申请No.2003-77657的权益，在此通过引用并入该文。
技术领域
本发明涉及液晶显示器，更具体地，涉及水平电场施加型薄膜晶体管基板及其制造方法，其使用更少的掩模工序从而能够简化工艺过程，并能够提高剥离(lift-off)性能。
背景技术
通常，液晶显示器(LCD)利用电场控制液晶的透光率，从而显示图像。根据电场驱动液晶的方向，液晶显示器大致分为垂直电场型和水平电场型。
垂直电场施加型液晶显示器通过在上下基板上相对设置的像素电极和公共电极之间形成的垂直电场驱动扭曲向列(TN)模式的液晶。垂直电场施加型液晶显示器不但具有大孔径比，还具有约90°的窄视角。
水平电场施加型液晶显示器通过在下基板上平行设置的像素电极和公共电极之间的水平电场驱动面内切换(IPS)模式的液晶。水平电场施加型液晶显示器具有约160°的宽视角。
下面，将详细说明水平电场施加型液晶显示器。
水平电场施加型液晶显示器包括：彼此相对地连接在一起的薄膜晶体管基板(即，下基板)和滤色器基板(即，上基板)、用于均匀地保持两个基板之间的单元间隙的隔离体、以及填充在该单元间隙中的液晶。
薄膜晶体管阵列基板包括：用于为各个像素形成水平电场的多个信号配线、多个薄膜晶体管、以及其上所涂布的用于液晶配向的配向膜。滤色器基板包括：用于实现不同颜色的滤色器、用于防止漏光的黑底、以及其上所涂布的用于液晶配向的配向膜。
在这种液晶显示器中，薄膜晶体管基板的制造工艺较为复杂。这是导致液晶显示板的制造成本升高的主要原因，因为其不仅涉及半导体工艺，还涉及多个掩模工艺。已经对现有技术的薄膜晶体管基板进行了研究以减少掩模工序的数目。这是因为各道掩模工序包括许多处理，例如薄膜淀积、清洗、光刻、刻蚀、光刻胶剥离和检查等。虽然传统的薄膜晶体管基板使用五道掩模工序，但是，最近已经引入了一种使用四道掩模工序的薄膜晶体管基板。
图1的平面图表示采用了传统四道掩模工序的水平电场施加型薄膜晶体管基板的结构，图2是沿图1中的I-I’和II-II’线所截取的薄膜晶体管的截面图。
参照图1和图2，该薄膜晶体管基板包括：设置在下基板45上的选通线2和相交的数据线4，这两者之间具有栅绝缘膜46；设置在各个交点处的薄膜晶体管6；在由交点限定的像素区域处设置的像素电极14和公共电极18，用于形成水平电场；以及与公共电极18相连的公共线16。此外，该薄膜晶体管基板还包括：设置在像素电极14和公共线16之间的重叠部分处的存储电容20；与选通线2相连的选通焊盘24；以及与数据线4相连的数据焊盘30和与公共线16相连的公共焊盘36。
提供有选通信号的选通线2和提供有数据信号的数据线4在交点处限定了像素区。
提供有用于驱动液晶的基准电压的公共线16平行于选通线2，像素区位于这两者之间。
薄膜晶体管6使得可以响应于选通线2的选通信号在像素电极14中加载并保持数据线4的像素信号。为此，薄膜晶体管6包括：与选通线2相连的栅极8、与数据线4相连的源极10、以及与像素电极14相连的漏极12。此外，薄膜晶体管6包括隔着栅绝缘膜46而与栅极8重叠的有源层48，从而在源极10和漏极12之间限定了沟道。
有源层48还与数据线4、下数据焊盘电极32和上存储电极22重叠。在有源层48上还设置有：用于与数据线4进行欧姆接触的欧姆接触层15、源极10、漏极12和下数据焊盘电极32。
像素电极14通过穿透保护膜52的第一接触孔13与薄膜晶体管6的漏极12相连，并且被设置在像素区中。具体地，像素电极14包括：与漏极12相连并平行于相邻选通线2的第一水平部分14A、与公共线16重叠的第二水平部分14B、以及在第一和第二水平部分14A和14B之间平行设置的指状部分14C。
公共电极18与公共线16相连，并设置在像素区中。具体地，公共电极18平行于像素电极14的指状部分14C而设置在像素区中。
由此，在像素电极14和公共电极18之间形成水平电场，其中通过薄膜晶体管6将像素信号提供给像素电极14，并通过公共线16将基准电压提供给公共电极18。具体地，在像素电极14的指状部分14C和公共电极18之间形成水平电场。通过该水平电场，在薄膜晶体管基板和滤色器基板之间沿水平方向排列的液晶分子由于介电各向异性而发生旋转。光透过像素区的透射率取决于液晶分子的旋转程度，由此实现了灰度级。
存储电容20由以下部分构成：公共线16、隔着栅绝缘膜46、有源层48和欧姆接触层50而与公共线16重叠的上存储电极22、以及通过保护膜52上的第二接触孔21与上存储电极22相连的像素电极14。存储电容20使得可以稳定地保持充入像素电极14中的像素信号，直至充入下一个像素信号为止。
选通线2通过选通焊盘24与选通驱动器(未示出)相连。选通焊盘24包括：从选通线2延伸出的下选通焊盘电极26、经由穿透栅绝缘膜46和保护膜52的第三接触孔27与下选通焊盘电极26相连的上选通焊盘电极28。
数据线4通过数据焊盘30与数据驱动器(未示出)相连。数据焊盘30包括：从数据线4延伸出的下数据焊盘电极32，经由穿透保护膜52的第四接触孔33与下数据焊盘电极32相连的上数据焊盘电极34。
公共线16通过公共焊盘36从外部基准电压源(未示出)接收基准电压。公共焊盘36包括：从公共线16延伸出的下公共焊盘电极38、经由穿透栅绝缘膜46和保护膜52的第五接触孔39与下公共焊盘电极38相连的上公共焊盘电极40。
下面参照图3A到3D详细说明使用四道掩模工序过程制造具有上述结构的薄膜晶体管基板的方法。
参照图3A，通过第一掩模工序在下基板45上形成包含选通线2、栅极8、下选通焊盘电极26、公共线16、公共电极18和下公共焊盘电极38的栅金属图案组。
更具体地，通过诸如溅射的淀积技术在上基板45上形成栅金属层。然后，利用第一掩模，通过光刻和刻蚀工艺对栅金属层进行构图，由此形成包含选通线2、栅极8、下选通焊盘电极26、公共线16、公共电极18和下公共焊盘电极38的栅金属图案组。这里，由诸如铝族金属、铬(Cr)或钼(Mo)的金属形成栅金属层。
参照图3B，在具有栅金属图案组的下基板45上涂布栅绝缘膜46。此外，通过第二掩模工序在栅绝缘膜46上形成包括有源层48和欧姆接触层50的半导体图案，以及包括数据线4、源极10、漏极12、下数据焊盘电极32和上存储电极22的源/漏金属图案组。
更具体地，通过诸如等离子增强化学汽相沉积法(PECVD)和溅射等的淀积技术在具有栅金属图案组的下基板45上依次形成栅绝缘膜46、非晶硅层、n+非晶硅层和源/漏金属层。这里，栅绝缘膜44是由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成的。源/漏金属由钼(Mo)、钛(Ti)、钽(Ta)或钼合金等制成。
然后，利用第二掩模，通过光刻在源/漏金属层上形成光刻胶图案。在此，将在薄膜晶体管的沟道部分处具有衍射曝光部分的衍射曝光掩膜用作为第二掩模，由此使得沟道部分的光刻胶图案的高度低于其它源/漏图案部分的高度。
随后，利用该光刻胶图案进行湿法刻蚀，对源/漏金属层进行构图，由此提供包括数据线4、源极10、与源极10一体的漏极12和上存储电极22的源/漏金属图案组。
接下来，利用同一光刻胶图案进行干法刻蚀，同时对n+非晶硅层和非晶硅层进行构图，由此提供欧姆接触层50和有源层48。
通过灰化处理从沟道部分中去除具有较低高度的光刻胶图案，然后通过干法刻蚀对沟道部分的源/漏金属图案和欧姆接触层50进行构图。由此，露出沟道部分的有源层48，从而使源极10与漏极12断开。
然后，通过剥离去除源/漏金属图案组上残留的光刻胶图案。
参照图3C，通过第三掩模工序在具有源/漏金属图案组的栅绝缘膜46上形成包括第一到第五接触孔13、21、27、33和39的保护膜52。
更具体地，通过诸如PECVD的淀积技术在具有源/漏金属图案组的栅绝缘膜46上整体地形成保护膜52。利用第三掩模进行光刻和刻蚀，对保护膜52进行构图，由此限定第一到第五接触孔13、21、27、33和39。第一接触孔13穿透保护膜52以露出漏极12，而第二接触孔21穿透保护膜52以露出上存储电极22。第三接触孔27穿透保护膜52和栅绝缘膜46以露出下选通焊盘电极26。第四接触孔32穿透保护膜52以露出下数据焊盘电极32。第五接触孔39穿透保护膜52和栅绝缘膜46以露出下公共焊盘电极38。这里，如果源/漏金属是由具有较大干法刻蚀率的金属(如钼(Mo))形成的，则第一、第二和第四接触孔13、21和33都穿透漏极12、上存储电极22和下数据焊盘电极32，由此露出它们的侧面。
保护膜50是由与栅绝缘膜46相同的无机材料形成的，或者由具有小介电常数的有机材料(例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等)形成。
参照图3D，通过第四道掩模工序在保护膜52上形成包括像素电极14、上选通焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电膜图案。
更具体地，通过诸如溅射等的淀积技术在保护膜52上涂布透明导电膜。然后，利用第四掩模进行光刻和刻蚀，对透明导电膜进行构图，由此形成包括像素电极14、上选通焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电图案组。像素电极14通过第一接触孔13与漏极12电连接，同时通过第二接触孔21与上存储电极22电连接。上选通焊盘电极28通过第三接触孔37与下选通焊盘电极26电连接。上数据焊盘电极34通过第四接触孔33与下数据焊盘电极32电连接。上公共焊盘电极40通过第五接触孔39与下公共焊盘电极38电连接。
这里，透明导电膜由氧化铟锡(ITO)、氧化锡(TO)或者氧化铟锌等形成。
上述传统的水平电场施加型薄膜晶体管基板及其制造方法使用了四道掩模工序。然而，由于使用四道掩模工序的技术仍然比较复杂，所以成本降低程度有限。
发明内容
根据本发明一个方面的薄膜晶体管基板包括：由第一导电层在第一基板上形成的相互平行的选通线和公共线；由第二导电层形成的隔着栅绝缘膜与所述选通线和公共线交叉从而限定像素区的数据线；与所述选通线和所述数据线相连的薄膜晶体管；包含所述薄膜晶体管并与所述数据线重叠的半导体图案；由所述第一导电层形成的从所述公共线延伸到所述像素区中的公共电极；覆盖上述多个信号(数据、选通、和/或公共)线和电极以及所述薄膜晶体管的保护膜；以及像素电极，其在所述像素区中的穿透所述保护膜和所述栅绝缘膜的像素孔内与所述薄膜晶体管相连并与所述保护膜接触，以与所述公共电极一起形成水平电场，所述像素电极由第三导电层形成。
所述第一方面的薄膜晶体管基板还包括：从所述选通延伸出的下选通焊盘电极；穿透所述保护膜和所述栅绝缘膜从而露出所述下选通焊盘电极的第一接触孔；和选通焊盘，其在所述第一接触孔内与所述保护膜接触并具有由所述第三导电层形成的上选通焊盘电极。
所述薄膜晶体管基板还包括：从所述公共线延伸出的下公共焊盘电极；穿透所述保护膜和所述栅绝缘膜从而露出所述下公共焊盘电极的第二接触孔；和公共焊盘，其在所述第二接触孔内与所述保护膜接触，并具有由所述第三导电层形成的上公共焊盘电极。
所述薄膜晶体管基板还包括：从所述数据线延伸出的下数据焊盘电极；穿透所述保护膜从而露出所述下数据焊盘电极的第三接触孔；和数据焊盘，其在所述第三接触孔内与所述保护膜接触，并具有由所述第三导电层形成的上数据焊盘电极，其中所述半导体图案与所述下数据焊盘电极重叠。
所述薄膜晶体管基板还包括：包含在所述选通线中的第一下存储电极；包含在与所述选通线相邻的公共线中的第二下存储电极；和存储电容，与所述像素电极相连，并具有上存储电极，该上存储电极具有插入在所述存储电容与所述第一和第二下存储电极之间的栅绝缘膜，其中所述半导体图案与所述上存储电极重叠。
这里，所述像素电极与所述薄膜晶体管的漏极由所述像素孔露出的一部分以及所述上存储电极的一部分相连。
根据本发明另一方面的制造薄膜晶体管基板的方法包括：由第一导电层在基板上形成选通线以及与所述选通线相连的栅极；由所述第一导电层形成与所述选通线平行的公共线以及从所述公共线延伸到像素区中的公共电极；在包括所述第一导电层的所述基板的整个表面上涂布栅绝缘膜；在所述栅绝缘膜的预期区域中形成半导体图案；由第二导电层在所述半导体图案上形成与所述选通线和所述公共线交叉的数据线、与所述数据线相连的源极和与所述源极相对的漏极；在包括所述第二导电层的所述基板的整个表面上涂布保护膜；对所述保护膜和所述栅绝缘膜进行构图，以露出一部分漏极并在像素区域中提供像素孔，要在所述像素孔中形成用于与所述公共电极一起形成水平电场的像素电极；以及，对第三导电层进行构图，以在所述像素孔中提供与所露出的漏极相连并与所述保护膜接触的像素电极。
在本方法中，对所述保护膜和所述栅绝缘膜进行构图的步骤包括：使用掩模在所述保护膜上形成光刻胶图案；并且对由所述光刻胶图案露出的保护膜以及所述栅绝缘膜进行刻蚀。
对所述第三导电层进行构图的步骤包括：在所述经过构图的保护膜上残留的所述光刻胶图案上形成所述第三导电层；并且去除覆盖有所述第三导电层的所述光刻胶图案。
所述方法还包括：由所述第一导电层形成从所述选通线延伸出的下选通焊盘电极；形成穿透所述保护膜和所述栅绝缘膜从而露出所述下选通焊盘电极的第一接触孔；并且由所述第三导电层形成在所述第一接触孔内与所述保护膜接触的上选通焊盘电极。
本方法还包括：由所述第一导电层形成从所述公共线延伸出的下公共焊盘电极；形成穿透所述保护膜和所述栅绝缘膜从而露出所述下公共焊盘电极的第二接触孔；并且由所述第三导电层形成在所述第二接触孔内与所述保护膜接触的上公共焊盘电极。
本方法还包括：由所述第二导电层形成从所述数据线延伸出同时与所述半导体层重叠的下数据焊盘电极；形成穿透所述保护膜从而露出所述下数据焊盘电极的第三接触孔；并且由所述第三导电层形成在所述第三接触孔内与所述保护膜接触的上数据焊盘电极。
本方法还包括：由所述第二导电层形成上存储电极，该上存储电极与一部分选通线以及邻近该选通线的一部分公共线重叠，它们之间具有所述栅绝缘膜和所述半导体图案，并且所述上存储电极与所述像素电极相连。
根据本发明另一方面的制造薄膜晶体管基板的方法包括：第一掩模工序，由第一导电层在基板上形成选通线、与所述选通线相连的栅极、与所述选通线平行的公共线、和从所述公共线延伸到像素区中的公共电极；第二掩模工序，在包括所述第一导电层的所述基板的整个表面上涂布栅绝缘膜，在所述栅绝缘膜的预期区域中形成半导体图案，并由第二导电层在所述半导体图案上形成与所述选通线和所述公共线交叉的数据线、与所述数据线相连的源极和与所述源极相对的漏极；和第三掩模工序，在包括所述第二导电层的基板的整个表面上涂布保护膜，对所述保护膜和所述栅绝缘膜一起进行构图以限定像素孔，并由第三导电层形成在所述像素孔内与所述漏极相连并与所述保护膜接触的像素电极，所述像素电极与所述公共电极一起形成水平电场。
在本方法中，所述第三掩模工序包括：涂布所述保护膜；使用掩模在所述保护膜上形成光刻胶图案；对由所述光刻胶图案露出的保护膜以及所述栅绝缘膜进行构图；在经过构图的保护膜上残留的光刻胶图案上形成第三导电层；并且去除覆盖有所述第三导电层的所述光刻胶图案以对所述第三导电层进行构图。
所述第一掩模工序还包括：由第一导电层形成从所述选通线延伸出的下选通焊盘电极，所述第三掩模工序还包括：由所述第三导电层形成穿透所述保护膜和所述栅绝缘膜从而露出所述下选通焊盘电极的第一接触孔，并形成在所述第一接触孔内与所述保护膜接触的上选通焊盘电极。
所述第一掩模工序还包括：由所述第一导电层形成从所述公共线延伸出的下公共焊盘电极，所述第三掩模工序还包括：由所述第三导电层形成穿透所述保护膜和所述栅绝缘膜从而露出下所述公共焊盘电极的第二接触孔，并形成在所述第二接触孔内与所述保护膜接触的上公共焊盘电极。
所述第二掩模工序还包括：由所述第二导电层形成从所述数据线延伸出来同时与所述半导体图案重叠的下数据焊盘电极，所述第三掩模工序还包括：由所述第三导电层形成穿透所述保护膜从而露出所述下数据焊盘电极的第三接触孔，并形成在所述第三接触孔内与所述保护膜接触的上数据焊盘电极。
所述第二掩模工序还包括：由所述第二导电层形成与一部分选通线和选通线边上的一部分公共线重叠的上存储电极，其中在它们之间具有所述栅绝缘膜和所述半导体图案，并且所述上存储电极与所述像素电极相连。
在本方法中，所述上存储电极向由所述像素孔露出的像素电极突出，由此与所述像素电极相连。
这里，所述第三导电层包含透明导电材料、钛和钨中的至少一种。
这里，所述像素孔以及所述第一、第二和/或第三接触孔允许剥离剂渗入并去除对所述保护膜进行构图时使用的光刻胶图案。
附图说明
下面参照附图详细说明本发明的实施例，图中：
图1是示出传统水平电场施加型薄膜晶体管的结构的平面图；
图2是沿图1中的I-I’和II-II’线截取的截面图；
图3A到3D是逐步示出制造图2所示的薄膜晶体管基板的方法的截面图；
图4是示出根据本发明一个实施例的水平电场施加型薄膜晶体管基板的结构的平面图；
图5是沿图4中的III-III’、IV-IV’、V-V’、VI-VI’和VII-VII’线截取的薄膜晶体管基板的截面图；
图6A和图6B是分别用于说明根据本发明该实施例的薄膜晶体管基板的制造方法中的第一掩模工序的平面图和截面图；
图7A和图7B是分别用于说明根据本发明该实施例的薄膜晶体管基板的制造方法中的第二掩模工序的平面图和截面图；
图8A到图8D是用于具体说明根据本发明该实施例的薄膜晶体管基板的制造方法中的第二掩模工序的截面图；
图9A和图9B是分别用于说明根据本发明该实施例的薄膜晶体管基板的制造方法中的第三掩模工序的平面图和截面图；
图10A到图10D是用于具体说明根据本发明该实施例的薄膜晶体管基板的制造方法中的第三掩模工序的截面图；
具体实施方式
现在详细说明本发明的优选实施例，其示例在附图中示出。
下面，参照图4到10D详细说明本发明的优选实施例。
图4是示出根据本发明一个实施例的水平电场施加型薄膜晶体管基板的结构的平面图，图5是沿图4所示的III-III’、IV-IV’、V-V’、VI-VI’和VII-VII’线截取的薄膜晶体管基板的截面图。
参照图4和图5，该薄膜晶体管基板包括：设置在下基板145上的选通线102和相交的数据线104，这两者之间具有栅绝缘膜146；设置在各个交点处的薄膜晶体管106；设置在由交点限定的像素区中的像素电极114和公共电极118，其形成水平电场；以及与公共电极118相连的公共线116。此外，该薄膜晶体管基板包括：位于选通线102、公共线116和上存储电极122之间的重叠部分中的存储电容120、与选通线102相连的选通焊盘125、与数据线104相连的数据焊盘131、以及与公共线116相连的公共焊盘135。
提供有选通信号的选通线102和提供有数据信号的数据线104在交点处限定了像素区。这里，选通线102由第一导电层(即，栅金属层)形成，而数据线104是由第二导电层(即，源/漏金属层)形成。
公共线116和公共电极118提供用于驱动液晶的基准电压。公共线116包含在显示区中与选通线102平行的内部公共线116A，以及在非显示区中共同地连接到内部公共线116A上的外部公共线116B。公共电极118为指状，并从内部公共线116A延伸到像素区中。公共线116和公共电极118与选通线102一起形成为第一导电层。
薄膜晶体管106使得可以响应于选通线102的选通信号把数据线104的像素信号加载并保持在像素电极114中。为此，薄膜晶体管106包括：与选通线102相连的栅极108；与数据线104相连的源极110；与源极110相对的漏极112；隔着栅绝缘膜146与栅极108重叠从而限定了源极110和漏极112之间的沟道的有源层148；以及，位于有源层148的除沟道之外的区域之上的欧姆接触层150，其与源极110和漏极112进行欧姆接触。
此外，有源层148和欧姆接触层150与数据线104、下数据焊盘电极130和上存储电极122(它们与源极110和漏极112一起形成第二导电层)重叠。
像素电极114在像素区域中与公共电极118一起形成水平电场，并且与薄膜晶体管106的漏极112相连。更具体地，像素电极114包含平行于选通线102并与漏极112相连的水平部分114A，以及从水平部分114A延伸到像素区中并平行于公共电极118的指状部分114B。在像素区中，在穿透保护层152和栅绝缘膜146的像素孔164内将像素电极114形成为第三导电层(即，透明导电层或Ti层)。这使得无需像素电极114和公共电极118之间的台阶覆层(step coverage)。
此外，像素电极114的水平部分114A与漏极112的由像素孔164露出的一部分相连。结果，在像素电极114和公共电极118之间形成水平电场，其中通过薄膜晶体管106将像素信号提供给像素电极114，并通过公共线116将基准电压提供给公共电极118。具体地，在像素电极114的指状部分114B和公共电极118之间形成水平电场。通过该水平电场，薄膜晶体管基板和滤色器基板之间沿水平方向排列的液晶分子由于介电各向异性而发生旋转。光透过像素区的透射率取决于液晶分子的旋转程度，由此实现了灰度级。
存储电容120包括：作为第一下存储电极的一部分选通线；作为第二下存储电极的一部分内部公共线116A；以及隔着栅绝缘膜146、有源层148和欧姆接触层150与选通线102和内部公共线116A重叠的上存储电极122。这里，上存储电极122与数据线104、源极110和漏极112一起形成为第二导电层。此外，上存储电极122朝像素电极114的指状部分114B突出，从而通过像素孔164露出一部分上存储电极122，由此与像素电极114的指状部分114B相连。存储电容120使得可以稳定地保持充入像素电极114中的像素信号，直至充入下一个像素信号为止。
选通线102通过选通焊盘125与选通驱动器(未示出)相连。选通焊盘125包含：从选通线102延伸出的下选通焊盘电极124，和经由穿透栅绝缘膜146和保护膜152的第一接触孔166与下选通焊盘电极124相连的上选通焊盘电极128。
公共线116通过公共焊盘135从外部基准电压源(未示出)接收基准电压。公共焊盘135包括：从公共线116延伸出的下公共焊盘电极136，和经由穿透栅绝缘膜146和保护膜152的第二接触孔170与下公共焊盘电极136相连的上公共焊盘电极140。
数据线104通过数据焊盘131与数据驱动器(未示出)相连。数据焊盘131包括：从数据线104延伸出的下数据焊盘电极130，和经由穿透保护膜152的第三接触孔168与下数据焊盘电极130相连的上数据焊盘电极134。
在这种薄膜晶体管中，上选通焊盘电极128、上数据焊盘电极134和上公共焊盘电极140与像素电极114一起形成为第三导电层。通过去除在对保护膜152和栅绝缘膜146进行构图时所使用的光刻胶图案的剥离处理对第三导电层进行构图。由此，经过构图的第三导电层与保护膜152形成一个界面。剥离处理的应用将制造薄膜晶体管基板的过程中使用的掩模工序的数量减少为三道。在这种情况下，将像素孔164以及第一到第三接触孔166、170和168用作为浸透路径，由此提高了光刻胶图案的剥离性能。
图6A和图6B分别为上面的水平电场施加型薄膜晶体管基板的制造方法中的第一掩模工序的平面图和截面图。
如图6A和图6B所示，通过第一掩模工序在下基板145上形成包括选通线102、栅极108和下选通焊盘电极124、公共线116、公共电极118和下公共焊盘电极136的第一导电图案。
更具体地，通过诸如溅射等的淀积技术在上基板145上形成第一导电层。然后，利用第一掩模进行光刻和刻蚀处理，对第一导电层进行构图，由此形成包括选通线102、栅极108、下选通焊盘电极124、公共线116、公共电极118和下公共焊盘电极136的第一导电图案组。第一导电层由诸如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等的金属形成。
图7A和图7B分别为上面的薄膜晶体管基板的制造方法中的第二掩模工序的平面图和截面图。图8A到图8E为具体说明第二掩模工序的截面图。
首先，通过诸如等离子增强化学汽相沉积(PECVD)和溅射等淀积技术在具有栅金属图案组的下基板145上形成栅绝缘膜146。该栅绝缘膜146是由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。
如图7A和图7B所示，通过第二掩模工序形成包括位于栅绝缘膜146上的有源层148和欧姆接触层150的半导体图案，以及包括数据线104、源极110、漏极112、下数据焊盘电极130和上存储电极122的第二导电图案组。
更具体地，如图8A所示，通过诸如PECVD和溅射的淀积技术在栅绝缘膜146上依次形成非晶硅层148A、n+非晶硅层150A和第二导电层156。这里，第二导电层156由诸如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等的金属形成。
接下来，在第二导电层156上整体地涂布光刻胶膜，然后利用第二掩模(其为部分曝光掩模)进行光刻，在第二导电层156上形成具有如图8A所示的台阶覆层的光刻胶图案158。在这种情况下，将在要形成薄膜晶体管的沟道的部分中具有衍射曝光部分(半透射部分)的部分曝光掩模用作为第二掩模。这样，与第二掩模的衍射曝光部分(或半透射部分)相对应的光刻胶图案158的高度低于与第二掩模的透射部分(或遮蔽部分)相对应的光刻胶图案158的高度。换言之，沟道部分处的光刻胶图案158的高度低于其它源/漏金属图案部分处的光刻胶图案158的高度。
随后，如图8B所示，利用光刻胶图案进行湿法刻蚀，对第二导电层156进行构图，由此提供包括数据线104、薄膜晶体管部分的源极110、与源极110一体的漏极112、下数据焊盘电极130和上存储电极122的第二导电金属图案组。上存储电极122与选通线102和内部公共线116A的一部分重叠。此外，如图8B所示，利用同一光刻胶图案158进行干法刻蚀，同时对n+非晶硅层150A和非晶硅层148A进行构图，由此提供具有沿第二导电图案组所形成的结构的欧姆接触层150和有源层148。
如图8C所示，利用氧(O2)等离子体进行灰化处理，去除在具有较低高度的沟道部分处的光刻胶图案158。其它第二导电图案组部分处的光刻胶图案158的高度降低，但没有完全去除。
如图8C所示，利用剩余的光刻胶图案158进行干法刻蚀，从形成了沟道的部分中刻蚀掉第二导电层和欧姆接触层150，由此使源极110与漏极112断开并露出有源层148。
然后，如图8D所示，通过剥离处理完全去除残留在第二导电图案组部分上的光刻胶图案158。
图9A和图9B分别为上面的薄膜晶体管基板的制造方法中的第三掩模工序的平面图和截面图。图10A到图10D为具体示出第三掩模工序的截面图。
如图9A和图9B所示，对保护膜152和栅绝缘膜146进行构图，并形成包括像素电极114、上选通焊盘电极128、上数据焊盘电极134和上公共焊盘电极140的第三导电图案组。在第三导电图案组和经过构图的保护膜152之间形成了界面，但没有重叠部分。
更具体地，如图10A所示，在具有第二导电图案组的栅绝缘膜146上完整地形成保护膜152。保护膜152是由与栅绝缘膜146相类似的无机绝缘材料或者有机绝缘材料形成。此外，如图10A所示，利用第三掩模进行光刻，在存在保护膜152的部分中形成光刻胶图案160。
如图10B所示，利用光刻胶图案160进行干法刻蚀，对保护膜152和栅绝缘膜146进行构图，由此形成穿透保护膜152或者穿透保护膜152和栅绝缘膜146的像素孔164以及第一到第三接触孔166、170和168。像素孔164在要形成像素电极的部分中露出一部分漏极112，并露出上存储电极122的伸出部分。此外，第一接触孔166露出下选通焊盘电极124；第二接触孔170露出下公共焊盘电极136；第三接触孔168露出下数据焊盘电极130。
随后，如图10C所示，通过诸如溅射的淀积技术在存在光刻胶图案160的薄膜晶体管基板上整体地形成第三导电层172。第三导电层172由诸如氧化铟锡(ITO)、氧化锡(TO)或氧化铟锌(IZO)等的透明导电薄膜形成。另选地，第三导电膜172由诸如钛(Ti)或钨(W)等的具有高耐蚀性和高强度的金属制成。
通过剥离法，连同第三导电层172一起去除光刻胶图案160，由此对第三导电层172进行构图。这样，如图10D所示，像素孔164以及第一到第三接触孔166、170和168分别具有了像素电极114、上选通焊盘电极128、上公共焊盘电极140和上数据焊盘电极134。
在这种情况下，在不存在光刻胶图案160的部分中形成像素孔164以及第一到第三接触孔162、166和170，以使得更多的剥离剂A能渗入到光刻胶图案160和保护膜152之间的界面中。结果，可以容易地通过剥离剂A使覆盖有第三导电层172的光刻胶图案160脱离保护膜152。更具体地，由于保护膜152的过蚀，在保护膜152的形成了像素孔164以及第一到第三接触孔162、166和170的部分中，光刻胶图案160的边缘具有比保护膜152的边缘更为突出的形状(未示出)，由此发生了渗入。淀积在光刻胶图案160的边缘和保护膜的边缘之间的第三导电层172是开口的，或者相对较薄地淀积在光刻胶图案160的突出边缘上，由此使得剥离剂可以容易地渗入到下面的区域中，从而实现剥离。
如上所述，通过剥离将第三导电层172的无用部分与光刻胶图案160一起去除，使得第三导电图案组与保护膜152接触。更具体地，在像素孔164内设置像素电极114，使其与露出的漏极112和上存储电极122相连。上选通焊盘电极128、上公共焊盘电极140和上数据焊盘电极134分别位于相应的接触孔166、170和168内，分别与下选通焊盘电极124、下公共焊盘电极136和下数据焊盘电极130相连。
如上所述，采用剥离工艺制造第三导电层减少了掩模工序的数量。由此，使用三道掩模工序制造出薄膜晶体管基板，这简化了制造过程，从而降低了制造成本并提高了产品产量。
此外，将穿透保护膜的像素孔以及第一到第三接触孔用作为剥离剂渗入渗透路径，从而可以有效地改善覆盖有第三导电层的光刻胶图案的剥离。
虽然通过上述图中所示的实施例说明了本发明，但是本领域普通技术人员应当理解本发明并不限于这些实施例，而是可以在不脱离本发明的实质的情况下对其进行各种变化和改进。因此，本发明的范围应当只由附加权利要求及其等价物来限定。

Claims (32)

1.一种薄膜晶体管基板，包括：
形成在基板上的第一导电层，该第一导电层包含相互平行的选通线和公共线；
所述第一导电层上的栅绝缘膜；
形成数据线的第二导电层，所述数据线隔着所述栅绝缘膜而与所述选通线和所述公共线交叉，从而限定了像素区；
与所述选通线和所述数据线相连的薄膜晶体管；
包括所述薄膜晶体管并与所述数据线重叠的半导体图案；
从所述公共线延伸到所述像素区中的公共电极，所述公共电极由所述第一导电层形成；
覆盖所述数据线、选通线、公共线、公共电极以及所述薄膜晶体管的保护膜；和
形成像素电极的第三导电层，所述像素电极在所述像素区中的穿透所述保护膜和所述栅绝缘膜的像素孔内与所述薄膜晶体管相连并与所述保护膜接触，以与所述公共电极一起形成水平电场。
2.根据权利要求1所述的基板，还包括：
从所述选通线延伸出的下选通焊盘电极；
穿透所述保护膜和所述栅绝缘膜从而露出所述下选通焊盘电极的第一接触孔；和
选通焊盘，其在所述第一接触孔内与所述保护膜接触，并具有由所述第三导电层形成的上选通焊盘电极。
3.根据权利要求2所述的基板，还包括：
从所述公共线延伸出的下公共焊盘电极；
穿透所述保护膜和所述栅绝缘膜从而露出所述下公共焊盘电极的第二接触孔；和
公共焊盘，其在所述第二接触孔内与所述保护膜接触，并具有由所述第三导电层形成的上公共焊盘电极。
4.根据权利要求3所述的基板，还包括：
从所述数据线延伸出的下数据焊盘电极；
穿透所述保护膜从而露出所述下数据焊盘电极的第三接触孔；和
数据焊盘，其在所述第三接触孔内与所述保护膜接触，并具有由所述第三导电层形成的上数据焊盘电极，
其中，所述半导体图案与所述下数据焊盘电极重叠。
5.根据权利要求1所述的基板，还包括：
与所述像素电极连接的存储电容；
其中，所述存储电容包括与所述选通线连接的第一下存储电极、与所述选通线边上的所述公共线连接的第二下存储电极、与所述像素电极连接并隔着所述栅绝缘膜位于所述第一和第二下存储电极上面的栅存储电极，
其中，所述半导体图案与所述上存储电极重叠。
6.根据权利要求5所述的基板，其特征在于，所述像素电极与所述薄膜晶体管的漏极由所述像素孔露出的一部分和所述上存储电极的一部分相连。
7.一种制造薄膜晶体管基板的方法，所述方法包括：
利用第一导电层在基板上形成选通线以及与所述选通线相连的栅极；
利用所述第一导电层形成平行于所述选通线的公共线以及从所述公共线延伸到像素区中的公共电极；
在包含所述第一导电层的所述基板上涂布栅绝缘膜；
在所述栅绝缘膜的预期区域中形成半导体图案；
利用第二导电层在所述半导体图案上形成与所述选通线和所述公共线交叉的数据线、与所述数据线相连的源极和与所述源极相对的漏极；
在包含所述第二导电层的所述基板上涂布保护膜；
对所述保护膜和所述栅绝缘膜进行构图，以露出一部分所述漏极，并在所述像素区域中提供像素孔，要在所述像素孔中形成与所述公共电极一起形成水平电场的像素电极；并且
对所述第三导电层进行构图，以在所述像素孔中提供与所述露出的漏极相连并与所述保护膜接触的像素电极。
8.根据权利要求7所述的方法，其特征在于，对所述保护膜和所述栅绝缘膜进行构图的步骤包括：
利用掩模在所述保护膜上形成光刻胶图案；并且
对由所述光刻胶图案露出的保护膜以及所述栅绝缘膜进行刻蚀。
9.根据权利要求8所述的方法，其特征在于，对所述第三导电层进行构图的步骤包括：
在对所述保护膜进行刻蚀之后，在经过构图的保护膜上残留的光刻胶图案上形成所述第三导电层；并且
去除覆盖有所述第三导电层的所述残留光刻胶图案。
10.根据权利要求7所述的方法，还包括：
利用所述第一导电层形成从所述选通线延伸出的下选通焊盘电极；
形成穿透所述保护膜和所述栅绝缘膜的第一接触孔，以露出所述下选通焊盘电极；并且
利用所述第三导电层形成在所述第一接触孔内与所述保护膜接触的上选通焊盘电极。
11.根据权利要求10所述的方法，还包括：
利用所述第一导电层形成从所述公共线延伸出的下公共焊盘电极；
形成穿透所述保护膜和所述栅绝缘膜的第二接触孔，以露出所述下公共焊盘电极；并且
利用所述第三导电层形成在所述第二接触孔内与所述保护膜接触的上公共焊盘电极。
12.根据权利要求11所述的方法，还包括：
利用所述第二导电层形成从所述数据线延伸出的下数据焊盘电极；
形成穿透所述保护膜的第三接触孔，以露出所述下数据焊盘电极；并且
利用所述第三导电层形成在所述第三接触孔内与所述保护膜接触的上数据焊盘电极。
13.根据权利要求7所述的方法，还包括：利用所述第二导电层形成隔着所述栅绝缘膜和所述半导体图案而与所述选通线的一部分和邻接所述选通线的公共线的一部分重叠的上存储电极，所述上存储电极与所述像素电极相连。
14.根据权利要求13所述的方法，其特征在于，所述上存储电极朝所述像素电极突出并由所述像素孔露出，由此与所述像素电极相连。
15.根据权利要求7所述的方法，其特征在于，所述第三导电层包含透明导电材料、钛和钨中的至少一种。
16.根据权利要求12所述的方法，其特征在于，利用所述像素孔以及所述第一、第二或第三接触孔中的至少一个作为剥离剂的渗透路径，用于去除对所述保护膜进行构图时使用的光刻胶图案。
17.一种制造薄膜晶体管基板的方法，所述方法包括：
第一掩模工序，利用第一导电层在基板上形成选通线、与所述选通线相连的栅极、平行于所述选通线的公共线和从所述公共线延伸到像素区中的公共电极；
第二掩模工序，在包含所述第一导电层的所述基板上涂布栅绝缘膜，在所述栅绝缘膜的预期区域中形成半导体图案，并利用第二导电层在所述半导体图案上形成与所述选通线和所述公共线交叉的数据线、与所述数据线相连的源极和与所述源极相对的漏极；和
第三掩模工序，在包含所述第二导电层的所述基板上涂布保护膜，对所述保护膜和所述栅绝缘膜一起进行构图，以限定像素孔，并利用第三导电层形成在所述像素孔内与所述漏极相连并与所述保护膜接触的像素电极，所述像素电极与所述公共电极一起形成水平电场，
其中，所述第三掩模工序包括：
在所述基板的整个表面上涂布所述保护膜；
利用掩模在所述保护膜上形成光刻胶图案；
对通过所述光刻胶图案露出的所述保护膜和所述栅绝缘膜进行构图；
在经过构图的保护膜上残留的所述光刻胶图案上形成第三导电层；并且
去除覆盖有所述第三导电层的所述光刻胶图案，以对所述第三导电层进行构图。
18.根据权利要求17所述的方法，其特征在于，
所述第一掩模工序还包括：利用所述第一导电层形成从所述选通线延伸出的下选通焊盘电极，并且
所述第三掩模工序还包括：利用所述第三导电层形成穿透所述保护膜和所述栅绝缘膜从而露出所述下选通焊盘电极的第一接触孔，并形成在所述第一接触孔内与所述保护膜接触的上选通焊盘电极。
19.根据权利要求18所述的方法，其特征在于，
所述第一掩模工序还包括：利用所述第一导电层形成从所述公共线延伸出的下公共焊盘电极，并且
所述第三掩模工序还包括：利用所述第三导电层形成穿透所述保护膜和所述栅绝缘膜从而露出所述下公共焊盘电极的第二接触孔，并形成在所述第二接触孔内与所述保护膜接触的上公共焊盘电极。
20.根据权利要求19所述的方法，其特征在于，
所述第二掩模工序还包括：利用所述第二导电层形成从所述数据线延伸出来同时与所述半导体图案重叠的下数据焊盘电极，并且
所述第三掩模工序还包括：利用所述第三导电层形成穿透所述保护膜从而露出所述下数据焊盘电极的第三接触孔，并形成在所述第三接触孔内与所述保护膜接触的上数据焊盘电极。
21.根据权利要求17所述的方法，其特征在于，所述第二掩模工序还包括：利用所述第二导电层形成隔着所述栅绝缘膜和所述半导体图案与所述选通线的一部分和邻接所述选通线的所述公共线的一部分重叠的上存储电极，所述上存储电极与所述像素电极相连。
22.根据权利要求17所述的方法，其特征在于，所述上存储电极朝所述像素电极突出并由所述像素孔露出，由此与所述像素电极相连。
23.根据权利要求17所述的方法，其特征在于，所述第三导电层包含透明导电材料、钛和钨中的至少一种。
24.根据权利要求20所述的方法，其特征在于，利用所述像素孔以及所述第一、第二或第三接触孔中的至少一个作为剥离剂的渗透路径，用于去除对所述保护膜进行构图时使用的光刻胶图案。
25.一种薄膜晶体管基板，包括：
形成在基板上的最多三个导电层，这些导电层通过非导电层彼此隔开；
形成晶体管的有源层；
与所述有源层和所述基板接触的像素电极；和
与所述基板接触的公共电极，所述公共电极和像素电极由不同的导电层形成。
26.根据权利要求25所述的基板，还包括：与所述有源层相连的数据线、与所述数据线交叉的选通线、以及位于所述数据线之间的外部公共线，所述公共电极从所述外部公共线延伸出来。
27.根据权利要求26所述的基板，其特征在于，所述外部公共线平行于所述选通线，并且所述公共电极平行于所述数据线。
28.根据权利要求27所述的基板，其特征在于，所述像素电极交插在所述公共电极之间。
29.根据权利要求27所述的基板，其特征在于，所述像素电极还包括平行于所述选通和公共线的第一部分，从所述第一部分延伸出所述像素电极的平行于所述公共电极的第二部分。
30.根据权利要求26所述的基板，还包括：
与所述像素电极连接的存储电容；
其中，所述存储电容包括与所述选通线连接的第一下存储电极、与所述选通线边上的所述公共线连接的第二下存储电极、与所述像素电极连接并隔着所述栅绝缘膜位于所述第一和第二下存储电极上面的栅存储电极。
31.根据权利要求30所述的基板，其特征在于，所述有源层与所述上存储电极重叠。
32.根据权利要求25所述的基板，其特征在于，所述像素电极与一个以上的所述导电层接触。
CNB2004100856441A 2003-11-04 2004-10-14 水平电场施加型液晶显示器及其制造方法 Expired - Fee Related CN100376996C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0077657 2003-11-04
KR1020030077657 2003-11-04
KR1020030077657A KR100560400B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1614484A CN1614484A (zh) 2005-05-11
CN100376996C true CN100376996C (zh) 2008-03-26

Family

ID=34545737

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100856441A Expired - Fee Related CN100376996C (zh) 2003-11-04 2004-10-14 水平电场施加型液晶显示器及其制造方法

Country Status (3)

Country Link
US (1) US7388226B2 (zh)
KR (1) KR100560400B1 (zh)
CN (1) CN100376996C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914891B2 (en) * 2005-12-28 2011-03-29 Kimberly-Clark Worldwide, Inc. Wipes including microencapsulated delivery vehicles and phase change materials
US20070202185A1 (en) * 2005-12-28 2007-08-30 Kimberly-Clark Worldwide, Inc. Microencapsulated Delivery Vehicles Having Fugitive Layers
KR101255782B1 (ko) * 2005-12-29 2013-04-17 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101294689B1 (ko) * 2006-05-29 2013-08-08 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치의 제조방법
US8268488B2 (en) * 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102426423B1 (ko) * 2015-10-01 2022-08-04 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2333393A (en) * 1995-08-19 1999-07-21 Lg Electronics Inc Liquid crystal display
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6088072A (en) * 1996-12-30 2000-07-11 Lg. Philips Lcd Co., Ltd. Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US20010013915A1 (en) * 1999-12-16 2001-08-16 In-Duk Song In-plane switching LCD panel
US20020008798A1 (en) * 2000-05-12 2002-01-24 Song Jang-Kun Thin film transistor array substrate for liquid crystal display and method for fabricating the same
JP2002098996A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
US20020191138A1 (en) * 2001-04-17 2002-12-19 Nec Corporation Active matrix type liquid crystal display device and fabrication method thereof
US20030123009A1 (en) * 2001-12-28 2003-07-03 Lg.Philips Lcd., Ltd. Array substrate for IPS mode liquid crystal display device and fabricating method for the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20030033515A (ko) 2001-10-23 2003-05-01 주식회사 엘지이아이 김치실을 구비한 냉장고
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100476366B1 (ko) 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101157222B1 (ko) * 2003-06-28 2012-06-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2333393A (en) * 1995-08-19 1999-07-21 Lg Electronics Inc Liquid crystal display
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6088072A (en) * 1996-12-30 2000-07-11 Lg. Philips Lcd Co., Ltd. Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
US20010013915A1 (en) * 1999-12-16 2001-08-16 In-Duk Song In-plane switching LCD panel
US20020008798A1 (en) * 2000-05-12 2002-01-24 Song Jang-Kun Thin film transistor array substrate for liquid crystal display and method for fabricating the same
JP2002098996A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
US20020191138A1 (en) * 2001-04-17 2002-12-19 Nec Corporation Active matrix type liquid crystal display device and fabrication method thereof
US20030123009A1 (en) * 2001-12-28 2003-07-03 Lg.Philips Lcd., Ltd. Array substrate for IPS mode liquid crystal display device and fabricating method for the same

Also Published As

Publication number Publication date
KR100560400B1 (ko) 2006-03-14
CN1614484A (zh) 2005-05-11
US20050093029A1 (en) 2005-05-05
US7388226B2 (en) 2008-06-17
KR20050042989A (ko) 2005-05-11

Similar Documents

Publication Publication Date Title
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
CN100399193C (zh) 掩模
CN100368918C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN100580531C (zh) 液晶显示器件及其制造方法
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100380220C (zh) 液晶显示器件及其制造方法
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
KR20040062013A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
CN100368919C (zh) 施加水平电场型液晶显示器件及其制造方法
CN100345053C (zh) 利用水平电场的薄膜晶体管基板及其制造方法
CN109752891A (zh) 阵列基板及其制备方法、显示面板
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
CN100376996C (zh) 水平电场施加型液晶显示器及其制造方法
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100464235C (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20171014

CF01 Termination of patent right due to non-payment of annual fee