CN101191967B - 液晶显示装置的阵列基板及其制造方法 - Google Patents

液晶显示装置的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101191967B
CN101191967B CN2007101269072A CN200710126907A CN101191967B CN 101191967 B CN101191967 B CN 101191967B CN 2007101269072 A CN2007101269072 A CN 2007101269072A CN 200710126907 A CN200710126907 A CN 200710126907A CN 101191967 B CN101191967 B CN 101191967B
Authority
CN
China
Prior art keywords
layer
photoresist pattern
electrode
data
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101269072A
Other languages
English (en)
Other versions
CN101191967A (zh
Inventor
林周洙
金孝昱
郭喜荣
洪玄硕
安炳喆
林柄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101191967A publication Critical patent/CN101191967A/zh
Application granted granted Critical
Publication of CN101191967B publication Critical patent/CN101191967B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供液晶显示装置的阵列基板及其制造方法。液晶显示装置的阵列基板包括：基板；所述基板上的选通线；薄膜晶体管，该薄膜晶体管包括所述选通线的栅极、所述栅极上方的栅绝缘层、所述栅绝缘层上的有源层和所述有源层上的欧姆接触层、以及所述欧姆接触层上方的源极和漏极；电连接到所述漏极的像素电极；电连接到所述源极并与所述选通线交叉的数据线；与所述像素电极间隔开的公共电极；以及直接位于所述像素电极与所述公共电极之间以及直接位于所述源极与所述漏极之间的钝化层。

Description

液晶显示装置的阵列基板及其制造方法
技术领域
本发明的实施方式涉及一种液晶显示装置，更具体地说，涉及一种液晶显示(LCD)装置的阵列基板及其制造方法。
背景技术
根据液晶材料的光学各向异性和偏光性质对液晶显示(LCD)装置进行驱动。液晶分子具有细长形状，并且液晶分子沿配向方向规则排列。光线沿液晶分子的细长形状透过LCD装置。液晶分子的配向取决于施加到液晶分子的电场的强度或方向。通过控制电场的强度或方向，液晶分子的配向改变，并显示图像。包括薄膜晶体管作为多个像素的开关器件的有源矩阵液晶显示(AMLCD)装置已得到广泛应用，因为其具有高分辨率和显示快速移动图像的能力。
通常，LCD装置包括两个基板，这两个基板彼此间隔开并彼此面对，在两个基板之间插入有液晶层。各个基板包括电极。各个基板的电极彼此相对。通过向各个电极施加电压，在电极之间感应出电场。液晶分子的配向方向根据电场强度或电场方向的变化而改变。电场方向与基板垂直。LCD装置具有相对较高的透射率和很大的孔径比。然而，LCD装置可能具有很窄的视角。为了增大视角，已提出各种模式。在这些宽视角模式中，参照附图对现有技术的面内切换(IPS)型LCD装置进行描述。
图1是根据现有技术的IPS型LCD装置的示意性剖面图。如图1所示，根据现有技术的IPS型LCD装置包括下基板10、上基板40、以及在下基板10与上基板40之间插入的液晶层LC。在下基板10上的各个像素P中形成有薄膜晶体管T、公共电极30和像素电极32。薄膜晶体管T包括栅极14、半导体层18、源极20和漏极22。半导体层18位于栅极14上方，栅绝缘层16在半导体层18与栅极14之间。源极20和漏极22形成在半导体层18上并彼此间隔开。公共电极30和像素电极32中的每一个都包括多个图案。公共电极30和像素电极32彼此间隔开并彼此交替。
虽然没有在图1中示出，但是沿像素P的第一侧形成有选通线，沿像素P的大致与第一侧垂直的第二侧形成有数据线。在下基板10上还形成有公共线。公共线向公共电极30提供电压。
上基板40与下基板10间隔开。在上基板40的内表面上形成有黑底42和滤色器层，该滤色器层包括红色滤色器34a和绿色滤色器34b。滤色器层进一步包括蓝色滤色器(没有示出)。在选通线、数据线和薄膜晶体管T上方设置有黑底42。滤色器层34a和34b各自设置在各个像素P中。
可以将包括薄膜晶体管T、公共电极30和像素电极32的下基板10称为阵列基板。由在公共电极30与像素电极32之间感应出的水平电场45来驱动液晶层LC的液晶分子。可以将包括黑底42以及滤色器层34a和34b的上基板40称为滤色器基板。
参照图2对现有技术的IPS型LCD装置的阵列基板进行描述。更具体地说，图2是示意性地示出根据现有技术的通过4掩膜工艺制造的IPS型LCD装置的阵列基板的平面图。如图2所示，在绝缘基板50上沿一方向形成选通线54。数据线92与选通线54交叉以限定像素区P。在选通线54一端形成有选通焊盘56，在数据线92一端形成有数据焊盘94。公共线58与选通线54间隔开并平行。公共线58沿着像素区P的一侧布置。选通焊盘端子GP形成在选通焊盘56上，并与选通焊盘56接触。数据焊盘端子DP形成在数据焊盘94上，并与数据焊盘94接触。
在相邻选通线54与数据线92交叉的地方形成有薄膜晶体管T。薄膜晶体管T包括栅极52、有源层84、欧姆接触层(没有示出)、源极88和漏极90。栅极52连接到选通线54。有源层84和欧姆接触层顺序地设置在栅极52上。源极88和漏极90设置在欧姆接触层上。源极88连接到数据线92。在数据线92下方设置有本征非晶硅图案72。漏极90与源极88间隔开。
在像素区P中形成有像素电极PXL和公共电极Vcom。像素电极PXL与漏极90接触，公共电极Vcom与公共线58接触。像素电极PXL与公共电极Vcom彼此间隔开。
在根据现有技术的IPS型LCD装置的阵列基板中，通过同一工艺来形成源极88、漏极90、数据线92和有源层84。因此，有源层84、源极88、漏极90、本征非晶硅图案72和数据线92顺序地层叠，其中在源极88、漏极90和数据线92侧暴露出有源层84和本征非晶硅图案72。
这里，有源层84和本征非晶硅图案72暴露于光，从而其中可能出现光电流。有源层84中的光电流充当在薄膜晶体管截止时流动的漏电流，并导致薄膜晶体管T的错误工作。本征非晶硅图案72中的光电流导致与其附近的电极发生耦合，由于该耦合而使得液晶分子(没有示出)错误地配向。相应地，在显示的图像上出现波动噪声。薄膜晶体管中的截止电流和在显示中发生波动噪声通常出现在其中通过同一工艺构图出源极、漏极和有源层的LCD装置中。
图3A到3H、图4A到4H、图5A到5H以及图6A到6H例示了根据现有技术的IPS型LCD装置的阵列基板的制造过程。图3A到3H是沿图2的线II-II截取的剖面图。图4A到4H是沿图2的线III-III截取的剖面图。图5A到5H是沿图2的线IV-IV截取的剖面图。图6A到6H是沿图2的线V-V截取的剖面图。
图3A、图4A、图5A和图6A表示第一掩模工艺。如图3A、图4A、图5A和图6A所示，在基板50上限定开关区S、像素区P、选通区G、数据区D和公共信号区CS。在包括S区、P区、G区和D区和CS区的基板50上形成图2的选通线54和栅极50。选通线54设置在选通区G中并沿第一方向延伸。选通线54在其一端包括选通焊盘56。栅极52连接到选通线54并设置在开关区S中。同时，在公共信号区CS中形成公共线58。公共线58与选通线54间隔开并平行。
通过淀积选自导电金属组的一种或更多种材料来形成选通线54、选通焊盘56、栅极52和公共线58，所述导电金属组包括铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)和钼(Mo)。选通线54、选通焊盘56、栅极52和公共线58可以是上述金属材料的单层，或者可以是铝(Al)/铬(Cr)或铝(Al)/钼(Mo)的双层。
图3B到3F、图4B到4F、图5B到5F以及图6B到6F表示第二掩模工艺。如图3B、图4B、图5B和图6B所示，在包括选通线54、选通焊盘56、栅极52和公共线58的基板50的整个表面上方形成栅绝缘层60、本征非晶硅层(a-Si:H)62、掺杂非晶硅层(n+或p+a-Si:H)64和导电金属层66。通过淀积选自无机绝缘材料组的一种或更多种材料来形成栅绝缘层60，该无机绝缘材料组包括氮化硅(SiNx)和氧化硅(SiO2)。通过淀积选自上述导电金属组的一种或更多种材料来形成导电金属层66。
通过用光刻胶涂覆包括导电金属层66的基板50的整个表面，形成光刻胶层68。将掩模M设置在光刻胶层68上方。该掩模M包括透光部分B1、遮光部分B2和半透光部分B3。透光部分B1透射基本全部的光。透光部分B1下方的光刻胶层68完全曝光，由此发生化学变化。遮光部分B2完全遮蔽光。半透光部分B3包括狭缝或半透明层，以降低光的强度或透光率。这样，光刻胶层通过半透光部分B3而部分曝光。
在开关区S中在栅极52上方设置半透光部分B3。在开关区S和数据区D中在光刻胶层68上方设置遮光部分B2。在开关区S中，在半透光部分B3的两侧设置遮光部分B2。在除开关区S和数据区D之外的其他区域中设置透光部分B1。通过掩模M对光刻胶层68进行曝光，然后对其进行显影。
参照图3C、图4C、图5C和图6C，分别在开关区S和数据区D中形成第一光刻胶图案70a和第二光刻胶图案70b。第一光刻胶图案70a具有与栅极52对应的第一部分、以及与除栅极52之外的开关区S对应的第二部分。第二部分比第一部分厚。
随后，通过将第一光刻胶图案70a和第二光刻胶图案70b用作刻蚀掩模，选择性地去除导电金属层66、掺杂非晶硅层64和本征非晶硅层62。根据导电金属层66的材料，可以与下面的层64和62同时去除导电金属层66。作为另一种选择，可以对导电金属层66进行湿法刻蚀。然后，可以对掺杂非晶硅层64和本征非晶硅层62进行干法刻蚀。
如图3D、图4D、图5D和图6D所示，分别在第一光刻胶图案70a和第二光刻胶图案70b下面形成第一金属图案78和第二金属图案82。分别在第一金属图案78和第二金属图案82下面形成第一半导体图案76和第二半导体图案80。第一半导体图案76和第二半导体图案80中的每一个都包括本征非晶硅图案72和掺杂非晶硅图案74。
如图3E、图4E、图5E和图6E所示，进行灰化工艺以去除第一光刻胶图案70a的与栅极52对应的第一部分，暴露出与栅极52对应的第一金属图案78。此时，也部分地去除第一光刻胶图案70a的其他部分和第二光刻胶图案70b。在第一光刻胶图案70a和第二光刻胶图案70b的周缘处，部分暴露出第一金属图案78和第二金属图案82。然后，去除暴露的第一金属图案78和第一半导体层76的掺杂非晶硅图案74。
参照图3F、图4F、图5F和图6F，形成源极88、漏极90和数据线92。沿与第一方向交叉的第二方向形成数据线92。在数据线92一端形成数据焊盘94。栅极52上方的图3E的第一半导体图案76的本征非晶硅图案72充当有源层84，图3E的第一半导体图案76的掺杂非晶硅图案74(现在已被分为两部分)充当欧姆接触层86。当部分去除图3E的第一半导体图案76的掺杂非晶硅图案74时，对本征非晶硅图案即有源层84进行过刻蚀，从而粒子不会残留在有源层84的表面上。随后，去除光刻胶图案70a和70b。
图3G、图4G、图5G和图6G表示第三掩模工艺。如图3G、图4G、图5G和图6G所示，在包括源极88、漏极90以及数据线92(其包括数据焊盘94)的基板50的大致整个表面上方形成钝化层96。可以通过淀积选自无机绝缘材料组的一种无机绝缘材料来形成钝化层96，该无机绝缘材料组包括氮化硅(SiNx)和氧化硅(SiO2)。作为另一种选择，可以通过用选自有机绝缘材料组的一种有机绝缘材料来涂覆基板50，从而形成钝化层96，该有机绝缘材料组包括苯并环丁烯(BCB)和丙烯酸树脂。
随后，对钝化层96进行构图，由此形成漏接触孔98a、公共线接触孔98b、选通焊盘接触孔98c和数据焊盘接触孔98d。漏接触孔98a部分暴露漏极90。公共线接触孔98b部分暴露公共线58。选通焊盘接触孔98c部分暴露选通焊盘56。数据焊盘接触孔98d部分暴露数据焊盘94。
图3H、图4H、图5H和图6H表示第四掩模工艺。如图3H、图4H、图5H和图6H所示，通过在包括钝化层96的基板650上淀积选自透明导电金属组的一种透明导电金属、然后对其进行构图，从而在像素区P中形成像素电极PXL和公共电极Vcom，该透明导电金属组包括氧化铟锡(ITO)和氧化铟锌(IZO)。像素电极PXL接触漏极90，公共电极Vcom接触公共线58。像素电极PXL和公共电极Vcom的每一个都包括与数据线92平行的多个图案。公共电极Vcom与像素电极PXL交替。用像素电极PXL和公共电极Vcom同时形成选通焊盘端子GP和数据焊盘端子DP。选通焊盘端子GP接触选通焊盘56。数据焊盘端子DP接触数据焊盘94。
可以通过上述四掩模工艺制造EPS型LCD装置的阵列基板。由于通过同一工艺来形成有源层、源极和漏极，因此可以减少制造成本和时间。也可以降低出现问题的概率。然而，在通过四掩模工艺制造的阵列基板中，第二半导体图案80形成在数据线92下面，第二半导体图案80的本征非晶硅图案72在数据线92的侧面暴露出来。如上所述，暴露的本征非晶硅图案72受到光的影响，并导致显示的图像中的波动噪声。此外，有源层84也伸出栅极52并暴露于光。这样，在有源层84中出现光电流，这导致薄膜晶体管错误地工作。
发明内容
因此，本发明的实施方式旨在提供一种面内切换型液晶显示装置的阵列基板及其制造方法，其本质上消除了由于现有技术的局限和缺点而导致的一个或更多个问题。
本发明的实施方式的目标是提供一种面内切换型液晶显示装置的阵列基板及其制造方法，其最小化漏电流并且防止所显示图像上的波动噪声。
另一目标是提供一种面内切换型液晶显示装置的阵列基板及其制造方法，其减少制造成本和时间。
本发明的其他特征和优点将在以下说明中进行阐述，一部分将从这些说明中变得清楚，或者可以通过实施本发明来获知。本发明的目标和其他优点将通过在说明书及其权利要求书以及附图中具体指出的结构而实现并获得。
为了实现这些和其他优点，并且根据具体体现和广泛描述的本发明的宗旨，本发明提供了一种液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；薄膜晶体管，该薄膜晶体管包括所述选通线的栅极、所述栅极上的栅绝缘层、所述栅绝缘层上的有源层和所述有源层上的欧姆接触层、以及所述欧姆接触层上的源极和漏极；电连接到所述漏极的像素电极；电连接到所述源极并与所述选通线交叉的数据线；与所述像素电极间隔开的公共电极；以及直接位于所述像素电极与所述公共电极之间以及直接位于所述源极与所述漏极之间的钝化层。应当理解，以上概述和以下详述都是示例性和解释性的，旨在提供对如权利要求所述的本发明的进一步解释。
在另一方面，本发明提供了一种具有基板的液晶显示装置的制造方法，所述基板在其上限定有开关区、像素区、数据区和公共信号区，所述制造方法包括以下步骤：在所述开关区中形成具有栅极的选通线，在所述公共信号区中形成公共线；在所述开关区的至少一部分中形成栅绝缘层、有源层和欧姆接触层，连同在所述像素区中仅形成栅绝缘层；通过如下方式在所述欧姆接触层上形成源极和漏极：在所述源极与所述漏极之间形成到所述有源层的开口；形成电连接到所述源极并与所述选通线交叉的数据线；形成电连接到所述漏极的像素电极和与所述像素电极间隔开的公共电极；以及在所述像素电极与所述公共电极之间的所述栅绝缘层上以及在所述源极与所述漏极之间的所述有源层上形成钝化层。
在另一方面中，本发明提供了一种液晶显示装置的阵列基板的制造方法，该制造方法包括以下步骤：通过第一掩模工艺在基板上形成栅极和选通线；通过第二掩模工艺，形成顺序地设置在包括所述栅极和所述选通线的所述基板上的栅绝缘层、有源层、欧姆接触层和数据线；通过第三掩模工艺在所述基板上形成源极、漏极、公共电极和像素电极；以及在所述公共电极与所述像素电极之间以及在所述源极与所述漏极之间的所述有源层上形成钝化层。
应当理解，以上概述和以下详述都是示例性和解释性的，旨在提供对如权利要求所述的本发明的进一步解释。
附图说明
附图被包括进来以提供对本发明的进一步理解，其被并入且构成本说明书的一部分，附图示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是根据现有技术的IPS型LCD装置的示意性剖面图；
图2是示意性地示出根据现有技术的IPS型LCD装置的阵列基板的平面图；
图3A至3H、图4A至4H、图5A至5H和图6A至6H是根据现有技术的IPS型LCD装置的阵列基板的制造方法的剖面图；
图7是根据本发明第一实施方式的IPS型LCD装置的阵列基板的平面图；
图8A至8D是根据本发明第一实施方式的IPS型LCD装置的阵列基板的剖面图；
图9A至9I、图10A至10I、图11A至11I和图12A至12I是示出根据本发明第一实施方式的阵列基板制造方法的剖面图；
图13A、13B、13C和13D是根据本发明第二实施方式的阵列基板的剖面图；
图14A至14C、图15A至15C、图16A至16C和图17A至17C是示出根据本发明第三实施方式的阵列基板的制造方法的剖面图；
图18是示出根据本发明另一实施方式的阵列基板的剖面图。
具体实施方式
现在详细说明本发明的优选实施方式，其实施例示出在附图中。
在本发明的实施方式中，通过三掩模工艺制造阵列基板，其中，在栅极上方形成岛形的有源层，使得有源层的源极端和漏极端不暴露于来自背光的光。因为有源层的源极端和漏极端不暴露于来自背光的光，所以在有源层中不产生光电流。因此防止了波动噪声。
图7是根据本发明第一实施方式的IPS型LCD装置的阵列基板的平面图。图8A至8D是根据本发明第一实施方式的IPS型LCD装置的阵列基板的剖面图，图8A与图7的线VII-VII对应，图8B与图7的线VIII-VIII对应，图8C与图7的线IX-IX对应，图8D与图7的线X-X对应。
如图7和图8A至8D所示，沿第一方向在绝缘基板100上形成有选通线104，沿第二方向形成有数据线143。选通线104与数据线143彼此交叉以限定像素区P。在选通线104的一端形成有选通焊盘106，在覆盖数据线143的数据覆盖线142的一端形成有数据焊盘端子146。数据焊盘144位于数据线143的端部。公共线109和公共电极连接部108与选通线104间隔开。公共线109和公共电极连接部108与选通线104平行，并设置在像素区P的相对侧。选通焊盘端子152覆盖选通焊盘106。
在邻近选通线104与数据线143交叉的地方形成有薄膜晶体管T。薄膜晶体管T包括栅极102、栅极102上的栅绝缘层110、栅绝缘层110上的有源层124、有源层124上的欧姆接触层126、接触层上的缓冲金属层128、缓冲金属层128上的源极138和漏极140。栅极102连接到选通线104。有源层124为按如下方式形成在栅极上方的岛形：使得有源层124的源极端和漏极端不伸出由下面的栅极102的周缘所限定的边界。欧姆接触层126和缓冲金属层128顺序地设置在有源层124上。缓冲金属层128各自与欧姆接触层126接触，欧姆接触层各自分别与源极138和漏极140接触。源极138连接到数据覆盖线142，漏极140与源极138间隔开。栅绝缘层110覆盖选通线104、栅极102和选通焊盘106。
这里，通过同一掩模工艺形成数据线143、缓冲金属层128、欧姆接触层126和有源层124，在数据线143和数据焊盘144下面存在延伸部(extension part)B。延伸部B包括顺序层叠并分别设置在与欧姆接触层126和有源层124相同的层上的多个图案。这样，延伸部B具有与欧姆接触层126和有源层124大致相同的结构。
缓冲金属层128、数据线143和数据焊盘144可以具有顺序层叠至少三层(例如，钼钛(MoTi)合金、铜(Cu)和MoTi合金)的多层结构。源极138和漏极140、数据覆盖线142和数据焊盘端子146可以由MoTi合金形成。铜具有相对较低的电阻，当使用铜时可以最小化由于线路电阻而导致的信号延迟。
在像素区P中形成有像素电极148和公共电极150。像素电极148电连接到漏极140，公共电极150电连接到公共线109。像素电极148和公共电极150中的每一个都包括与数据线143平行的多个图案。像素电极148的图案与公共电极150的图案交替。像素电极148从像素电极连接部148a延伸，该像素电极连接部148a连接到漏极138。公共电极150与公共电极连接部108接触。虽然没有在图中示出，但是公共电极连接部108连接到公共线109，并将信号从公共线109提供到公共电极150。因此，公共电极150电连接到与其相邻的像素区中的公共电极(没有示出)。作为另一种选择，公共电极150可以直接连接到公共线109。像素电极连接部148a与公共线109交叠，由此形成存储电容器Cst。通过与源极138和漏极140相同的工艺形成像素电极148和公共电极150。像素电极148和公共电极150可以由MoTi合金形成。
在源极138与漏极140之间暴露的有源层124上以及在像素电极148与公共电极150之间暴露的栅绝缘层110上形成有钝化层154。这样，钝化层154直接位于像素电极148与公共电极150之间。钝化层154包围选通焊盘端子152和数据焊盘端子146。可以通过淀积和剥离(liftoff)工艺形成钝化层154，而无需使用额外的掩模工艺。因为由于有源层的源极端和漏极端不伸出由下面的栅极限定的边界而使得有源层124不会暴露于光，因此防止了波动噪声或者由于漏电流而导致薄膜晶体管错误工作。
以下参照图9A至9I、图10A至10I、图11A至11I和图12A至12I来说明根据第一实施方式的阵列基板的制造方法。图9A至9I是沿图7的线VII-VII的剖面图。图10A至10I是沿图7的线VIII-VIII的剖面图。图11A至11I是沿图7的线IX-IX的剖面图。图12A至12I是沿图7的线X-X的剖面图。
图9A、图10A、图11A和图12A表示第一掩模工艺。在图9A、图10A、图11A和图12A中，在基板100上限定开关区S、像素区P、选通区G、数据区D和公共信号区CS。通过淀积包括来自导电金属组的一种或更多种材料的导电金属而在限定了区S、区P、区G、区D和区CS的基板100上形成第一导电金属层(没有示出)，所述导电金属组包括铝(Al)、铝合金(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)和钽(Ta)。通过第一掩模工艺对第一导电金属层进行构图，由此形成栅极102、图7的选通线104和选通焊盘106。在开关区S中设置栅极102，在选通区G中设置选通线104和选通焊盘106。在选通线104的一端形成选通焊盘106。同时，在基板100上形成图7的公共线109和公共电极连接部108。公共线109和公共电极连接部108与选通线104平行，并设置在像素区P的相对侧。
图9B至9F、图10B至10F、图11B至11F和图12B至12F表示第二掩模工艺。如图9B、图10B、图11B和图12B所示，在包括栅极102、图7的选通线104、选通焊盘106、图7的公共线109和公共电极连接部108的基板100的表面上顺序地形成栅绝缘层110、本征非晶硅层(a-Si:H)112、掺杂非晶硅层(例如，n+a-Si:H)114和第二导电金属层116，该基板100。通过用光刻胶涂覆基板100而在第二导电金属层116上形成光刻胶层118。
可以通过淀积包括来自无机绝缘材料组的一种或更多种材料的无机绝缘材料而形成栅绝缘层110，该无机绝缘材料组包括氮化硅(SiNx)和氧化硅(SiO2)。第二导电金属层116可以具有多层结构。例如，第二导电金属层116可以包括MoTi合金的第一层、铜(Cu)的第二层和MoTi合金的第三层。铜具有相对较低的电阻，铜导线可以最小化信号延迟。此外，铜容易与硅或氧化物发生反应，因此导线电阻增加。为了防止这一点，分别在铜层的下面和上面形成MoTi合金层。
将掩模M设置在光刻胶层118上方。掩模M是灰阶掩模(half-tonemask)和衍射掩模中的一种。掩模M包括透光部分B1、遮光部分B2和半透光部分B3。遮光部分B2与开关区S和数据区D对应。透光部分B1与选通焊盘106的选通区G和公共信号区CS对应。半透光部分B3与除了开关区S、数据区D、选通焊盘106的选通区G、和公共信号区CS之外的其他区域对应。遮光部分B2的与开关区S对应的尺寸不大于栅极102的尺寸。随后，通过掩模M对光刻胶层118进行曝光，并然后对其进行显影。
参照图9C、图10C、图11C和图12C，在对图9B、图10B、图11B和图12B的光刻胶层118进行显影之后，形成光刻胶图案120。光刻胶图案120具有第一厚度d1的第一部分和第二厚度d2的第二部分。第一部分位于开关区S和数据区D中。第二部分位于除了开关区S、数据区D、选通焊盘106的选通区G、和公共信号区CS之外的其他区域中。在选通焊盘106的选通区G和公共信号区CS中去除光刻胶图案120，以暴露第二导电金属层116。第一厚度d1与图9B、图10B、图11B和图12B的光刻胶层118的原始厚度大致相同。第二厚度d2比第一厚度d1薄。
如图9D、图10D、图11D和12D所示，在选通焊盘106的选通区G和公共信号区CS中去除暴露的第二导电金属层116、掺杂非晶硅层114、本征非晶硅层112和栅绝缘层110，以暴露选通焊盘106和公共电极连接部108。随后，进行灰化工艺来去除光刻胶图案120的第二部分。也部分地去除光刻胶图案120的第一部分。
如图9E、图10E、图11E和图12E所示，在开关区S和数据区D中残留有光刻胶图案122。光刻胶图案122的厚度比图9D和图10D的光刻胶图案120的第一部分的厚度薄。在除了数据区D和一部分开关区S之外的其他区域中，第二导电金属层116暴露出来，而选通焊盘106和公共电极连接部108保持部分暴露。通过将光刻胶图案122用作刻蚀掩模，去除第二导电金属层116、掺杂非晶硅层114和本征非晶硅层112。然后，去除光刻胶图案122。
如图9F、图10F、图11F和图12F所示，在开关区S中按如下方式顺序地形成有源层124、欧姆接触层126和缓冲金属层128：使得有源层124的源极端和漏极端不伸出由下面的栅极102的周缘限定的边界。在数据区D中形成数据线143。在数据线143的一端设置数据焊盘144。在数据线143和数据焊盘144下面形成延伸部B。延伸部B包括分别设置在与有源层124和欧姆接触层126相同的层上的图案。即，延伸部B包括本征非晶硅图案和掺杂非晶硅图案。
图9G至9H、图10G至10H、图11G至11H和图12G至12H表示第三掩模工艺。如图9G、图10G、图11G和图12G所示，在包括有源层124、欧姆接触层126、缓冲金属层128和数据线143的基板100的大致整个表面上顺序地形成第三导电金属层(没有示出)和光刻胶层(没有示出)。第三导电金属层可以由MoTi合金形成。通过第三掩模工艺对光刻胶层进行曝光和显影，由此形成第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136。第一光刻胶图案130设置在开关区S中，并包括彼此间隔开的两部分。第二光刻胶图案132设置在数据区D中，并连接到第一光刻胶图案130的部分。第三光刻胶图案134设置在像素区P中，并包括彼此交替的第一部分和第二部分。第四光刻胶图案136设置在选通焊盘106上方。
通过将第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136用作刻蚀掩模，去除第三导电金属层。形成源极138、漏极140、数据覆盖线142、数据焊盘端子146、像素电极148、公共电极150和选通焊盘端子152。此时，也形成图7的像素电极连接部148a。使用第一光刻胶图案130形成源极138和漏极140。使用第二光刻胶图案132形成数据覆盖线142和数据焊盘端子146。数据焊盘端子146设置在数据覆盖线142的一端。数据覆盖线142和数据焊盘端子146覆盖延伸部B。使用第三光刻胶图案134形成像素电极连接部148a、像素电极148和公共电极150。像素电极连接部148a与漏极140接触，像素电极148从像素电极连接部148a延伸。公共电极150与公共电极连接部108接触。像素电极148和公共电极150中的每一个都包括多个图案，像素电极148的图案与公共电极150的图案交替。使用第四光刻胶图案136形成选通焊盘端子152，选通焊盘端子152连接到选通焊盘106。
随后，去除源极138与漏极140之间的第一光刻胶图案130的两个部分之间的缓冲金属层128和欧姆接触层126，由此暴露有源层124。将有源层124和欧姆接触层126设置在由栅极102的周缘限定的边界的上方并且在该边界之内，从而受到栅极102的遮蔽。数据覆盖线142覆盖延伸部B，该延伸部B包括与有源层124和欧姆接触层126同时形成的图案。因此，有源层124不会暴露于光。由于在有源层124中不存在由于光而引起的光电流，因此薄膜晶体管正确地工作，显示的图像中不出现波动噪声。
在图9H、图10H、图11H和图12H中，通过淀积包含来自无机绝缘材料组的一种或更多种材料的无机绝缘材料，在包括第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136的基板100的大致整个表面上形成钝化层154，该无机绝缘材料组包括氮化硅(SiNx)和氧化硅(SiO2)。钝化层154包括在第一光刻胶图案130上的部分、第二光刻胶图案132上的部分、第三光刻胶图案134上的部分、第四光刻胶图案136上的部分、暴露的有源层124上的部分、以及像素电极148与公共电极150之间的栅绝缘层110上的部分。随后，通过剥离方法去除第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136。
如图9I、图10I、图11I和图12I所示，钝化层154直接在源极138与漏极140之间覆盖有源层124，并在像素电极148与公共电极150之间覆盖栅绝缘层110。钝化层154暴露选通焊盘端子152和数据焊盘端子146。
如图9G、图10G、图11G和图12G所示，通过使用各向同性的湿法刻蚀，去除第三导电金属层，使得在第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136下面对第三导电金属层进行过刻蚀。因此，第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136的下表面在其周缘处部分地暴露。第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136的暴露的下表面使得在剥离工艺期间，剥离器可以容易地透入第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136，从而彻底去除第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136。因此，理想的是，暴露第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136的周缘处的下表面以使其各自具有在大约2,000至
Figure G071C6907220070710D000151
的范围内的宽度。这样，根据本发明，可以通过包括剥离工艺的3掩模工艺来制造IPS型LCD装置的阵列基板。
在第一实施方式中，公共电极150和像素电极148由不透明金属材料形成。在本发明的第二实施方式中，公共电极和像素电极由透明导电金属材料形成。参照图13A至13D描述第二实施方式。
图13A、13B、13C和13D是沿线图7的线VII-VII、VIII-VIII、IX-IX和X-X的剖面图。如图13A、13B、13C和13D所示，在基板100上限定有开关区S、像素区P、选通区G、数据区D和公共信号区CS。在基板100上的开关区S中形成有薄膜晶体管。薄膜晶体管包括栅极102、栅极102上的栅绝缘层110、栅绝缘层110上的有源层124、有源层124上的欧姆接触层126、欧姆接触层126上的缓冲金属层128、透明源极138’和透明漏极140’。有源层124是按如下方式形成在栅极上方的岛形：有源层124的源极端和漏极端不伸出由下面的栅极102的周缘限定的边界。透明源极138’和透明漏极140’与缓冲金属层128接触。
在基板100上的像素区P中形成有像素电极148’和公共电极150’。像素电极148’和公共电极150’中的每一个都包括多个图案，像素电极148’的图案与公共电极150’的图案交替。像素电极148’电连接到漏极140’。像素电极148’和公共电极150’是透明的。
数据区D设置在像素区P一侧。在数据区D中形成有延伸部B、数据线143、数据焊盘144、透明数据覆盖线142’和透明数据焊盘端子146’。延伸部B包括分别设置在与欧姆接触层126和有源层124相同的层上的多个图案。数据焊盘端子146’设置在数据覆盖线142’的一端。
选通区G和公共信号区CS设置在像素区P的相对侧并与数据区D相接。在选通区G中形成有图7的选通线104和选通焊盘106。选通焊盘106设置在选通线的一端。选通焊盘端子152’覆盖选通焊盘106并且是透明的。在公共信号区CS中形成有公共电极连接部108。公共电极连接部108连接到公共电极150’。
缓冲金属层128可以包括MoTi合金、铜(Cu)和MoTi合金的三层。即使源极138’、漏极140’和数据覆盖线142’是由具有相对较高的电阻的透明导电材料形成的，也不会由于缓冲金属层128而造成信号延迟。
在第二实施方式中，像素电极148’和公共电极150’是透明的，这样装置的亮度增加。此外，由于漏极140’是透明的，因此从背光发出的光透过透明漏极140’。因此，不存在被漏极140’反射而进入有源层124的光。
除了由诸如ITO或IZO的透明导电材料来形成第三导电金属层之外，可以通过与第一实施方式相同的工艺来制造根据第二实施方式的阵列基板。
在第一实施方式和第二实施方式中，由剥离方法形成钝化层。在本发明的第三实施方式中，通过使用遮挡掩模(shadow mask)来形成钝化层。以下参照图14A至14C、图15A至15C、图16A至16C和图17A至17C描述根据第三实施方式的阵列基板的制造方法。第三实施方式的第一掩模工艺和第二掩模工艺与第一实施方式和第二实施方式相同。图14A至14C、图15A至15C、图16A至16C和图17A至17C表示本发明第三实施方式中的第三掩模工艺。图14A至14C是沿图7的线VII-VII的剖面图。图15A至15C是沿图7的线VIII-VIII的剖面图。图16A至16C是沿图7的线IX-IX的剖面图。图17A至17C是沿图7的线X-X的剖面图。
在图14A、图15A、图16A和图17A中，在基板100上限定开关区S、像素区P、选通区G、数据区D和公共信号区CS。通过第一掩模工艺在基板100上形成栅极102、图7的选通线104和选通焊盘106。同时，在基板100上形成图7的公共线109和公共电极连接部108。将栅极102设置在开关区S中。将选通线104和选通焊盘106设置在选通区G中，将选通焊盘106设置在选通线104的一端。选通线104连接到栅极102。公共线109和公共电极连接部108与选通线104平行。
在包括栅极102、选通线104、选通焊盘106、公共线109和公共电极连接部108的基板100的整个表面上形成栅绝缘层110。通过第二掩模工艺，部分地暴露选通焊盘106和公共电极连接部108，并且在栅绝缘层110上形成有源层124、欧姆接触层126和缓冲金属层128。也通过第二掩模工艺形成延伸部B、数据线143和数据焊盘144。延伸部B包括分别设置在与欧姆接触层126和有源层110相同的层上的多个图案。将延伸部B设置在数据线143和数据焊盘144下面。
在包括有源层124、欧姆接触层126、数据线143和缓冲金属层128的基板100的整个表面上形成第三导电金属层ML和光刻胶层(没有示出)。通过第三掩模工艺对光刻胶层进行曝光和显影，由此形成第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136。第一光刻胶图案130设置在开关区S中并包括两个彼此间隔开的部分。第二光刻胶图案132设置在数据区D中并连接到第一光刻胶图案130的一部分。第三光刻胶图案134设置在像素区P中并包括彼此交替的第一部分和第二部分。第四光刻胶图案136设置在选通焊盘106上方。
通过将第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136用作刻蚀掩模，去除第三导电金属层ML，然后去除第一光刻胶图案130、第二光刻胶图案132、第三光刻胶图案134和第四光刻胶图案136。可以由MoTi合金或诸如ITO或IZO的透明导电材料来形成第三导电金属层ML。
在图14B、图15B、图16B和图17B中，形成源极138、漏极140、数据覆盖线142、数据焊盘端子146、像素电极148、公共电极150和选通焊盘端子152。此时，也形成图7的像素电极连接部148a。源极138和漏极140设置在开关区S中并彼此间隔开。数据覆盖线142和数据焊盘端子146设置在数据区D中，并且数据焊盘端子146设置在数据覆盖线142的一端。数据覆盖线142和数据焊盘端子146覆盖延伸部B。像素电极148和公共电极150设置在像素区P中。像素电极148电连接到漏极140。公共电极150与公共电极连接部108接触。像素电极148和公共电极150中的每一个都包括多个图案，像素电极148的图案与公共电极150的图案交替。选通焊盘端子152接触选通焊盘106。
随后，去除源极138与漏极140之间的缓冲金属层128和欧姆接触层126，由此暴露有源层124。可以通过将第一光刻胶图案130用作刻蚀掩模来去除缓冲金属层128和欧姆接触层126。
如图14C、图15C、图16C和图17C所示，将遮挡掩模SM设置在选通焊盘端子152和数据焊盘端子146上方，然后通过淀积包含来自无机绝缘材料组的一种或更多种材料的无机绝缘材料，在基板100的大致整个表面上方形成钝化层154，该无机绝缘材料组包括氮化硅(SiNx)和氧化硅(SiO2)。钝化层154暴露选通焊盘端子152和数据焊盘端子146。
在第三实施方式中，通过使用遮挡掩模，无需额外的掩模工艺即可在除了选通焊盘端子152和数据焊盘端子146之外的几乎所有区域中形成钝化层154。在第一实施方式到第三实施方式中，虽然延伸部B的图案不连接到欧姆接触层126和有源层124，但是延伸部B的图案也可以连接到它们。在图18中示出了本发明的具有这种结构的另一实施方式。图18是示出根据本发明另一实施方式的阵列基板的剖面图。除了延伸部的图案连接到欧姆接触层和有源层之外，图18的结构与第一实施方式到第三实施方式相同。如图18所示，与第一实施方式到第三实施方式相同的部件具有相同附图标记，省略对这些部件的说明。
在图18中，在数据区D中设置有数据线143和延伸部B。数据线143连接到缓冲金属层128之一。延伸部B具有与有源层124和欧姆接触层126大致相同的结构。即，延伸部B包括本征非晶硅图案和掺杂非晶硅图案，所述本征非晶硅图案和掺杂非晶硅图案分别由与有源层124和欧姆接触层126相同的材料形成并形成在与其相同的层上。延伸部B的本征非晶硅图案连接到有源层124，延伸部B的掺杂非晶硅图案连接到欧姆接触层126之一。数据覆盖线142覆盖延伸部B，源极138从数据覆盖线142延伸。
可以通过与第一实施方式到第三实施方式相同的工艺来形成图18的阵列基板。以此方式，根据本发明的实施方式，可以使用3掩模工艺来制造IPS型LCD装置的阵列基板。即，使用第一掩模工艺形成栅极、选通线、选通焊盘、公共线和公共电极连接部。使用第二掩模工艺在栅极上方形成栅绝缘层、有源层、欧姆接触层、缓冲金属层、数据线和数据焊盘，此时透过栅绝缘层而暴露出选通焊盘和公共电极连接部。使用第三掩模工艺形成源极、漏极、像素电极、公共电极、选通焊盘端子、数据覆盖线和数据焊盘端子。使用剥离工艺或遮挡掩模，形成钝化层，透过钝化层而暴露出选通焊盘端子和数据焊盘端子。
在本发明的实施方式中，有源层设置在栅极上方且在栅极之内，防止了来自背光的光进入有源层。因此，不产生漏光电流，薄膜晶体管正确地工作。可以显示高质量图像。此外，由于本征非晶硅层不暴露在数据线之外，因此不出现波动噪声。孔径比增加，装置的亮度提高。此外，可以使用三掩模工艺制造阵列基板。制造成本和时间减少，产量增加。此外，将铜用作导线材料，从而防止了信号延迟。
本领域技术人员应当清楚，可以在不脱离本发明的精神或范围的情况下，对本发明的面内切换型液晶显示装置的阵列基板和及其制造方法作出各种修改和变型。因此，本发明将涵盖落入所附权利要求书及其等同物的范围内的对本发明的修改和变型。
本申请要求2006年11月28日在韩国提交的韩国专利申请No.10-2006-0118593和2007年4月23日在韩国提交的韩国专利申请No.10-2007-0039312的优先权，通过引用将其并入于此。

Claims (22)

1.一种液晶显示装置的阵列基板，该阵列基板包括：
基板；
所述基板上的选通线；
薄膜晶体管，该薄膜晶体管包括所述选通线的栅极、所述栅极上方的栅绝缘层、所述栅绝缘层上的有源层和所述有源层上的欧姆接触层、以及所述欧姆接触层上方的源极和漏极；
位于所述源极和所述源极下面的欧姆接触层之间的缓冲金属层、以及位于所述漏极和所述漏极下面的欧姆接触层之间的缓冲金属层；
电连接到所述漏极的像素电极；
电连接到所述源极并与所述选通线交叉的数据线；
与所述像素电极间隔开的公共电极；以及
直接位于所述像素电极与所述公共电极之间以及直接位于所述源极与所述漏极之间的钝化层，
其中，一数据覆盖线从所述源极延伸在所述数据线的上方，
其中，所述有源层是按如下方式形成在所述栅极上方的岛形：使得所述有源层的末端不伸出由下面的所述栅极的周缘限定的边界。
2.根据权利要求1所述的液晶显示装置的阵列基板，该阵列基板进一步包括所述数据线下面的延伸部，其中，所述延伸部包括从源极下面的欧姆接触层延伸的第一层、以及从所述有源层延伸的第二层。
3.根据权利要求1所述的液晶显示装置的阵列基板，其中，所述源极、所述漏极、所述像素电极和所述公共电极是透明的。
4.根据权利要求1所述的液晶显示装置的阵列基板，该阵列基板进一步包括所述数据覆盖线下面的延伸部，其中，所述延伸部包括从所述缓冲金属层中的一个延伸的所述数据线、从源极下面的欧姆接触层延伸的第一层、以及从所述有源层延伸的第二层。
5.根据权利要求1所述的液晶显示装置的阵列基板，该阵列基板进一步包括所述数据线下面的延伸部，其中，所述延伸部具有的层与所述欧姆接触层和所述有源层相同，并且所述延伸部与所述欧姆接触层和所述有源层分开。
6.根据权利要求1所述的液晶显示装置的阵列基板，其中，所述缓冲金属层是至少三层的多层结构。
7.根据权利要求6所述的液晶显示装置的阵列基板，其中，所述至少三层的中间层包括铜。
8.根据权利要求1所述的阵列基板，该阵列基板进一步包括从所述漏极延伸并连接到所述像素电极的像素电极连接部。
9.一种具有基板的液晶显示装置的制造方法，所述基板在其上限定有开关区、像素区、数据区和公共信号区，该制造方法包括以下步骤：
在所述开关区中形成具有栅极的选通线，在所述公共信号区中形成公共线；
在所述开关区的至少一部分中形成栅绝缘层、有源层和欧姆接触层，连同在所述像素区中仅仅形成栅绝缘层；
通过如下方式在所述欧姆接触层上方形成源极和漏极：在所述源极与所述漏极之间形成到所述有源层的开口；
形成电连接到所述源极并与所述选通线交叉的数据线；
形成电连接到所述漏极的像素电极和与所述像素电极间隔开的公共电极；以及
在所述像素电极与所述公共电极之间的所述栅绝缘层上以及在所述源极与所述漏极之间的所述有源层上形成钝化层，
其中，在所述开关区的至少一部分中形成栅绝缘层、有源层和欧姆接触层并且连同在所述像素区中仅仅形成栅绝缘层的步骤以及形成数据线的步骤使用单个掩模，其中，在同一掩模工艺中形成所述源极、所述漏极、所述公共电极、所述像素电极和一数据覆盖线，
其中，在所述开关区的至少一部分中形成栅绝缘层、有源层和欧姆接触层并且连同在所述像素区中仅仅形成栅绝缘层的步骤包括以下步骤：在所述欧姆接触层上形成缓冲金属层。
10.根据权利要求9所述的具有基板的液晶显示装置的制造方法，其中，以剥离工艺形成所述钝化层。
11.一种液晶显示装置的阵列基板的制造方法，该制造方法包括以下步骤：
通过第一掩模工艺，在基板上形成栅极和选通线；
通过第二掩模工艺，形成顺序地设置在包括所述栅极和所述选通线的所述基板上的栅绝缘层、有源层、欧姆接触层和数据线；
通过第三掩模工艺，在所述基板上形成源极、漏极、公共电极和像素电极；以及
在所述公共电极与所述像素电极之间、以及在所述源极与所述漏极之间的所述有源层上形成钝化层，
其中，通过第二掩模工艺形成顺序地设置在包括所述栅极和所述选通线的所述基板上的栅绝缘层、有源层、欧姆接触层和数据线的步骤进一步包括以下步骤：在所述欧姆接触层上形成缓冲金属层。
12.根据权利要求11所述的制造方法，其中，所述第一掩模工艺进一步包括在所述选通线的一端形成选通焊盘的步骤，所述第二掩模工艺进一步包括在所述数据线的一端形成数据焊盘的步骤，所述第三掩模工艺进一步包括以下步骤：在所述数据线上形成数据覆盖线，在所述选通焊盘上形成选通焊盘端子，以及在所述数据焊盘上形成数据焊盘端子。
13.根据权利要求12所述的制造方法，其中，所述第二掩模工艺包括以下步骤：
在包括所述栅极、所述选通线和所述选通焊盘的所述基板上顺序地形成所述栅绝缘层、一本征非晶硅层、一掺杂非晶硅层和一金属层；
在所述金属层上形成光刻胶图案，所述光刻胶图案暴露出与所述选通焊盘对应的所述金属层，所述光刻胶图案包括与所述有源层、所述数据线和所述数据焊盘对应的第一部分以及与除了所述有源层、所述数据线、所述数据焊盘和所述选通焊盘之外的其他区域对应的第二部分，所述第一部分厚于所述第二部分；
通过去除所述暴露的金属层、所述掺杂非晶硅层、所述本征非晶硅层和所述栅绝缘层，从而暴露出所述选通焊盘；
去除所述光刻胶图案的所述第二部分；
通过将所述光刻胶图案的所述第一部分用作刻蚀掩模，去除所述金属层、所述掺杂非晶硅层和所述本征非晶硅层；以及
去除所述光刻胶图案的所述第一部分。
14.根据权利要求13所述的制造方法，其中，形成光刻胶图案的步骤使用包括透光部分、遮光部分和半透光部分的掩模，所述透光部分与所述选通焊盘对应，所述遮光部分与所述有源层、所述数据线和所述数据焊盘对应，所述半透光部分与除了所述有源层、所述数据线、所述数据焊盘和所述选通焊盘之外的其他区域对应。
15.根据权利要求14所述的制造方法，其中，所述第二掩模工艺进一步包括以下步骤：在所述数据覆盖线和所述数据焊盘端子下面形成延伸部，其中所述延伸部包括本征非晶硅图案和掺杂非晶硅图案。
16.根据权利要求13所述的制造方法，其中，所述第一掩模工艺进一步包括以下步骤：形成与所述选通线平行的公共线，其中，所述公共电极电连接到所述公共线。
17.根据权利要求16所述的制造方法，其中，所述第二掩模工艺进一步包括以下步骤：通过去除所述暴露的金属层、所述掺杂非晶硅层、所述本征非晶硅层和所述栅绝缘层，从而暴露出所述公共线。
18.根据权利要求12所述的制造方法，其中，所述第三掩模工艺包括以下步骤：
在包括所述数据线和所述数据焊盘的所述基板上形成导电层；
在所述导电层上形成第一光刻胶图案、第二光刻胶图案、第三光刻胶图案和第四光刻胶图案，所述第一光刻胶图案与所述源极和所述漏极对应，所述第二光刻胶图案与所述数据覆盖线和所述数据焊盘端子对应，所述第三光刻胶图案与所述像素电极和所述公共电极对应，所述第四光刻胶图案与所述选通焊盘端子对应；
将所述第一光刻胶图案、所述第二光刻胶图案、所述第三光刻胶图案和所述第四光刻胶图案用作刻蚀掩模，对所述导电层进行构图，由此形成所述源极、所述漏极、所述数据覆盖线、所述数据焊盘端子、所述像素电极、所述公共电极和所述选通焊盘端子；
去除所述源极与所述漏极之间的所述欧姆接触层，由此暴露出所述源极与所述漏极之间的所述有源层；以及
去除所述第一光刻胶图案、所述第二光刻胶图案、所述第三光刻胶图案和所述第四光刻胶图案。
19.根据权利要求18所述的制造方法，其中，形成钝化层的步骤包括以下步骤：在包括所述第一光刻胶图案、所述第二光刻胶图案、所述第三光刻胶图案和所述第四光刻胶图案的所述基板上形成绝缘层，并且使用所述第一光刻胶图案、所述第二光刻胶图案、所述第三光刻胶图案和所述第四光刻胶图案选择性地去除所述绝缘层。
20.根据权利要求19所述的制造方法，其中，对所述导电层进行构图的步骤包括以下步骤：使用湿法刻蚀对所述导电层进行过刻蚀，由此暴露所述第一光刻胶图案、所述第二光刻胶图案、所述第三光刻胶图案和所述第四光刻胶图案的周缘处的下表面，使得各个下表面的宽度在2,000
Figure FSB00000397332400051
至5,000
Figure FSB00000397332400052
的范围内。
21.根据权利要求18所述的制造方法，其中，形成钝化层的步骤包括以下步骤：在所述基板的上方设置遮挡掩模以使得所述遮挡掩模覆盖所述选通焊盘端子和所述数据焊盘端子，并在除了所述选通焊盘端子和所述数据焊盘端子之外的所述基板上淀积绝缘材料。
22.根据权利要求11所述的制造方法，其中，形成缓冲金属层的步骤包括以下步骤：顺序地淀积钼钛合金、铜和钼钛合金，然后对所述钼钛合金、铜和钼钛合金进行构图。
CN2007101269072A 2006-11-28 2007-06-29 液晶显示装置的阵列基板及其制造方法 Expired - Fee Related CN101191967B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2006-0118593 2006-11-28
KR1020060118593 2006-11-28
KR20060118593 2006-11-28
KR1020070039312 2007-04-23
KR10-2007-0039312 2007-04-23
KR1020070039312A KR100920482B1 (ko) 2006-11-28 2007-04-23 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
CN101191967A CN101191967A (zh) 2008-06-04
CN101191967B true CN101191967B (zh) 2012-06-06

Family

ID=39487038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101269072A Expired - Fee Related CN101191967B (zh) 2006-11-28 2007-06-29 液晶显示装置的阵列基板及其制造方法

Country Status (3)

Country Link
KR (1) KR100920482B1 (zh)
CN (1) CN101191967B (zh)
TW (1) TWI367379B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
CN102023422B (zh) * 2009-09-15 2013-07-10 北京京东方光电科技有限公司 Tft-lcd组合基板、液晶显示器及其制造方法
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102637634B (zh) * 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104335113A (zh) * 2012-05-26 2015-02-04 希百特股份有限公司 用于mofet的掩膜层级减少
KR101493128B1 (ko) * 2012-09-27 2015-02-23 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR102364631B1 (ko) * 2015-09-18 2022-02-17 엘지디스플레이 주식회사 액정표시장치
JP2019101382A (ja) * 2017-12-08 2019-06-24 シャープ株式会社 液晶表示装置
CN108269764B (zh) * 2018-02-01 2022-04-26 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177746A (zh) * 1996-09-02 1998-04-01 株式会社日立制作所 有源矩阵型液晶显示装置
US20020036743A1 (en) * 2000-08-07 2002-03-28 Won-Gyun Youn Liquid crystal display device with wide viewing angle
CN1448762A (zh) * 2002-03-29 2003-10-15 Nec液晶技术株式会社 面内开关模式液晶显示器
CN1595269A (zh) * 2003-09-08 2005-03-16 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示装置的阵列基板及其制造方法
CN1614487A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471393B1 (ko) * 1997-12-22 2005-07-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의제조방법
KR100299381B1 (ko) * 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR20040108276A (ko) * 2003-06-17 2004-12-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터의 구조 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177746A (zh) * 1996-09-02 1998-04-01 株式会社日立制作所 有源矩阵型液晶显示装置
US20020036743A1 (en) * 2000-08-07 2002-03-28 Won-Gyun Youn Liquid crystal display device with wide viewing angle
CN1448762A (zh) * 2002-03-29 2003-10-15 Nec液晶技术株式会社 面内开关模式液晶显示器
CN1595269A (zh) * 2003-09-08 2005-03-16 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示装置的阵列基板及其制造方法
CN1614487A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
KR20080048379A (ko) 2008-06-02
CN101191967A (zh) 2008-06-04
KR100920482B1 (ko) 2009-10-08
TWI367379B (en) 2012-07-01
TW200823582A (en) 2008-06-01

Similar Documents

Publication Publication Date Title
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
CN100559250C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100399193C (zh) 掩模
CN100444013C (zh) 液晶显示器件及其制造方法
CN100416364C (zh) 面内切换型液晶显示装置的阵列基板及其制造方法
CN101349844B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100580531C (zh) 液晶显示器件及其制造方法
US7652740B2 (en) Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
US8031312B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN101726947B (zh) 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
CN100538484C (zh) 面内切换型液晶显示装置及其制造方法
CN1605918B (zh) 薄膜晶体管阵列基板及其制造方法
CN103809320B (zh) 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN102236227B (zh) 液晶显示设备及其制造方法
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN104614902A (zh) 边缘场切换模式的液晶显示装置及其阵列基板
US20040263706A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
CN100529925C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN101097385A (zh) 液晶显示装置的阵列基板及其制造方法
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
CN100562989C (zh) 液晶显示器件及其制造方法
CN101614915A (zh) 边缘场切换模式的液晶显示装置及其阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120606

Termination date: 20200629

CF01 Termination of patent right due to non-payment of annual fee