CN108269764B - 一种显示面板的制作方法、显示面板及显示装置 - Google Patents
一种显示面板的制作方法、显示面板及显示装置 Download PDFInfo
- Publication number
- CN108269764B CN108269764B CN201810102415.8A CN201810102415A CN108269764B CN 108269764 B CN108269764 B CN 108269764B CN 201810102415 A CN201810102415 A CN 201810102415A CN 108269764 B CN108269764 B CN 108269764B
- Authority
- CN
- China
- Prior art keywords
- pattern
- thin film
- layer
- forming
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 57
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示面板的制作方法、显示面板及显示装置，通过在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，其中，薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，连接块具有多个镂空结构；在衬底基板背离薄膜晶体管的图形的一侧对负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；去除未被负性光刻胶层覆盖的像素电极层；去除剩余的负性光刻胶层，形成像素电极的图形。采用薄膜晶体管、栅线以及数据线的图形为掩膜板，并以自对准的方式形成像素电极的图形，由此避免了使用掩膜板带来的对准问题，从而不会造成图形的偏移；同时省去了制作像素电极所使用的掩膜板，节省生产成本。
Description
技术领域
本发明涉及显示技术领域，尤指一种显示面板的制作方法、显示面板及显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据了主导地位。对于TFT-LCD采用薄膜制造工艺需要用到大量的掩膜板，而掩膜板的模具具有很高的生产成本，不利于提高和产效益。另一方面，在采用掩膜板构图时需要对构图位置进行精确对准，否则会因为图形偏移会导致许多不良的发生，而现有技术中对于图形对准的管控有一定的极限，因此无法有效避免图形的偏移问题。
发明内容
本发明实施例提供一种显示面板的制作方法、显示面板及显示装置，用以消除制作过程中的图形偏移问题。
第一方面，本发明实施例提供一种显示面板的制作方法，包括：
在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，其中，所述薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，所述连接块具有多个镂空结构；
在所述薄膜晶体管、栅线以及数据线的图形上形成缓冲层的图形，其中，所述缓冲层的图形包括暴露所述连接块的过孔；
在所述缓冲层的图形上形成像素电极层；
在所述像素电极层上形成负性光刻胶层；
在所述衬底基板背离所述薄膜晶体管的图形的一侧对所述负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；
去除未被所述负性光刻胶层覆盖的像素电极层；
去除剩余的负性光刻胶层，形成像素电极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述连接块具有的镂空结构为多条平行设置的狭缝。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述连接块具有的镂空结构为多条平行设置的狭缝，所述狭缝的边缘为锯齿状。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述连接块具有的镂空结构为网格状结构。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，相邻两个所述镂空结构之间的间隔宽度小于曝光波长。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，包括：
在所述衬底基板上形成栅极、栅线以及公共电极线的图形；
在所述栅极、栅线以及公共电极线的图形上形成栅极绝缘层；
在栅极绝缘层上形成有源层的图形；
在有源层的图形上形成源极、漏极、所述连接块以及数据线的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，包括：
在所述衬底基板上形成有源层的图形；
在所述有源层的图形上形成源极、漏极、所述连接块以及数据线的图形；
在所述源极、漏极以及数据线的图形上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极、栅线以及公共电极线的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，对所述负性光刻胶层的曝光强度为35-60MJ。
第二方面，本发明实施例提供一种显示面板，采用上述显示面板的制作方法制作而成。
第三方面，本发明实施例提供一种显示装置，包括上述显示面板。
本发明有益效果如下：
本发明实施例提供的显示面板的制作方法、显示面板及显示装置，通过在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，其中，薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，连接块具有多个镂空结构；在薄膜晶体管、栅线以及数据线的图形上形成缓冲层的图形，其中，缓冲层的图形包括暴露连接块的过孔；在缓冲层的图形上形成像素电极层；在像素电极层上形成负性光刻胶层；在衬底基板背离薄膜晶体管的图形的一侧对负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；去除未被负性光刻胶层覆盖的像素电极层；去除剩余的负性光刻胶层，形成像素电极的图形。采用薄膜晶体管、栅线以及数据线的图形为掩膜板，并以自对准的方式形成像素电极的图形，由此避免了使用掩膜板带来的对准问题，从而不会造成图形的偏移；同时省去了制作像素电极所使用的掩膜板，节省生产成本。
附图说明
图1为本发明实施例提供的显示面板的制作方法的流程图之一；
图2a-图2e为本发明实施例提供的自对准曝光技术的原理图；
图3a-图3h为图1所示流程图中各步骤对应的显示面板的结构示意图；
图4为本发明实施例提供的连接块的光路原理图；
图5a为本发明实施例提供的连接块的结构示意图之一；
图5b为本发明实施例提供的连接块的结构示意图之二；
图6a为本发明实施例提供的连接块的结构示意图之三；
图6b为本发明实施例提供的连接块的结构示意图之四；
图7为本发明实施例提供的连接块的结构示意图之五；
图8为本发明实施例提供的显示面板的制作方法的流程图之二；
图9为本发明实施例提供的显示面板的制作方法的流程图之三；
图10为本发明实施例提供的显示面板的俯视结构示意图；
图11a为本发明实施例提供的光路原理图之一；
图11b为本发明实施例提供的光路原理图之二。
具体实施方式
针对现有技术中存在的问题，本发明实施例提供了一种显示面板的制作方法、显示面板及显示装置，用于消除制作过程中的图形偏移问题。
下面结合附图，对本发明实施例提供的显示面板的制作方法、显示面板及显示装置进行具体说明。其中，附图中各部件的厚度和形状不反映显示面板或显示装置的真实比例，目的只是示意说明本发明内容。
如图1所示，本发明实施例提供的显示面板的制作方法，可以包括以下步骤：
S101、在衬底基板上形成薄膜晶体管、栅线以及数据线的图形；
其中，薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，连接块具有多个镂空结构；
S102、在薄膜晶体管、栅线以及数据线的图形上形成缓冲层的图形；
其中，缓冲层的图形包括暴露连接块的过孔；
S103、在缓冲层的图形上形成像素电极层；
S104、在像素电极层上形成负性光刻胶层；
S105、在衬底基板背离薄膜晶体管的图形的一侧对负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；
S106、去除未被负性光刻胶层覆盖的像素电极层；
S107、去除剩余的负性光刻胶层，形成像素电极的图形。
在本发明实施例提供的上述显示面板的制作方法，采用薄膜晶体管、栅线以及数据线的图形作为制作像素电极图形的掩膜板，使用自对准曝光技术制作像素电极的图形。由此避免了使用掩膜板带来的对准问题，从而不会造成像素电极图形的偏移；同时省去了制作像素电极所使用的掩膜板，节省生产成本。
如下对自对准曝光制作流程进行具体说明，参见图2a-图2e所示的自对准曝光制作流程图。如图2a所示，在基板21上已形成有不透光材料的预设图形22，该不透光材料可为金属材料等，在此不做限定。接着，以该不透光材料的图形为掩膜板对所需要的图形进行构图，如图2b所示，在不透光材料上沉积一层所需要的图形的材料23；如图2c所示，在材料23上涂覆一层负性光刻胶层24，并在基板一侧对负性光刻胶层24进行曝光显影，由于负性光刻胶的特殊性质，被曝光的部分会被保留，而未被曝光的部分被除，图形化后的负性光刻胶层的图形如图2d所示。接着将暴露的材料23刻蚀，并去除剩余的负性光刻胶层，即可形成所需要的材料的设定图形，如图2e所示。由此采用基板上所形成的不透光材料的预设图形作为掩膜板，可将材料23形成与该掩膜板图形互补图形。
本发明实施例提供的上述显示面板的制作方法中，利用上述自对准曝光原理形成像素电极的图形。如图3a所示的显示面板的俯视结构示意图，首先可在衬底基板上形成薄膜晶体管31、栅线32以及数据线33的图形。可理解的是，栅线32与数据线33所围成的区域为形成像素电极的区域，而像素电极需要与薄膜晶体管的漏极相连，通过数据线将数据信号传递给像素电极，从而通过像素电极控制该像素的发光亮度。而在本发明实施例中，为了增大漏极与像素电极之间的接触面积，在形成薄膜晶体管31的图形时，同时形成用于分别连接漏极与像素电极的连接块311的图形，从而保证数据信号可以传递给像素电极。
如图3b所示的上述步骤S102所对应的显示面板的截面结构示意图，在形成有薄膜晶体管31、栅线32以及数据线33的图形的衬底基板上形成缓冲层34的图形，缓冲层可作为薄膜晶体管、栅线以及数据线等金属层的绝缘层，并起到平坦化的作用，进而有利于在缓冲层之上再形成像素电极的图形。如图3b所示，缓冲层34具有暴露连接块311的过孔341，该过孔341贯穿像素电极层与数据线金属层之间的各个膜层，用于将像素电极连接于连接块。在实际应用中，可适当放大上述的过孔341的尺寸，这样可以尽可能保持最终形成的像素电极与连接块的接触电阻与现有制作工艺中的保持一致。
如图3c所示的上述步骤S103所对应的显示面板的截面结构示意图，在形成有缓冲层34的图形的衬底基板上形成一整层透明导电材料的像素电极层35。例如，透明导电材料可采用氧化铟锡(Indium Tin Oxide，简称ITO)等，在此不做限定。
进一步地，如图3d所示的上述步骤S104所对应的显示面板的截面结构示意图，在像素电极层上形成一层负性光刻胶层36。负性光刻胶具有与正性光刻胶相反的特性，即被光照后形成不可溶物质，而负性光刻胶被光照的位置恰好为形成像素电极的位置，因此可根据负性光刻胶的性质对像素电极层进行构图。
由于需要以薄膜晶体管、栅线以及数据线的图形作为掩膜板，因此在上述的步骤S105中，在衬底基板背离薄膜晶体管的图形的一侧对负性光刻胶层进行曝光显影处理，而薄膜晶体管、栅级以及数据线一般均采用不透光的金属材料进行制作，在进行曝光时这部分区域为不透光区域，被曝光的光刻胶层留下，未被曝光的光刻胶层可溶于溶剂去除。如图3e所示为对光刻胶层进行曝光显影后的显示面板的俯视结构示意图，由图3e可以看出，被曝光的光刻胶层形成像素电极的图形一致的图形，而未被曝光的光刻胶层被去除。如图3f所示为过孔位置的连接块311处的光刻胶层在曝光显影后的图形。由于连接块311具有多个镂空结构，因此在曝光时曝光光线可以通过这些镂空结构作用于负性光刻胶，因此在连接块311上方的负性光刻胶层被曝光后留下图形。
接着，将未被负性光刻胶层覆盖的像素电极层去除，去除后的俯视结构如图3g所示。
最后，将剩余的负性光刻胶层去除，可形成像素电极的图形，最终形成的像素电极的图形的俯视结构如图3h所示。
本发明实施例提供的上述显示面板的制作方法，采用薄膜晶体管、栅线以及数据线的图形作为制作像素电极图形的掩膜板，使用自对准曝光技术制作像素电极的图形。由此避免了使用掩膜板带来的对准问题，从而不会造成像素电极图形的偏移；同时省去了制作像素电极所使用的掩膜板，节省生产成本。
在具体实施时，本发明实施例提供的上述连接块311所包含的各镂空结构中，相邻两个镂空结构之间的间隔宽度小于曝光波长。可理解的是，当障碍物的尺寸小于光波的波长时，会发生光的衍射现象，本发明实施例在制作连接块上方与连接块相连的像素电极时就是利用了光的衍射原理。如图4所示，为图3f所示的连接块311处的光路原理图，由于连接块中镂空结构之间的间隔足够小，因此在对连接块位置进行曝光时，发生的光的衍射现象，因此在被连接块所遮挡的位置仍然会有光强分布，那么在连接块上方则可以对位于其上的负性光刻胶进行曝光，从而形成与连接块连接的像素电极。
在一种可实施的方式中，如图5a和图5b所示，可将连接块311具有的镂空结构设置为多条平行设置的狭缝。其中，狭缝的设置方向既可以如图5a所示沿着连接块的长边来设置，也可以如图5b所示沿着连接块的短边来设置，在此不做限定。在曝光阶段连接块处将发生多缝衍射现象，从而使得最终形成的像素电极与连接块搭接。
在另一种可实施的方式中，如图6a和图6b所述，可将连接块具有的镂空结构设置为多条平行设置的狭缝，且狭缝的边缘为锯齿状。其中，狭缝的设置方向既可以如图6a所示沿着连接块的长边来设置，也可以如图6b所示沿着连接块的短边来设置，在此不做限定。与直线型狭缝构成的栅状连接块相比，将狭缝制作成锯齿状可以进一步缩小镂空结构的间隔宽度，从而有利于衍射现象的产生，更有利于像素电极与连接块之间的搭接。
在另一种可实施的方式中，如图7所示，还可将连接块具有的镂空结构设置为网格状结构。将连接块具有的镂空结构制作成网格状结构也可以增加连接块处的处透射光的光强，从而使得像素电极与连接块之间能够有效搭接。
除此之外，连接块具有的镂空结构还可以制作成其它形状，只要是利用光的衍射作用所采用曝光工艺形成的像素电极拼接结构均属于本发明的保护范围。
在实际应用中，显示面板中包括的各薄膜晶体管可以为底栅结构，也可以为顶栅结构，针对两种薄膜晶体管结构，其制作顺序有所不同。
当薄膜晶体管为底栅结构时，则在上述的步骤S101中，在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，具体可以包括如图8所述的如下步骤：
S1011、在衬底基板上形成栅极、栅线以及公共电极线的图形；
S1012、在栅极、栅线以及公共电极线的图形上形成栅极绝缘层；
S1013、在栅极绝缘层上形成有源层的图形；
S1014、在有源层的图形上形成源极、漏极、连接块以及数据线的图形。
当薄膜晶体管可为顶栅结构，则在上述的步骤S101中，在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，具体可以包括如图9所示的如下步骤：
S1011’、在衬底基板上形成有源层的图形；
S1012’、在有源层的图形上形成源极、漏极、连接块以及数据线的图形；
S1013’、在源极、漏极以及数据线的图形上形成栅极绝缘层；
S1014’、在栅极绝缘层上形成栅极、栅线以及公共电极线的图形。
通常情况下，栅极、栅线以及公共电极线会同层设置，因此可采用一次构图工艺形成三者的图形；同理，源极、漏极以及数据线同层设置，可采用一次构图工艺形成，与此同时，在漏极的制作步骤中，还应该将带有镂空结构的连接块一并形成，该连接块可采用如图5a-图7中任意一种结构，在此不做限定。另外，如图10所示，由于公共电极线与像素电极之间在垂直于显示面板的方向具有重叠区域，因此两者之间可形成存储电容。通过调整曝光光强以及线宽可以进一步控制重叠区域的面积，从而调整存储电容的大小。
需要说明的是，由于光的衍射作用，最终形成的像素电极的图形与栅线以及数据线之间都存在着一定的交叠区域。如图11a和图11b所示，以底栅结构的薄膜晶体管结构为例进行说明，如图11a所示，由于栅线32以及栅线同层的金属与像素电极层35之间的膜层较多，使得两膜层之间的距离较大，并且栅线金属层与像素电极层在垂直于显示面板方向的交叠区域a较大，因此发生光的衍射的区域较大，被曝光的负性光刻胶的区域相应较大。如图11b所示，由于数据线33以数据线同层的金属与像素电极层35之间的膜层较少，使得两膜层之间的距离较小，并且数据线金属层与像素电极层在垂直于显示面板方向的交叠区域a较小，因此发生光的衍射的区域较小，被曝光的负性光刻胶的区域相应较小。在实际应用中，可以通过调整线宽来调节像素电极与信号线之间交叠区域a的尺寸，通过调整曝光强度来调节发生衍射的区域的尺寸。另外，在制作下层金属层的各信号线时，需要保证信号线具有足够的宽度，从而保证相邻两个像素电极不会因为衍射效应而彼此粘连，可以相互分隔开。
在传统曝光工艺中的曝光强度通常为25-50MJ(兆焦)，在本发明实施例中，对负性光刻胶层的曝光强度可采用更高的强度，例如可将曝光强度设置在35-60MJ范围内，曝光波长可与传统工艺一致。增加曝光强度一方面有利于增加透过还有镂空结构的连接块处的光强，从而使得像素电极与下层的连接块更充分的接触，另一方面，增加曝光强度，可使得次级衍射强度更大，使得像素电极与公共电极线有更多的交叠区域，保证存储电容的形成。在实际应用中，曝光强度可以根据实际需要来调整，本发明实施例不对具体取值进行限定。
基于同一发明构思，本发明实施例还提供一种显示面板，该显示面板可采用上述任一显示面板的制作方法制作而成。
另一方面，本发明实施例还提供一种显示装置，包括上述的显示面板。该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管(Organic Light EmittingDiode，OLED)面板、OLED显示器、OLED电视或电子纸等显示装置。
本发明实施例提供的显示面板的制作方法、显示面板及显示装置，通过在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，其中，薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，连接块具有多个镂空结构；在薄膜晶体管、栅线以及数据线的图形上形成缓冲层的图形，其中，缓冲层的图形包括暴露连接块的过孔；在缓冲层的图形上形成像素电极层；在像素电极层上形成负性光刻胶层；在衬底基板背离薄膜晶体管的图形的一侧对负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；去除未被负性光刻胶层覆盖的像素电极层；去除剩余的负性光刻胶层，形成像素电极的图形。采用薄膜晶体管、栅线以及数据线的图形为掩膜板，并以自对准的方式形成像素电极的图形，由此避免了使用掩膜板带来的对准问题，从而不会造成图形的偏移；同时省去了制作像素电极所使用的掩膜板，节省生产成本。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，其中，所述薄膜晶体管的图形包括与薄膜晶体管的漏极相连的连接块，所述连接块具有多个镂空结构；
在所述薄膜晶体管、栅线以及数据线的图形上形成缓冲层的图形，其中，所述缓冲层的图形包括暴露所述连接块的过孔；
在所述缓冲层的图形上形成像素电极层；
在所述像素电极层上形成负性光刻胶层；
在所述衬底基板背离所述薄膜晶体管的图形的一侧对所述负性光刻胶层进行曝光显影处理，去除未曝光的负性光刻胶层；
去除未被所述负性光刻胶层覆盖的像素电极层；
去除剩余的负性光刻胶层，形成像素电极的图形。
2.如权利要求1所述的制作方法，其特征在于，相邻两个所述镂空结构之间的间隔宽度小于曝光波长。
3.如权利要求2所述的制作方法，其特征在于，所述连接块具有的镂空结构为多条平行设置的狭缝。
4.如权利要求2所述的制作方法，其特征在于，所述连接块具有的镂空结构为多条平行设置的狭缝，所述狭缝的边缘为锯齿状。
5.如权利要求2所述的制作方法，其特征在于，所述连接块具有的镂空结构为网格状结构。
6.如权利要求1所述的制作方法，其特征在于，所述在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，包括：
在所述衬底基板上形成栅极、栅线以及公共电极线的图形；
在所述栅极、栅线以及公共电极线的图形上形成栅极绝缘层；
在栅极绝缘层上形成有源层的图形；
在有源层的图形上形成源极、漏极、所述连接块以及数据线的图形。
7.如权利要求1所述的制作方法，其特征在于，所述在衬底基板上形成薄膜晶体管、栅线以及数据线的图形，包括：
在所述衬底基板上形成有源层的图形；
在所述有源层的图形上形成源极、漏极、所述连接块以及数据线的图形；
在所述源极、漏极以及数据线的图形上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极、栅线以及公共电极线的图形。
8.如权利要求1所述的制作方法，其特征在于，对所述负性光刻胶层的曝光强度为35-60MJ。
9.一种显示面板，其特征在于，采用如权利要求1-8任一项所述的显示面板的制作方法制作而成；
所述显示面板包括：相互交叉的栅线和数据线，位于所述栅线和所述数据线相交位置的薄膜晶体管，与所述薄膜晶体管的漏极相连的连接块，以及与所述连接块搭接的像素电极；
其中，所述连接块具有多个镂空结构，所述像素电极为块状结构。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810102415.8A CN108269764B (zh) | 2018-02-01 | 2018-02-01 | 一种显示面板的制作方法、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810102415.8A CN108269764B (zh) | 2018-02-01 | 2018-02-01 | 一种显示面板的制作方法、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108269764A CN108269764A (zh) | 2018-07-10 |
| CN108269764B true CN108269764B (zh) | 2022-04-26 |
Family
ID=62777321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810102415.8A Expired - Fee Related CN108269764B (zh) | 2018-02-01 | 2018-02-01 | 一种显示面板的制作方法、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108269764B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828381B (zh) * | 2019-10-22 | 2022-04-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN112015043B (zh) * | 2020-09-04 | 2023-07-18 | 合肥鑫晟光电科技有限公司 | 一种掩模板、背板、背光源以及背板制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920482B1 (ko) * | 2006-11-28 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| CN101807550B (zh) * | 2009-02-18 | 2013-05-22 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| US8502211B2 (en) * | 2010-06-30 | 2013-08-06 | Samsung Display Co., Ltd. | Organic light emitting diode display and manufacturing method thereof |
| CN102487043A (zh) * | 2010-12-03 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| CN102629570A (zh) * | 2011-05-18 | 2012-08-08 | 京东方科技集团股份有限公司 | Ffs型薄膜晶体管液晶显示器阵列基板及制造方法 |
| CN102637636A (zh) * | 2011-08-24 | 2012-08-15 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| KR101493128B1 (ko) * | 2012-09-27 | 2015-02-23 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| CN102938394B (zh) * | 2012-11-16 | 2015-01-07 | 京东方科技集团股份有限公司 | 显示装置、透反式薄膜晶体管阵列基板及其制作方法 |
| CN103928405A (zh) * | 2014-03-28 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法 |
| CN103928406B (zh) * | 2014-04-01 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板、显示装置 |
| US9698173B2 (en) * | 2014-08-24 | 2017-07-04 | Royole Corporation | Thin film transistor, display, and method for fabricating the same |
| CN105137672B (zh) * | 2015-08-10 | 2018-11-30 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| KR102514716B1 (ko) * | 2015-10-05 | 2023-03-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 |
| CN107093562B (zh) * | 2017-05-18 | 2019-03-26 | 京东方科技集团股份有限公司 | 一种有机膜基板制备方法、有机膜基板以及显示面板 |
-
2018
- 2018-02-01 CN CN201810102415.8A patent/CN108269764B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN108269764A (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4754877B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4342217B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
| US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
| KR101248005B1 (ko) | 어레이 기판 및 그의 제조방법 | |
| CN102566148B (zh) | 液晶显示面板及其制造方法 | |
| US10892285B2 (en) | Display panel and manufacturing method thereof | |
| JP2007184567A (ja) | 薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板 | |
| CN101211080A (zh) | 用于液晶显示装置的阵列基板及其制造方法 | |
| KR20070036867A (ko) | 액정표시장치 및 그 제조 방법 | |
| JP5292383B2 (ja) | 液晶ディスプレー下基板の製造方法 | |
| KR101937771B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN108269764B (zh) | 一种显示面板的制作方法、显示面板及显示装置 | |
| KR101386189B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20040058840A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4558752B2 (ja) | 液晶表示装置の製造方法 | |
| KR102132187B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101213823B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070071296A (ko) | 액정표시소자의 제조방법 | |
| KR101016960B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| TW201121052A (en) | TFT substrate and fabricating method of same | |
| KR102508235B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101183377B1 (ko) | 액정표시소자 제조방법 | |
| CN110596987A (zh) | 显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220426 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |