CN102487043A - 阵列基板及其制造方法和电子纸显示器 - Google Patents
阵列基板及其制造方法和电子纸显示器 Download PDFInfo
- Publication number
- CN102487043A CN102487043A CN2010105794606A CN201010579460A CN102487043A CN 102487043 A CN102487043 A CN 102487043A CN 2010105794606 A CN2010105794606 A CN 2010105794606A CN 201010579460 A CN201010579460 A CN 201010579460A CN 102487043 A CN102487043 A CN 102487043A
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- semiconductor layer
- pattern
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 229920002120 photoresistant polymer Polymers 0.000 claims description 99
- 238000009413 insulation Methods 0.000 claims description 87
- 238000003860 storage Methods 0.000 claims description 67
- 238000005516 engineering process Methods 0.000 claims description 58
- 239000000203 mixture Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 74
- 238000000034 method Methods 0.000 abstract description 21
- 238000000151 deposition Methods 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000001962 electrophoresis Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 235000014692 zinc oxide Nutrition 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
本发明公开了一种阵列基板及其制造方法和电子纸显示器，方法包括：在衬底基板上沉积源漏金属薄膜，通过构图工艺形成包括源电极、漏电极和数据线的图案；依次沉积半导体层薄膜、栅绝缘层薄膜和栅金属薄膜，通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案；沉积栅极保护层薄膜，通过构图工艺形成包括栅极保护层和过孔的图案；在形成上述图案的衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案，像素电极通过过孔与漏电极连接。本发明技术方案采用顶栅式结构以遮挡环境光对TFT沟道的照射，降低了漏电流对阵列基板显示性能的影响，提高了阵列基板的显示质量。
Description
技术领域
本发明涉及有源显示技术，尤其涉及一种阵列基板及其制造方法和电子纸显示器。
背景技术
电子纸显示器是一种兼具显示器和纸两者优点的新的显示装置，其显示效果与纸张接近，具有柔性显示、携带轻便、可擦写、功耗低等优点。
有源电子纸显示器主要包括上基板(电泳基板)、电子墨水层(显示介质)和下基板(阵列基板)，通常采用底栅反交叠结构，由涂覆电泳粒子的上基板与阵列基板直接粘接构成。其中，电子墨水层包含白色颜料粒子和黑色粒子，白色颜料粒子的反射能力较佳，被用来显示亮态，黑色粒子的吸收能力较佳，被用来显示暗态。通常有源电子纸显示器采用反射型设计的阵列基板，通过反射环境光源来显示图像，而不需要背光源。现有反射型设计的阵列基板的典型结构包括衬底基板；衬底基板上形成有横纵交叉的数据线和栅线；数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括薄膜晶体管(Thin Film Transistor；简称为：TFT)开关和像素电极；其中，TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。衬底基板上一般还形成有公共电极线，用于向公共电极输入公共电压。在阵列基板的经典结构中TFT区域内的沟道形成于较顶层且其上方无遮挡层。
由于现有的电子纸显示器主要采用底栅反交叠结构，而在该结构中与阵列基板对盒的上基板中无法设置黑矩阵遮挡阵列基板上的TFT区域，因此，TFT区域内的沟道会受到透过电泳粒子层的外界环境光的照射，产生较大的漏电流，造成显示时的交叉串扰和电子纸显示器对比度的降低。现有技术中有采用特殊材料在TFT区域中形成挡光层的技术方案来解决上述问题。以上述方案形成的阵列基板的结构如图1所示，包括衬底基板1，衬底基板1上形成有栅线(未示出)、栅电极3、栅绝缘层4、半导体层61、掺杂半导体层62、源电极7、漏电极8、数据线(未示出)、钝化层9、挡光层12、过孔10和像素电极11。其中，挡光层12是在形成钝化层9之后，在衬底基板1上涂覆黑色有机感光材料，并通过曝光刻蚀工艺在黑色有机感光材料上刻蚀形成过孔10后形成的；像素电极11通过过孔10与漏电极8连接。
上述阵列基板与经典结构的区别在于增加了挡光层，解决了TFT区域被照射而产生漏电流的问题。但是本领域技术人员可以了解：增设挡光层的技术方案不仅要求采用特殊黑色有机感光材料来做挡光层，且在制造过程中对该材料的浓度、硬度和平整度以及环境温度都有严格要求，使得该技术方案无法得到广泛推广和应用，即采用底栅式反交叠结构的电子纸显示器中存在的因TFT区域被环境光照射而产生漏电流以致降低显示性能的问题仍然有待解决。
发明内容
本发明提供一种阵列基板及其制造方法和电子纸显示器，以降低漏电流对阵列基板显示性能的影响，提高阵列基板的显示质量。
本发明提供一种阵列基板的制造方法，包括：
在第一衬底基板上沉积源漏金属薄膜，通过构图工艺形成包括源电极、漏电极和数据线的图案；
在形成上述图案的第一衬底基板上依次沉积半导体层薄膜、栅绝缘层薄膜和栅金属薄膜，通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案；
在形成上述图案的第一衬底基板上沉积栅极保护层薄膜，通过构图工艺形成包括栅极保护层和过孔的图案；所述过孔形成于所述栅极保护层上对应所述漏电极的位置，露出部分漏电极；
在形成上述图案的第一衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案，所述像素电极通过所述过孔与所述漏电极连接。
本发明又提供一种阵列基板，包括：第一衬底基板，所述第一衬底基板上形成有纵横交叉的栅线和数据线，所述栅线和所述数据线围设形成像素单元；每个像素单元包括TFT开关和像素电极；所述TFT开关包括栅电极、源电极、漏电极和半导体层；
所述源电极、漏电极和数据线形成于所述第一衬底基板上；所述半导体层包括第一部分和第二部分，所述第一部分对应所述栅电极设置，形成于所述源电极和所述漏电极之间，并与所述源电极和所述漏电极连接，所述第二部分对应所述栅线设置；所述半导体层上方形成有栅绝缘层；所述栅电极和栅线形成于所述栅绝缘层之上，且所述半导体层、栅绝缘层、栅电极和栅线同步形成；所述栅电极上方形成有栅极保护层；所述像素电极通过贯穿所述栅极保护层的过孔与所述漏电极连接。
本发明还提供一种电子纸显示器，包括本发明提供的任一阵列基板和与所述阵列基板对盒设置的上基板，所述上基板和阵列基板中夹设有显示介质。
本发明提供的阵列基板及其制造方法和电子纸显示器，采用栅电极形成于TFT沟道之上的顶栅式结构，利用栅电极可以挡住环境光对TFT沟道的光照，避免了TFT沟道出现漏电流，降低了漏电流对阵列基板显示性能的影响，提高了阵列基板的显示质量；同时，半导体层、栅绝缘层和栅电极通过同一构图工艺形成，即同步形成，简化了阵列基板的制造工艺，提高了制造效率和节约了制造成本。
附图说明
图1为现有阵列基板增加了挡光层的阵列基板的剖切结构示意图；
图2为本发明实施例一提供的阵列基板的制造方法的流程图；
图3A为本发明实施例二提供的阵列基板的制造方法的流程图；
图3B为本发明实施例二提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极和数据线的图案的阵列基板侧视结构示意图；
图3C为本发明实施例二提供的阵列基板的制造方法中形成包括半导体层、栅绝缘层、栅线和栅电极的图案的阵列基板的侧视结构示意图；
图3D为本发明实施例二提供的阵列基板的制造方法中形成包括栅极保护层和过孔的图案的阵列基板的侧视结构示意图；
图3E为本发明实施例二提供的阵列基板的制造方法中形成包括像素电极的图案的阵列基板的侧视结构示意图；
图3F为本发明实施例二提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图；
图4A为本发明实施例三提供的阵列基板的制造方法的流程图；
图4B为本发明实施例三提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极、数据线和存储电容的图案的阵列基板的局部俯视示意图；
图4C为沿图4B中A-A线的侧视结构示意图；
图4D为本发明实施例三提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图；
图4E为沿图4D中A-A线的侧视结构示意图；
图5A为本发明实施例四提供的阵列基板的制造方法的流程图；
图5B为本发明实施例四提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图；
图5C为沿图5B中A-A线的一种侧视结构示意图。
主要附图标记：
1-衬底基板； 2-栅线； 3-栅电极；
4-栅绝缘层； 5-数据线； 6-有源层；
61-半导体层； 62-掺杂半导体层； 7-源电极；
8-漏电极； 9-钝化层； 10-过孔；
11-像素电极； 12-挡光层； 13-栅极保护层；
14-存储电容； 141-栅绝缘层薄膜； 142-半导体层薄膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图2为本发明实施例一提供的阵列基板的制造方法的流程图，如图2所示，该阵列基板的制造方法包括：
步骤201、在第一衬底基板上沉积源漏金属薄膜，通过构图工艺形成包括源电极、漏电极和数据线的图案；
具体的，可以采用溅射工艺在第一衬底基板上沉积源漏金属薄膜，其中，源漏金属薄膜可以采用铝(Al)、钼(Mo)、钕(Nd)等金属元素；接着，通过构图工艺形成源电极、漏电极和数据线等图案。其中，源电极和漏电极之间为形成TFT沟道的区域。
步骤202、在形成上述图案的第一衬底基板上依次沉积半导体层薄膜、栅绝缘层薄膜和栅金属薄膜，通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案；
其中，半导体层形成于源电极和漏电极之间，并分别与源电极和漏电极电连接，以形成TFT沟道；其中，该半导体层即为有源层。
具体的，通过溅射方法在形成源电极、漏电极和数据线的第一衬底基板上沉积半导体层薄膜；然后通过等离子体增强化学气相沉积(Plasma ChemicalVapor Deposition；简称为：PECVD)方法沉积栅绝缘层薄膜；再采用溅射方法沉积栅金属薄膜，例如Mo；接着，对上述薄膜进行构图形成半导体层、栅绝缘层、栅电极和栅线等图案。其中，栅电极形成于半导体层上方，即对应于TFT沟道。在本实施例中，栅电极遮挡TFT沟道。栅绝缘层覆盖于半导体层上方，使半导体层与栅电极绝缘。
步骤203、在形成上述图案的第一衬底基板上沉积栅极保护层薄膜，通过构图工艺形成包括栅极保护层和过孔的图案；所述过孔形成于栅极保护层上对应漏电极的位置，露出部分漏电极；
具体的，通过PECVD方法沉积栅极保护层薄膜；然后通过构图工艺形成栅极保护层和过孔。其中，栅极保护层主要用于使栅电极与栅电极上层的其他图案相绝缘，以保护栅电极。在本实施例中，过孔贯穿栅极保护层，露出部分漏电极，以使漏电极与下一步形成的像素电极连接。其中，为了使像素电极和漏电极充分接触，可以对对应位置的栅极保护层薄膜进行适当过刻。
步骤204、在形成上述图案的第一衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案，所述像素电极通过上述过孔与漏电极连接。
具体的，通过溅射方法沉积像素电极薄膜，然后采用构图工艺形成像素电极；其中像素电极包括沉积于过孔中的部分，以与漏电极相接触。
其中，在本实施例中涉及的构图工艺通常包括涂覆光刻胶、曝光显影、刻蚀和去除光刻胶等操作。以步骤203中的构图工艺为例，对本发明各实施例中的构图工艺进行说明。该步骤203中的构图工艺包括：
步骤2031、在栅极保护层薄膜上涂覆光刻胶；
步骤2032、采用掩膜板对光刻胶进行曝光显影，形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案；其中，光刻胶完全去除区域对应于形成过孔的区域，而光刻胶完全保留区域对应于其他区域。
步骤2033、采用干法刻蚀工艺，对光刻胶完全去除区域的栅极保护层薄膜进行刻蚀，同时形成过孔和栅极保护层。
本实施例的阵列基板的制造方法，通过上述沉积和构图工艺形成了具有顶栅式结构的阵列基板，栅电极位于TFT沟道之上，可以遮挡环境光对TFT沟道的照射，避免了TFT沟道中因受到光照产生漏电流，降低了漏电流对阵列基板显示性能的影响，提高了阵列基板的显示质量；同时，在本实施例中，通过一次构图工艺同时形成半导体层、栅绝缘层、栅电极和栅线，即半导体层、栅绝缘层、栅电极和栅线同步形成，简化了阵列基板的制造工艺，可提高阵列基板的制造效率和节约制造成本。
实施例二
图3A为本发明实施例二提供的阵列基板的制造方法的流程图，在实施例一的基础上，该阵列基板的制造方法形成的阵列基板可以为反射型的有源显示器(例如电子纸显示器)中的阵列基板，其主要区别在于，本实施例的源电极、漏电极和数据线上方形成有掺杂半岛体层。如图3A所示，本实施例的制造方法包括：
步骤301、在第一衬底基板生沉积源漏金属薄膜和掺杂半导体层薄膜，通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案；
具体的，可以采用溅射工艺在第一衬底基板上沉积源漏金属薄膜，然后采用PECVD方法在源漏金属薄膜上沉积掺杂半导体层薄膜。其中，掺杂半导体层薄膜的材料优选采用N+-a-Si。接着，通过构图工艺形成掺杂半导体层、源电极、漏电极和数据线等图案。其中，源电极和漏电极之间为形成TFT沟道的区域。
其中，本步骤301中的构图工艺具体包括：
步骤3011、在掺杂半导体层薄膜上涂覆光刻胶；
步骤3012、采用掩膜板对光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案；
步骤3013、采用干法刻蚀工艺，刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜，形成包括掺杂半导体层的图案；
步骤3014、采用湿法刻蚀工艺，刻蚀掉光刻胶完全去除区域的源漏金属薄膜，形成包括源电极、漏电极和数据线的图案。
其中，通过上述步骤在形成的包括源电极、漏电极和数据线的图案的同时在源电极、漏电极和数据线上方还形成了掺杂半导体层。而通过上述步骤形成的包括掺杂半导体层、源电极、漏电极和数据线的图案的阵列基板的侧视结构如图3B所示，具体包括第一衬底基板1、源电极7、漏电极8和掺杂半导体层62。
步骤302、在形成上述图案的第一衬底基板上依次沉积半导体层薄膜、栅绝缘层薄膜和栅金属薄膜，通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案；
具体的，采用溅射方法在形成掺杂半导体层、源电极、漏电极和数据线的第一衬底基板上沉积半导体层薄膜；然后通过PECVD方法沉积栅绝缘层薄膜；再采用溅射方法沉积栅金属薄膜，例如Mo。
本步骤302中的构图工艺具体包括：
步骤3021、在栅金属薄膜上涂覆光刻胶；
步骤3022、采用掩膜板对光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案；其中，光刻胶完全保留区域对应于TFT沟道，即对应栅电极和栅线图案。其中，由于半导体层、栅绝缘层、栅电极和栅线通过同一构图工艺同步形成，因此，各图案形状相同，即光刻胶完全保留区域同时对应于半导体层和栅绝缘层。
步骤3023、采用湿法刻蚀工艺，对光刻胶完全去除区域的栅金属薄膜进行刻蚀，形成包括栅电极和栅线的图案；
步骤3024、采用干法刻蚀工艺，依次对光刻胶完全去除区域的栅绝缘层薄膜和半导体层薄膜进行刻蚀，形成包括栅绝缘层和半导体层的图案。
其中，上述步骤3021-步骤3024也可以为实施例一中步骤202中构图工艺的一种实施方式。通过上述步骤形成的包括半导体层、栅绝缘层、栅线和栅电极的图案的阵列基板侧视结构如图3C所示，具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62，形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、位于半导体层61上方的栅绝缘层4以及与栅绝缘层4和半导体层61对应的栅电极3和栅线(未示出)。其中半导体层61和掺杂半导体层62共同作为有源层6(如图3F所示)。其中掺杂半导体层62可以提高半导体层61与源电极7和漏电极8之间的接触电导。其中，通过上述方案形成的半导体层61包括两部分，即对应于栅电极3设置的第一部分和对应于栅线设置的第二部分(未示出)。
其中，当半导体层61与源电极7和漏电极8之间的接触电导足够时，例如半导体层61采用氧化物半导体材料，此时可以不设置掺杂半导体层62，此时半导体层61直接与源电极7和漏电极8连接。
步骤303、在形成上述图案的第一衬底基板上沉积栅极保护层薄膜，通过构图工艺形成包括栅极保护层和过孔的图案；
具体的，可以通过PECVD方法在形成上述图案的第一衬底基板上沉积栅极保护层薄膜。
本步骤303中的构图工艺具体包括：
步骤3031、在栅极保护层薄膜上涂覆光刻胶；
步骤3032、采用掩模板对光刻胶进行曝光显影，形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案；光刻胶完全去除区域对应于形成过孔的位置，而光刻胶完全保留区域对应其他区域。
步骤3033、采用干法刻蚀工艺，对光刻胶完全去除区域的栅极保护层薄膜进行刻蚀，形成栅极保护层；
步骤3034、采用湿法刻蚀工艺，对光刻胶完全去除区域的掺杂半导体层进行刻蚀，形成露出部分漏电极的过孔。其中可以对掺杂半导体层进行适当过刻，以使漏电极可以与下一步形成的像素电极充分接触。若没有掺杂半导体层结构时，则本步骤303中的构图工艺不包括步骤3034，即只需刻蚀光刻胶完全去除区域对应的栅极保护层薄膜即可形成过孔和栅极保护层。
其中，通过上述步骤形成的包括栅极保护层和过孔的图案的阵列基板侧视结构如图3D所示，具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3与栅线(未示出)、栅极保护层13和过孔10；其中，栅极保护层13形成于栅电极3上方且除过孔10区域外覆盖整个第一衬底基板1，主要用于保护栅电极3和第一衬底基板1上的其他图案；过孔10用于露出部分漏电极8。
其中，在现有底栅式阵列基板的结构中，通过使栅电极与其上层图案(即有源层)相互绝缘而保护栅电极的膜层为栅绝缘层，该栅绝缘层覆盖于栅电极上方；其中，由于在阵列基板的各图案中，栅电极的厚度相对较厚，而为了不影响后续图案，对覆盖于栅电极上方的栅绝缘层的厚度具有较为严格的要求，通常栅绝缘层的厚度在
左右。因此，在现有底栅式阵列基板中，无法通过减小栅绝缘层的厚度来增加栅绝缘层的电容以提高TFT的充电能力。与现有技术不同，本实施例的阵列基板为顶栅式结构，通过使栅电极与有源层绝缘以保护栅电极的栅绝缘层薄膜沉积于有源层之上，使栅绝缘层覆盖于有源层上方。由于在阵列基板的各图案中，有源层的厚度相对小于栅电极的厚度，因此，在本实施例中栅绝缘层的厚度可以适当减小，以增大单位面积栅绝缘层的电容，进而增强TFT的充电能力，提高阵列基板的显示性能。基于常见有源层和栅电极厚度的大小关系，采用本实施例技术方案形成阵列基板中的栅绝缘层的厚度可以比现有技术(例如
)小20％-50％。其中，若比
小20％，则本实施例中的栅绝缘层厚度为
若比
小50％，则本实施例的栅绝缘层厚度约为
栅绝缘层减小以上厚度将会极大的增加其电容，明显提高阵列基板的性能。
进一步，在现有底栅式阵列基板的结构中，由于栅电极形成于阵列基板的其他图案之下，而栅电极的厚度还相对较厚，因此为避免对其上层图案造成影响，对栅电极的厚度具有严格要求，不能随意增加栅电极的厚度，因此，通过增加栅电极的厚度以降低栅电极信号的延迟对底栅式阵列基板来说是一种难度较大的技术方案。而本实施例的栅金属薄膜沉积于其他图案之上，形成的栅电极几乎位于阵列基板上所有图案(除像素电极)的上方，栅电极对其下方各图案的影响远小于现有底栅式结构，因此，采用本实施例技术方案可以适当增加栅电极的厚度，以减小栅电极的电阻，降低栅电极信号的延迟，进一步提高阵列基板的显示质量。其中，本实施例的栅电极的厚度可以大于
(现有技术通常为
)，或者可比现有技术常用厚度值增大10％-30％。由于栅电极厚度具体增大多少与制造工艺以及所用材料等因素均有较大关系，因此，本实施例提供的栅电极厚度仅用于供本领域技术人员参考，并不做限定。
步骤304、在形成上述图案的第一衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案，所述像素电极通过过孔与漏电极连接。
具体的，通过溅射方法沉积像素电极薄膜。其中，由于本实施例形成的阵列基板为反射式有源显示器中的阵列基板，像素电极通过反射环境光进行显示，因此像素电极的材料可以为透明导电材料，例如氧化铟锡(ITO)，也可以为非透明导电材料，例如电阻率较小的金属材料，减小对公共电极信号的延迟。
本步骤304中的构图工艺包括：
步骤3041、在像素电极薄膜上涂覆光刻胶；
步骤3042、采用掩模板对像素电极薄膜进行曝光显影，形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案；其中，光刻胶完全保留区域对应像素电极图案。
步骤3043、对光刻胶完全去除区域的像素电极薄膜进行刻蚀，形成包括像素电极的图案。其中，像素电极包括沉积于过孔中的部分，以与漏电极相接触。
其中，上述步骤3041-步骤3043也可以作为实施例一中步骤204中的构图工艺的一种具体实施方式。通过上述步骤形成的包括像素电极的图案的阵列基板的侧视结构如图3E所示，具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3与栅线(未示出)、栅极保护层13、过孔10和通过过孔10与漏电极8连接的像素电极11。至此形成本实施例的阵列基板，其局部俯视结构如图3F所示。
在此需要说明，在本实施例中各个构图工艺中在形成各图案后还包括去除残留光刻胶(即光刻胶完全保留区域的光刻胶)的步骤，由于该步骤属于本领域技术人员的公知常识，故在本实施例中未一一示出，以简化描述。
本实施例的阵列基板的制造方法形成了具有栅电极位于TFT沟道上方的顶栅式结构的阵列基板，栅电极可以遮挡环境光对TFT沟道的照射，避免了TFT沟道因受到光照产生的漏电流，降低了漏电流对阵列基板显示性能的影响，提高了阵列基板的显示性能；另外，本实施例通过一次构图工艺同时形成半导体层、栅绝缘层和栅电极，简化了阵列基板的制造工艺，提高了制造效率和节约了制造成本。同时，由于采用顶栅式结构，栅绝缘层的厚度可以减小，提高了TFT的充电能力，而栅电极的厚度可以增加，降低了栅电极的电阻，降低了栅电极信号的延迟，进一步提高了阵列基板的性能。
实施例三
图4A为本发明实施例三案提供的阵列基板的制造方法的流程图，本实施例可基于实施例一或实施例二实现，以基于实施例二为例，其区别在于：本实施例在形成包括掺杂半导体层、源电极、漏电极和数据线的图案的同时还包括：形成存储电容。如图4A所示，通过步骤301中的构图工艺形成包括掺杂半导体层、源电极、漏电极、数据线和存储电容的图案具体包括：
步骤2011、在掺杂半导体层薄膜上涂覆光刻胶；
步骤2012、采用掩膜板对光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案；其中，光刻胶完全保留区域对应于源电极、漏电极、数据线和存储电容图案，光刻胶完全去除区域对应其他区域。
步骤2013、采用干法刻蚀工艺，刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜，形成包括掺杂半导体层的图案；
步骤2014、采用湿法刻蚀工艺，刻蚀掉光刻胶完全去除区域的源漏金属薄膜，形成包括源电极、漏电极、数据线和存储电容的图案。即在本实施例中，在形成所述源电极、漏电极和数据线的同时形成存储电容。
当基于实施例一时，上述技术方案要求在步骤201中同时刻蚀出存储电容。其中，图4B为本发明实施例三提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极、数据线和存储电容的图案的阵列基板的局部俯视示意图，图4C为沿图4B中A-A线的侧视结构示意图；其中图4B和图4C所示为存储电容14的一种实施结构，存储电容14的引线与数据线平行。本领域技术人员可以根据本实施例的启示对存储电容14的形状进行适应性改变。在此说明，由于掺杂半导体层与源电极、漏电极和数据线同步形成，其图案相互重合，因此在图4B中仅给出源电极、漏电极和数据线的标号，而未示出掺杂半导体层，掺杂半导体层的结构可参见图4C所示。
在本实施例中，存储电容与源电极、漏电极和数据线同时形成在第一衬底基板上，省略了单独形成存储电容的制造工艺，因此，简化了阵列基板的制造工艺，节约了制造成本；另外，当所形成的阵列基板为采用反射式结构的阵列基板时，由于存储电容设置于像素电极下方，不会遮挡像素电极，因此，存储电容不会影响阵列基板的开口率。基于此，在充分考虑源电极和漏电极等导电图案的基础上，可以适当增大存储电容的面积，以增大存储电容。而根据TFT的电学特性可知，增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应，可有效降低像素电极的跳变电压，增强像素电极电压的保持率，并可进一步提高阵列基板的显示效果。即本实施例技术方案还具有通过增大存储电容以进一步提高阵列基板的显示质量的优势。
其他步骤可参见实施例二的描述，图4D为本实施例最终形成的阵列基板的局部俯视结构示意图；图4E为沿图4D中A-A线的侧视结构示意图。
实施例四
图5A为本发明实施例四提供的阵列基板的制造方法的流程图。本实施例可基于实施例一或实施例二实现。以基于实施例二为例，其区别在于：本实施例在形成包括半导体层、栅绝缘层、栅电极和栅线的图案的同时还包括：形成存储电容。如图5A所示，通过步骤302中的构图工艺形成包括半导体层、栅绝缘层、栅电极、栅线和存储电容的图案具体包括：
步骤5011、在栅金属薄膜上涂覆光刻胶；
步骤5012、采用掩膜板对光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案；其中，光刻胶完全保留区域对应于TFT沟道和存储电容，即对应于半导体层、栅绝缘层、栅电极、栅线和存储电容图案，光刻胶完全去除区域对应其他区域。
步骤5013、采用湿法刻蚀工艺，对光刻胶完全去除区域的栅金属薄膜进行刻蚀，形成包括栅电极、栅线和存储电容的图案；
步骤5014、采用干法刻蚀工艺，依次对光刻胶完全去除区域的栅绝缘层薄膜和半导体层薄膜进行刻蚀，形成包括栅绝缘层和半导体层的图案。其中存储电容下方形成有栅绝缘层薄膜和半导体层薄膜。
其他步骤可参见上述实施例的描述，最终本实施例形成的阵列基板的局部俯视结构可参见如图5B，图5C所示为沿图5B中A-A线的阵列基板的一种侧视结构。本实施例的阵列基板具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3、存储电容14、栅极保护层13、过孔10和通过过孔10与漏电极8连接的像素电极11。其中存储电容14下方设有栅绝缘层薄膜141和半导体层薄膜142。
在本实施例中，存储电容在形成半导体层、栅绝缘层、栅电极和栅线的构图工艺中，与栅电极和栅线以相同材料同步形成，省略了单独形成存储电容的制造工艺，因此，简化了阵列基板的制造工艺，节约了制造成本；另外，当所形成的阵列基板为采用反射式结构的阵列基板时，由于存储电容设置于像素电极下方，不会遮挡像素电极，因此，存储电容不会影响阵列基板的开口率。基于此，在充分考虑源电极和漏电极等导电图案的基础上，可以适当增大存储电容的面积，以增大存储电容。而根据TFT的电学特性可知，增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应，可有效降低像素电极的跳变电压，增强像素电极电压的保持率，并可进一步提高阵列基板的显示效果。即本实施例技术方案还具有通过增大存储电容以进一步提高阵列基板的显示质量的优势。
实施例五
本发明实施例五提供一种阵列基板，参见图3E和图3F，该阵列基板包括第一衬底基板1，所述第一衬底基板1上形成横纵交叉的栅线2和数据线5，栅线2和数据线5围设形成多个像素单元；每个像素单元中包括像素电极11、和TFT开关；TFT开关包括栅电极3、源电极7、漏电极8和有源层6；有源层6位于栅电极3、源电极7和漏电极8之间；栅电极3与栅线2连接，源电极7与数据线5连接，像素电极11与漏电极8连接；其中：
源电极7、漏电极8和数据线5形成于第一衬底基板1上；有源层6包括半导体层61；半导体层61包括第一部分和第二部分，其中，第一部分对应栅电极3设置，形成于源电极7和漏电极8之间，并与源电极7和漏电极8连接，第二部分对应栅线设置；当采用的材料满足半导体层61与源电极7和漏电极8之间的导电要求时，例如半导体层61采用氧化物半导体材料时，该有源层6可以仅包括半导体层61；当采用的材料不能满足半导体层61与源电极7和漏电极8之间的导电要求时，有源层6还可以包括掺杂半导体层62。有源层6上方形成有栅绝缘层4；栅电极3和栅线2形成于栅绝缘层4之上；其中，在本实施例的阵列基板中，半导体层61、栅绝缘层4、栅电极3和栅线2是同步形成的，即通过同一构图工艺同时形成半导体层61、栅绝缘层4、栅电极3和栅线2。栅电极3上方形成有栅极保护层13；像素电极13通过贯穿栅极保护层13的过孔10与漏电极8连接。
本实施例的阵列基板具有顶栅式结构，其中栅电极位于有源层或TFT沟道上方，可以遮挡环境光对TFT沟道的照射，避免了TFT沟道中因受到光照产生漏电流，降低了漏电流对阵列基板显示性能的影响，因此，本实施例的阵列基板具有较佳的显示质量。另外，本实施例中的半导体层、栅绝缘层和栅电极、栅线通过同一构图工艺形成，即同步形成，简化了阵列基板的制造工艺，节约了制造成本。
其中，在本实施图示的阵列基板中有源层6包括半导体层61和掺杂半导体层62，掺杂半导体层62可以提高半导体层61和源电极7和漏电极8之间的接触电导。其中，掺杂半导体层62与源电极7、漏电极8和数据线5通过同一构图工艺形成，且形成于源电极7和漏电极8上方；半导体层61形成于掺杂半导体层62上方，且半导体层61的第一部分通过掺杂半导体层62分别与源电极7和漏电极8电连接。此时，过孔10需要同时贯穿栅极保护层13和掺杂半导体层62，以露出部分漏电极8。
其中，在现有底栅式阵列基板的结构中，通过使栅电极与其上层图案(即有源层)相互绝缘而保护栅电极的膜层为栅绝缘层，该栅绝缘层覆盖于栅电极上方；其中，由于在阵列基板的各图案中，栅电极的厚度相对较厚，而为了不影响后续图案，对覆盖于栅电极上方的栅绝缘层的厚度具有较为严格的要求，通常栅绝缘层的厚度在
左右。因此，在现有底栅式阵列基板中，无法通过减小栅绝缘层的厚度来增加栅绝缘层的电容以提高TFT的充电能力。与现有技术不同，本实施例的阵列基板为顶栅式结构，通过使栅电极与有源层绝缘以保护栅电极的栅绝缘层薄膜沉积于有源层之上，使栅绝缘层覆盖于有源层上方。由于在阵列基板的各图案中，有源层的厚度相对小于栅电极的厚度，因此，在本实施例中栅绝缘层的厚度可以适当减小，以增大单位面积栅绝缘层的电容，进而增强TFT的充电能力，提高阵列基板的显示性能。基于常见有源层和栅电极厚度的大小关系，采用本实施例技术方案形成阵列基板中的栅绝缘层的厚度可以比现有技术(例如
)小20％-50％。其中，若比
小20％，则本实施例中的栅绝缘层厚度为
若比
小50％，则本实施例的栅绝缘层厚度约为
栅绝缘层减小以上厚度将会极大的增加其电容，明显提高阵列基板的性能。
进一步，在现有底栅式阵列基板的结构中，由于栅电极形成于阵列基板的其他图案之下，而栅电极的厚度还相对较厚，因此为避免对其上层图案造成影响，对栅电极的厚度具有严格要求，不能随意增加栅电极的厚度，因此，通过增加栅电极的厚度以降低栅电极信号的延迟对底栅式阵列基板来说是一种难度较大的技术方案。而本实施例的栅金属薄膜沉积于其他图案之上，形成的栅电极几乎位于阵列基板上所有图案(除像素电极)的上方，栅电极对其下方各图案的影响远小于现有底栅式结构，因此，采用本实施例技术方案可以适当增加栅电极的厚度，以减小栅电极的电阻，降低栅电极信号的延迟，进一步提高阵列基板的显示质量。其中，本实施例的栅电极的厚度可以大于(现有技术通常为
)，或者可比现有技术常用厚度值增大10％-30％。由于栅电极厚度具体增大多少与制造工艺以及所用材料等因素均有较大关系，因此，本实施例提供的栅电极厚度仅用于供本领域技术人员参考，并不做限定。
在此需要说明，本实施例的阵列基板可以采用本发明上述实施例提供的阵列基板的制造方法来制造，但并不限于此，还可以采用其他制造工艺来制造本实施例的阵列基板。
实施例六
本发明实施例六提供一种阵列基板，参见图4B-图4D，在实施例五的基础上，该阵列基板可以作为反射型有源显示器的阵列基板。其中，本实施例的阵列基板还包括存储电容14，且该存储电容14可以在形成源电极7、漏电极8和数据线5的同时采用与之相同的材料形成，即本实施例阵列基板中的存储电容14与源电极7、漏电极8和数据线5同步形成且同层设置。该阵列基板的存储电容的具体形成方法可以参照上述实施例三中的相关描述。本实施例六提供的阵列基板可以应用于电子纸显示器。
在本实施例中，存储电容与源电极、漏电极和数据线同时形成在第一衬底基板上，省略了单独形成存储电容的制造工艺，因此，简化了阵列基板的制造工艺，节约了制造成本；另外，当所形成的阵列基板为采用反射式结构的阵列基板时，由于存储电容设置于像素电极下方，不会遮挡像素电极，因此，存储电容不会影响阵列基板的开口率。基于此，在充分考虑源电极和漏电极等导电图案的基础上，可以适当增大存储电容的面积，以增大存储电容。而根据TFT的电学特性可知，增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应，可有效降低像素电极的跳变电压，增强像素电极电压的保持率，并可进一步提高阵列基板的显示效果。即本实施例技术方案还具有通过增大存储电容以进一步提高阵列基板的显示质量的优势。
实施例七
本发明实施例七提供一种阵列基板，参见图5B和图5C，在实施例五的基础上，该阵列基板可以作为反射型有源显示器的阵列基板。其中，本实施例的阵列基板还包括存储电容14，且该存储电容14可以在形成半导体层61、栅绝缘层4和栅电极3的构图工艺中，采用与栅电极3相同的材料与栅电极3和栅线2同步、同层形成，即本实施例的存储电容14与栅电极3和栅线2同层设置且同步形成。存储电容14下方设有栅绝缘层薄膜141和半导体层薄膜142。该阵列基板的存储电容的具体形成方法可以参照上述实施例四中的相关描述。本实施例六提供的阵列基板可以应用于电子纸显示器。
在本实施例中，存储电容在形成半导体层、栅绝缘层、栅电极和栅线的构图工艺中，与栅电极和栅线以相同材料同步形成，省略了单独形成存储电容的制造工艺，因此，简化了阵列基板的制造工艺，节约了制造成本；另外，当所形成的阵列基板为采用反射式结构的阵列基板时，由于存储电容设置于像素电极下方，不会遮挡像素电极，因此，存储电容不会影响阵列基板的开口率。基于此，在充分考虑源电极和漏电极等导电图案的基础上，可以适当增大存储电容的面积，以增大存储电容。而根据TFT的电学特性可知，增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应，可有效降低像素电极的跳变电压，增强像素电极电压的保持率，并可进一步提高阵列基板的显示效果。即本实施例技术方案还具有通过增大存储电容以进一步提高阵列基板的显示质量的优势。
在此说明，本发明上述各实施例提供的阵列基板均可作为反射型有源显示器的阵列基板；此时，由于像素电极通过反射环境光进行显示，因此像素电极的材料可以为透明导电材料，例如氧化铟锡(ITO)，也可以为非透明导电材料，例如电阻率较小的金属材料，减小对公共电极信号的延迟。
实施例八
本发明实施例八提供一种电子纸显示器，包括本发明上述实施例提供的任意一种阵列基板和与阵列基板对盒设置的上基板，上基板和阵列基板中夹设有显示介质。
进一步地，所述上基板包括第二衬底基板；
其中，该上基板可以为彩膜基板，这种情况下，上基板的第二衬底基板上可以形成有公共电极、彩色树脂和黑矩阵；或，该上基板也可以不是彩膜基板，这种情况下，上基板的第二衬底基板上可以仅形成有公共电极，而不包括彩色树脂和黑矩阵。
其中，阵列基板的第一衬底基板和上基板的第二衬底基板的材料可以为柔性材料。
本实施例电子纸显示器中的阵列基板具有顶栅式结构，栅电极形成于TFT沟道之上，利用栅电极可以挡住环境光对TFT沟道的光照，可以避免TFT沟道出现漏电流，降低漏电流对阵列基板显示性能的影响，进而可以提高有源显示器例如：电子纸显示器的显示性能。
本发明各实施例提供的阵列基板可以采用本发明实施例所提供的阵列基板的制造方法来制备，形成相应的图案结构。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (13)
1.一种阵列基板的制造方法，其特征在于，包括：
在第一衬底基板上沉积源漏金属薄膜，通过构图工艺形成包括源电极、漏电极和数据线的图案；
在形成上述图案的第一衬底基板上依次沉积半导体层薄膜、栅绝缘层薄膜和栅金属薄膜，通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案；
在形成上述图案的第一衬底基板上沉积栅极保护层薄膜，通过构图工艺形成包括栅极保护层和过孔的图案；所述过孔形成于所述栅极保护层上对应所述漏电极的位置，露出部分漏电极；
在形成上述图案的第一衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案，所述像素电极通过所述过孔与所述漏电极连接。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，在第一衬底基板上沉积源漏金属薄膜之后，通过构图工艺形成包括源电极、漏电极和数据线的图案之前还包括：沉积掺杂半导体层薄膜；
所述通过构图工艺形成包括源电极、漏电极和数据线的图案包括：
在所述掺杂半导体层薄膜上涂覆光刻胶；
采用掩膜板对所述光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案，所述光刻胶完全保留区域对应所述源电极、漏电极和数据线图案；
刻蚀所述光刻胶完全去除区域的掺杂半导体层薄膜和源漏金属薄膜，形成包括掺杂半导体层、源电极、漏电极和数据线的图案；
去除所述光刻胶完全保留区域的光刻胶。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，在形成所述源电极、漏电极和数据线的同时还包括：形成存储电容。
4.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，在形成所述半导体层、栅绝缘层、栅电极和栅线的同时还包括：形成存储电容。
5.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述通过构图工艺形成包括半导体层、栅绝缘层、栅电极和栅线的图案包括：
在所述栅金属薄膜上涂覆光刻胶；
采用掩膜板对所述光刻胶进行曝光显影，形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案，所述光刻胶完全保留区域对应所述栅电极和栅线图案；
刻蚀所述光刻胶完全去除区域的栅金属薄膜、栅绝缘层薄膜和半导体层薄膜，形成包括所述半导体层、栅绝缘层、栅电极和栅线的图案；
去除所述光刻胶完全保留区域的光刻胶。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述通过构图工艺形成包括栅极保护层和过孔的图案包括：
在所述栅极保护层薄膜上涂覆光刻胶；
采用掩膜板对所述光刻胶进行曝光显影，形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案，所述光刻胶完全去除区域对应所述过孔；
刻蚀所述光刻胶完全去除区域的栅极保护层薄膜，形成包括所述栅极保护层和过孔的图案；
去除所述光刻胶完全保留区域的光刻胶。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述通过构图工艺形成包括像素电极的图案包括：
在所述像素电极薄膜上涂覆光刻胶；
采用掩模板对所述光刻胶进行曝光显影，形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案，所述光刻胶完全保留区域对应包括所述像素电极的区域；
对所述光刻胶完全去除区域的像素电极薄膜进行刻蚀，形成包括所述像素电极的图案；
去除所述光刻胶完全保留区域的光刻胶。
8.一种阵列基板，包括：第一衬底基板，所述第一衬底基板上形成有纵横交叉的栅线和数据线，所述栅线和所述数据线围设形成像素单元；每个像素单元包括TFT开关和像素电极；所述TFT开关包括栅电极、源电极、漏电极和半导体层；其特征在于：
所述源电极、漏电极和数据线形成于所述第一衬底基板上；所述半导体层包括第一部分和第二部分，所述第一部分对应所述栅电极设置，形成于所述源电极和所述漏电极之间，并与所述源电极和所述漏电极连接，所述第二部分对应所述栅线设置；所述半导体层上方形成有栅绝缘层；所述栅电极和栅线形成于所述栅绝缘层之上，且所述半导体层、栅绝缘层、栅电极和栅线同步形成；所述栅电极上方形成有栅极保护层；所述像素电极通过贯穿所述栅极保护层的过孔与所述漏电极连接。
9.根据权利要求8所述的阵列基板，其特征在于，还包括掺杂半导体层；所述掺杂半导体层形成于所述源电极、所述漏电极和所述数据线上方；所述半导体层形成于所述掺杂半导体层上方，且所述半导体层的第一部分通过所述掺杂半导体层分别与所述源电极和所述漏电极电连接；
所述过孔同时贯穿所述栅极保护层和所述掺杂半导体层。
10.根据权利要求8或9所述的阵列基板，其特征在于，还包括：存储电容，所述存储电容与所述源电极、所述漏电极和所述数据线同层设置且同步形成。
11.根据权利要求8或9所述的阵列基板，其特征在于，还包括：存储电容，所述存储电容与所述栅电极和所述栅线同层设置且同步形成。
12.一种电子纸显示器，其特征在于，包括权利要求8-11任一项所述的阵列基板和与所述阵列基板对盒设置的上基板，所述上基板和阵列基板中夹设有显示介质。
13.根据权利要求12所述的电子纸显示器，其特征在于：所述上基板包括第二衬底基板；所述第二衬底基板上形成有公共电极、彩色树脂和黑矩阵，或所述第二衬底基板上形成有公共电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105794606A CN102487043A (zh) | 2010-12-03 | 2010-12-03 | 阵列基板及其制造方法和电子纸显示器 |
| US13/308,752 US20120138972A1 (en) | 2010-12-03 | 2011-12-01 | Array substrate and a method for fabricating the same and an electronic paper display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105794606A CN102487043A (zh) | 2010-12-03 | 2010-12-03 | 阵列基板及其制造方法和电子纸显示器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102487043A true CN102487043A (zh) | 2012-06-06 |
Family
ID=46152517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105794606A Pending CN102487043A (zh) | 2010-12-03 | 2010-12-03 | 阵列基板及其制造方法和电子纸显示器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120138972A1 (zh) |
| CN (1) | CN102487043A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681659A (zh) * | 2013-11-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN103943639A (zh) * | 2014-04-15 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103943638A (zh) * | 2014-04-15 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104022124A (zh) * | 2014-05-26 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
| CN106030821A (zh) * | 2015-02-12 | 2016-10-12 | 深圳市柔宇科技有限公司 | 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件 |
| CN107272245A (zh) * | 2017-08-22 | 2017-10-20 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
| CN108269764A (zh) * | 2018-02-01 | 2018-07-10 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法、显示面板及显示装置 |
| WO2019127777A1 (zh) * | 2017-12-29 | 2019-07-04 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN110596987A (zh) * | 2019-09-30 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202404339U (zh) * | 2012-01-12 | 2012-08-29 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| CN103137558B (zh) * | 2013-02-06 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
| US9773915B2 (en) * | 2013-06-11 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN104332474B (zh) * | 2014-09-02 | 2017-10-31 | 重庆京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| WO2017045135A1 (en) * | 2015-09-15 | 2017-03-23 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate and fabrication method thereof, and display device |
| CN109637923B (zh) * | 2018-11-14 | 2021-06-11 | 惠科股份有限公司 | 一种显示基板及其制作方法和显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1336692A (zh) * | 2000-08-02 | 2002-02-20 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 |
| CN1379276A (zh) * | 2001-03-30 | 2002-11-13 | 三洋电机株式会社 | 在各像素具备补助电容的动态矩阵型显示装置 |
| CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
| CN1591778A (zh) * | 2003-08-27 | 2005-03-09 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN1607448A (zh) * | 2003-09-19 | 2005-04-20 | 夏普株式会社 | 有源基板、显示装置及显示装置的制造方法 |
| CN1877800A (zh) * | 1992-12-04 | 2006-12-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US20080084364A1 (en) * | 2006-10-09 | 2008-04-10 | Bae Ju-Han | Display apparatus having improved substrate |
| CN101336485A (zh) * | 2005-12-02 | 2008-12-31 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005047967A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| TWI337754B (en) * | 2007-04-20 | 2011-02-21 | Au Optronics Corp | Semiconductor structure of display device and method for fabricating the same |
-
2010
- 2010-12-03 CN CN2010105794606A patent/CN102487043A/zh active Pending
-
2011
- 2011-12-01 US US13/308,752 patent/US20120138972A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1877800A (zh) * | 1992-12-04 | 2006-12-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1336692A (zh) * | 2000-08-02 | 2002-02-20 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 |
| CN1379276A (zh) * | 2001-03-30 | 2002-11-13 | 三洋电机株式会社 | 在各像素具备补助电容的动态矩阵型显示装置 |
| CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
| CN1591778A (zh) * | 2003-08-27 | 2005-03-09 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN1607448A (zh) * | 2003-09-19 | 2005-04-20 | 夏普株式会社 | 有源基板、显示装置及显示装置的制造方法 |
| CN101336485A (zh) * | 2005-12-02 | 2008-12-31 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
| US20080084364A1 (en) * | 2006-10-09 | 2008-04-10 | Bae Ju-Han | Display apparatus having improved substrate |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9524991B2 (en) | 2013-11-25 | 2016-12-20 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof and display apparatus |
| CN103681659A (zh) * | 2013-11-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN103681659B (zh) * | 2013-11-25 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN103943639A (zh) * | 2014-04-15 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103943638A (zh) * | 2014-04-15 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104022124A (zh) * | 2014-05-26 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
| CN104022124B (zh) * | 2014-05-26 | 2017-06-27 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
| CN106030821A (zh) * | 2015-02-12 | 2016-10-12 | 深圳市柔宇科技有限公司 | 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件 |
| CN106030821B (zh) * | 2015-02-12 | 2019-11-12 | 深圳市柔宇科技有限公司 | 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件 |
| CN107272245A (zh) * | 2017-08-22 | 2017-10-20 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
| WO2019127777A1 (zh) * | 2017-12-29 | 2019-07-04 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN108269764A (zh) * | 2018-02-01 | 2018-07-10 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法、显示面板及显示装置 |
| CN110596987A (zh) * | 2019-09-30 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110596987B (zh) * | 2019-09-30 | 2023-09-08 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120138972A1 (en) | 2012-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102487043A (zh) | 阵列基板及其制造方法和电子纸显示器 | |
| CN105652541B (zh) | 阵列基板的制作方法及液晶显示面板 | |
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN102487041B (zh) | 阵列基板及其制造方法和电子纸显示器 | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| CN103700692A (zh) | Oled显示面板及其制作方法 | |
| CN103309081A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| CN102736325A (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN102253547B (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN102468231B (zh) | 阵列基板及其制造方法和有源显示器 | |
| CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
| CN103474396B (zh) | Tft-lcd阵列基板的制造方法 | |
| CN103187423A (zh) | 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板 | |
| CN103278986B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN104678643A (zh) | 显示基板及显示面板的制作方法 | |
| CN102779783B (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN106298809B (zh) | 薄膜晶体管阵列基板及其制作方法、液晶显示装置 | |
| CN102487044B (zh) | 阵列基板及其制造方法和电子纸显示器 | |
| CN203259747U (zh) | 阵列基板及显示装置 | |
| CN102929060A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103296058B (zh) | 显示面板及其制作方法 | |
| CN202421684U (zh) | 一种阵列基板及显示装置 | |
| CN101799603A (zh) | Tft-lcd阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120606 |