CN1591778A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1591778A
CN1591778A CNA2004100685700A CN200410068570A CN1591778A CN 1591778 A CN1591778 A CN 1591778A CN A2004100685700 A CNA2004100685700 A CN A2004100685700A CN 200410068570 A CN200410068570 A CN 200410068570A CN 1591778 A CN1591778 A CN 1591778A
Authority
CN
China
Prior art keywords
film
laser
semiconductor device
manufacture method
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100685700A
Other languages
English (en)
Other versions
CN100570813C (zh
Inventor
下村明久
浜田崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1591778A publication Critical patent/CN1591778A/zh
Application granted granted Critical
Publication of CN100570813C publication Critical patent/CN100570813C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

在辐射大范围输出激光束可选择性地辐射的情况下，可使用与常规不同的材料和结构的掩模来辐射激光束。本发明的一个特征是通过使用反射激光束的掩模来选择性地辐射将激光束。该掩模是由层迭至少第一材料和第二材料组成的迭层薄膜形成的。当第一材料的折射率为n1；第二材料的折射率为n2；且折射率满足n1＜n2时，为了用激光束从基片的上表面的一侧辐射，在基片上层迭非晶半导体薄膜、第一材料和第二材料。

Description

制造半导体器件的方法
(1)技术领域
本发明涉及一种制造包含晶体半导体薄膜和非晶半导体薄膜的半导体器件的方法。
(2)背景技术
关于传统的激光辐射方法，有一种方法通过光刻术掩模或金属掩模的使用，利用激光束进行选择性辐射的方法(见专利文件1)。根据专利文件1中所揭示的激光辐射方法，在源极驱动器和栅极驱动器中制成的硅膜必须采用激光束辐射来形成结晶，并且在利用掩模覆盖有源矩阵电路的同时采用激光束辐射源极驱动器与栅极驱动器。
此外，如下所示，另有一种传统的形成一薄膜半导体器件的方法。在形成一非晶半导体薄膜后，在其表面上形成一可传输激光束的保护膜。在使用激光束通过辐射使非晶半导体薄膜结晶后，去除覆盖在其上的保护膜，这样半导体薄膜的表面就暴露在外了，随后在其表面上形成一用作栅极绝缘膜的涂覆薄膜(见专利文件2)。如专利文件2中所揭示的，在外围电路部分的形成一平面TFT，可通过KrF受激准分子激光束的辐射来改善在TFT中该硅片薄膜的结晶度；而在有源矩阵区域内形成一反相交错的TFT作为一非晶硅(a-Si)TFT(见专利文件2的实施例1)。另外，激光束仅向外围电路辐射，而有源矩阵区域则采用光刻胶等覆盖(见专利2的实施例4)。
专利文件1是公开号为8-125192的日本专利申请
专利文件2是公开号为6-89905的日本专利申请(图1和图7)
由于掩模是由光刻胶制成的，因此半导体薄膜有可能受到光刻掩模杂质的污染。
同样，由于近来已经开发出了揩振器振荡所产生的激光束输出电源，所以都在关心上述专利文件中所揭示的传统掩模材料由于其对激光束的低状态阻，而难以承受大功率激光束。尤其是，当激光束是使用光刻掩模或金属掩模进行选择性辐射时，掩模有可能发生膨胀，这将引起掩模的失准。此外，当光刻掩模或金属掩模难以承受大功率激光束时，极有可能损坏掩模很容易被损坏。
(3)发明内容
本发明的一个目的是提供通过使用一种与上述那些专利文件不同的材料和结构用大范围输出功率的激光束进行选择性辐射的方法。
如上所述，本发明的一个特征是提供反射激光束的掩模以用激光束进行选择性辐射。结果，非晶半导体薄膜被进行选择性结晶，并部分变成晶体半导体薄膜。
在本发明中，激光束可从具有半导体薄膜基片的上表面的一侧或从基片背后一侧辐射。
更具体地说，可将被激光束选择性辐射过的晶体半导体薄膜用作包含了信号线驱动电路和扫描线驱动电路的驱动部分中的薄膜晶体管。同时，或将没有被激光束辐射过的半导体薄膜，例如：非晶半导体薄膜，可用作象素部分中的薄膜晶体管。与使用多晶半导体薄膜的情况相比，当将非晶半导体薄膜用于象素部分中的薄膜晶体管时，可减少相邻薄膜晶体管之间的变化。另外，电子特性中的变化，特别是，由非晶半导体薄膜所形成的薄膜晶体管阈电压(Vth)中的变化也减少了。当然，非晶半导体能克服由激光功率的波动造成的激光束不均匀辐射引起的结晶度的变化。结果，它可抑制显示器件的不均匀显示。
根据本发明，在基片上形成的非晶半导体薄膜可由非晶半导体薄膜、晶粒散布在非晶半导体中的半非晶(semiamorphous)半导体(以下称为SAS)和0.5nm-20nm晶粒散布在非晶半导体中的微晶半导体中的任何一个组成。具有0.5nm-20nm晶粒的微晶体(fine crystal)又称为微晶(microcrytal)(μc)。
硅(Si)、硅-锗(SiGe)和碳化硅(SiC)可用作上述非晶半导体薄膜的材料。非晶半导体薄膜有时除了以上物质外还包括氢，并通常可标注有a-Si:H、a-SiGe:H或a-SiC:H。
采用等离子体CVD以H2稀释SiH4形成SAS，且SAS具有在非晶结构和晶体结构(包括单晶和多晶)之间的中间结构。具有中间结构的半导体根据自由能量可具有稳定的第三条件，并且是具有短程序和晶格畸变的晶体半导体。另外，SAS包含5×1019原子/cm3或更小浓度的氧，并包括根据拉曼光谱低于520cm-1波数的拉曼波峰。
SAS还包括作为不饱和键的中和试剂的至少1原子％或更多的氢或卤素。另外，诸如氦、氩、氪和氖之类的稀有气体元素可额外地添加至SAS，以促进晶格畸变，从而取得稳定且满意的SAS。例如：在日本专利号：3,065,528中公开的SAS。
掩模由至少一层第一材料(薄膜)和一层第二材料(薄膜)的迭层薄膜(由两层或更多薄膜的层迭组成)形成。当将第一材料的折射率设置为n1，将第二材料的折射率设置为n2，并满足n1＜n2时，最好是在非晶半导体薄膜上依次层迭第一材料和第二材料，以使第二材料离激光束最近。即，当激光束从基片的上表面一侧辐射时，非晶半导体薄膜、第一材料和第二材料被依次层迭在基片上。另一方面，当激光束从非晶半导体薄膜的下侧辐射时，即，激光是从基片的背后一侧辐射的，第一材料和第二材料被依次层迭在基片的背后表面上。
另外，本发明的一个特征是对于激光束辐射的波长，组成掩模的第一和第二材料中的每一个都具有0.01或更小的消光系数。
组成掩模的第一材料和第二材料层迭可交替多次层迭。通过交替层迭第一和第二材料，可进一步提高激光束的反射率。
在第一材料的折射率为n1，第二材料的折射率为n2而辐射非晶半导体薄膜的激光束的波长为λ的情况中，第一材料的薄膜厚度最好能达到(λ/4)×n1，而第二材料的薄膜厚度达到(λ/4)×n2。
具体来说，可将氮氧化硅(SiON)薄膜用于第一材料，而将氧氮化硅(SiNO)用于第二材料。即，可用掩模选择性辐射激光束，该掩模是通过层迭氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜组成的。在本发明中，对应综合比率，氮氧化硅表示薄膜中含有比氧含量更高的氮含量，其中氮化硅被氧化了。
可在同一室内通过控制材料气体的流率连续地形成氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜。因为氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜可以采用CVD以薄膜厚度的高级分配的方式来形成，所以这些薄膜是合适的。更具体地说，可用诸如：CVD、等离子体CVD、减压CVD(LPCVD)、RF等离子体CVD、微波CVD和电子回旋共振(ECR)CVD之类的方法形成氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜。值得注意的是形成氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜的方法并不限于此，还可以通过溅射法、蒸汽沉积等等方法来形成薄膜。
在形成仅由第一材料或第二材料组成的迭层薄膜时，可提高激光束的吸收率。即，在激光辐射的区域上可选择性形成迭层薄膜的第一材料或第二材料，这样材料就能有效地吸收激光束。特别是，当激光束是从基片的背后一侧进行选择性辐射时，第一材料或第二材料最好能形成在基片的背面将被激光辐射的区域上。在基片的背后一侧用激光束辐射的情况中，令人关注的是激光束的强度被基片削弱了。通过在基片的背面上形成第一材料或第二材料，可适当地提高激光束的吸收率。
在本发明中，对于辐射非晶半导体薄膜的激光束，可使用脉冲激光束或连续波激光束(以下称为CW激光束)。
对于脉冲激光束或CW激光束，可采用例如：气体激光器、固态激光和金属激光器。具体来说，可使用以下激光器中的一个种或多种：Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti蓝宝石激光器、铜束激光器、和金束激光器。另外，可通过使用非线性光学元件将基波转变成诸如第二谐波和第三谐波之类的更高的谐波。
在本发明中，可以在用激光束辐射前，将用于提高结晶化的金属元素(以下简称为金属元素)进行选择性添加到非晶半导体薄膜中。作为用于进行选择性添加金属元素的掩模，可采用根据本发明的用激光束有进行选择性辐射的掩模。金属元素可从Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中选择一个或多个。另外，可以通过使用电炉进行热处理进行选择性使非晶半导体薄膜结晶，以便于有选择地形成晶体半导体薄膜。可以将金属元素添加进非晶半导体薄膜以提高非晶半导体薄膜的结晶化。例如：可以通过应用诸如旋涂和浸渍；离子注入；或溅射之类的涂覆包含金属元素的溶液的方法将金属元素添加到非晶半导体薄膜中。
根据本发明，通过将诸如氮氧化硅薄膜和氧氮化硅薄膜之类的不同材料层迭可减少掩模的总厚度。同时，当掩模是由单层氮氧化硅薄膜和单层氧氮化硅薄膜组成时，为了用掩模有效地反射激光束，掩模的厚度必须为几百μm。这种几百μm的厚掩模显示出不稳定的性能。当厚的掩模在基片上形成时，制造步骤的产量下降了，因此厚掩模难以适合大规模生产。
根据本发明，通过将具有较低折射率的第一材料(n1)和具有比第一材料高的折射率的第二材料(n2)依次层迭成掩模，就可以有效地使用掩模来反射激光束。结果，可提高对掩模的激光束的阻抗，从而对非晶半导体薄膜进行选择性结晶。从而，根据本发明可进行选择性进行激光结晶化，从而使象素部分中和驱动电路部分中的半导体薄膜的结晶度不同。
与用激光束辐射的同时不使用掩模控制激光束的辐射位置的情况相比，当根据本发明进行选择性辐射激光束时，可提高用激光辐射的区域和不用激光辐射的区域之间的边缘的对准精度。特别是，在使用大尺寸的基片制造多个屏板的时候，即，当是从大尺寸的基片上分割出多个屏板时候，最好是采用根据本发明的掩模来选择性辐射激光束。
另外，与使用多晶半导体薄膜的情况相比，当将非晶半导体薄膜用于象素部分的薄膜时，可减少相邻薄膜晶体管之间的变化。另外，还可减少包含非晶半导体薄膜的薄膜晶体管的阈电压(Vth)电性能的变化。另外，通过将象素部分中的半导体薄膜变成非晶状态、微晶状态和半非晶状态，可以克服由激光束的输出功率波动面产生的激光束辐射不均匀引起的结晶度的变化。从而，可改善显示器件的不均匀显示，从而提高显示质量。
另外，当将晶体半导体薄膜用于驱动电路部分的薄膜晶体管时，可实现更窄的帧信息。
(4)附图说明
图1A和图1B是使用根据本发明的掩模进行激光束辐射一步骤的示意图；
图2A和图2B是使用本发明的掩模进行激光束辐射一步骤的示意图；
图3A至图3D是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图4A和图4B是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图5是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图6A至6D是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图7A和图7B是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图8A和图8B是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图9A和图9B是根据本发明制造一薄膜晶体管的一个步骤的示意图；
图10A至10C是根据本发明的包含一薄膜晶体管的电子设备的示意图；
图11A至11C是分别示出存在或不存在掩模时的光透射率、反射率和吸收率时的图表；
图12A和图12B是示出根据本发明不同结构层压薄膜作为掩模时光吸收的图表
图13是示出一掩模结构的示意图，图13B是示出在形成掩模区域或未形成掩模区域内的结晶状态的拉曼光谱；
图14A和14B是根据本发明使用掩模形成多个屏板的步骤的示意图；
图15示出根据本发明使用掩模制造的模块示意图；
图16A至16C是示出根据本发明的显示器件结构的示意图；
(5)具体实施方式
实施例方式1
在实施方式1中，将描述在非晶半导体薄膜上形成掩模的结构。
在图1A中，在具有绝缘表面的基片10上形成掩模12，同时在基片与掩模间设置一非晶半导体薄膜11。掩模12由第一材料(material)13和第二材料14组成第一材料最好是由低折射率材料所形成，而组成第二材料的材料其折射率最好高于第一材料。例如，第一材料13可由一氮氧化硅(SiON)薄膜组成，而第二材料14可由氧氮化硅(SiNO)薄膜组成。另外，例如氮氧化硅(SiON)薄膜可以由SiH4和N2O作为原料气体，压力是0.3托；RF能量是150瓦；RF频率是60MHZ，基片温度是400摄氏度条件下的等离子(plasma)-CVD所形成。氧氮化硅(SiNO)薄膜可以由SiH4和N2O，NH3TH2作为原料气体，压力是0.3Torr；RF能量是150瓦；RF频率是60MHZ，基片温度是400摄氏度条件下的等离子(plasma)-CVD所形成。
氮氧化硅(SiON)薄膜以及氧氮化硅(SiNO)薄膜的厚度可以由激光束辐射的波长和各种材料的折射率所确定。更加具体地说，如果使用波长为308nm的激光束，各薄膜的厚度可以根据实施例1中的实验结果确定。
当激光束15从基片的上表面一侧辐射，且采用掩模12覆盖非晶半导体薄膜11时，激光束15被掩模12反射，这样就减少7辐射到非晶半导体薄膜11上激光束的能量。因此，非晶半导体薄膜11并未被结晶，或者非晶半导体薄膜仅轻微地结晶。与没有掩模的区域相比，具有掩模的非晶半导体薄膜成为结晶度较低的半导体薄膜。当用于掩模12的氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)必须进行选择性被蚀刻时，可以使用蚀刻剂通过湿式蚀刻除去这些薄膜，蚀刻剂包括磷酸。
不同于图1A中的例子，图1B示出当激光束从基片的背面侧辐射时的例子。
在图1B中，在基片10的上表面上形成具有绝缘表面的非晶半导体薄膜11，而在基片10的背后表面上形成掩模12。掩模12是与图1A所示的掩模结构相同的。形成掩模的第一材料最好是折射率较低的材料，而形成掩模的第二材料最好是折射率比第一材料高的材料形成。即，折射率较高的材料最好形成于外侧表面可被激光束直接辐射，而折射率较低的材料于折射率较高的材料的下方朝基片被辐射方向，即，朝非晶半导体薄膜11。
当激光束15从基片背后侧面辐射，而掩模12覆盖基片背后侧面时，激光束15被掩模12反射，这样就减少了辐射到非晶半导体薄膜11上的激光束能量被。相应地非晶半导体薄膜11未被完全结晶，和仅被轻微地结晶。非晶半导体薄膜成为具有比没有掩模部分的区域结晶化低的半导体薄膜。
不同于图1A和图1B中的例子，在图2A所示的结构中，在包括绝缘表面的基片10上表面上形成的非晶半导体薄膜11上，由第一材料和第二材料组成的迭层薄膜作为在第一区域中的掩模形成，而由第二材料组成的单层薄膜作为在第二区域中的掩模形成。根据此结构，可在其表面上覆盖迭层薄膜的第一区域中可增强激光束15的反射率，而激光束15的吸收率可在其表面上覆盖了单层薄膜的第二区域中得以提高。
例如：可将氮氧化硅(SiON)薄膜用于第一材料13，和将氧氮化硅(SiNO)薄膜用于第二材料14。可以根据要辐射的激光束的波长和各材料的折射率确定各氮氧化硅(SiON)薄膜和氧氮化硅(SiNO)薄膜的厚度。具体来说，在激光束的波长为308nm的情况中，可以根据实施例1等的实验结果来确定用于提高第一区域中激光束的折射率的薄膜厚度和用于提高第二区域中激光束的吸收率的薄膜厚度。
另外，不同于在图2A所示的例子，图2B示出采用激光束从基片的背后一侧的辐射的例子。
图2B示出包含在具有绝缘表面的基片10的上表面上形成的非晶半导体薄膜11的结构；在基片10的背后表面上形成的掩模12。由第一材料和第二材料组成的迭层薄膜成为第一区域中的掩模，而由第二材料组成单层薄膜可用于第二区域中的掩模。激光束15是从基片的背后表面的一侧辐射的。
当激光束15从基片的背后表面的一侧辐射时，令人关注的是，基片10会削弱激光束15的能量。因此，如图2B所示，最好在第二区域形成用于减少激光束15的反射的掩模，例如：一层抗反射薄膜。
虽然在图2中的基片的背后提供了掩模12，但也有可能在基片10的上表面上形成掩模12，非晶半导体薄膜1是在掩模上形成的，及激光束15是从基片的背后一侧辐射的。在此例中，用于提高激光束15的能量吸收率的掩模12和非晶半导体11可设置得非常接近彼此，籍此呈现出非常有利的结果。
因为上述掩模不会被反射激光束的激光束能量膨胀或损坏，所以本实施例的掩模是较佳的。另外，可以用本实施例的掩模进行选择性辐射激光束，因此，在多个屏板是由一基片制成的情况中，本实施例是较佳的。
另外，因为可以用掩模12不提高或减少激光束的反射率，所以在进行采用激光束选择性辐射的步骤中最好使用根据实施例的掩模。
实施例方式2
实施例方式2将描述包括使用掩模进行激光晶体化步骤的制造薄膜晶体管的步骤，和包括各个象素都采用有机发光元件类的发光元件的显示器件的制造步骤。
首先，如图3A中所示，在具有绝缘表面的基片100的上表面上形成包括迭层薄膜101a和101b在内的基础薄膜。与基片100一样，例如：可以使用诸如硼钡硅酸盐玻璃及硼铝硅酸盐玻璃、石英基片及SUS基片等等之类的玻璃基片。另外，虽然和其它基片相比，诸如由PET、PES及PEN分类的丙烯和塑料之类可伸缩性的合成树脂形成的基片的耐热性通常较差，在它能耐受制造步骤中的处理温度时，可以使用由可伸缩的树脂制成的基片。
提供了基础薄膜101，以防止诸如包含在基片100中的Na之类的碱土金属或碱金属扩散到半导体薄膜中从而对在半导体元件的特性产生不利效应。因此，基础薄膜是由诸如二氧化硅、氮化硅及氧氮化硅之类的绝缘薄膜形成的，以防止碱土金属或碱金属扩散到半导体薄膜中。在本实施例中，氮氧化硅薄膜形成的厚度为10-200nm(最好是50-100nm)，而采用等离子-CVD在其上一层形成的氧氮化硅薄膜的厚度为50-200nm(最好是100-150nm)。注意可用一单层薄膜作为迭层的基础薄膜的替代物。例如：氧氮化硅形成的厚度为10-400nm(厚度最好是50-300nm)。
在使用诸如玻璃基片、SUS基片和塑料基片之类包含微量的碱金属或碱土金属的基片的情况下，注必须在考虑到防止杂质的扩散的条件下提供有效的基础薄膜。然而，当杂质的扩散不会引起严重问题时，例如：在使用石英基片的情况下，并不一定要制造备基础薄膜。
象素部分的基础薄膜上形成一层具有一种传导性类型的半导体薄膜102并接着进行图形化，以用作源极电极或漏极电极。在其表面上进一步形成一层具有N-型传导性的半导体薄膜103。此时，可在驱动电路部分形成一个抗蚀性掩模。
接着，在象素部分和驱动电路部分形成一个非晶半导体薄膜104。此时，可以在形成非晶半导体薄膜104之前将驱动电路部分中形成的抗蚀性掩模移除。非晶半导体薄膜104的薄膜厚度可设置成25-100nm(最好是30-60nm)。除了基于硅的材料之外，非晶半导体薄膜可由包含锗硅化的材料形成。在使用包含锗硅化的材料的情况下，锗的浓度最好设置成约0.01-4.5原子％。在SAS(非晶半导体)用作非晶半导体薄膜104时，可通过气体放电分解硅来获得SAS。对于硅气体，通常可用SiH4，也可用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等等。SAS可采用氢气体或氢及从氦、氩、氪及氖中选择的一种或多种稀有元素来稀释硅方便地形成。在实施例中，包括硅作为其主要成分的40nm厚的非晶半导体薄膜(也称作非晶硅薄膜)由等离子CVD形成。
接着，形成迭层薄膜106a和106b，用作在象素部分提供的非晶半导体薄膜104上的掩模。在实施例中，组成迭层薄膜的第一材料106a是由氮氧化硅(SiON)薄膜形成的，而第二材料106b是由氧氮化硅(SiNO)薄膜形成的。可以根据实施例1确定氮氧化硅(SiON)和氧氮化硅(SiNO)薄膜的厚度。在实施例中，氮氧化硅(SiON)薄膜的厚度被设置成45nm，氧氮化硅(SiNO)薄膜的厚度被设置成40nm。
在采用脉冲受激准分子激光束辐射基片的上表面时(xeCl：308nm的波长)，辐射象素部分中非晶半导体薄膜104的激光束的约70％被掩模反射。因此，在象素部分形成的非晶半导体薄膜104的结晶度没有提高，且非晶半导体薄膜仍维持它的非晶状态。另一方面，在驱动电路部分形成的非晶半导体薄膜104可结晶成晶体半导体薄膜。
如图3B所示，在象素部分形成的具有N-型传导性的半导体薄膜103，在象素部分形成的非晶半导体薄膜104，及在驱动电路部分形成的晶体半导体薄膜可分别图形化。此时，考虑到薄膜晶体管的电子特性，最好是图形化沟道形成区域尽可能大地来自保持其非晶状态的非晶半导体薄膜。
其后，栅极绝缘薄膜107被形成，以覆盖该非晶半导体薄膜和晶体半导体薄膜。栅极绝缘薄膜107是由包含硅的绝缘层形成的，厚度为10-150nm。在具有非常小的沟道形成区域的  亚微米尺寸的TFT的情况中，栅极绝缘薄膜最好由包括具有10-50nm厚度的硅的绝缘薄膜形成。在实施例中，栅极绝缘薄膜由等离子CVD形成的厚度为30nm的氮氧化硅薄膜(成分比：Si＝32％，O＝59％，N＝7％，及H＝2％)形成。当然，栅极绝缘薄膜并不一定限于氮氧化硅薄膜，还可以用包括具有单层或迭层结构的硅其它绝缘薄膜。
如图3C所示，将用作栅极电极的导电薄膜108是在非晶半导体薄膜和晶体半导体薄膜上形成的，同时将栅极绝缘薄膜107插在当中。导电薄膜108可由从Ta，W，Ti，Mo，Al，及Cu中选择的元素形成，或是将上述元素作为其主要成分的合金材料或化合物材料来形成。导电薄膜既可以是单层的也可以是迭层的。在实施例中，相继形成第一导电薄膜108a的50nm厚的氮化钽薄膜及作为第二导电薄膜108b的370nm厚的钨薄膜被形成并迭层，以覆盖栅极绝缘薄膜107。用抗蚀剂掩模蚀刻第一导电薄膜108a和第二导电薄膜108b。实施例的蚀刻条件如下：第一导电薄膜108a的每个边都是锥形的，所形成的第二导电薄膜108b比第一导电薄膜更窄。
注意，在蚀刻导电薄膜时，如果象素部分的蚀刻条件与驱动电路部分的不同，则可以采用抗蚀剂掩模覆盖另一部分的同时，蚀刻象素部分或驱动部分。
如实施例中所示，可以采用栅极电极自对准的方式来添加杂质，以形成杂质区域109和111。同时，通过掺入诸如硼(B)之类的杂质元素形成一个n-沟道杂质区域109，而通过掺入诸如磷(P)之类的杂质元素形成一个P-沟道杂质区域111。另外，n-沟道低浓度杂质区域(例如：GOLD区域)110及p-信息低浓度杂质区域112在第一导电薄膜108a的锥形部分的下侧形成。
在形成一层由氮化硅薄膜等等制成的用于覆盖栅极电极的绝缘薄膜之后，基片被加热至约400-450℃的温度以进行半导体薄膜的脱氢。接着，形成一层夹层绝缘薄膜115。该层夹层绝缘薄膜115可由包含无机材料和有机材料的绝缘薄膜形成。另选地，该层夹层绝缘薄膜115可由具有硅和氧键的主干组并包含氢或碱族(即，硅氧烷)的材料形成的。在实施例中，夹层绝缘薄膜是由包含厚度达到1.05μm的氧化硅的绝缘薄膜形成。
较佳的是，可层迭多个夹层绝缘薄膜115。在同一层形成引线116和其它多个引线的情况下，提供场致发光层的开口可通过层迭多个夹层绝缘薄膜115广泛地形成。
形成引线(也称为源极引线或漏极引线)116，以连接到在源极电极、漏极电极中形成的杂质区域109和111以及在象素部分形成的驱动电路部分。在象素部分中的信号线和电源线与引线116同时形成。可将包含从铝(Al)、钛(Ti)、钼(Mo)、钨(W)、和硅(Si)中选择的元素的薄膜，或包含这些元素的合金薄膜用作引线116。或者，可通过氮化这些金属元素形成该引线。在此实施例中，在依次层迭100nm厚钛薄膜、350nm厚钛铝合金薄膜和100nm厚钛薄膜(Ti/Al-Si/Ti)层迭后，对该迭层进行图形化并可蚀刻成所需的形状。
如图3D所示，在象素部分126形成非晶半导体薄膜(在此实施例中为包含非晶硅(a-Si)薄膜的n-沟道TFT125)。同时，在驱动器电路部分123中形成晶体半导体薄膜(包含晶体硅(p-Si)薄膜的n-沟道TFT122和p-沟道TFT121)。本实施例运用上栅极(top-gate)的结构，其中，半导体薄膜的上面的部分提供在象素部分形成的n-沟道TFT125和在驱动电路部分形成的n-沟道TFT122和p-沟道TFT121，即，在沟道形成区域的上面部分形成栅极电极。然而，也可运用T-栅极的结构，其中，在沟道形成区域的下面部分形成上述栅极电极。
可形成在象素部分形成的发光元件的第一电极(阳极或阴极)117，使其与包含晶体半导体薄膜的TFT的电极中的任何一个接触。在一个实施例中，发光元件的阴极被形成以与n-沟道TFT125的漏极电极接触。
形成绝缘薄膜118以覆盖引线116和发光元件的第一电极(阳极或阴极)117的边缘。绝缘薄膜118是由以矩阵方式设置的发光材料形成的并用作隔断墙，即，堤。绝缘薄膜118是由无机材料，或感光或非感光的有机材料形成的。当绝缘薄膜118是由负性感光丙烯酸形成的时候，例如：在绝缘薄膜118的边缘形成堤，其中绝缘薄膜118的上边缘可弯成具有第一曲率半径，而绝缘薄膜118的下边缘弯成具有一第二曲率半径。最好是第一曲率半径和第二曲率半径都在0.2μm-3.0μm的范围内。在绝缘薄膜118是由有机材料形成的情况下，氮化硅薄膜最好成为钝化薄膜。
其后，在发光元件的第一电极117上方的堤上形成一个开口。最好是，所形成开口的边缘，特别是其下边缘，可具有光滑的锥形形状。在开口中，形成一个非常薄的场致发光层119并在其上形成一个发光元件的第二电极120。通过将场致发光层119插入第一和第二电极之间，可以防止发光元件的第一电极117现发光元件的第二电极120相短路。
发光元件的第一电极和第二电极可根据象素结构或用作阳极或用作阴极。例如：以下将对在第一电极用作阳极和第二电极用作阴极的情况中用于电极的特定材料进行描述。
最好将具有高功函数(功函数为4.0eV或以上)的金属、合金、导电化合物和它们的混合物用作阳极材料。更具体地说，阳极材料可以是ITO(氧化铟锡)；包含混合了2-20％氧化锌(ZnO)的氧化铟的IZO(氧化铟锌)；金(Au)；铂(Pt)；镍(Ni)；钨(W)；铬(Cr)；钼(Mo)；铁(Fe)；钴(Co)；铜(Cu)；钯(Pd)；诸如氮化钛之类的金属氮化材料等等。
另一方面，最好将具有低功函数(功函数为3.8eV或以下)的金属、合金、导电化合物和它们的混合物用作阴极材料。更具体地说，阴极材料可以由诸如属于周期表的族一和族二的元素之类的材料形成。即，可将诸如Li和Cs之类的碱金属；诸如Mg，Ca和Sr之类的碱土金属；包含这些元素的合金(诸如：Mg:Ag和Al:Li)；包含这些金属的化合物(诸如：LiF，CsF和CaF2)；和包含稀土金属的过渡金属用作阴极材料。注意，因阴极需要具有光透射的特性，所以可通过层迭上述金属或包含上述金属的非常薄的合金及诸如ITO之类的金属(包括合金)来形成阴极。可采用汽相淀积、溅射等等方法形成阳极和阴极。
另外，当进行全色显示时，通过采用各自的淀积掩模的汽相淀积或通过喷墨进行选择性形成显示红(R)、绿(G)、蓝(B)色发射材料，来形成场致发光层119。具体来说，CuPc或PEDOT可用作HIL(空子注入层)；α-NPD可用作HTL(空穴传输层)；BCP或Alq3可用作ETL(电子传输层)；BCP:Li或CaF2可用作EIL(电子注入层)。例如：根据R，G，和B(在R的情况下DCM等等，在G的情况下，DMQD等等)的各自颜色添加了搀杂剂的Alq3可以用作EML。
其后，用由氮化硅薄膜制成的绝缘薄膜覆盖发光元件的第二电极120，以防止场致发光层被潮湿和氧气损坏。用密封剂将基片粘到反基片上。可用惰性气体(例如：氮气)或具有高的光传输特性和高吸湿性的材料填充通过粘这些基片在基片和反基片之间的间隔。
因此，包括以上形成的薄膜晶体管的半导体器件；特别是，可以包含了由每个象素中的有机发光元件分类的发光元件的显示器件都可以根据本发明实施例来制造。另外，可将根据本实施例形成的薄膜晶体管可用于诸如集成电路之类的半导体显示器件的象素部分和驱动电路部分；特别是液晶显示器件、DMDTM(数字微镜装置TM)、PDP(等离子显示板)、FED(场致发射显示器)等等。
实施例方式3
实施例方式3将对通过将金属元素添加至结晶化非晶半导体薄膜以在实施例2中所述的驱动电路部分的薄膜晶体管中形成的一层晶体半导体薄膜。
在图4A中，以与图3A中相同的方式将迭层薄膜106a和106b形成在象素部分中的掩模。当用掩模覆盖象素部分时，金属元素可添加到基片的表面上。该金属元素的添加呈现出用金属元素添加至非晶半导体薄膜104的表面以提高非晶半导体薄膜的结晶化。非晶半导体薄膜可以通过对其添加金属元素在低温结晶。
例如：采用旋涂、浸渍等方法将Ni溶液(包括Ni水溶液和Ni醋酸盐溶液)涂覆在非晶半导体薄膜104上，以形成包含Ni的薄膜128(注意，因为它非常薄，有时观察不到包含Ni的薄膜128)。此时，为了提高非晶半导体薄膜104的表面的可湿性和将Ni溶液扩散非晶半导体薄膜的整个表面上，最好通过在氧气气氛下的UV光辐射、热氧化作用、用包含羟自由基的臭氧水或过氧化氢等形成厚度为10-50(即，1-5nm)的氧化膜(附图中未示出)。另外，可以通过离子注入将Ni离子注入非晶半导体薄膜；或可以在包含Ni的水蒸汽下加热非晶半导体薄膜；或将Ni材料用作靶采用Ar等离子体溅射非晶半导体薄膜。在实施例中，通过旋涂将包含10ppm Ni醋酸盐的水溶液涂覆在非晶半导体薄膜104上。
接着，采用激光束从图4B所示的基片的上表面的一侧向基片辐射激光。结果，驱动电路部分中的非晶半导体薄膜104结晶成晶体半导体薄膜。此时，可以使用加热炉在450-500℃进行0.5-5小时的热处理。注意，必须进行热处理以使得掩模所覆盖整个表面的象素部分中的非晶半导体薄膜不会结晶。
以下步骤可参考实施方式2。
在将金属元素进行选择性添加到非晶半导体薄膜上时，根据本实施例可以利用掩模。
如上所述，可以构成象素部分中的非晶半导体薄膜的薄膜晶体管和在驱动电路中的晶体半导体薄膜的薄膜晶体管。
实施例方式4
在实施例4方式中，将对图2A中示出的形成掩模的例子进行描述。
图5示出基片和非晶半导体薄膜104之间的结构，其中在象素区域及图3A中形成由迭层薄膜106a和106b组成的掩模。接着，激光束从基片的上表面的一侧辐射。
通过使用以此方式所设置的掩模，在象素部分形成的非晶半导体薄膜104保留其非晶状态，而在驱动电路部分形成的非晶半导体薄膜104结晶成晶体半导体薄膜。此时，可通过在驱动电路部分的单层薄膜106b来提高激光束105的吸收率。从而，可以通过使用图5中描绘的掩模将激光束有效地辐射到非晶半导体薄膜上。
以下步骤可参照实施方式2。
可通过自由地与前述实施方式2和实施方式3相结合来实施本实施例方式。
实施例方式5
本实施方式将对包含通过用掩模从基片的背后一侧辐射激光进行的结晶步骤在内的薄膜晶体管制造步骤，和包含由每个象素中的有机发光元件分类的发光元件的显示器件的制造步骤进行描述。在实施例中，将对在象素部分形成的薄膜晶体管具有下栅极的结构进行描述。
如图6A所示，和实施例方式2一样，在具有绝缘表面的基片100上形成由迭层薄膜101a和迭层薄膜101b组成的基础薄膜101。在象素部分，导电层形成在基础薄膜101上并进行被图形化，以用作栅极电极131。接着，包含第一材料106a和第二材料106b的迭层薄膜作为掩模形成以覆盖栅极电极131。最好是迭层薄膜，因为它们还可以具有作为象素部分中的栅极绝缘薄膜的功能。因此，可取消去除迭层薄膜的步骤。
其后，激光束从基片的背面的一侧辐射。此时，象素部分形成单一材料且具有一定薄膜厚的基础薄膜，它不吸收激光能量。特别是，最好使用具有一定膜厚的材料在驱动电路部分形成单层基础薄膜，以提高对激光束能量的吸收。例如：可采用氧氮化硅薄膜。
根据上述结构，不用激光束辐射象素部分中的非晶半导体薄膜104，因为激光束被迭层薄膜106a和106b及栅极电极131反射而并维持其非晶状态。同时，通过激光束的辐射使驱动电路部分中的非晶半导体薄膜104结晶并使之成为晶体半导体薄膜。
如图6B所描绘的，在象素部分的非晶半导体薄膜104上形成具有N-型导电性的半导体薄膜103。此时，在驱动电路部分中的晶体半导体薄膜上形成抗蚀性掩模等。然后，对象素部分的非晶半导体104、象素部分具有N-型导电性的半导体薄膜103惟及在驱动电路部分中的晶体半导体薄膜进行图形化。
如图6C所示，具有一个导电类型的半导体薄膜132可形成在象素部分中具有N-型导电性的半导体薄膜103上。两个半导体薄膜都图形化以用作源极电极和漏极电极。此时，可以用抗蚀性掩模等覆盖驱动电路部分中的晶体半导体薄膜。其后，在象素部分和驱动电路部分形成绝缘薄膜133。在驱动部分中形成的绝缘薄膜133可用作栅极绝缘薄膜。
如图6D所示，在象素部分形成抗蚀性掩模135等，而在驱动电路部分所提供的晶体半导体薄膜上形成栅极电极。可以采用与实施例2相同的方式，通过层迭第一导电薄膜108a和第二导电薄膜108b形成栅极电极。同实施例2一样，蚀刻第一导电薄膜108a和第二导电薄膜108b，以用作栅极电极。通过将栅极电极用作掩模，以自对准方式来形成杂质区域和GOLD区域。通过添加诸如硼(B)之类的杂质形成n-沟道杂质区域109，而通过添加诸如磷(P)之类的杂质形成P-沟道杂质区域111。
如图7A所示，采用与实施例2相同的方式，来形成夹层的绝缘薄膜115及各个引线116。在象素部分126中，形成非晶半导体薄膜(在本实施例中为具有非晶硅(a-Si)的n-沟道TFT125)。同时，晶体半导体薄膜(各包含一层晶体硅(p-Si)薄膜的n-沟道TFT122和p-沟道TFT121)在驱动器电路部分123中形成。在象素部分形成的n-沟道TFT125包含一个下栅极结构，而在驱动电路部分形成的n-沟道TFT122和p-沟道TFT121包含一个上栅极的结构。
接着，如图7B所示，形成绝缘薄膜118以覆盖每个引线116，然后形成一开口。在该开口上形成发光元件的第一电极117，以连接引线，该引线还可进一步连接着象素部分中的n-沟道TFT的漏极电极，即，漏极线。接着，在其上表面形成场致发光层119和第二电极120。
因此，可以制造包括以上形成的薄膜晶体管的半导体器件；更具体地说，包含由本实施例中的每个象素中的有机发光元件分类的发光元件的显示器件。另外，可将根据实施例形成的薄膜晶体管用于半导体显示器件的象素部分和驱动电路部分，例如：集成电路；特别是，液晶显示器件、DMDTM(数字微镜装置TM)、PDP(等离子显示板)、FED(场致发射显示器)等等。
可通过与前述实施方式结合来实施本实施方式。
实施方式6
本实施方式将示出通过添加金属元素来结晶非晶半导体，来以在用于实施方式2中所述的驱动电路部分的薄膜晶体管中形成晶体半导体薄膜。
在图8A中，同图6A中一样，形成迭层薄膜106a和106b，作为象素部分中的掩模。在用掩模覆盖象素部分时，金属元素可掺入非晶半导体薄膜中。掺入金属元素的方法可参见实施例3。例如：形成包含Ni的薄膜128。通过添加金属元素，可以在低温下对非晶半导体薄膜结晶。
接着，如图8B所示，激光束从基片的背后一侧辐射。结果，驱动电路部分的非晶半导体薄膜104可结晶化，以用作晶体半导体薄膜。此时，可以使用加热炉在450-500℃进行0.5-5小时的热处理。象素部分中的非晶半导体薄膜104没有结晶化，因为其表面被掩模覆盖着。
以下步骤可参考实施方式5。
根据本实施方式，可以利用掩模将金属元素选择性添加至半导体薄膜。
如上所述，在象素部分中形成具有非晶半导体薄膜的薄膜晶体管，而在驱动电路部分形成具有晶体半导体薄膜的薄膜晶体管。
实施方式7
本实施方式将对在用掩模覆盖基片的背面的同时用来自基片的背后一侧的激光辐射的情况进行描述。
在图9A中，基片可采用与图3A中同样的方式进行处理，以形成非晶半导体薄膜104的步骤。然而，与图3A不同的是，在图9A中的基片的背面上形成掩模。具体来说，在基片的背面上形成掩模如下：在象素部分中形成迭层薄膜106a和106b；在驱动电路部分中形成单层薄膜106a。
接着，激光束从来自基片下侧的基片的背后一侧辐射。此时，在象素部分中形成的非晶半导体薄膜104维持其非状态，因为迭层薄膜反射激光束。通过用激光辐射使在驱动电路部分形成的非晶半导体薄膜104结晶化，以成为晶体半导体薄膜。令人关注的是，削弱了在驱动电路部分激光束15能量。然而，单层薄膜106a在驱动电路部分中的基片的背面上形成，因此，可以提高激光束的能量吸收率。
在图9B中，基片也可采用与图6A中同样的方式进行处理，以形成非晶半导体薄膜104的步骤。另外，同图6A一样，形成用作栅极绝缘薄膜的绝缘薄膜140。然而，不同于图6A，在象素部分中形成的绝缘薄膜140不必具有图9B中吸收激光束的功能。因此，掩模在基片的背面形成。具体来说，在基片的背面形成的掩模如下：在象素部分中形成的迭层薄膜106a和106b；在驱动电路部分形成的单层薄膜106a。
因此，激光束是从基片的背后一侧辐射的。此时，在象素部分126中形成的非晶半导体薄膜104通过迭层薄膜维持其非晶状态。同时，通过用激光束辐射在驱动电路部分123中形成的非晶半导体薄膜104可结晶化，以成为晶体半导体薄膜。令人关注的是，基片100削弱了在驱动电路部分激光束的能量。然而，在驱动电路部分中的基片的背面上形成单层薄膜106a，因此，可以提高激光束的能量吸收率。
如上所述，在象素部分中形成具有非晶半导体薄膜的薄膜晶体管，而在驱动电路部分中形成具有晶体半导体薄膜的薄膜晶体管。
实施方式8
在实施方式中，将对在象素部分中具有发光元件的显示器件的结构进行描述。
如图16A所描绘的，在具有绝缘表面的基片100上形成包含晶体硅薄膜的n-沟道TFT122和包含非晶半导体薄膜的n-沟道TFT125。与图7A和7B所示的结构不同，图16A中所示的非晶硅薄膜的结构具有沟道保护薄膜。对TFT的其它结构就不再进一步地解释了。关于图16A中所示的非晶硅薄膜的结构，沟道保护薄膜134由绝缘薄膜制成，以覆盖非晶半导体薄膜104的沟道形成区域。为了防止非晶半导体薄膜的信息形成区域在制造TFT的源引线和漏极线的步骤中被蚀刻，提供了沟道保护薄膜134。形成沟道保护薄膜的结构有时被称为沟道保护类型的下栅极结构。
接着，形成具有N-型导电性的半导体薄膜103，以覆盖沟道保护薄膜134和非晶硅薄膜104。具有一种导电性类型的半导体薄膜132在具有N-类型导电性的半导体薄膜103上形成，并进行图形化以用作源极电极和漏极电极。有N-类型导电性的半导体薄膜103也可采作与具有一种导电性类型的半导体薄膜132相同的方式进行图形化。
绝缘薄膜118形成以覆盖发光元件的第一电极117(本发实施例中为阳极)、引线116和发光元件的第一电极的边缘。在绝缘薄膜的开口处形成场致发光层119。在场致发光层上形成发光元件的第二电极120(在本实施例中为阴极)。
在图16A中所示的显示器件的结构中，在场致发光层119中生成的光可通过第二电极120(在箭头所示的方向上)。因此，发光元件的第一电极117由具有高反射率的导电材料形成。发光元件的第二电极120由具有高透射性的导电材料形成。
当第一电极117和第二电极120分别由上述材料形成时，在使用p-沟道非晶硅薄膜时，第一电极117可用作阴极，而第二电极可用作阳极。
当将非晶半导体薄膜用于象素部分时，从TFT的电流特性来看，有必要将沟道形成区域设计得大些。在这种情况下，如图16A所示场致发光层119生成的光就能较佳地通过第二电极120的结构。
图16B所示的显示器件的结构与图16A的结构不同之处，仅仅在于从场致发光层发出的光的方向上。显示器件的其它结构与图16A一样，就不再进一步解释了。根据该结构，第一电极117由具有高的光透射性的导电材料形成，而第二电极120由具有高反射性的导电材料形成。
如图16A和16B所示，通过使用在不发光一侧所提供的发光元件的电极的高反射性导电薄膜，可以有效地利用在场致发光层中生成的光。
图16C所示的显示器件的结构与图16A的结构不同之处，仅仅在于从场致发光层发出的光的方向上，其中光通过基片100和第二电极120。该显示器件的其它结构与图16A一样，就不再进一步解释了。根据该结构，显示器件的第一电极117和第二电极120由具有高的光透射性的导电材料制成。
为了得到具有高光透射性的导电材料，可以将不具透射性的传导薄膜弄薄，以使其具有光透射性，并可将另一种具有光透射性的传导薄膜层迭于其上。
如上所述，可以制造包括其中包含了在象素部分中形成的非晶半导体薄膜的薄膜晶体管和其中包含了在驱动电路部分中形成的晶体半导体薄膜的另一薄膜晶体管的显示器件。
实施例方式9
在本实施方式中，将对由一个基片制造多个屏板的方法进行描述。
当由图14A所示的一个基片制造16个面板时，例如：16个掩模(各自都由第一材料13和第二材料组成)在要分别用非晶半导体薄膜11的象素部分形成的各个区域中形成。用通过CW激光束在基片的一个方向上扫描基片。通过来回扫描CW激光束，非晶半导体薄膜的整个表面都被激光束辐射了。然而，在现存的条件下，CW激光束不是高功率的；因此，处理成线形的激光束的尺寸变得非常小。
另选地，可使用脉冲激光束15b来扫描图14B中所示的基片。因为在现有条件下脉冲激光束具有高功率，可以使得处理线形的激光束的尺寸在经度方向上约30cm大。因此，可以采用脉冲激光束对非晶半导体薄膜11的整个表面扫描一次。另外，扫描脉冲激光束的方向可以在各驱动电路部分中改变。对于图14B，例如：通过改变用脉冲激光束15b辐射的方向对非晶半导体薄膜进行扫描，以使每个驱动电路部分的主轴与脉冲激光束15b的主轴相匹配。
当然，在图14A和14B中的每个驱动电路部分中也可以形成用于减少激光束15a和15b的反射率的掩模。
根据上述激光辐射，被掩模覆盖的各象素部分都维持其非晶状态，而各没有被掩模所覆盖的驱动器电路部分都可结晶成结晶半导体薄膜。虽然在图14A和14B中强调了作为本发明的一个特征的掩模功能，掩模的特定尺寸可参见上述实施例。
接着，可以从如图14A和14B所示的基片上切割出16个面板，籍此得到多个模块，其中在印刷的基片上形成的包括控制器的集成电路(IC)、电源电路、界面(I/F)部分等等通过FPC被装配在每个面板上。
图15示出一模块的外视图，其中，控制器801和电源电路802都可安装在面板800上。面板800配备了象素部分803，在该部分中，在每个象素中都配备了发光元件或液晶元件；用于选择象素部分803的象素的扫描线驱动电路804；用于将视频信号提供给所选中象素的信号线驱动电路805。扫描线驱动电路804和信号线驱动电路805与驱动电路部分相对应。象素部分803的半导体元件具有非晶特性，而扫描线驱动电路804和信号线驱动电路805的半导体元件具有晶体特性。
扫描线驱动电路804和信号线驱动电路805并不一定要在同一基片上形成。例如：仅扫描线驱动电路804可形成在基片上，而信号线驱动电路80可由要在面板上要安装的IC芯片来形成。即，根据本发明，象素部分803的半导体元件具有非晶特性，而在与象素部分同一基片上形成的驱动电路部分的半导体元件具有晶体特性。
另外，在印刷基片806上形成控制器801和电源电路802，其中从控制器801和电源电路802输出的各信号和电源电压都通过FPC 807提供给面板800的象素部分803、扫描线驱动电路804、信号线驱动电路805。
通过界面(I/F)部分808(其中安排了多个输入终端)将电源电压和每个信号提供给印刷基片806。
虽然在本实施例中，用FCP将印刷基片806安装在面板800上，但本发明不限定于这种结构。另选地，可通过使用COG(玻璃基芯片)技术将控制器801和电源电路802直接安装在面板800上。
另外，在电源电压和各信号中有时会产生噪音，以及各信号的上升有时会因为在印刷基片806中各引线之间所产生的电容和各引线的阻抗而延迟。因此，最好在印刷基片806上形成诸如电容和缓冲器之类的几种元件以防止在电源电压和各信号中的噪音或在各信号的上升中的延迟。
如上所述，可以形成具有非晶半导体薄膜和晶体半导体薄膜的模块。
实施方式10
通过利用本发明制造电子设备的例子包括：数字照相机、诸如汽车音频部件之类的音频重放装置、膝上电脑、游戏机、便携式信息终端(例如：手机和便携式游戏机)、配备了诸如民用看门机器等之类的记录媒体的图象重放装置。其实际例子在图10A-10C中示出。
图10A示出便携式终端中的手机，包括：主体2101、外壳2102、显示部分2103、音频输入单元2104、音频输出单元2105、操作键2106、天线2107等等。显示部分2103配备了具有象素部分和驱动电路部分的模块。象素部分包含发光元件或液晶元件，和包含有半导体薄膜的TFT(它由于掩模而维持在非晶状态)。向上和向上发光的双发射面板可用于包含了发光元件的象素部分。驱动电路部分包括包含了进行选择性结晶的晶体半导体薄膜的TFT。可由以上实施例中所述的一个基片大量生产出多个用于显示部分2103的面板，从而可减少制造手机的成本。
图10B示出移动计算机，包括：主体2201、显示部分2202、摄象头2203、操作键2204、外部界面2205等等。显示部分2203配备了具有象素部分和驱动电路部分的模块。象素部分包含发光元件或液晶元件，和包含了半导体薄膜的TFT(它由于掩模而维持在非晶状态)。驱动电路部分包括包含了选择性结晶的晶体半导体薄膜的TFT。可由以上实施例中所述的一个基片大量生产出多个用于显示部分2202的面板，从而可减少制造移动手机的成本。
图10C示出数字照相机，包括：主体2301、显示部分2302、图象接收部分2303、操作键2304、外部界面2305、电源开关2306等等。显示部分2302配备了具有象素部分和驱动电路部分的模块。象素部分包含发光元件或液晶元件，和包含了半导体薄膜的TFT(它由于掩模而维持在非晶状态)。驱动电路部分包括包含了选择性结晶的晶体半导体薄膜的TFT。可由以上实施例中所述的一个基片大量生产出多个用于显示部分2302的面板，从而可减少制造数字照相机的成本。
其它电子设备的例子包括显示器件、膝上电脑、配备了记录媒体的图象重放装置(例如：DVD播放机)、护目式显示器、摄影机等等。关于这些电子设备，其象素部分可包括发光元件或液晶元件和包含了半导体薄膜的TFT，该半导体薄膜由于掩模所覆盖而维持在非晶状态。用于这些设备的驱动电路部分包括含有选择性结晶的晶体半导体薄膜的TFT。
当将非晶半导体薄膜用于象素部分的薄膜晶体管时，和使用多晶半导体薄膜的情况相比，可减少相邻薄膜晶体管中的变化。另外，电子特性中的变化，特别是，可以减少非晶半导体薄膜所包括的薄膜晶体管的阈电压(Vth)变化。从而，减少了显示器件的不均匀显示，从而提高了显示质量。
通过根据以上实施方式从一个基片形成适用于各种电子设备显示部分的多个屏板，可降低电子设备的制造成本。
可以通过与上述实施例自由地组合来实施本实施例方式。
[实施例1]
为了检查在形成由迭层薄膜组成的掩模的情况下和在没有形成掩模的情况下半导体薄膜的结晶度，根据结构a和结构b(括号中描写了每个薄膜的厚度)的下列条件实现来光学性能的模拟。以下描述了光透射率、反射率和吸收率的计算结果。
结构a(具有掩模)：基片(#1737：康宁股份有限公司的产品)/CVD-SiNO薄膜(50nm)、CVD-SiON薄膜(50nm)/CVD-SiON薄膜(10nm)/非晶硅(a-Si)薄膜(54nm)/SiON薄膜(45nm)/和SiNO薄膜(40nm)。
结构b(不具有掩模)：基片(#1737：康宁股份有限公司的产品)/SiNO薄膜(50nm)/SiON薄膜(100nm)/和a-Si薄膜(54nm)。
注意，采用CVD制造的SiNO薄膜和SiON薄膜可分别被称为CVD-SiNO薄膜和CVD-SiON薄膜。
n值(折射率)和k值(消光系数)可参考表1。在表1中，SP-SiN表示采用溅射法形成的SiN薄膜，该薄膜是在氮气气氛下以硅作为靶来淀积的。另外，在表1中的AQ指包括基片(#1737：康宁股份有限公司的产品)、CVD-SiNO薄膜(50nm)及用作基础薄膜的CVD-SiON薄膜(100nm)的结构。
[表1]
    n值     k值
    a-Si     3.53     3.3
    CVD-SiNO     1.89     0.0022
    CVD-SiON     1.51     0.0102
    SP-SiN     2.2     0.0126
    AQ     1.5     0
图11A-11C分别示出在波长300-800nm的范围内，与结构a和结构b有关的计算的光透射率、反射率和吸收率的计算曲线图。与结构b相比，当具有预定薄膜厚度的迭层薄膜(例如：SiON薄膜(45nm)和SiNO薄膜(40nm))用作结构a中的掩模时，光透射率、反射率和吸收率的各自波动幅度会大大增加。因此，用作掩模的SiON薄膜和SiNO薄膜的各自薄膜厚度可参照图11B来确定，以提高对辐射的激光束的波长的反射率。
根据图11C所示出的吸收率的曲线图，结构b具有比结构a更高吸收率的波长区域。因此，如图2A和2B所示，可用同一掩模材料形成增加反射率的区域和增加吸收率的区域。
另一方面，表2示出在受激准分子激光(波长为308nm)的情况下使用分光光度计测量光学性能所取得的实际测量结果，而表3示出光学性能的模拟数值。
[表2]
结构     光透射率     反射率     吸收率     吸收比
结构a(具有掩模)     0％     76％     24％     0.61
结构b(不具有掩模)     0％     61％     39％     1
[表3]
结构     光透射率     反射率     吸收率     吸收比
结构a(具有掩模)     0％     68％     32％     0.71
结构b(不具有掩模)     0％     55％     45％     1
实际测量结果与模拟数值稍有不同。然而，与结构b相比提高了对结构a的308-nm激光波长的反射率。因此，显示出结构a具有掩模的作用。根据表示在激光束辐射基片的总能量中在硅薄膜中吸收的能量比率的能量吸收率(在各表中简单地表示为吸收率)，结构a的能量吸收率比结构b的小。
具体来说，能量吸收比(在各表中简单地表示为吸收比)表示结构a的能量吸收率与结构b的能量吸收率的比，在实施测量中变成24％/39％＝0.61。同时，能量吸收比在模拟数值中变成32％/45％＝0.71。结果，显示出结构a比结构b吸收更少量的激光能量。
[实施例2]
在本实施例中，为了检测用作掩模的迭层薄膜的结构，通过改变以下结构c和结构b中的SiON薄膜和SiNO薄膜的厚度所实现的光学性能的模拟(在括号中描述了各自薄膜的厚度)。以下将对各反射率的计算结果进行描述。作为激光束，采用了波长为308nm的受激准分子激光。使用了在表1中表示的n值(折射率)和k值(消光系数)。
结构c：AQ/a-Si薄膜(54nm)/SiON薄膜(0-200nm)/SiNO薄膜(0-200nm)。
结构d：AQ/a-Si薄膜(54nm)/SiNO薄膜(0-200nm)/SiON薄膜(0-200nm)。
图12A和12B分别示出在结构c和结构b中SiON薄膜和SiNO薄膜的各自薄膜厚度在0-200nm的范围内变化的情况下光学性能的模拟结果。在结构c中，在SiON薄膜的厚度可分别设置成30nm、40nm、和50nm而SiNO薄膜的厚度分别在0-200nm的范围内变化的情况下分别得出反射率。取得的反射率的结果如图12A所示。同时，在结构d中，在SiNO薄膜的厚度可分别设置成70nm、80nm和90nm；而SiON薄膜的厚度分别在0-200nm的范围内变化的情况下分别得出反射率。取得的反射率的结果如图12B所示。
根据图12A，已知68％的最大反射率是在结构c中SiON薄膜的厚度为44nm且SiNO薄膜的厚度为40nm的情况下得到的。另一方面，根据图12B，在结构d中没有取得增加反射率的有利结果。即使在SiON薄膜的厚度为0nm且SiNO薄膜的厚度为74nm时，也只有56％的反射率，该反射率几乎等效于不具有掩模的状态。
另外，可以根据模拟结果取得有关抗反射薄膜的信息。在包括依次层迭AQ、a-Si薄膜及SiNO薄膜的结构的情况下，使用34-nm厚的SiNO薄膜可以将反射率减至11％。同样，在包括依次层迭AQ、a-Si薄膜及SiNO薄膜结构的情况下，使用45nm厚的SiON薄膜使反射率变成24％。
表4示出在各界面上的能量反射率的数值
[表4]
结构 在各界面上的反射率
CVD-SiON/空气  4.10％
CVD-SiON/空气  8.80％
SP-SiN/空气  14.00％
SiNO  1.00％
CVD-SiON/SP-SiN  3.50％
CVD-SiNO/SP-SiN  0.80％
a-Si/CVD-SiON  16.10％
a-Si/CVD-SiON  9.90％
a-Si/SP-SiN  5.40％
根据表4的计算数值，可确定结构c能提供最大反射率。当在a-Si薄膜上形成CVD-SiON薄膜时，与在a-Si薄膜上形成CVD-SiNO薄膜或SP-SiN的情况相比，此迭层结构能呈现出更高的反射率。因此，在仅由CVD形成掩模的情况中，通过依次层迭54nm厚的a-Si薄膜、51nm厚的SiON薄膜和41.8nm厚的SiNO薄膜所组成的结构能呈现出最大的反射率。
另外，可以预计，采用层迭AQ、a-Si薄膜、CVD-SiON薄膜和SP-SiN薄膜所组成的结构可呈现比包含AQ、a-Si薄膜、CVD-SiON薄膜和CVD-SiNO薄膜的结构更高的反射率。这是因为在SP-SiN薄膜和大气之间的反射率是最高的。因此，当不限定用所述形成方法形成掩模时，通过层迭54nm厚的a-Si薄膜、51nm厚的SiON薄膜和35nm厚的SP-SiN薄膜所组成的结构能呈现出最大反射率。
[实施例3]
图13B示出采用受激准分子激光(波长为308nm)辐射图13A中示结构的情况下拉曼光谱的结果。
图13A示出在基片上形成基础薄膜和通过CVD在其上形成45nm厚度的非晶硅(a-Si)薄膜的结构。SiON薄膜(45nm厚)和SiNO薄膜(40nm厚)作为掩模部分层迭在非晶硅薄膜上。根据在实施例2的结构c中能呈现出最大反射率的条件来形成包含上述结构的掩模，其中依次层迭44nm厚的SiON薄膜和40nm厚的SiNO薄膜。
在图13B中示出了采用在具有能量密度为420mJ/cm2的受激准分子激光(波长为308nm)辐射上述结构的样本的拉曼光谱的结果。
如图13B所示，即使采用密度420mJ/cm2的受激准分子激光辐射样本，在不具有掩模的区域(对应于以上实施例中的第一区域)不会产生非晶硅薄膜的拉曼峰值，且保持非晶硅原有的拉曼峰值。考虑到因为激光束受到由部分形成掩模的SiON薄膜(45nm厚)和SiNO薄膜(40nm厚)的迭层薄膜的反射，在掩模下的非晶硅薄膜的不会温度升到使硅薄膜结晶的阈值或高于该阈值，因此非晶硅薄膜仍维持其非晶状态。
另外，当受激准分子激光的能量密度增加到450mJ/cm2时，即使在该区域被掩模覆盖的情况下也可观察到多晶硅薄膜的拉曼峰值。当能量密度增加至450mJ/cm2或更大时，最好通过在上述结构上进一步层迭同一结构来增加反射率。
本发明又藉助于实施例模式以及参考附图的实施例作了完整的描述。正如本领域的技术人员能所需的那样，本发明包含了几种形式，并且可以在不偏离本发明的目的和范围的条件下改变和修改实施例及其细节。因此，对本发明的解释不应限于上述实施例和实施。值得注意的是，在根据上述本发明的结构中，彼此相同的部分或具有类似功能的部分经常在附图中采用相同的标号来表示以省略额外的描述。

Claims (65)

1.一种半导体器件的制造方法，其特征在于，包括：
在第一区域和第二区域形成非晶半导体薄膜；
在第一区域形成作为掩模的迭层薄膜；
采用激光束辐射非晶半导体薄膜的方法使在第二区域中的非晶半导体薄膜结晶来形成晶体半导体薄膜，其中在第一区域中激光束被掩模反射；
在第一区域形成包含部分非晶半导体薄膜的第一薄膜晶体管；
在第二区域形成包含部分晶体半导体薄膜的第二薄膜晶体管。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一区域为象素部分而所述第二区域为驱动电路部分。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且折射率满足n1＜n2时，迭层薄膜由在非晶半导体薄膜上依次层迭第一薄膜和第二薄膜形成。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一材料为氮氧化硅，而第二材料为氧氮化硅或氮化硅。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，当每个迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且辐射至非晶半导体薄膜的激光束的波长为λ时，第一薄膜的薄膜厚度达到(λ/4)×n1，而第二薄膜的薄膜厚度达到(λ/4)×n2。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述各层迭层薄膜是由和各自具有与用激光束辐射波长相关的0.01或更小的消光系数的第一材料和第二材料形成的。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一上栅极结构，其中栅极电极是在沟道形成区域上形成的。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一下栅极结构，其中栅极电极是在沟道形成区域下形成的。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述激光束为Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti：蓝宝石激光器、铜束激光器、和金束激光器中的一种或多种激光束。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述热处理是在用激光束辐射之前，通过将选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中的一种或多种用于提高结晶化的金属元素选择性地添加到非晶半导体薄膜中来完成的。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，其中通过旋涂、浸渍、离子注入或溅射法将包含金属元素的溶液选择性地添加进非晶半导体薄膜以提高结晶化。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件用于显示器件，其中，形成发光元件的阴极与在第一区域内所形成的第一薄膜晶体管的任何一个电极相连接，在该阴极上形成发光层，且形成发光元件的阳极以覆盖该发光层。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述显示器件用于选自包括数字照相机、移动电脑和手机的组中的电子设备。
14.一种半导体器件的制造方法，其特征在于，包括：
在第一区域和第二区域形成非晶半导体薄膜；
在第一区域形成作为掩模的迭层薄膜；
采用激光束辐射在第二区域的非晶半导体薄膜使非晶半导体薄膜结晶来形成晶体半导体薄膜，其中在第一区域中激光束被掩模反射；
在第一区域形成包含部分非晶半导体薄膜的的第一n-沟道薄膜晶体管；
在第二区域形成包含部分晶体半导体薄膜的的第二n-沟道薄膜晶体管和第三p-沟道薄膜晶体管。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述第一区域为象素部分而所述第二区域为驱动电路部分。
16.如权利要求14所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且折射率满足n1＜n2时，迭层薄膜由在非晶半导体薄膜上依次层迭第一薄膜和第二薄膜形成。
17.如权利要求16所述的半导体器件的制造方法，其特征在于，所述第一材料为氮氧化硅，而第二材料为氧氮化硅或氮化硅。
18.如权利要求14所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的材料的第一薄膜和包含具有折射率n2的材料的第二薄膜形成的，且辐射至非晶半导体薄膜的激光束的波长为λ时，第一薄膜的薄膜厚度达到(λ/4)×n1，而第二薄膜的薄膜厚度达到(λ/4)×n2。
19.如权利要求14所述的半导体器件的制造方法，其特征在于，所述各层迭层薄膜是由各自具有与用激光束辐射的波长相关的0.01或更小的消光系数的第一材料和第二材料形成的。
20.如权利要求14所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一上栅极结构，其中栅极电极是在沟道形成区域上形成的。
21.如权利要求14所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一下栅极结构，其中栅极电极是在沟道形成区域下形成的。
22.如权利要求14所述的半导体器件的制造方法，其特征在于，所述激光束为Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti：蓝宝石激光器、铜束激光器、和金束激光器中的一种或多种激光束。
23.如权利要求14所述的半导体器件的制造方法，其特征在于，所述热处理是在用激光束辐射之前，通过选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中的一种或多种用于提高结晶化的金属元素选择性地添加到非晶半导体薄膜中来完成的。
24.如权利要求23所述的半导体器件的制造方法，其特征在于，其中通过旋涂、浸渍、离子注入或溅射法将包含金属元素的溶液选择性地添加进非晶半导体薄膜以提高结晶化。
25.如权利要求14所述的半导体器件的制造方法，其特征在于，所述半导体器件用于显示器件，其中形成发光元件的阴极，以与在第一区域内形成的第一薄膜晶体管的任何一个电极相连接，在该阴极上形成发光层，且形成发光元件的阳极以覆盖该发光层。
26.如权利要求25所述的半导体器件的制造方法，其特征在于，所述显示器件用于选自包括数字照相机、移动电脑和手机中的电子设备。
27.一种半导体器件的制造方法，其特征在于，包括：
在第一区域和第二区域形成非晶半导体薄膜；
在第一区域中作为掩模的迭层薄膜和在第二区域中形成多个迭层薄膜中的一层的单层薄膜；
采用激光束辐射第二区域的非晶半导体薄膜的方法使非晶半导体薄膜结晶来形成晶体半导体薄膜，其中在第一区域中激光束被掩模反射；
在第一区域形成包含部分非晶半导体薄膜的的第一n-沟道薄膜晶体管；
在第二区域形成包含部分晶体半导体薄膜的的第二n-沟道薄膜晶体管和第三p-沟道薄膜晶体管。
28.如权利要求27所述的半导体器件的制造方法，其特征在于，所述第一区域为象素部分而所述第二区域为驱动电路部分。
29.如权利要求27所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且折射率满足n1＜n2时，迭层薄膜由在非晶半导体薄膜上依次层迭第一薄膜和第二薄膜形成。
30.如权利要求29所述的半导体器件的制造方法，其特征在于，所述第一材料为氮氧化硅，而第二材料为氧氮化硅或氮化硅。
31.如权利要求27所述的半导体器件的制造方法，其特征在于，当每个迭层薄膜是由包含具有折射率n1的材料的第一薄膜和包含具有折射率n2的材料的第二薄膜形成的，且辐射至非晶半导体薄膜的激光束的波长为λ时，第一薄膜的薄膜厚度达到(λ/4)×n1，而第二薄膜的薄膜厚度达到(λ/4)×n2。
32.如权利要求27所述的半导体器件的制造方法，其特征在于，所述各层迭层薄膜是由各自具有与用激光束辐射的波长相关的0.01或更小的消光系数的第一材料和第二材料形成的。
33.如权利要求27所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一上栅极结构，其中栅极电极是在沟道形成区域上形成的。
34.如权利要求27所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一下栅极结构，其中栅极电极是在沟道形成区域下形成的。
35.如权利要求27所述的半导体器件的制造方法，其特征在于，所述激光束为Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti：蓝宝石激光器、铜束激光器、和金束激光器中的一种或多种激光束。
36.如权利要求27所述的半导体器件的制造方法，其特征在于，所述热处理是在用激光束辐射之前，通过选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中的一种或多种用于提高结晶化的金属元素选择性地添加到非晶半导体薄膜中来完成的。
37.如权利要求36所述的半导体器件的制造方法，其特征在于，其中通过旋涂、浸渍、离子注入或溅射法将包含金属元素的溶液选择性地添加进非晶半导体薄膜以提高结晶化。
38.如权利要求27所述的半导体器件的制造方法，其特征在于，所述半导体器件用于显示器件，其中形成发光元件的阴极与在第一区域内形成的第一薄膜晶体管的任何一个电极相连接，在该阴极上形成发光层，且形成发光元件的阳极以覆盖该发光层。
39.如权利要求38所述的半导体器件的制造方法，其特征在于，所述显示器件用于选自包括数字照相机、移动电脑和手机组中的电子设备。
40.一种半导体器件的制造方法，其特征在于，包括：
在基片的第一表面上的第一区域和第二区域中形成非晶半导体薄膜，其中基片的第一表面和第二表面彼此相对；
在第一区域中的基片的第二表面上形成作为掩模的迭层薄膜；
采用激光束辐射在第二区域的非晶半导体薄膜使非晶半导体薄膜结晶来形成晶体半导体薄膜，其中在第一区域中激光束可由掩模反射的；
在第一区域形成包含部分非晶半导体薄膜的第一n-沟道薄膜晶体管；和
在第二区域形成包含部分晶体半导体薄膜的第二n-沟道薄膜晶体管和第三p-沟道薄膜晶体管。
41.如权利要求40所述的半导体器件的制造方法，其特征在于，所述第一区域为象素部分而所述第二区域为驱动电路部分。
42.如权利要求40所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且折射率满足n1＜n2时，迭层薄膜由在非晶半导体薄膜上依次层迭第一薄膜和第二薄膜形成。
43.如权利要求42所述的半导体器件的制造方法，其特征在于，所述第一材料为氮氧化硅，而第二材料为氧氮化硅或氮化硅。
44.如权利要求40所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的材料的第一薄膜和包含具有折射率n2的材料的第二薄膜形成的，且辐射至非晶半导体薄膜的激光束的波长为λ时，第一薄膜的薄膜厚度达到(λ/4)×n1，而第二薄膜的薄膜厚度达到(λ/4)×n2。
45.如权利要求40所述的半导体器件的制造方法，其特征在于，所述各层迭层薄膜是由各自具有与用激光束辐射的波长相关的0.01或更小的消光系数的第一材料和第二材料形成的。
46.如权利要求40所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一上栅极结构，其中栅极电极是在沟道形成区域上形成的。
47.如权利要求14所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一下栅极结构，其中栅极电极是在沟道形成区域下形成的。
48.如权利要求40所述的半导体器件的制造方法，其特征在于，所述激光束为Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti：蓝宝石激光器、铜束激光器、和金束激光器中的一种或多种激光束。
49.如权利要求40所述的半导体器件的制造方法，其特征在于，所述热处理是在用激光束辐射之前，通过选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中的一种或多种用于提高结晶化的金属元素选择性地添加到非晶半导体薄膜中来完成的。
50.如权利要求49所述的半导体器件的制造方法，其特征在于，其中通过旋涂、浸渍、离子注入或溅射法将包含金属元素的溶液进行选择性添加进非晶半导体薄膜以提高结晶化。
51.如权利要求40所述的半导体器件的制造方法，其特征在于，所述半导体器件用于显示器件，其中形成发光元件的阴极与在第一区域内形成的第一薄膜晶体管的任何一个电极相连接，在该阴极上形成发光层，且形成发光元件的阳极以覆盖该发光层。
52.如权利要求51所述的半导体器件的制造方法，其特征在于，所述显示器件用于选自数字照相机、移动电脑和手机组中的电子设备。
53.一种半导体器件的制造方法，其特征在于，包括：
在基片的第一表面上的第一区域和第二区域中形成非晶半导体薄膜，其中基片的第一表面和第二表面彼此相对；
在第一区域中的基片的第二表面上形成作为掩模的迭层薄膜和多层与第二区域中的基片的第二表面相邻的迭层薄膜之一的单层薄膜；
采用激光束辐射在第二区域的非晶半导体薄膜使非晶半导体薄膜结晶来形成晶体半导体薄膜，其中在第一区域中激光束可由掩模反射；
在第一区域形成包含部分非晶半导体薄膜的第一n-沟道薄膜晶体管；和
在第二区域形成包含部分晶体半导体薄膜的第二n-沟道薄膜晶体管和第三p-沟道薄膜晶体管。
54.如权利要求53所述的半导体器件的制造方法，其特征在于，所述第一区域为象素部分而所述第二区域为驱动电路部分。
55.如权利要求53所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的第一材料的第一薄膜和包含具有折射率n2的第二材料的第二薄膜形成的，且折射率满足n1＜n2时，迭层薄膜由在非晶半导体薄膜上依次层迭第一薄膜和第二薄膜形成。
56.如权利要求55所述的半导体器件的制造方法，其特征在于，所述第一材料为氮氧化硅，而第二材料为氧氮化硅或氮化硅。
57.如权利要求53所述的半导体器件的制造方法，其特征在于，当各层迭层薄膜是由包含具有折射率n1的材料的第一薄膜和包含具有折射率n2的材料的第二薄膜形成的，且辐射至非晶半导体薄膜的激光束的波长为λ时，第一薄膜的薄膜厚度达到(λ/4)×n1，而第二薄膜的薄膜厚度达到(λ/4)×n2。
58.如权利要求53所述的半导体器件的制造方法，其特征在于，所述每个迭层薄膜是由各自具有与用激光束辐射的波长相关的0.01或更小的消光系数的第一材料和第二材料形成的。
59.如权利要求53所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一上栅极结构，其中栅极电极是在沟道形成区域上形成的。
60.如权利要求53所述的半导体器件的制造方法，其特征在于，所述在第一区域形成的第一薄膜晶体管具有一下栅极结构，其中栅极电极是在沟道形成区域下形成的。
61.如权利要求53所述的半导体器件的制造方法，其特征在于，所述激光束为Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、绿宝石激光器、Ti：蓝宝石激光器、铜束激光器、和金束激光器中的一种或多种激光束。
62.如权利要求53所述的半导体器件的制造方法，其特征在于，所述热处理是在用激光束辐射之前，通过选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In及Sn中的一种或多种用于提高结晶化的金属元素选择性地添加到非晶半导体薄膜中来完成的。
63.如权利要求62所述的半导体器件的制造方法，其特征在于，其中通过旋涂、浸渍、离子注入或溅射法将包含金属元素的溶液选择性添加进非晶半导体薄膜以提高结晶化。
64.如权利要求53所述的半导体器件的制造方法，其特征在于，所述半导体器件用于显示器件，其中形成发光元件的阴极与在第一区域内形成的第一薄膜晶体管的任何一个电极相连接，在该阴极上形成发光层，且形成发光元件的阳极以覆盖该发光层。
65.如权利要求64所述的半导体器件的制造方法，其特征在于，所述显示器件用于选自数字照相机、移动电脑和手机组中的电子设备。
CNB2004100685700A 2003-08-27 2004-08-27 制造半导体器件的方法 Expired - Fee Related CN100570813C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003303442 2003-08-27
JP2003303442 2003-08-27

Publications (2)

Publication Number Publication Date
CN1591778A true CN1591778A (zh) 2005-03-09
CN100570813C CN100570813C (zh) 2009-12-16

Family

ID=34213993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100685700A Expired - Fee Related CN100570813C (zh) 2003-08-27 2004-08-27 制造半导体器件的方法

Country Status (2)

Country Link
US (1) US20050048706A1 (zh)
CN (1) CN100570813C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487041A (zh) * 2010-12-02 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN103210494A (zh) * 2010-11-10 2013-07-17 夏普株式会社 显示装置用基板及其制造方法、显示装置
WO2014040305A1 (zh) * 2012-09-11 2014-03-20 深圳市华星光电技术有限公司 薄膜晶体管主动装置
WO2016101400A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN108201198A (zh) * 2016-12-20 2018-06-26 阿迪达斯股份公司 用于互连体育用品的部件的方法和由此获得的体育用品
CN112203795A (zh) * 2018-05-22 2021-01-08 康宁股份有限公司 激光焊接经涂覆的基材

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP2347993B1 (en) * 2010-01-22 2018-11-14 IMEC vzw Method for manufacturing a micromachined device and micromachined device made thereof
US8922463B2 (en) 2010-04-26 2014-12-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR20200145890A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862237A (en) * 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5536932A (en) * 1995-02-10 1996-07-16 Xerox Corporation Polysilicon multiplexer for two-dimensional image sensor arrays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
GB9520901D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic device manufacture
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
US5686335A (en) * 1996-07-22 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd Method of making high-performance and reliable thin film transistor (TFT) using plasma hydrogenation with a metal shield on the TFT channel
US6140668A (en) * 1998-04-28 2000-10-31 Xerox Corporation Silicon structures having an absorption layer
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6187484B1 (en) * 1999-08-31 2001-02-13 Micron Technology, Inc. Irradiation mask
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
US7011910B2 (en) * 2002-04-26 2006-03-14 Hoya Corporation Halftone-type phase-shift mask blank, and halftone-type phase-shift mask
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
TWI227913B (en) * 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
US20040224446A1 (en) * 2003-05-07 2004-11-11 Wen-Chang Yeh [structure of thin-film transistor and method and equipment for fabricating the structure]
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210494A (zh) * 2010-11-10 2013-07-17 夏普株式会社 显示装置用基板及其制造方法、显示装置
CN103210494B (zh) * 2010-11-10 2016-01-06 夏普株式会社 显示装置用基板及其制造方法、显示装置
CN102487041A (zh) * 2010-12-02 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
WO2014040305A1 (zh) * 2012-09-11 2014-03-20 深圳市华星光电技术有限公司 薄膜晶体管主动装置
US9117705B2 (en) 2012-09-11 2015-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor active device
WO2016101400A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN108201198A (zh) * 2016-12-20 2018-06-26 阿迪达斯股份公司 用于互连体育用品的部件的方法和由此获得的体育用品
US10875252B2 (en) 2016-12-20 2020-12-29 Adidas Ag Sporting goods and methods for interconnecting components of a sporting good
US11453176B2 (en) 2016-12-20 2022-09-27 Adidas Ag Pattern element used for interconnecting components of a sporting good
CN112203795A (zh) * 2018-05-22 2021-01-08 康宁股份有限公司 激光焊接经涂覆的基材

Also Published As

Publication number Publication date
US20050048706A1 (en) 2005-03-03
CN100570813C (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
CN1311558C (zh) 半导体器件
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1263159C (zh) 半导体器件及其制造方法
CN1320599C (zh) 制造半导体器件的方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1591778A (zh) 制造半导体器件的方法
CN1213464C (zh) 半导体器件的制造方法
CN1286156C (zh) 制造半导体器件的方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1577775A (zh) 制造半导体器件的方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN100341158C (zh) 半导体器件及微处理器
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1596045A (zh) 发光器件及其制造方法
CN1599056A (zh) 发光器件及其制造方法
CN1577435A (zh) 发光器件
CN101044627A (zh) 半导体器件
CN101032039A (zh) 发光元件
CN1612345A (zh) 半导体器件和显示器件
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法
CN1684226A (zh) 半导体器件及其制造方法
CN100342484C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20180827

CF01 Termination of patent right due to non-payment of annual fee