CN1581440A - 半导体器件制造方法以及激光辐照设备 - Google Patents

半导体器件制造方法以及激光辐照设备 Download PDF

Info

Publication number
CN1581440A
CN1581440A CNA2004100588448A CN200410058844A CN1581440A CN 1581440 A CN1581440 A CN 1581440A CN A2004100588448 A CNA2004100588448 A CN A2004100588448A CN 200410058844 A CN200410058844 A CN 200410058844A CN 1581440 A CN1581440 A CN 1581440A
Authority
CN
China
Prior art keywords
laser
semiconductor film
pulse
ridge
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100588448A
Other languages
English (en)
Other versions
CN100444320C (zh
Inventor
下村明久
古山将树
小路博信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1581440A publication Critical patent/CN1581440A/zh
Application granted granted Critical
Publication of CN100444320C publication Critical patent/CN100444320C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是提供一种制造结晶半导体膜的方法，它包含：利用用来促进晶化的金属元素进行晶化以便控制取向的步骤，以及辐照一次激光以便形成具有以规则间距排列在网格图形中的小晶粒的结晶半导体膜的步骤。在根据上述目的提出的本发明中，以借助于将用来促进晶化的金属元素加入到非晶半导体膜而形成结晶半导体膜并将其偏振方向受到控制的脉冲激光辐照到其上的方式，及在结晶半导体膜表面上形成网格图形。半波片或镜被用作用来控制偏振方向的装置。

Description

半导体器件制造方法 以及激光辐照设备
技术领域
本发明涉及到高度结晶的结晶半导体膜、具有结晶半导体膜的薄膜晶体管、以及具有薄膜晶体管的半导体器件。本发明还涉及到用来制造结晶半导体膜、薄膜晶体管、以及半导体器件的结晶方法。本发明还涉及到用来提供结晶方法的激光辐照设备。
背景技术
新近，有关采用薄膜晶体管的先进半导体器件的研究已经有了进展。特别是在要求高速和高功能的半导体器件中，必须得到具有高迁移率的薄膜晶体管(以下称为TFT)。
为了提高半导体膜的结晶性，以用来促进晶化的典型为镍元素(Ni)的金属元素被加入、形成、或涂敷到半导体膜然后对其进行热处理的形式而执行晶化来形成半导体膜(例如参照专利文献1)。
当用来促进晶化的典型为Ni的金属元素被用于这一晶化步骤中时，有可能得到大晶粒尺寸的结晶半导体膜，并得到其中各个晶粒边界很可能连接起来，从而在晶粒中具有较少缺陷的结晶半导体膜。
此外，作为与热处理不同的结晶方法，已经研究了利用激光辐照的结晶方法。通常以脉冲振荡的紫外光束被辐照到非晶或多晶硅层以形成包括硅单晶晶粒组的硅薄膜的方式，来进行利用激光辐照的晶化(例如参照专利文献2)。在根据专利文献2的激光晶化中，矩形紫外光束在其结束辐射的位置与其开始下一个辐射的位置之间的行进距离，被设定为40微米或以下，且此行进距离相对于沿运动方向测得的紫外光束的宽度的比例，被设定为0.1-5％。专利文献2公开了待要得到的硅单晶晶粒具有对于基板物质表面接近<100>的择优取向。
根据报道，当偏振激光被用于晶化时，借助于优化激光辐照条件，沿垂直于偏振方向的方向形成了所谓脊(参照非专利文献1)。此非专利文献1描述了脊之间的间距依赖于激光的波长和辐射角，在p偏振激光中表示为λ/(1±sinθ)，其中，λ是激光的波长，而θ是激光的辐射角。
特别是非专利文献1在图2A中公开了线性脉冲激光器的第一辐射形成线性脊。而且，非专利文献1在图2B中公开了相对于第一激光辐射的方向成90度角度的线性脉冲激光的第二辐射形成脊的网格图形。
非专利文献1报道了一个实验，其中，在温度被设定为与衬底相同的350℃的超高真空成膜工作室中，用脉冲Nd:YAG激光器对形成在玻璃衬底上的非晶硅膜进行辐照。
[专利文献1]
未经审查的专利公开H7-161634公报
[专利文献2]
未经审查的专利公开H10-41234公报
[非专利文献1]
Y.Nakata，A.Shimoyama，and S.Horita，“AM-LCD 2000”，p.265-268
在根据专利文献1的晶化方法中，形成了具有200-300微米大尺寸的柱状晶体的许多聚集体(各个聚集体也称为畴)。一个畴中的各个晶体具有相同的晶体取向。但相邻畴中的取向不同，并在其间具有边界。当借助于在一个畴中形成沟道形成区而制造TFT时，能够得到高的电学特性。
但畴是随机形成的，因而难以将TFT制造成在一个畴中形成沟道形成区。因此，难以将分别排列在象素部分和驱动电路中的所有沟道形成区形成在一个畴中。
结果，虽然当这种结晶半导体膜被用作TFT的有源层(包括沟道形成区和杂质区的岛状半导体膜)时有高迁移率的优点，但也存在着小的差别的危险，这是由于沟道形成区中相邻畴(各个畴具有不同的取向)之间的边界是否存在或由于形成的畴的尺寸差别所造成的各个TFT之间的特性变化。
排列在象素部分或驱动电路中的TFT的电学特性的变化引起施加到各个象素电极的电流和电压的变化，这就成为观察者可以看到的显示不均匀性。
目前，这种变化是可接受的且不会导致任何问题。但将来，当象素尺寸被进一步减小并要求更精确的图象时这种变化被认为会成为一个严重的问题。将来，随着栅金属的宽度变窄，沟道形成区的尺寸(沟道宽度)变得更小。因此存在着形成沟道形成区中具有各个畴之间边界的TFT的危险。这种TFT的特性(迁移率、S值、开态电流、关态电流等)与具有其中没有任何边界的沟道形成区的TFT的特性相比就有变化，因而认为这种变化引起显示不均匀性。
根据专利文献2公开的晶化方法，矩形紫外光束从其结束辐射的位置到其开始下一个辐射的位置的行进距离，被设定为40微米或以下，且此行进距离相对于沿运动方向测得的紫外光束的宽度的比例，被设定为0.1-5％。在专利文献2的实施方案1中，非晶硅层中的任何一点被脉冲紫外光束辐照100次。
在这种晶化方法中，由于激光被辐照到硅层许多次，例如100次，故工艺时间很长。
特别是当借助于利用诸如Ni之类的金属控制取向而形成的结晶半导体膜被激光辐照多次时，不可能保持其取向。换言之，当形成具有用专利文献1所述的金属元素所控制的取向的结晶半导体膜之后，在专利文献2所述的条件下多次辐照激光时，不可能保持取向受到控制的结晶半导体膜。
此外，如非专利文献1所示，仅仅当Nd:YAG激光在衬底温度设定为350℃的真空成膜工作室中被辐照的条件下，第二激光辐照以相对于第一激光辐照的方向成90度角被执行时，脊才形成网格图形。因此，在这种方法中，激光辐照需要很长时间。这意味着需要很长时间来制造半导体器件即薄膜晶体管，因而此方法不适合于大规模生产。
发明内容
考虑到上述问题而提出了本发明，本发明的目的是提供一种制造结晶半导体膜的方法，它包含利用用来促进晶化同时控制取向的含有金属的材料来晶化半导体膜的步骤以及辐照一次激光的步骤以便形成具有规则间距网格图形小晶粒的结晶半导体膜。本发明的另一目的是提供一种用上述方法制造的半导体膜。而且，本发明的另一目的是提供一种具有结晶半导体膜的薄膜晶体管、提供一种具有薄膜晶体管的半导体器件、以及提供一种用来制造此薄膜晶体管和半导体器件的方法。
在考虑到上述问题而提出的本发明中，以用来促进晶化的金属元素(以下简称为金属元素)被加入到非晶半导体膜以便形成结晶半导体膜，然后，其偏振方向受到控制的脉冲振荡激光(以下称为脉冲激光)被辐照到结晶半导体膜的方式，使脊形成网格图形。要指出的是，此处所用的术语“脊”意味着一种凸出部分，这是在晶粒互撞位置处不规则地形成的膜的隆起部分。例如，如图5的SEM图象所示，脊被形成在晶粒互撞的位置。
脊被形成在晶粒边界中，且脊在结晶半导体膜表面上形成网格图形意味着结晶半导体膜的晶粒被形成为网格图形。而且，脊形成网格图形意味着在确切地说是形成薄膜晶体管的大部分区域中脊形成网格图形，而不一定脊要在整个结晶半导体膜中形成网格图形。
确切地说，在本发明中，脊之间的间距几乎等于辐照到结晶半导体膜的脉冲激光的发射波长。且脊之间的间距受脉冲激光的波长控制。而且，脊之间的间距可以受辐照到结晶半导体膜的脉冲激光的入射角θ控制。
此外，借助于辐照一次脉冲激光，脊能够形成网格图形。要指出的是，辐照一次脉冲激光意味着将脉冲激光扫描到辐照对象的结晶半导体膜一次，且结晶半导体膜中任何一点(任何一个辐照点)被脉冲激光辐照而多次受照射。
确切地说，在本发明中，脉冲激光在能量和发射数目被确定为保持借助于加入金属元素而形成的结晶半导体膜的取向的条件下被辐射。例如，当半导体膜的厚度约为50nm时，脉冲准分子激光在能量密度被设定为350-450mJ/cm2且发射数目为20-40的条件下被辐射。
在本发明中，最好用光学系统将脉冲激光成形为线性。此处所用的术语“线性”不意味着严格的线，而是意味着具有大的长宽比的矩形(或椭圆形)。虽然线性仍然包括在矩形中，但长宽比为2或以上(优选为10-10000)的矩形被称为线性。结果，大的面积能够被辐照，从而提高大规模生产率。
脉冲激光可以以入射角θ倾斜地被入射到非晶半导体膜中。要指出的是，入射角θ被设定为满足不等式0度＜θ＜90度，优选为满足不等式20度≤θ≤45度。例如，当入射角θ为30度时，沿一个方向(脉冲激光倾斜地入射的方向)的脊之间的间距是脉冲激光波长的2倍。
根据本发明的激光辐照设备包含至少一个脉冲激光谐振器、用来控制脉冲激光偏振方向的装置、用来固定被辐射物体的非晶半导体膜的平台、以及用来相对移动非晶半导体膜和脉冲激光的移动装置。此外，本发明的激光辐照设备优选具有用来使脉冲激光成形为线性的光学系统。更优选的是，本发明的激光辐照设备具有控制装置，以便脉冲激光被倾斜地辐照到非晶半导体膜。
半波片或镜能够被用作用来控制脉冲激光的偏振方向的装置。X轴单轴机械手和Y轴单轴机械手能够被用作用来相对移动平台和脉冲激光的移动装置。诸如柱形透镜、凹透镜、凸透镜之类的光学透镜能够被用作使脉冲激光成形为线性的光学系统。为了将脉冲激光倾斜地辐照到非晶半导体膜，可以将平台倾斜。
要指出的是，在本发明中能够使用选自镍(Ni)、铁(Fe)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、铟(In)、锡(Sn)的一种或多种金属。
选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、掺Ti蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器的一种或多种激光器，能够被用作本发明的脉冲激光器。
例如，当采用发射波长为527nm的YLF激光器时，能够得到其中形成在网格图形中的晶粒具有大约527nm长度的结晶半导体膜。此外，当采用Nd:YAG激光器的二次谐波(发射波长为532nm)时，能够得到其中形成在网格图形中的晶粒具有大约532nm长度的结晶半导体膜。
要指出的是，内部振荡谐振器或外部振荡谐振器能够被用于本发明中。
在利用诸如本发明中的用来促进晶化的金属元素的晶化情况下，当金属元素对TFT的电学特性有不利影响时，必须清除或减少此金属元素。在清除或减少金属元素的过程中，采用了吸杂工艺。
在本发明中，激光辐照对以脊中Ni为典型的金属元素进行分凝。因此，当进行吸杂时，金属元素能够被有效地吸除在吸杂沉中。特别是最好以激光辐照之后，加入有稀有气体的半导体膜作为吸杂沉被形成在形成脊的结晶半导体膜上的方式，来执行吸杂。换言之，由于以Ni为典型的所有金属元素在是为结晶半导体膜尖端部的脊中分凝，故借助于在紧邻脊的部分中形成吸杂沉，能够有效地提高吸杂效率。或者，结晶半导体膜中的预定区域可以被用作吸杂沉。例如，可以利用成为源区或漏区的杂质区作为吸杂沉来减少或去除成为沟道区的区域中的金属元素。
当结晶半导体膜如本发明所示被形成时，金属元素在形成网格图形的脊中，例如在脊的尖端部分凝。借助于用氢氟酸等清除脊，也能够进行此吸杂步骤。在此情况下，不必形成吸杂沉。
这样形成的结晶半导体膜能够被用来制造薄膜晶体管以及至少在象素部分或驱动电路部分内具有薄膜晶体管的半导体器件。
[本发明的有利效应]
本发明能够提供一种结晶半导体膜，其中，借助于辐照一次其偏振方向受到控制的脉冲激光，来控制是为晶粒尺寸的脊之间的间距。而且，利用用来促进晶化的金属元素，能够控制取向。
当这种结晶半导体膜被用来制作薄膜晶体管时，有可能制造电学特性均匀的薄膜晶体管。此外，借助于将沟道形成区形成为电流流动方向与晶粒排列方向一致，能够提高薄膜晶体管的迁移率。
而且，是为晶粒尺寸的脊之间的间距几乎等于辐照的激光的波长，非常短。因此，由于沟道形成区具有多个晶粒，故与晶粒数小的情况相比，有可能降低晶粒边界中的不利影响，并减小TFT电学特性的变化。
发明的详细描述
以下根据附图来解释本发明的实施方案模式和实施方案。但由于本发明能够在许多不同的模式中被体现，故本技术领域熟练人员可以容易地理解的是，本发明的模式和细节能够以各种方式被改变和修正，除非这种改变和修正偏离了以下定义的本发明的范围和内容。于是，本发明不局限于实施方案模式的描述。此外，在用来解释各个实施方案模式和实施方案的所有附图中，相同的参考号被给予功能相似的零件。且其解释将不再重复。
附图说明
图1A-1F是剖面图，示出了本发明的制造结晶半导体膜的方法；
图2A和2B示出了本发明的加工设备和激光辐照工作室；
图3示出了根据本发明用来控制激光偏振方向的方法；
图4A-4E示出了根据本发明制造结晶半导体膜的原理；
图5是本发明的结晶半导体膜的SEM图象；
图6A和6B是本发明的小岛状结晶半导体膜的位置；
图7A和7B示出了本发明的发光器件；
图8A和8B示出了本发明的液晶显示器件；而
图9A-9H示出了本发明的电子装置。
具体实施方式
(实施方案模式1)
本实施方案模式详细解释了一种制造结晶半导体膜的方法。
一开始，如图1A所示，基底膜101被形成在具有绝缘表面的衬底100上。例如，诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃之类的玻璃衬底、石英衬底、或SUS衬底，能够被用作衬底100。此外，虽然由诸如丙烯酸或以PET、PES、PEN为典型的塑料之类的柔性合成树脂组成的衬底在抗热性方面劣于其它衬底，但当柔性合成树脂组成的衬底能够抗制造工艺中产生的热时，也能够采用柔性合成树脂组成的衬底。
为了防止包括在衬底100中的诸如Ni的碱土金属或碱金属扩散进入到半导体膜中从而对半导体器件的特性产生不利影响，提供了基底膜101。因此，基底膜101由诸如氧化硅、氮化硅、硅的氮化物氧化物之类的能够防止碱土金属或碱金属扩散进入半导体膜的绝缘膜组成。在本实施方案模式中，用等离子体CVD方法形成了厚度为10-400nm(优选为50-300nm)的硅的氮化物氧化物膜。此外，基底膜101可以具有叠层结构，并可以例如依次层叠厚度为10-200nm(优选为50-100nm)的氮氧化硅膜(组分比为：Si＝32％，O＝27％，N＝24％，H＝17％)和厚度为50-200nm(优选为100-150nm)的氮氧化硅膜(组分比为：Si＝32％，O＝59％，N＝7％，H＝2％)来形成基底膜101。
在以诸如玻璃衬底、SUS衬底、或塑料衬底之类的任何方式采用包括碱金属或碱土金属的衬底的情况下，就防止杂质扩散而言，提供基底膜是有效的。当杂质的扩散不导致任何显著问题时，例如当采用石英衬底时，不总是必须提供基底膜。
非晶半导体膜102被形成在基底膜101上。非晶半导体膜102的膜厚度被设定为25-100nm(优选为30-60nm)。此外，不仅硅，而且硅锗也能够被用作非晶半导体。当采用硅锗时，锗的浓度最好是0.01-4.5原子百分比。在本实施方案模式中，厚度为40nm的硅基半导体膜(也称为非晶硅膜)被用作非晶半导体膜102。
接着，如图1B所示，金属元素被加入在非晶半导体膜102中。此处加入金属元素意味着在非晶半导体膜102的表面上形成金属元素，使至少晶化被促进。例如，用诸如旋涂方法或浸涂方法之类的涂敷防法，Ni溶液(包括水溶液和乙酸媒质)被涂敷在非晶半导体膜102上，以便形成包括Ni的膜103(但此膜是如此之薄，以至于可能无法观察到)。此时，为了改善非晶半导体膜102表面的浸润性并以Ni溶液涂敷其整个表面，最好利用使用包括羟基原子团的臭氧水的工艺，或利用使用过氧化氢的工艺，用热氧化方法，在氧气氛中利用紫外线辐照形成厚度为10-50埃的氧化物膜(图中未示出)，是可取的。或者，以Ni离子被离子注入工艺注入的方式、以在包括Ni的水汽气氛中执行热处理的方式，或以用Ni材料作为靶在Ar等离子体中执行溅射的方式，能够将Ni加入到非晶半导体膜。在本实施方案模式中，用旋涂方法来涂敷包括10ppm的乙酸镍的水溶液。
然后，在500-550℃的温度下，非晶半导体膜102被加热2-20小时，以便晶化非晶半导体膜，从而形成结晶半导体膜。在热处理中，最好逐渐改变加热温度。这是因为一开始的低温热处理能够从非晶半导体膜抽取氢等，从而在晶化过程中降低膜的粗糙度。或者，可以施加磁场，以便结合其磁能来晶化半导体膜，也可以采用高输出的微波。在本实施方案模式中，利用垂直炉子，在500℃的温度下热处理1小时之后，再在550℃的温度下进行4小时的热处理。
接着，用氢氟酸腐蚀掉形成在结晶半导体膜表面上的氧化物膜。然后，在晶化非晶半导体膜102之后，如图1C所示，脉冲激光104被辐照到非晶半导体膜102。在本实施方案模式中，在能量密度设定为420mJ/cm2和受照射次数设定为25的条件下，被脉冲准分子激光(XeCl，发射波长为308nm)辐射。此处的线性激光的尺寸为400微米×120毫米。
然后，如图1D所示，称为脊的凸出部分105在结晶半导体膜表面上形成网格图形。脊的尺寸依赖于激光辐射的条件。具体地说，其尺寸随能量密度和受照射次数的增加而增大。要指出的是，脊形成网格图形意味着晶粒被形成在网格图形中。图1D是剖面图，典型地示出了脊的形状。具体地说，脊形成图5的SEM图象所示的网格图形，在实施方案1中将解释这一点。
在此脊中分凝用来促进晶化的金属元素。例如，当Ni被用作金属元素来形成结晶硅膜时，镍的硅化物(NiSi2、Ni3Si2、Ni2Si等)分凝在脊中。如所述，当镍的硅化物分凝在结晶硅膜的脊中时，Ni不再存在于脊外，因此，能够有效地清除以Ni为典型的金属元素。
在图1E中，以加入了诸如Ar的惰性元素的非晶半导体膜106被形成在具有分凝的金属元素的脊上然后对其执行热处理的形式，执行吸杂步骤。或者，可以从中清除脊来执行吸杂步骤。
可以用CVD方法或用采用具有硅的靶的溅射方法来形成非晶半导体膜106。例如，可以在溅射设备中用高频电源将高频施加到靶，并可以用永久磁铁进一步施加磁场。此外，施加到靶(尺寸为12英寸)的电功率被设定为0.5-3kW。此时，最好在室温(25℃)至300℃的温度下加热衬底100。然后，形成成为吸杂沉的非晶半导体膜106。更优选的是从衬底100上方供应加热了的Ar气，并将其喷到与形成了非晶半导体膜106的表面相反的表面。最好将加热了的Ar气的流速设定为10-50sccm。加工时间要根据淀积条件或产出来确定，最好将其设定为1-20分钟，优选约为5分钟。
在于半导体膜上形成非晶半导体膜106的情况下，最好形成氧化物膜，以便改善浸润性并防止膜被剥离。借助于用臭氧水或其中硫酸、盐酸、或硝酸与过氧化氢混合的水溶液的处理而形成的薄膜(化学氧化物)，能够被用作氧化物膜。或者，可以在包括氧的气氛中用等离子体处理方法，或在包括氧的气氛中借助于通过紫外线辐照产生臭氧的方法，来执行氧化。
在本实施方案模式中，如图1C所示，当用激光辐照结晶半导体膜时，氧化物膜(图中未示出)被形成在半导体膜的表面上。然后，非晶半导体膜106可以被形成在氧化物膜上。
而且，可以以杂质元素被注入到部分杂质区中以形成吸杂沉然后对其执行热处理的方式来执行吸杂步骤。
由于在本实施方案模式中吸杂步骤在用脉冲激光进行晶化之后被执行，故能够在结晶半导体膜中的非晶状态被降低了之后来执行吸杂步骤。因此，用来促进晶化的金属元素能够被有效地吸除在吸杂沉中。要指出的是，可以在吸杂步骤之后来执行脉冲激光晶化。
然后，如图1F所示，用湿法腐蚀方法和干法腐蚀方法，或用CMP(化学机械抛光)方法抛光的方法，清除非晶半导体膜106。例如，利用使用以联氨或氢氧化四甲基氨(TMAH，化学式为(CH3)4NOH))为典型的碱性溶液的湿法腐蚀方法，能够清除非晶半导体膜106。
随后，利用使用氢氟酸基腐蚀剂的湿法腐蚀方法，清除氧化物膜。表面活化剂最好被包括在氢氟酸剂腐蚀剂中。
此外，当在沟道区、漏区、或源区中存在硅化镍之类时，它成为电流通路，引起关态电流增大。因此，如本实施方案模式那样在形成结晶半导体膜的步骤中有效地吸杂金属元素是重要的。
当仅仅清除非晶半导体膜106和氧化物膜时，脊105保留。因此，可以对结晶半导体膜的表面执行整平工艺。例如，可以借助于根据CMP方法抛光结晶半导体膜的表面，来执行整平工艺。当结晶半导体膜表面的平整度不导致任何问题时，就不需要整平工艺。虽然整平工艺可能有一些影响，但晶粒仍然形成在网格图形中。
此外，当脊105被清除时，可以用氢氟酸基腐蚀剂来执行湿法腐蚀。表面活化剂最好被包括在氢氟酸剂腐蚀剂中。特别是，虽然晶粒可能受到清除脊的影响，但晶粒仍然形成在网格图形中。
当脊被清除时，形成凹陷(凹陷部分)。因此，最好对结晶半导体膜的表面执行整平工艺。在此情况下，最好在不包括氧的气氛中即在情性气氛中进行激光辐照。例如，借助于在氮气气氛中，在能量密度被设定为480mJ/cm2且受照射次数被设定为12的条件下辐射脉冲准分子激光(XeCl，发射波长为308nm)，来执行整平工艺。要指出的是，可以借助于用CMP方法对其进行抛光而对结晶半导体膜的表面执行整平工艺。当结晶半导体膜表面的平整度不导致任何问题时，就不需要整平工艺。要指出的是，虽然在清除脊之后的整平工艺可能有一些影响，但晶粒仍然形成在网格图形中。
于是，有可能抑制半导体表面的粗糙度，从而抑制由界面态密度变化所造成的阈值变化。
这样形成的结晶半导体膜被图形化成预定的形状，从而形成小岛状结晶半导体膜。然后就能够制作具有这种结晶半导体膜的薄膜晶体管。
而且能够制造具有此薄膜晶体管的半导体器件。此半导体器件例如是集成电路或半导体显示器件。特别是此薄膜晶体管能够被用于诸如液晶显示器件、具有发光元件，典型为配备在各个象素中的有机发光元件的发光器件、DMD(数字微镜器件)、PDP(等离子体显示屏)、或FED(场发射显示器)之类的半导体显示器件的象素部分和驱动电路部分。
由于本发明能够使晶粒小，故本发明适合于诸如具有集成电路的CPU的薄膜晶体管的沟道尺寸小的薄膜晶体管。
此外，可以在半导体显示器件的象素部分和驱动电路部分中分别地形成结晶半导体膜。例如，用于驱动电路部分的TFT要求高的迁移率。因此，掩模可以被提供成使用来促进晶化的金属元素仅仅被加入到用于驱动电路部分的TFT，然后可以对象素部分和驱动电路部分执行激光晶化。
此外，即使在象素部分中，也可以分别形成结晶半导体膜。例如，象素部分中TFT，特别是连接到发光元件的驱动TFT的结晶性的变化，导致显示的不均匀性。此外，在象素部分中构成电容元件的半导体膜中形成脊可能引起泄漏电流。因此，仅仅对象素部分中的TFT，特别是对驱动TFT执行激光晶化，并借助于提供掩模而不对电容元件执行激光晶化。
利用上述各个步骤，有可能提供具有形成在网格图形中的晶粒的结晶半导体膜。当用这种结晶半导体膜制作薄膜晶体管时，薄膜晶体管具有均匀的电学特性。而且，当沟道形成区被形成为使电流流动方向与晶粒排列更规则的方向一致时，能够提高薄膜晶体管的迁移率。
而且，是为晶粒尺寸的脊之间的间距几乎等于激光的波长，非常短。因此，由于沟道形成区具有多个晶粒，故与晶粒数小的情况相比，能够分散和缓解晶粒边界中的不利影响。
此外，当其中分凝以Ni为典型的金属元素的脊被清除时，能够执行吸杂而无须形成其它的吸杂沉。当金属元素进一步分凝时，此金属元素不再存在于脊的外面，从而有效地清除金属元素。
(实施方案模式2)
本实施方案模式解释一种多工作室设备，它具有激光辐照设备和激光辐照设备中的光学系统。
图2A示出了一种多工作室设备，它包括各提供在传送工作室207周围的能够执行直至形成非晶半导体膜的各个工艺的第一处理工作室201、能够加入金属元素的第二处理工作室202、能够执行热处理的第三处理工作室203、能够卸载衬底的卸载工作室204、执行激光辐照的激光辐照工作室205、以及能够储藏衬底的装载工作室206。用各自插入其间的传送闸门40a-40f，各个处理工作室等被连接到传送工作室207。借助于在具有传送装置的传送工作室周围提供各个处理工作室，能够缩短传送距离和传送时间。
第一处理工作室201具有例如电极、高频电源、真空泵、以及气体供应端口，以便执行等离子体CVD工艺。借助于改变供应的气体，能够形成基底膜和非晶半导体膜。
第二处理工作室202具有例如用来涂敷包括金属元素的水溶液的喷嘴以及用来旋转衬底的装置。
第三处理工作室203具有借以能够逐渐提高加热温度的用来控制加热温度的系统。
此外，能够控制各处理工作室和激光辐照工作室的气氛。例如，能够降低工作室中的压力，或工作室能够具有惰性气氛。
利用这种多工作室设备，能够改善产率。而且，当采用多个这样的多工作室设备时，即使在对一个工作室进行维修时，也能够处理衬底而不中断步骤。
图2B示出了激光辐照工作室205的具体结构。
从激光谐振器300振荡的激光，被入射到束扩展器301中。束扩展器301抑制入射激光的发散，并调节束截面的尺寸。
从束扩展器301发射的束的截面通过柱形透镜302被成形为矩形、椭圆形、或线性。
而且，激光被镜303反射并汇聚成线性，然后被辐照到激光辐照工作室205中的加工物体306。
换言之，束扩展器、柱形透镜、以及镜相当于一种用来将激光成形为线性的装置。
此时，激光辐照工作室205具有窗口315，它具有半波片，用以将脉冲激光控制成偏振方向为90度偏振。此半波片可以被插入在激光器光轴上的任何地方。但考虑到半波片的尺寸，最好插入在激光的束直径小的位置。例如，半波片最好被固定在是为辐照目标的非晶半导体膜的表面附近。
此外，如图3所示，镜可以被用来控制激光的偏振方向。具体地说，垂直偏振的激光320被第一镜321反射，然后再被第二镜322反射。于是能够得到水平偏振的激光323。
在激光辐照工作室205中，加工物体306被安置在平台307上，平台307的位置由是为位置控制装置的单轴机械手308、309、310控制。具体地说，θ轴的单轴机械手308能够在水平表面中旋转平台307。要指出的是，其上固定有辐照物体的平台可以被倾斜，以便进行倾斜辐照。
X轴的单轴机械手309能够沿X轴方向移动平台307。Y轴的单轴机械手310能够沿Y轴方向移动平台307。而且，在辐射沿Y轴方向伸长的线性束斑的情况下，加工物体沿X轴被扫描。控制各个位置控制装置工作的，是中央处理装置311。X轴的单轴机械手和Y轴的单轴机械手相当于一种用来相对移动辐照物体和激光的装置。
当使用脉冲激光时，每个脉冲的衬底推进间距最好被设定为1-30微米。
要指出的是，可以提供采用诸如CCD之类的光探测器的监视器312，以便了解加工物体306的准确位置。
借助于在刚要辐照激光之前清除氧化物膜，能够降低对半导体膜的杂质沾污。
利用这种激光辐照设备的系统，能够执行基于准确位置控制的激光加工。而且，有可能将其上固定有加工物体的平台水平地或倾斜地安置，以便垂直或倾斜地执行激光辐照。
(实施方案模式3)
本实施方案模式作为具有结晶半导体膜的半导体器件的例子而解释了一种发光器件。
图7A示出了一种发光器件，其中，信号线驱动电路1200、扫描线驱动电路1201、以及象素部分1202被形成在第一衬底1210上。
图7B是沿图7A中A-A’的显示器件剖面图，示出了第一衬底1210上的信号线驱动电路1200，它配备有具有n沟道TFT 1223和p沟道TFT 1224的CMOS电路。利用借助于用其偏振方向受到控制的脉冲激光执行激光退火而得到的高质量结晶半导体膜，来制作n沟道TFT 1223和p沟道TFT 1224。形成的信号线驱动电路1200和扫描线驱动电路1201的TFT，可以由CMOS电路、PMOS电路、或NMOS电路组成。
象素部分1202具有开关TFT 1211和驱动TFT 1212。开关TFT 1211和驱动TFT 1212具有借助于用其偏振方向受到控制的脉冲激光执行激光退火而得到的高质量的结晶半导体膜。与信号线驱动电路1200和扫描线驱动电路1201的TFT相比，象素部分1202的TFT不需要高的结晶性。象素部分1202具有绝缘体1214，它覆盖着连接到驱动TFT1212的一个电极的发光元件的第一电极1213；开关TFT 1211；以及驱动TFT 1212，并在对应于发光元件第一电极1213的位置具有窗口。象素部分1202还具有发光元件1218，其中，电致发光层1215被提供在第一电极1213上，且发光层的第二电极1216被进一步提供在电致发光层1215上。要指出的是，电致发光层由有机材料或无机材料组成，并借助于适当组合电子注入层、电子输运层、发光层、空穴输运层、空穴注入层等而构成。
绝缘体1214可以由诸如抗蚀剂、聚酰亚胺、或丙烯酸之类的有机树脂膜组成，或可以由诸如氮化硅或氧化硅之类的包括硅的无机绝缘膜组成。此处，绝缘体1214由正性光敏丙烯酸树脂膜组成。在采用有机树脂膜等的情况下，最好形成包括氮化硅或氮氧化硅作为其主要成分的绝缘膜，或形成包括氢的DLC(类金刚石碳)膜，以便防止潮气或氧渗透到其中。
要指出的是，为了改善对随后形成的电极或电致发光层的台阶的覆盖性，最好形成其上部或其底部具有曲率的绝缘体1214。例如，当绝缘体1214由正性光敏丙烯酸组成时，最好仅仅绝缘体1214的上部具有曲率半径(0.2-3微米)。此外，无论由于光照而变得不溶于腐蚀剂的负性光敏丙烯酸或由于光照而变得溶于腐蚀剂的正性光敏丙烯酸，都能够被用作绝缘体1214。
由于发光元件的第一电极1213与驱动TFT 1212的第一电极相接触，故至少发光元件第一电极1213的底部表面最好由与半导体膜的第一电极区具有欧姆接触的材料组成，且其接触电致发光层的表面最好由具有高功函数的材料组成。例如，发光元件的第一电极1213可以由单层氮化钛膜组成，或可以借助于层叠3个或更多个层而组成。
而且，当发光元件的第一电极1213和第二电极1216由透光导电膜组成时，有可能制造双向发射型的发光器件。
第一电极1213可以由不透光的导电膜组成，此导电膜最好具有高的反射率，而第二电极1216可以由透光的导电膜组成。这可以制造顶部发射型的发光器件，其中，光仅仅向密封衬底侧发射。
相反，当第一电极1213由透光导电膜组成，而第二电极1216由不透光的导电膜组成时，此导电膜最好具有高的反射率，这有可能制造底部发射型的发光器件，其中，光仅仅向衬底侧发射。
要指出的是，利用具有高反射率的导电膜作为提供在不向其发射光的一侧中的发光元件的电极，光能够得到有效的使用。
要指出的是，根据象素的结构，第一电极和第二电极都可以是阳极或阴极。例如，下面解释了当第一电极是阳极时以及当第二电极是阴极时的具体电极材料。
最好采用具有高功函数(功函数为4.0eV或以上)的金属、合金、导电化合物、或它们的混合物等作为阳极材料。更具体地说，ITO(氧化铟锡)、包括混合有2-20％的氧化锡(ZnO)的氧化铟的IZO(氧化铟锌)、金(Au)、铂(Pt)镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、或诸如TiN之类的金属氮化物，能够被用作阳极材料。
另一方面，最好采用具有低功函数(功函数为3.8eV或以下)的金属、合金、导电化合物、或它们的混合物等作为阴极材料。具体地说，阴极可以由诸如属于周期表第一族或第二族的元素之类的材料，亦即诸如Li或Cs的碱金属；Mg、Ca、或Sr；包括诸如Mg:Ag或Al:Li这些的合金；诸如LiF、CsF、或CaF2的化合物；或包括稀土金属的过渡金属组成。但当阴极透光时，借助于极薄地形成这些金属或包括这些金属的合金以及借助于层叠诸如ITO的金属(包括合金)，来形成阴极。
可以用气相淀积方法和溅射方法等来形成这些阳极和阴极。
此外，当进行全色显示时，借助于使用各自淀积掩模的气相淀积方法，或用喷墨方法，选择性地形成各显示红色(R)、绿色(G)、以及蓝色(B)发射的材料，来形成电致发光层1215。具体地说，CuPc或PEDOT被用作HIL(空穴注入层)，α-NPD被用作HTL(空穴输运层)，BCP或Alq3被用作ETL(电子输运层)，BCP:Li或CaF2被用作EIL(电子注入层)。此外，掺有根据R、G、B的各自颜色的掺杂剂(在R情况下是DCM等，在G情况下是DMQD等)的Alq3，可以被用作EML(发光层)。
电致发光层1215的更具体的叠层结构解释如下。例如，在形成显示红色发光的电致发光层的情况下，形成厚度为30nm的CuPc，然后形成厚度为60nm的α-NPD。然后，同一个掩模被用来形成厚度为40nm的掺有DCM2和红荧烯的Alq3作为红色发光层，形成厚度为40nm的BCP作为电子输运层，以及形成厚度为1nm的掺有Li的BCP作为电子注入层。此外，例如在形成显示绿色发光的电致发光层的情况下，形成厚度为30nm的CuPc，然后形成厚度为60nm的α-NPD。然后，同一个气相淀积掩模被用来形成厚度为40nm的掺有545T的Alq3作为绿色发光层，形成厚度为40nm的BCP作为电子输运层，以及形成厚度为1nm的掺有Li的BCP作为电子注入层。此外，例如在形成显示蓝色发光的电致发光层的情况下，形成厚度为30nm的CuPc，然后形成厚度为60nm的α-NPD。然后，同一个掩模被用来形成厚度为10nm的二[2-(2-羟苯基)苯并噁唑]锌(bis[2-(2-hydroxyphenyl)benzoxazolate]zinc)：Zn(PBO)2作为发光层。然后，形成厚度为40nm的BCP作为电子输运层，以及形成厚度为1nm的掺有Li的BCP作为电子注入层。要指出的是，电致发光层的结构不局限于上述有机化合物层的叠层结构。
在这些颜色的电致发光层中，所有颜色共用的CuPc层和α-NPD层能够被形成在整个象素部分上。此外，这些颜色能够共用掩模。例如，在形成红色电致发光层之后，此掩模被移动来形成绿色电致发光层。然后，此掩模被再次移动来形成蓝色电致发光层。此外，各个颜色的电致发光层的形成顺序可以适当地设定。
此外，，在白色光发射的情况下，借助于分别提供滤色器或颜色转换层，可以执行全色显示。滤色器或颜色转换层可以在提供之后被贴到第二衬底。
为了防止发光元件由于潮气或氧等而退化，保护膜1217被提供成覆盖发光元件的第二电极。在本实施方案模式中，保护膜1217由用直流溅射方法或射频溅射方法得到的包括氮化硅或氮氧化硅作为其主要成分的绝缘膜组成，或由包括氢的DLC(类金刚石碳)膜组成。
如图7A和7B所示，发光元件的第二电极1216通过引线布线从提供在绝缘体1214中的连接区处的窗口(接触)被连接到连接布线1208。连接布线1208被各向异性导电树脂(ACF)连接到柔性印刷电路(FPC)1209。而且，是为外部输入信号的视频信号或时钟信号通过FPC 1209被接收。虽然此处仅仅示出了FPC，但在此FPC中可以提供印刷布线板(PWB)。
本实施方案模式示出了具有集成制作的驱动器的发光器件，其中，信号线驱动电路1200和扫描线驱动电路1201被制作在第一衬底1210上。但信号线驱动电路和扫描线驱动电路可以由IC形成，并可以用SOG方法或TAB方法连接到信号线或扫描线。
当ACF被加压或加热粘贴时，要注意不由于衬底的柔性或加热软化而产生裂纹。例如，硬度高的衬底可以被设定为待要粘贴区域的支持。
在第一衬底外围，提供了密封剂1205，用来粘贴并密封第一衬底和第二衬底1204。最好采用环氧树脂作为密封剂1205。
当第一衬底和第二衬底1204被密封时，在第二衬底与保护膜1217之间形成一个空间。用惰性气体例如氮气填充此空间，或在空间中形成具有高吸潮特性的材料，以便防止潮气或氧渗透到其中。在本实施方案模式中，形成了具有高吸潮特性的透光树脂1230。由于树脂1230是透光的，故即使在光从发光元件向第二衬底侧发射时，透射率也不降低。
于是，能够制造具有晶粒对准的高功能性的薄膜晶体管的发光器件。
(实施方案模式4)
本实施方案模式解释一种液晶显示器件，作为具有结晶半导体膜的半导体器件的例子。
图8A示出了一种液晶显示器件，其中，信号线驱动电路1200、扫描线驱动电路1201、以及象素部分202被形成在第一衬底1210上。
图8B是沿图8A中A-A’的显示器件剖面图，示出了第一衬底1210上的配备有具有n沟道TFT 1223和p沟道TFT 1224的CMOS电路的信号线驱动电路1200。利用借助于用其偏振方向受到控制的脉冲激光执行激光退火而得到的高质量结晶半导体膜，来制作n沟道TFT 1223和p沟道TFT 1224。TFT形成的信号线驱动电路1200和扫描线驱动电路1201，可以由CMOS电路、PMOS电路、或NMOS电路组成。
象素部分1202具有开关TFT 1211和电容元件1245。开关TFT 1211由借助于用其偏振方向受到控制的脉冲激光执行激光退火而得到的高质量的结晶半导体膜组成。电容元件1245由夹在加入有杂质的半导体膜与栅电极之间的栅绝缘膜构成。要指出的是，与信号线驱动电路1200和扫描线驱动电路1201的TFT相比，象素部分1202的TFT不需要具有高的结晶性。提供了使象素电极连接到开关TFT 1211的一个电极的绝缘体1214，以便覆盖n沟道TFT 1223、p沟道TFT 1224、象素电极1250、以及开关TFT 1211。
在要成为反衬底的第二衬底1240中，黑矩阵1253被提供在对应于信号线驱动电路1200的位置，且滤色器1252至少被提供在对应于象素部分的位置。对形成有反电极1251的第二衬底1204执行摩擦处理，并粘贴第一衬底1210和第二衬底1204，其间插入空间1255。
液晶层被注入在第一衬底1210与第二衬底1204之间。最好在真空气氛中注入液晶层。或者，借助于滴入将液晶层排放到第一衬底1210中，然后将第一衬底1210与第二衬底1204粘贴。特别是在使用大衬底的情况下，借助于滴落而排放液晶层比注入液晶层更优选。
利用密封剂1205来粘贴第一衬底1210和第二衬底1204。最好借助于在第一衬底1210和第二衬底204中适当地提供偏振片来提高反差。
如上所述，能够制造具有晶粒形成在网格图形中的先进薄膜晶体管的液晶显示器件。
(实施方案模式5)
本实施方案模式解释利用本发明制造的电子装置的例子，有数码相机、汽车音响之类的放声装置、笔记本个人计算机、游戏机、个人数字助理(移动电话、移动游戏机等)、配备有记录媒质的诸如家用游戏机之类的放像装置等。图9A-9H示出了这些电子装置的具体例子。
图9A示出了一种显示器件，它包括机壳2001、支座2002、显示部分2003、扬声器部分2004、视频输入端子2005等。显示部分2003具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9B示出了一种数码静物相机，它包括主体2101、显示部分2102、图象接收部分2103、操作键2104、外部连接端口2105、快门2106等。显示部分2102具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9C示出了一种笔记本个人计算机，它包括主体2201、机壳2202、显示部分2203、键盘2204、外部连接端口2205、鼠标2206等。显示部分2203具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9D示出了一种移动计算机，它包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。显示部分2302具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9E示出了一种配备有记录媒质的移动放像装置，它包括主体2401、机壳2402、显示部分A2403、显示部分B2404、记录媒质读出器2405、操作键2406、扬声器部分2407等。显示部分A2403主要显示图象信息，而显示部分B2404主要显示文本信息。显示部分A2403和B2404具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9F示出了一种风镜式显示器，它包括主体2501、显示部分2502、以及镜臂部分2503。显示部分2502具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9G示出了一种摄象机，它包括主体2601、显示部分2602、机壳2603、外部连接端口2604、遥控接收机2605、图象接收机2606、电池2607、声音输入部分2608、操作键2609等。显示部分2602具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
图9H示出了是为一种个人数字助理的移动电话机，它包括主体2701、机壳2702、显示部分2703、声音输入部分2704、声音输出部分2705、操作键2706、外部连接端口2707、天线2708等。显示部分2703具有发光元件或液晶元件，并具有用其偏振方向受到控制的脉冲激光所晶化的半导体膜。
上述电子装置能够用根据本发明的高功能性薄膜晶体管来制造。
本实施方案模式能够与上述各个实施方案模式中的任何一个自由地组合。
实施例
(实施例1)
本实施例解释用本发明形成的结晶半导体膜的晶粒。
图5是SEM图象，示出了一种结晶硅膜，其中，脊形成网格图形。要指出的是，准分子激光器被用作激光器，并在能量密度被设定为400mJ/cm2和受照射次数被设定为25的情况下执行激光辐照。此外，在图5中，成形为线性的脉冲激光束500沿箭头所示方向相对于半导体膜被扫描。此方向被称为脉冲激光的扫描方向或辐照方向。
图5示出了脊通常形成网格图形。特别是当沿平行于箭头的方向排列的脊与沿垂直于箭头的方向排列的脊进行比较时，脊沿平行于箭头的方向被形成得更规则。
而且，脊以300nm的间距形成网格图形，此间距几乎等于准分子激光的波长。
在薄膜晶体管被设计在这种结晶硅膜中的情况下，可以如图6A和6B所示提供沟道形成区。亦即，电流流动的方向最好平行于沿脊的网格图形的方向。确切地说，如图6A所示，电流最好沿其中脊形成得更规则的平行于箭头的方向流动。
(实施例2)
本实施例参照图4A-4E来解释脊形成网格图形的原理。
图4A示出了被脉冲激光辐照之前的硅膜。
如图4B所示，当被脉冲激光辐照而第一次受照射时，脊被形成。然后，在硅膜中加入用来促进晶化的金属元素然后对硅膜执行热处理的情况下，脊被形成在从形成于热处理中的核生长的晶粒最后相碰的位置。当不执行使用金属元素的热处理时，脊被形成在随机位置中。
如图4C所示，当被脉冲激光辐照而第二次受照射时，由于形成在硅膜表面上的脊造成的凹状和凸状，故激光辐照中的散射光和反射光(二者被统一称为扩散反射光)增加，导致入射光与扩散反射光之间的干涉。
而且，如图4D所示，当被脉冲激光辐照而第三次或更多次受照射时，激光由于干涉而被增强的区域因为温度高而最后被晶化。因此，脊被重新形成在激光被增强的地方。当进一步辐照激光时，脊产生另一扩散反射光，在另一地方引起干涉。
这种干涉被认为出现在所有的脊中，脊的数目从而增加。而且，较高的脊产生更强的扩散反射光。当存在脉冲激光波长(例如准分子激光具有约为0.3微米的波长)内的二个脊时，较高的脊随着受照射次数的增加而生长，而较低的脊在熔化时消失。
因此，虽然脊一开始被随机排列，但随着受脉冲激光照射次数的增加，高的脊逐渐形成网格图形。此外，当脊形成网格图形到一定程度时，温度分布变得更显著，促进了脊的网格图形的形成。
脊被认为就是这样形成了网格图形。

Claims (24)

1.一种制造半导体器件的方法，它包含下列步骤：
将用来促进晶化的含有金属的材料加入到非晶半导体膜，
借助于加热非晶半导体膜而形成结晶半导体膜，以及
用其偏振方向受到控制的脉冲激光辐照半导体膜，以便在结晶半导体膜表面上形成网格间距几乎等于脉冲激光发射波长的脊的网格图形。
2.一种制造半导体器件的方法，它包含下列步骤：
将用来促进晶化的含有金属的材料加入到非晶半导体膜，
借助于加热非晶半导体膜而形成结晶半导体膜，以及
用其偏振方向受到控制的脉冲激光辐照一次半导体膜，以便在结晶半导体膜表面上形成网格间距几乎等于脉冲激光发射波长的脊的网格图形。
3.根据权利要求1中任何一个的制造半导体器件的方法，
其中，金属元素被分凝在脊中。
4.根据权利要求2中任何一个的制造半导体器件的方法，
其中，金属元素被分凝在脊中。
5.根据权利要求1中任何一个的制造半导体器件的方法，
其中，脉冲激光沿脊网格图形的方向被扫描。
6.根据权利要求2中任何一个的制造半导体器件的方法，
其中，脉冲激光沿脊网格图形的方向被扫描。
7.根据权利要求1中任何一个的制造半导体器件的方法，
其中，脉冲激光具有线性形状。
8.根据权利要求2中任何一个的制造半导体器件的方法，
其中，脉冲激光具有线性形状。
9.根据权利要求1中任何一个的制造半导体器件的方法，
其中，从选自由Ar激光器、Kr激光器、准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器组成的组的一种或多种激光器发射脉冲激光。
10.根据权利要求2中任何一个的制造半导体器件的方法，
其中，从选自由Ar激光器、Kr激光器、准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器组成的组的一种或多种激光器发射脉冲激光。
11.根据权利要求1中任何一个的制造半导体器件的方法，
其中，用来促进晶化的含有金属的材料包含选自由Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In、Sn组成的组的金属。
12.根据权利要求2中任何一个的制造半导体器件的方法，
其中，用来促进晶化的含有金属的材料包含选自由Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In、Sn组成的组的金属。
13.根据权利要求1中任何一个的制造半导体器件的方法，
其中，用旋涂方法、浸涂方法、离子注入方法、或溅射方法，将包括用来促进晶化的金属元素的溶液涂敷到非晶半导体膜。
14.根据权利要求2中任何一个的制造半导体器件的方法，
其中，用旋涂方法、浸涂方法、离子注入方法、或溅射方法，将包括用来促进晶化的金属元素的溶液涂敷到非晶半导体膜。
15.根据权利要求1的方法，还包含下列步骤：
在脉冲激光辐照之后，对结晶半导体膜进行图形化，以及
在图形化的结晶半导体膜中形成源区和漏区，
其中，以结晶半导体膜中脊排列的方向与电流流动通过源区和漏区的方向一致的方式，对结晶半导体膜进行图形化。
16.根据权利要求2的方法，还包含下列步骤：
在脉冲激光辐照之后，对结晶半导体膜进行图形化，以及
在图形化的结晶半导体膜中形成源区和漏区，
其中，以结晶半导体膜中脊排列的方向与电流流动通过源区和漏区的方向一致的方式，对结晶半导体膜进行图形化。
17.根据权利要求1的方法，还包含下列步骤：
其中用半波片来控制脉冲激光的偏振方向。
18.根据权利要求2的方法，还包含下列步骤：
其中用半波片来控制脉冲激光的偏振方向。
19.根据权利要求1的方法，还包含下列步骤：
其中用多个镜来控制脉冲激光的偏振方向。
20.根据权利要求2的方法，还包含下列步骤：
用多个镜来控制脉冲激光的偏振方向。
21.一种激光辐照设备，它包含：
发射脉冲激光的激光谐振器，
用来控制脉冲激光的偏振方向的装置，
用来相对移动脉冲激光和被辐照物体的装置，以及
用来使脉冲激光成形为线性的装置，
其中，用来控制脉冲激光的偏振方向的装置具有半波片。
22.一种激光辐照设备，它包含：
发射脉冲激光的激光谐振器，
用来控制脉冲激光的偏振方向的装置，
用来相对移动脉冲激光和被辐照物体的装置，以及
用来使脉冲激光成形为线性的装置，
其中，用来控制脉冲激光的偏振方向的装置具有多个镜。
23.根据权利要求21的激光辐照设备，
其中，从选自由Ar激光器、Kr激光器、准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器组成的组的一种或多种激光器发射脉冲激光。
24.根据权利要求22的激光辐照设备，
其中，从选自由Ar激光器、Kr激光器、准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、以及金蒸汽激光器组成的组的一种或多种激光器发射脉冲激光。
CNB2004100588448A 2003-07-31 2004-07-30 半导体器件制造方法以及激光辐照设备 Expired - Fee Related CN100444320C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP284462/2003 2003-07-31
JP284462/03 2003-07-31
JP2003284462 2003-07-31

Publications (2)

Publication Number Publication Date
CN1581440A true CN1581440A (zh) 2005-02-16
CN100444320C CN100444320C (zh) 2008-12-17

Family

ID=34101099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100588448A Expired - Fee Related CN100444320C (zh) 2003-07-31 2004-07-30 半导体器件制造方法以及激光辐照设备

Country Status (2)

Country Link
US (1) US7247527B2 (zh)
CN (1) CN100444320C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163540A (zh) * 2010-12-27 2011-08-24 清华大学 用于深紫外激光退火的三片式加热片台扫描装置
CN107785453A (zh) * 2016-08-25 2018-03-09 西安电子科技大学 n+‑Si/i‑Ge/p+‑Ge结构PIN光电探测器及其制备方法
CN109732223A (zh) * 2019-01-30 2019-05-10 大族激光科技产业集团股份有限公司 晶圆片切割的装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
KR100730808B1 (ko) * 2001-08-11 2007-06-20 더 유니버시티 코트 오브 더 유니버시티 오브 던디 전계 방출 백플레이트 및 그의 제조방법과 전계 방출 장치
WO2004035255A1 (ja) * 2002-09-27 2004-04-29 Nec Machinery Corporation 周期構造作成方法および表面処理方法
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
KR100560786B1 (ko) * 2003-10-28 2006-03-13 삼성에스디아이 주식회사 전자계방지보호회로의 배치가 용이한 유기전계발광표시장치
KR100718265B1 (ko) * 2005-05-23 2007-05-14 삼성전자주식회사 반도체 장치의 제조 방법
US8846551B2 (en) 2005-12-21 2014-09-30 University Of Virginia Patent Foundation Systems and methods of laser texturing of material surfaces and their applications
WO2008127807A1 (en) * 2007-03-09 2008-10-23 University Of Virginia Patent Foundation Systems and methods of laser texturing of material surfaces and their applications
JP5090690B2 (ja) * 2006-08-28 2012-12-05 三菱電機株式会社 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
WO2008129719A1 (ja) * 2007-04-18 2008-10-30 Mitsubishi Electric Corporation 半導体薄膜の製造方法および半導体装置
WO2010028177A1 (en) * 2008-09-03 2010-03-11 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
WO2010050161A1 (ja) * 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
US8207051B2 (en) 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
US20110121424A1 (en) * 2009-04-30 2011-05-26 James Carey Low oxygen content semiconductor material for surface enhanced photonic devices and associated methods
US20110203648A1 (en) * 2009-08-20 2011-08-25 James Carey Laser processed heterojunction photovoltaic devices and associated methods
US8476598B1 (en) 2009-08-31 2013-07-02 Sionyx, Inc. Electromagnetic radiation imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
CN102630341A (zh) * 2009-09-17 2012-08-08 西奥尼克斯股份有限公司 光敏成像器件和相关方法
US8476681B2 (en) * 2009-09-17 2013-07-02 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US8698272B2 (en) 2010-12-21 2014-04-15 Sionyx, Inc. Semiconductor devices having reduced substrate damage and associated methods
US8698084B2 (en) 2011-03-10 2014-04-15 Sionyx, Inc. Three dimensional sensors, systems, and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10131086B2 (en) 2011-06-30 2018-11-20 University Of Virginia Patent Foundation Micro-structure and nano-structure replication methods and article of manufacture
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US8865507B2 (en) 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN104576336A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 激光退火设备及利用该设备改善硅片表面粗糙度的方法
CN113467095B (zh) * 2021-06-08 2023-06-30 西安交通大学 一种非成像型激光匀质系统及匀质元件的制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196184C (zh) * 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW305063B (zh) * 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP4026191B2 (ja) 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JP4761616B2 (ja) 1999-11-26 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4421104B2 (ja) 2000-12-28 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI267145B (en) * 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163540A (zh) * 2010-12-27 2011-08-24 清华大学 用于深紫外激光退火的三片式加热片台扫描装置
CN102163540B (zh) * 2010-12-27 2013-01-30 清华大学 用于深紫外激光退火的三片式加热片台扫描装置
CN107785453A (zh) * 2016-08-25 2018-03-09 西安电子科技大学 n+‑Si/i‑Ge/p+‑Ge结构PIN光电探测器及其制备方法
CN109732223A (zh) * 2019-01-30 2019-05-10 大族激光科技产业集团股份有限公司 晶圆片切割的装置

Also Published As

Publication number Publication date
US20050026401A1 (en) 2005-02-03
US7247527B2 (en) 2007-07-24
CN100444320C (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN100347809C (zh) 制造半导体器件的方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
JP5298098B2 (ja) 半導体装置の作製方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
CN1750719A (zh) 显示器件及其制造方法
CN1405861A (zh) 激光辐照装置、激光辐照方法、以及半导体器件制造方法
CN1599523A (zh) 显示器件及其制造方法
CN1258807C (zh) 热处理设备和制造半导体器件的方法
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法
CN1419297A (zh) 发光设备及其制造方法
CN1873933A (zh) 半导体器件及其制造方法
CN1638030A (zh) 半导体器件的制造方法
CN1421907A (zh) 薄膜晶体管的制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN1429055A (zh) 发光设备及其制造方法
CN1591086A (zh) 激光照射台、激光照射装置以及制造半导体装置的方法
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1051640C (zh) 半导体器件及其制造方法
CN1591778A (zh) 制造半导体器件的方法
CN1531037A (zh) 激光辐照方法、设备以及用于制造半导体器件的方法
CN1494164A (zh) 半导体器件及其制造方法
CN100342484C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20180730

CF01 Termination of patent right due to non-payment of annual fee