CN1051640C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1051640C
CN1051640C CN95121865A CN95121865A CN1051640C CN 1051640 C CN1051640 C CN 1051640C CN 95121865 A CN95121865 A CN 95121865A CN 95121865 A CN95121865 A CN 95121865A CN 1051640 C CN1051640 C CN 1051640C
Authority
CN
China
Prior art keywords
crystallization
district
catalytic elements
region
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95121865A
Other languages
English (en)
Other versions
CN1132928A (zh
Inventor
牧田直树
宫本忠芳
渋谷司
前川真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1132928A publication Critical patent/CN1132928A/zh
Application granted granted Critical
Publication of CN1051640C publication Critical patent/CN1051640C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Abstract

本发明的半导体器件包括：具有绝缘表面的衬底和设置在衬底的绝缘表面上的元件区。横向晶化区构成元件区，而横向晶化区是通过热处理，使非晶硅膜从带状晶化区向围绕该带状晶化区的区结晶来实现的，而该带状晶化区是通过选择地引入非晶硅膜的催化元素而促使其晶化的，横向晶化区和带状晶化区中的至少一个的催化元素的浓度，是利用具有带状平面图形的引入设定区的带宽来控制的。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法。具体地讲，本发明涉及具有结晶硅膜的半导体器件及其制造方法，该结晶硅膜是通过对作为元件区域的非晶硅膜进行晶化而获得的。本发明尤其适用作包含设置在绝缘衬底上的薄膜晶体管(TFT)的半导体器件，并且由此适合用于有源矩阵式液晶显示器件、紧密接触式图象传感器件、三维集成电路等。
为了实现具有高清晰度的大规模液晶显示器件，快速响应紧密接触的图象传感器件或者具有高分辨率的三维IC等，已经进行了很多努力在如玻璃衬底那样的绝缘衬底上或者绝缘膜上形成高性能半导体器件。薄膜硅半导体层通常用于适用这些器件的半导体器件。
这种薄膜硅半导体层大致可分为两种类型：即一种是由非晶硅(a-Si)半导体制备的，另一种是由结晶硅半导体制备的。上述两类薄膜硅半导体之中，对通常应用来说，非晶硅半导体是最常用的。这是非晶硅半导体可以采用汽相生长法，在比结晶硅半导体相对较低的温度，更为容易地批量生长。尽管具有这些优点，但非晶硅半导体的物理特性、如电导率，劣于结晶硅半导体。为了获得较高性能的特性，要求采用由结晶硅半导体制备的半导体器件的制造方法。例如，结晶硅半导体，包括多晶硅、微晶硅、含结晶成份的非晶硅、呈结晶性与非结晶性之间的中间态的半非晶硅。
通常采用以下三种方法来获得上述呈某种结晶性的薄膜性半导体层。
(1)在淀积膜的过程中，直接在衬底上生长结晶硅半导体膜。
(2)先淀积非晶硅半导体膜，然后利用激光束能量等使其晶体化。
(3)先淀积非晶硅半导体膜，然后向其施加热能使其晶化。
但是，这些传统方法存在下列问题。
采用方法(1)时，膜的淀积和晶化同时进行。因此，为了获得由大尺寸晶粒组成的结晶硅膜，必须淀积厚的硅膜。但是，在衬底的整个表面上均匀的淀积具有满意的半导体物理特性的膜，在技术上是困难的。此外，由于这种膜是在600℃以上的相对较高温度淀积的，所以便宜的玻璃板不适合用作此方法所能用的衬底，以致所需的成本不利地增加。
采用方法(2)时，是在膜的熔融及固化处理过程中利用结晶现象。结果，即使所得晶体的晶粒尺寸较小，也能对晶界进行满意地处理。所以，可以制成高质量的结晶硅膜。虽然此法(2)具有这些优点，但是当照射最常用的准分子激光束时，例如用激光束照射的面积较小时，以致生产率不利地降低。此外，为了均匀地处理大规模衬底的整个表面，准分子激光不具备足够的稳定性。考虑到这些问题，方法(2)被认为是下一代的技术。
方法(3)与方法(1)和(2)相比，具有可用于处理大规模衬底的优点。但是，为了实现晶化，需要在600℃以上的较高温度进行几十小时的热处理。这样，为了通过使用便宜的玻璃衬底来降低成本以及改进所得到的生产率，必须同时满足两个不相容的目的：为了降低成本必须降低加热温度，而为了改善生产率必须在短时间内完成晶化。
此外，由于方法(3)是利用固相结晶(外延)现象，所以晶体晶粒平行于衬底表面横向地生长，以致获得尺寸为几微米的晶粒。结果，如此生长的晶体晶粒成为相互接触，从而形成晶界。由于这些晶界对于载流子有陷阱能级作用，所以晶界的存在很可能引起TFT的场效应迁移率的降低。
日本专利申请公开5-55142和5-136048公开了采用方法(3)来解决上述晶界问题的方法。根据这些公开的方法，通过首先向非晶硅膜引入某些外来材料作为晶体生长的晶核，然后通过对膜热处理，利用外来材料作为晶核，生长由大尺寸晶粒组成的结晶硅膜。
根据日本专利申请公开5-55142所记载的方法，通过采用离子注入法把硅(Si+)离子注入非晶硅膜，然后对膜热处理，可以生长由尺寸为几微米的晶粒组成的多晶硅膜。根据由日本专利申请公开5-136048所记载的方法，通过随高压氮气一起向非晶硅膜喷涂尺寸为10～100nm的Si颗粒，形成生长核。在这两种方法中，通过向非晶硅膜选择地引入杂质作为晶体生长核，可获得高质量的结晶硅膜，使用如此获得的结晶硅膜制成半导体器件。
但是，根据日本专利申请公开5-55142和5-136048所记载的方法，引入的杂质主要是起生长核的作用。更具体地说，杂质有助于晶核的产生和晶体生长时的结晶方向的控制。但是，上述在热处理期间产生的影响晶化的问题仍旧存在和不能解决。
在日本专利申请公开5-55142的方法中，是通过在600℃温度进行40小时的热处理来实现晶化的。另一方面，按照日本专利申请公开5-136048的方法，在650℃以上的温度进行热处理。因此，这些方法可以用于在绝缘片上生长硅(SOI)的衬底或者在蓝宝石上生长硅(SOS)的衬底。然而，根据这些技术，很难在便宜的玻璃衬底上形成结晶硅膜，以便制成半导体器件。例如，通常用于有源矩阵型液晶显示器件的Corning一7059玻璃(产品名：由Corning生产)，其玻璃软化点为593℃。所以，考虑大规模衬底的处理时，在600℃以上温度进行热处理就不适合于这种玻璃衬底。
为了解决上述各种问题，本发明人已经发现了一种制造结晶硅膜的方法，其中可以在足以实现晶化的低温进行热处理，并可缩短处理所需时间，还可把晶界的影响减至最小。
本发明人已经发现，向非晶硅膜表面引入极少量的金属元素如镍或钯，再在550℃约4小时热处理，可以使非晶硅膜晶化。该机理可以阐述如下。首先，在热处理早期，从作为晶体生长核的金属元素处产生晶核。然后，金属元素对促进晶体生长起催化剂作用，从而快速地推进晶化。以下，称这些元素为“催化元素”。通过使用这些催化元素作为促进剂而晶化的结晶硅膜，具有大量的针状晶粒和柱粒晶粒，这不同于采用通常使用的固相生长方法由晶核生长晶粒的双晶结构。各种针状晶粒和柱状晶粒是真正的单晶状态。
本发明人已经证实，采用这种结晶硅膜作为元件区来制造TFT，与采用由通常使用的固相生长法形成的结晶硅膜的情形相比，场效应迁移率可以提高约1.2倍。
此外，本发明人还发现，向部分晶硅膜选择地引入催化元素，然后对该膜热处理，可以选择地仅使已引入催化元素的区被晶化，而使未引入催化元素的其它区保持为非晶硅态。而且，本发明人还发现了通过延长热处理时间，非晶硅膜从已选择引入了催化元素的区横向地结晶的现象，亦即在基本上平行于衬底表面的方向结晶。
此横向晶化的区充满了针状晶粒或柱状晶粒，并且基本上在单一方向上晶化。因此，这种区域比由直接引入催化元素而已经随机地产生了生长核的区域具有更为满意的结晶性。在这种情形，催化元素有助于在针状晶体或柱状晶体的顶端部位、亦即在横向晶化区的最前端发生的晶化。
这就是说，如果催化元素有效地促进晶化，则催化元素仅存在于目前正在结晶的晶体生长区的最前端，而在横向晶化后的区基本上不存在催化元素。所以，在横向结晶的结晶硅膜中的催化元素的浓度，与通过直接引入催化元素而结晶的区中的催化元素浓度相比，要小一个数量级(X10)。催化元素浓度的降低也有利于使用横向晶化的区作为半导体器件的元件区域。
尽管由本发明人发现的上述晶化方法是有效的技术，但是该方法仍有以下问题。
第一个问题是关于催化元素对半导体器件的影响。如果大量的这种催化元素存在于半导体中，则使用该半导体的器件的可靠性和电气稳定性自然要不利地降低。换言之，对于非晶硅膜的晶化而言，需要起晶化促进剂作用的催化元素，但是，在已形成的结晶硅膜中最好尽可能多地去除这种催化元素。为了满足此目的，需要选择在结晶硅中趋向高度惰性的催化元素，并通过尽可能多地降低催化元素所需量，使用最少的催化元素来进行晶化。然而，实际上，使极小量的催化元素很难进行低浓度控制。
第二个问题涉及结晶硅膜的损伤，这在后续的处理步骤中容易引起蚀刻误差。在直接引入催化元素，晶化该区域，以便随机产生生长核，具体地，催化元素已转变为硅化物并围绕晶界非均匀地分布。事实上，这种结晶硅膜不是纯结晶的，而是结晶硅和硅化物非均匀地分布于其中。这种非均匀分布，在后续的蚀刻处理时容易引起伴随蚀刻残余物、针孔等的非均匀蚀到。尤其是，在采用对制造半导体器件是必不可少的氢氟酸(HF)进行蚀刻处理时，围绕晶界非均匀分布的硅化物被选择地蚀刻，而且意外地形成了针孔。
当从已经选择地引入了催化元素的区开始使非晶硅膜横向晶化时，如果选择远离元件区(有源区)的区作为催化元素引入区，则不会在元件区引起上述蚀刻误差。然而，由于蚀则是穿过形成在结晶硅膜中的针孔而进行的，该结晶硅膜设置在位于已经直接引入了催化元素的区之下的底膜或玻璃衬底之上的，所以在底膜或者玻璃衬底中同样也不利地形成有针孔。在底膜或玻璃衬底中形成有针孔容易减弱衬底的透光度，或者引起后续形成的总线的断路，以致降低生产率。
第三个问题涉及元件的布图。在元件的制造工艺步骤中，使非晶硅膜从已经选择地引入了催化元素的区开始横向地晶化非晶硅膜，从而形成结晶硅膜来说是特殊的。
如上所述，不可能使用已直接引入了催化元素的区来作为元件区的一部分，具体地讲，这是因为，该区中的催化元素浓度过高，蚀刻处理不能在那里均匀地进行，在HF蚀刻处理时该区引起对结晶硅膜太多损害。所以，采用使非晶硅膜横向晶化法，用于元件的制造工艺时，通常进行掩模设计，以使选择地引入了催化元素的区全部远离元件区。
为了提高半导体器件的集成度，设计半导体器件时重要的是使相邻元件区之间的距离最小。但是，采用横向晶化区时，要求选择的引入区远离元件区来设置，以致选择的引入区的布置对器件的高集成化的严重阻碍。此外，按照这种方法，要求横向晶化区的面积应足够大以便覆盖整个元件区。因此，通过晶体生长时间的延长、被引入的催化元素浓度的增大等，要求晶体生长距离扩展，这在器件的制造工艺中是不希望的。
本发明的半导体器件包括：具有绝缘表面的衬底；通过使非晶硅膜晶化而形成的元件区，该元件区设置在衬底的绝缘表面上。在半导体器件中，元件区由横向晶化区构成，横向晶化区的形成是通过进行热处理，使非晶硅膜从带状晶化区向围绕该带状晶化区的区域结晶来实现的，而该带状晶化区是通过选择地引入用来促进非晶硅膜晶化的催化元素而使其晶化的。横向晶化区和带状晶化区中的至少一个的催化元素的浓度，是利用具有带状平面图形的引入设定区的带宽来控制的，该带宽被设定用于选择地引入催化元素。
在一个实施例中，元件区包括至少一部分横向晶化区和至少一部分带状晶化区。
在另一个实施例中，对具有带状平面图形的引入设定区的带宽进行选择，以使带状晶化区中催化元素的浓度成为基本上可以避免在带状晶化区，在该区之下的底层或衬底，因对元件区的蚀刻处理所引起的损伤的浓度或者更低的浓度。
在又一实施例中，具有带状平面图形的引入设定区的带宽约为20μm以下。
在另一实施例中，具有带状平面图形的引入设定区的带宽约为10μm以下。
在另一实施例中，至少部分的带状晶化区用作元件区中元件与引线之间的部分接触区，至少部分的横向晶化区用作元件区中决定元件性能的有源区。
根据本发明的另一个要点，提供一种制造半导体器件的方法。该方法包括以下步骤：在衬底上形成非晶硅膜；在形成非晶硅膜之前或之后，把用来促进非晶硅膜晶化的催化元素引入衬底或非晶硅膜，以使引入了催化元素的区成为带状区；通过热处理使引入了催化元素的非晶硅膜的带状区选择地晶化，从而形成带状晶化区；通过进一步热处理，使非晶硅膜在基本上平行于衬底表面的方向上，从带状晶化区向带状晶化区周围的区晶化，从而形成横向晶化区；采用向晶化区来形成用作半导体器件的元件区。在此方法中，通过具有带状平面图形的引入设定区的带宽，来控制非晶硅膜的结构区中的催化元素的浓度，该带宽度设定用来选择地引入催化元素。
在一个实施例中，形成元件区的步骤包括采用带状晶化区和横向晶化区两者来形成半导体器件的元件区。
在另一个实施例中，在把催化元素选择地引入非晶硅膜时，选取具有带状平面图形的引入设定区的带宽，以使带状晶化区中的催化元素浓度成为基本上能避免在带状晶化区，在该区之下的底膜或衬底中，因对元件区的蚀刻处理所引起的损伤的浓度或者更低的浓度。
在另一个实施例中，通过把引入设定区的带宽设定为约20μm以下，把催化元素选择地引入非晶硅膜中。
在另一个实施例中，通过把引入设定区的带宽设定约为10μm以下，把催化元素选择地引入非晶硅膜中。
在另一实施例中，制造半导体器件的方法还包括以下步骤：在元件区的元件与引线之间形成接触区，以使带状晶化区被包括在接触区内；在横向晶化区内形成决定元件区内的元件性能的有源区。
在另一个实施例中，采用选自下组元素中的至少一种作为促进非晶硅膜晶化的催化元素：Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb。
在本发明的半导体器件中，在衬底的绝缘表面上形成元件区，是通过热处理，使非晶硅膜从通过选择地引入起晶化促进剂作用的催化元素而晶化的区，向周围的区晶化来实现的。因此，用于构成元件区的结晶硅膜可具有比由常用的固相生长法所得的结晶度更高结晶度。此外，通过引入催化元素进一步促进了由热处理而实现的非晶硅膜的晶化，以致能以高的生产率来形成高质量的结晶硅膜。另外，由于晶化所需的加热温度可以降至600℃以下，所以本例中可使用便宜的玻璃衬底。
此外，由于催化元素引入区是带状区，而且有助于横向晶化的催化元素存在于引入区的外围部位，所以几乎所有的引入的催化元素可以有于晶化，在引入区中央部位的晶界等所捕获的催化元素可以减少。
而且，对元件区和带状区中的至少一个的催化元素浓度，可以通过具有带状平面图形的引入设定区的带宽来控制，该带状平面图形的设定是为了选择地引入催化元素。因此，通过调节引入设定区的带宽，在不改变引入催化元素的表面密度的情况下，可减少在引入区残留的催化元素的量。
根据本发明，如果催化元素引入设定区的带宽设定约为20μm以下，则膜中催化元素的浓度可以基本上由引入设定区的带宽来控制。结果，可以显著地降低引入区中的催化元素的浓度，可以获得具有足够长距离的横向晶化区。
另外，当引入区的带宽小于上述值时，引入区自身内的催化元素的量则降低。因此，在从引入区已经横向晶化并且成为半导体器件的元件区的区中的催化元素的浓度，可以在低浓度的水平被精确地控制，而基本上不受催化元素引入方法的影响。
根据本发明，对具有带状平面图形的引入设定区的带宽进行选取，以致可使晶化的带状区中的催化元素的浓度设定在足够低值就消除由带状区域其下或较低的部分在制造元件时的蚀刻处理工艺所带来的不利影响，从而可以显著地改善半导体器件的生产率。尤其是，在进行几乎所有的催化元素引入方法中，通过把引入设定区的带宽设定约为10μm以下，可以基本上消除因在催化元素引入区的蚀刻处理引起的损伤。
结果，按照传统方法因容易由蚀刻处理引起损伤而且催化元素浓度较高，而不能用作半导体器件区(元件区)的结晶硅膜的引入区，在本发明中可以用作元件区。
横向晶化区的结晶度优于催化元素引入区。所以，根据本发明，决定元件性能的元件区的有源区由横向结晶硅膜形成，而接触区或者其一部分由用于催化元素引入区的结晶硅膜形成。结果，可以制成高性能半导体器件。此外，由于催化元素引入区也可用作半导体器件的元件区，所以半导体器件可以高度集成，横向晶化区的生长距离变得短于传统方式，从而提高了生产率，如缩短了退火时间，降低了成本。
而且，根据本发明的半导体器件的制造方法，由为选择地引入催化元素而设定的、具有带状平面图形的引入设定区的带宽，对用来使非晶硅膜晶化的区中的催化元素的浓度进行控制。因此，通过调节引入设定区的带宽，在不改变引入催化元素的表面密度的情况下，可以容易地降低在引入区残留的催化元素的量。
另外，通过进行热处理，使非晶硅膜从已经引入了起晶化促进剂作用的催化元素的区向周围的区晶化，从而在衬底绝缘表面上形成元件区。结果，晶体已经沿单一方向生长的元件区的结晶度变得优异，元件区内所含的催化元素的量可进一步降低。
而且，如果采用选自下列组中的至少一种元素作为促进非晶硅膜晶化的催化元素，只需少量的这种元素即可有利地促进晶化：Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb。
因此，这里所描述的本发明，根据出于以下目的的简单方法，即通过有效地使用选择引入区中的催化元素用于横向晶化，并减少选择引入区的残留催化元素，以控制催化元素的浓度，可以有利地提供高性能半导体器件和以高生产率稳定地生产这种半导体器件的方法。
以下，结合附图，通过阅读及理解下列详细说明，本发明的这些和其它优点对于本领域的技术人员将变得显而易见。
图1A和1B是展示本发明第一实施例的半导体器件及其制造方法的平面图。
图2A～2F是依次展示制造本发明第一实施例的半导体器件的各工艺步骤的剖面图。
图3是展示本发明第二实施例的半导体器件及其制造方法的平面图。
图4A～4E是依次展示制造本发明第二实施例的半导体器件的各工艺步骤的剖面图。
图5是表示当按照恒定的引入方法以不同的线宽把催化元素引入非晶硅膜并进行热处理时，在横向晶化区和催化元素引入区内催化元素浓度的曲线图。
图6是由传统方法制造的CMOS电路的布图平面图。
以下，将说明本发明的基本原理。
按照传统的采用催化元素作为晶化促进剂使非晶硅膜晶化的方法，是通过引入方法本身来控制向非晶硅膜引入的催化元素的量。但是，根据本发明，催化元素的浓度不是象传统方法那样由引入方法本身来控制，而是由选择引入区的带宽来控制。换言之，通过减小用于催化元素的选择引入区的面积，使催化元素浓度整体地降低，不是象传统方法那样选择引入方法本身，而是代之以预先把用于催化元素的选择引入区的图形尺寸设定为最佳值，从而控制催化元素浓度。
当选择地引入用来促进非晶硅膜晶化的催化元素，然后对膜热处理时，结晶首先产生于在引入区内起生长核作用的催化元素。此时，尽管可以通过选取引入催化元素的方法来改变晶核的产生状态，但是晶核基本上是随机产生的。引入区晶化之后，横向晶化向引入区周围的区推进。
根据本发明人所获得的结果，在用于催化元素的引入区中的所有催化元素均无助于横向晶化，这是因为大量的催化元素仍留在由随机产生的晶核而结晶的区的一部分内(尤其是在晶界)。这就是说，有助于横向晶化的催化元素仅存在引入区的外围部位，而在引入区中心部位的催化元素被晶界等捕获在那里，并存留在引入区的中心部位。
此外，按照传统方法，催化元素的浓度已由引入方法本身所控制。因此，为了减少残留于引入区的催化元素的量，不能减少待引入的催化元素的量。但是，如果减少待引入的催化元素的量，则可用于横向晶化的催化元素的量也被按相同的比例减少，以致不能获得足够长的横向晶化距离，并难于制造半导体器件。
根据本发明，把催化元素引入一个确定的区，以便形成带状图形，并对催化元素引入区的带宽加以控制，从而把引入区中的催化元素有效地用于横向晶化。结果，可以相当可观地降低引入区内残留的催化元素的量，同时获得足够长的横向晶化距离。总之，本发明的基本特征之一是，确定催化元素的引入区，以便具有带状图形，并控制带状图形的带宽。因此，通过简单地减小引入区的面积不能达到本发明的效果。
图5是表示当控制恒定引入方法，通过改变带状引入区的带宽，向非晶硅膜引入催化元素，然后对膜热处理，从而使膜横向晶化时，横向晶化区和催化元素引入区内催化元素浓度的曲线图。图5中，横坐标表示催化元素引入区的带宽，纵坐标表示结晶硅膜中催化元素的浓度。
如图5所示，当催化元素引入区的带宽为一定值(20μm)以上时，催化元素浓度成为恒定及饱和，而当带宽小于该值时，催化元素浓度下降。在该膜中，尤其是催化元素引入区，催化元素的浓度可观地减少。从以下的说明可以了解减少的原因。如果引入区宽度较小，则存在于引入区外围部位的可用于横向晶化的催化元素的量的比例，相对于存在于整个引入区的全部催化元素的量就变得大了。在横向晶化区中，当带宽约为20μm或更小时，催化元素的浓度也降低，尽管此降低不如引入区那么急剧。
通过恒定引入方法引入催化元素，意味着在催化元素引入之后，催化元素在衬底表面上的表面密度必须立即恒定。这就是说，直接引入非晶硅膜的催化元素的量，可以用引入的催化元素的表面密度和选择引入区的面积相乘所得的积来表示。因此，如果引入的催化元素的表面密度是恒定的，而旦引入区中有足够量的催化元素能用于横向晶化，则当引入区面积变小时，可以减小可用于横向晶化的催化元素的浓度和横向晶化区中的催化元素的浓度。应该注意，这里“面积”一词涉及带状引入区的带宽，而且通过简单地减少引入区的面积，引入区内的催化元素不能有效地帮助横向晶化。
因此，如图5所示，催化元素引入区的带宽最好是约20μm以下。此时，可通过调节带宽来控制膜中催化元素的浓度，可显著地降低引入区内的催化元素的浓度，并可获得具有足够长的距离的横向晶化区。
另一方面，根据待形成的元件尺寸，可以把引入区沿其纵向的尺寸即其带长设定为各种值。但是，要求狭缝长度不小于约20μm，最好是约120μm以上。这是因为，当狭缝长度约为120μm以上时，横向晶化不再依赖于狭缝长度。
另外，当引入区的带宽等于或小于此值时，引入区中催化元素的量本身减少。所以，已经从引入区开始被横向晶化并将成为半导体器件的元件区的该区中的催化元素的浓度可以在低含量程度上精确地控制，而不受催化元素引入方法过多影响。
而且，通过把催化元素引入区的带宽减小至足以避免对催化元素引入区或低膜的损伤的低水平，这些损伤是在完成晶化工艺后由制造元件的蚀刻处理带来的，从而在引入区可以避免总线的断路等，由此显著地提高半导体器件的生产率。
本发明人已经证实，当膜中催化元素的浓度大约为1×1017原子/cm2或较高时，由蚀刻处理会实际引起损伤。所以，通过控制引入区的带宽，以便把膜的引入区中催化元素的浓度设定得低于大约为1×1017原子/cm2，可以实现上述目的。如图5所示，当引入区的带宽约为10μm以下时，膜的引入区中催化元素的浓度则低于此值。尽管由催化元素的引入方法会导致某些差异，但是在大多数情况下，通过由设定为等于或小于约10μm的带宽来引入催化元素，可以基本上消除由在引入区的蚀刻处理引起的损伤并提高半导体器件的生产率。
按照传统方法，由于蚀刻处理易于引起损伤，以及结晶硅膜的引入区中催化元素浓度较高，如上所述，引入区不能用作元件区(或者半导体器件区)。但是，根据本发明，结晶硅膜的引入区可以用作元件区。横向晶化区的结晶度优于催化元素引入区。因此，最好用横向结晶硅膜来形成决定元件性能的元件区的有源区，而用于催化元素引入区的结晶硅膜最好用来形成接触区或者其一部分。结果，上述涉及元件布图的问题得以解决，半导体器件可以高度集成化，横向晶化区的生长距离短于传统方式，从而提高了生产率，即缩短了退火时间，降低了成本。
本说明书中，“有源区”是指那些形成元件区并且直接决定元件性能的区。例如，在MOS晶体管中，“有源区”是沟道区及其周围区域，这是一个影响载流子迁移率的区。另一方面，在本说明书中，“元件区”是指包括“有源区”的区，这是一个包括不直接决定无件性能的区在内的区。例如在MOS晶体管中，“元件区”不仅包括沟道区，而且还包括源区与漏区之间的接触区。源区与传输线之间的接触区、漏区与传输线之间的接触区等。
根据本发明，在使用N1作为促进非晶硅膜晶化的催化元素时，可以获得最为显著的效果。另外，如果使用选自元件组Co、Pd、Pt、Cu、Ag、Au、In、 Sn、 Al和Sb中的至少一种元素作为催化元素，只要有少量的这些元素就能有利地促进晶化。因此，半导体器件不会受引入的催化元素的过多影响。
以下，结结合附图以实施例的形式说明本发明。
实施例1
图1A和1B是表示本发明第一实施例的半导体器件及其制造方法的平面图。图2A～2F是沿图1A中线A-A′的剖面图，依次展示制造本发明第一实施例的TFT的各工艺步骤。
如图2F所示，半导体器件100包括N型TFT10。借助绝缘底膜102，如氧化硅膜，在玻璃衬底101上形成TFT10。在绝缘底膜上102上形成用来构成TFT10的岛状结晶硅膜103i。在岛状结晶硅膜103i的中心部位形成沟道区110，在其两侧形成源区111和漏区112。借助于栅绝缘膜107在沟道区110之上设置由铝制成的栅电极108。用氧化层109覆盖栅电极108的表面。用内层绝缘膜113覆盖TFT10的整个表面，在与源区111和漏区112对应的部位，穿过内层绝缘膜113形成接触孔113a。源区111和漏区112通过接触孔113a分别与电极线114和115连接。
如图1A所示，通过使非晶硅膜103按如下方式晶化而获得结晶硅膜103i，从选择地引入了对晶化起促进剂作用的催化元素的带状区103a开始，在进行热处理的同时，平行于衬底表面，沿方向106向带状区103a周围的区延续。结晶硅膜103i由针状晶体或柱状晶体组成，其中晶粒基本上是处于单晶态。结晶硅膜103i中的催化元素浓度由掩模开口(或通孔)104h的带宽104w来控制，催化元素通过该掩模开口被选择地引入。
本例的TFT10不仅可用作有源矩阵型液晶显示器的驱动电路和构成象素部分的器件，而且还可用来在其上具有这些电路和象素部分的同一衬底上形成中央处理单元(CPU)的器件。此TFT也适用于通称为薄膜集成电路及液晶显示器件。
下面，将说明制造TFT10的方法。
首先，通过溅射法等在玻璃衬底101上形成由厚度约为200nm的氧化硅制成的底膜102。设置此氧化硅膜是用来防止杂质从玻璃衬底101扩散。接着，通过低压化学汽相淀积(LPCVD)法或者等离子CVD法，在其上生长厚度大约25～100nm，如80nm的本征(I型)非晶硅膜(a-Si膜)103。
之后，在a-Si膜103上淀积绝缘薄膜，如氧化硅膜或氮化硅膜，并刻成图形以便形成掩模104。a-Si膜103的一条狭缝状区100a通过掩模104的通孔104h暴露出来。这就是说，如图1A所示，如果从上面看处于图2A所示状态的器件100，则狭缝状的a-Si膜103通过通孔104h暴露于区100a内，而其它区仍被掩盖。
在后续工艺步骤中起催化元素引入区作用的区的通孔104h的带宽104w是本发明的关键所在。带宽104w设定为20μm以下为好，10μm以下更好。在本例中，带宽104w设定为10μm。本例中狭缝(通孔)长度设定为120μm左右，由于上述原因，狭缝长度约为120μm以上为好。通过形状不一定严格是带状，而可以具有某种弯曲，只要通孔是线性延伸即可。而且，可以把通孔形成为其带宽在各部位变化。
在本例中，制备TFT10以使源区111和漏区112被设置得平行于横向晶化方向106。另外，如果源区111和漏区112被设置得垂直于方向106，如图1B所示，也可按相同方式制成TFT，而不会引起任何问题。
形成掩模104之后，如图2B所示，衬底101保持不动，以使a-Si膜103的暴露区100a与含镍水溶液105接触。在本例中，水溶液105含硝酸镍，作为溶剂，溶液105中的镍浓度定为100ppm。之后，把水溶液105均匀地施于衬底101的整个表面上，随后干燥。通过此工艺步骤，镍被选择地引入a-Si膜103的暴露区100a。随后，在惰性环境下，在550℃温度对该膜退火16小时使其晶化。
此时，在垂直衬底101的方向上，非晶硅膜103在区100a从晶核、即添加在a-Si膜103表面的镍开始晶化，从而形成结晶硅区103a。此时，掩模之下除了a-Si膜103的区100a之外，镍被掩模104阻挡不能到达其它区。这样，如图2c中箭头106所示，在区100a周围的区内，在横向(或者平行于衬底的方向)从区100a开始晶体生长，以使形成横向结晶的结晶硅膜103b。非晶硅膜的其它区仍是非晶硅膜103c。
横向晶化的结晶硅膜103b中的镍浓度大致是2×1016原子/cm3，而由直接引入镍而结晶的结晶硅膜的区103a中的镍浓度，或者可称之为籽晶区的镍浓度，大致为1×1017原子/cm3。另一方面，按照不控制带宽104w(大于20μm)的传统方法，横向晶化的结晶硅膜103b中的镍浓度大致为5×1016原子/cm3，而引入区103a中的镍浓度大致为1×1018原子/cm3。
因此，根据本发明，横向晶化区103b中的镍浓度可以降低至传统方法所得的一半左右，引入区103a中的镍浓度可以降低一个数量级以上。晶体生长时，如箭头106所示的在平行于衬底的方向上晶体生长的距离大约为80μm。
随后，如图2D所示，除去掩模104，并除去不需要的非晶硅膜103的部分，以便隔离各个TFT，由此形成用作TFT的元件区(源、漏和沟道区)的岛形结晶硅膜103i。在本例中，采用缓冲的氢氟酸(BHF)来除去掩膜104。但是，在本例中蚀刻处理期间，镍引入区100a不受损伤。另一方面，按照传统方法，在除去掩模104后，在镍引入区100a之下的低膜102中可观察到蚀刻损伤如针孔。
接着，形成氧化硅膜，其厚度大约为20～150nm，例如在本例中100nm，作为栅绝缘膜107，以便覆盖待用作元件区的结晶硅膜103i。通过在150～600℃的温度范围内、更好地为300～450℃的范围内加热衬底，采用RF等离子CVD方法，使与氧一起用作源气体的四乙氧原硅酸盐(TEOS)分解并淀积，从而形成氧化硅膜。而且，通过在350～650℃、更好为400～550℃的温度范围内加热衬底，采用低压CVD方法或者常压CVD方法，使与臭氧一起用作源气体的TEOS分解并淀积，也可形成氧化硅膜。氧化硅膜淀积之后，在惰性环境下，在400～600℃的温度范围内进行60分钟退火，以便改善栅绝缘膜自身的整体特性以及结晶硅膜与栅绝缘膜之间的界面特性。
之后，在氧化硅膜上采用溅射法淀积铝，以便具有400～800nm的厚度，如600nm。然后对铝膜刻图，形成栅电极108。对铝栅电极108表面进行阳极氧化处理，在其上形成氧化层109，如图2E所示。此时，阳极氧化是这样进行的，在含有1～5％酒石酸的乙二醇溶液中，初始施加恒定电流，以使电压升调至220V，然后保持此状态一小时，从而完成处理。所得氧化层109的厚度为200nm。由于氧化层109的厚度在后续的离子掺杂处理时决定了偏置栅区的长度，所以由阳极氧化处理可以控制偏置栅区的长度。
接着，采用栅电极108和覆盖栅电极108的氧化层109作为掩模，通过离子掺杂法把杂质(磷)掺杂进元件区。使用磷化氢(PH3)作为掺杂气体，加速电压设定为60～90KV的范围，如80KV，注入剂量取为1×1015～8×1015cm-2的范围，如2×1015cm-2。通过此工艺步骤，掺杂区111和112将分别用作TFT10的源和漏区，被栅电极108和周围的氧化层109所掩盖的未掺杂的区110将用作TFT10的沟道区。
然后，如图2E所示，通过照射激光来进行退火，从而激活掺杂的杂质，并改善在杂质注入处理期间被损坏的掺杂部位的结晶度。在此照射步骤中，照射XeCl准分子激光(波长：308nm，脉宽：40nsec)，能量密度为150～400mJ/cm2，在200～250mJ/cm2更好。如此形成的N型杂质(磷)区111和112的薄层电阻在200～800Ω/□的范围。
然后形成厚度为600nm左右的氧化硅膜或者氮化硅膜，作为内层绝缘膜113。如果采用TEOS作为原材料通过使用氧的等离子CVD法，或者通过使用臭氧的低压CVD法或者常压CVD法，来形成氧化硅膜，则可获得在台阶覆盖上优异的满意的内层绝缘膜。如果以SiH4和NH3作为源气体，通过等离子CVD法来生长氮化硅膜，则悬挂键被供给元件区/栅绝缘膜界面的氢原子所连接，可以有利地抑制TFT性能的降低。
通过适当的选择蚀刻，在内层绝缘膜113中形成接触孔113a，利用由金属材料如氮化钛和铝制成的双层膜，形成TFT的电极线114和115。此时，设置氮化钛膜作为缓冲膜，用来防止铝扩散进入半导层。最后，在氢气环境下，于一个大气压中，在350℃进行30分钟退火，从而完成TFT10，如图2F所示。
如此获得的TFT用作象素电极的开关元件时，电极线114和115之一与由氧化铟锡(ITO)制成的透明导电膜形成的象素电极连接，并从其它电极输入信号。TFT用于薄膜集成电路时，也需要在栅电极108上形成接触孔，设置必要的电极线。
在根据本实施例的方法制备的N型TFT中，对镍引入区100a之下的底膜102或玻璃衬底101基本上无损伤，这与传统的TFT不同，以致可以减少总线的断路，并可显著地改进生产率。此外，也可以较大地改进TFT的性能。例如，由TFT偏置区中的催化元素所引起的泄漏电流可以从传统值(在10～15PA的范围)减小至约5PA。
如上所述，在本例的半导体器件中，通过进行热处理，使非晶硅膜103从由对晶化起促进剂作用的催化元素的选择引入而晶化的区103a开始，向区103a周围的区晶化，从而在衬底的绝缘表面上形成元件区103i。因此，包括元件区的结晶硅膜103b可以呈现比由通常所用的固相生长方法所得的结晶度更高的结晶度。
此外，由于催化元素引入区是带状区103a，而且有助于横向晶化的催化元素存在于引入区的外围部位，所以几乎所有引入的催化元素均能有助于晶化，而且被引入区中央部位的晶界等捕获的催化元素可以减少。
而且，通过掩模104的通孔104h的带宽104w可以控制元件区103i和带状103a中的催化元素的浓度。因此，通过调节通孔104h的带宽104w，可以减少结晶硅膜103a的引入区100a中残留的催化元素的量，而在引入催化元素时不改变膜的表面密度。
另外，在本例中，把通孔104h的带宽104w定为等于或小于10μm，可以显著地减少引入区103a中的催化元素的浓度，而且可以获得具有足够长距离的横向晶化区域103b。此外，引入区自身的催化元素的量可以减少，而且可以在小浓度水平上精确地控制用作半导体器件的元件区的横向晶化区103b中的催化元素的浓度，而不受催化元素引入方法过多的影响。
而且，对通孔104h的带宽104w进行选择，以使结晶的带状区103a中的催化元素的浓度可以设定为足以避免因带状区或者该区之下或较低的部分而在制造元件时由于蚀刻处理带来的有害影响的较低值或更低，可以显著地提高半导体器件的生产率。换言之，在实施几乎所有的催化元素引入方法中，可以基本上消除因在催化元素引入区或该区之下或较低的部分进行的蚀刻处理而引起损伤。
根据本实施例的半导体器件的制造方法，用来使非晶硅膜晶化的区中的催化元素的浓度可以由掩模104的通孔104h的带宽104w来控制。因此，通过调节带宽104w，在引入区100a残留的催化元素的量可以容易地减少，而不改变膜在引入催化元素上的表面密度。另外，通过进行热处理，使非晶硅膜103从已经引入了起晶化促进剂作用的催化元素的区向周围的区晶化，从而形成元件区103i。结果，晶体已经沿单一方向生长的元件区的结晶度变得优异，而且元件区中所含的催化元素的量可以进一步减少。
另外，由催化元素可以促进通过热处理而进行的非晶硅膜103的晶化，以致可以由高生产率来形成高质量的结晶硅膜。此外，可以把晶化所需的加热温度定为600℃以下，可以使用便宜的玻璃衬底。
结果，可以实现具有泄漏电流被抑制的稳定特性的高性能半导体器件，而且通过具有高生产率的简化的制造工艺步骤，可以形成高度集成的高性能半导体器件。
实施例2
图3是表示本发明第二实施例的半导体器件及其制造方法的平面图。图4A～4E是沿图3中线B-B′的剖面图，依次展示了制造本发明第二实施例的TFT的各工艺步骤。
如图4E所示，本例的半导体器件200包括具有互补金属氧化物半导体(CMOS)结构的电路20，用于构成有源矩阵型液晶显示器的外围驱动电路或者所谓的薄膜集成电路。通过连接N型TFT21和P型TFT22，以使这两个TFT21和22互补地工作，从而获得具有CMOS结构的此电路20，它们形成在玻璃衬底上。
通过绝缘底膜202，如氧化硅膜，在玻璃衬底201上分别形成N型TFT21和P型TFT22。在绝缘底膜202上形成用来构成TFT21和22的岛状结晶硅膜(元件区)203n和203p，以使它们相互靠近。这些结晶硅膜203n和203p以其中央部位包括有N型沟道区210和P型沟道区211。在结晶硅膜203n的右侧和左侧形成用于N型TFT的N型源区212和N型漏区213。在结晶硅膜203p的右侧和左侧形成用于P型TFT的P型源区214和P型漏区215。
借助于栅绝缘膜207，两个铝栅电极208和209设置于N型沟道区210和P型沟道区211之上。用内层绝缘膜216覆盖TFT21和22的整个表面。在内层绝缘膜216与N型TFT21的源区212和漏区213对应的各部位形成接触也216n，而在内层绝缘膜215与P型TFT22的源区214和漏区215对应的各部位形成接触孔216P。N型TFT21的源区212和漏区213通过这些接触孔215n电极线217和218连接，而P型TFT22的源区214和漏区215通过这些接触孔216P与电极线218和219连接。
本例中，元件区203n和203p包括带状区200n和200p，其中已经选择地引入了用于促进非晶硅膜203晶化的催化元素，并通过热处理使非晶硅膜从带状区向周围的区晶化，从而形成这些元件区。在元件区203n和203p中，对催化元素浓度的控制是通过已经选择地引入了催化元素的带状区200n和200p的带宽来实现的。
因此，本例的TFT21和22具有以下布图，即通过使其中已经直接引人催化元素的带状区(催化元素引入区)200n和200p晶化而形成的结晶硅膜203a用作元件区203n和203p的一部分。
另一方面，通过使用传统晶化技术而制成的CMOS电路的TFT的元件区的布图如图6所示。如图6所示，按照传统方法，已经直接引入了催化元素的引入区300设置在元件区303n和303p的外侧。因此，N型TFT的元件区303n与P型TFT的元件区303p之间的距离L，受到引入区300的带宽300w的限制，不能缩短各元件之间的距离。图6中，参考标号310和311分别代表N型TFT和P型TFT的元件区303n和303p中的沟道区，312和313代表元件区303n中的N型源区和漏区，314和315代表元件区303p中的P型源区和漏区。
严格地讲，各元件之间的距离L受引入区300的带宽300w和进行掩模对准时的对裕度之和的限制。因此，各元件之间需要较大的距离。但是，根据本发明，催化元素引入区内的催化元素浓度可以显著地降低，所以可以使用本例所述的布图，各元件之间的距离L不再受任何限制，并可以设定为蚀刻所能达到的最小尺寸，提高了半导体器件的集成度。
接着，说明制造CMOS电路的方法。
首先，采用常压CVD方法等，在玻璃衬底201上形成由厚度约为100nm的氧化硅制成的底膜202。然后，采用低压CVD方法，淀积厚度25～100nm、如50nm的本征(I型)非晶硅膜(a-Si膜)203。
接着，在a-Si膜203上施加感光树脂(光刻胶)，然后曝光及显影，形成掩模204，通过区200n和200p的光刻胶掩模204通孔204n和204p，使a-Si膜203的狭缝状区暴露出来。这就是说，如图3所示，如果从上面看处于如图4A所示状态的器件200，狭缝状的a-Si膜203暴露于区200n和200p，而其它区仍被光刻胶所覆盖。本例中，通孔204n和204p的带宽204w定为5μm左右。狭缝(通孔)长度定为250μ左右，由于上述原因，狭缝长度最好设定为120μm以上。
形成掩模204后，在衬底201表面上淀积镍薄膜205，如图4A所示。在本例中，通过把淀积源与衬底之间的距离设定得比通常长，从而降低淀积速率，把镍薄膜205的厚度控制在1nm左右。衬底201上的镍薄膜205的表面密度大致为4×1013原子/cm2。然后，如图4B所示，通过涂去光刻胶膜204，使掩模204上的镍薄膜205剥离，从而使少量的镍选择地引入a-Si膜203的区200n和200p。接着，在惰性环境中，在550℃温度进行16小时的退火，从而使区200n和200p晶化并形成结晶硅膜203a。
此时，非晶硅膜203在垂直于衬底201的方向上，从晶核，即添加在a-Si膜203表面的镍，开始，在区200n和200p中晶化，在致形成结晶硅膜203a。在区200n和200p周围的区中，如图4B中的箭头206所示，晶体在横向(或者平行于衬底的方向)上从区200p和200p生长，以致形成横向晶化的结晶硅膜203b。此时，从区200n和200p横向晶化的区203b相互接触，横向晶化停止并形成晶界203d。非晶硅膜203的其它区仍是非晶硅膜区203c。
在横向晶化的结晶硅膜203b中的镍浓度大约为1×1016原子/cm3，而在直接引入镍而晶化的结晶硅膜的区203a中的镍浓度大约为7×1016原子/cm3。与由传统方法所获得的浓度相比，横向晶化区203b中的镍浓度降低至约三分之一，镍引入区203a中的镍浓度也降低了一个数量级以上。在如箭头206所示的平行于衬底的方向上，晶体生长距离大约为80μm。
然后向结晶硅膜照射激光束，从而改善结晶硅区203a和203b的结晶度。在本例中，采用XeCl准分子激光(波长：308nm，脉宽：40nsec)。在200～450℃范围内、例如400℃的温度，加热衬底的情况下进行激光来照射，能量密度在200～350mJ/cm2的范围，例如250mJ/cm2。
然后，如图4C所示，把结晶硅203a的无用部分，即除了在后续工艺步骤中用作TFT的元件区(或者有源区)203n和203p的部分之外，利用腐蚀工艺除掉，以便隔离各个TFT。
接着，形成厚100nm的氧化硅膜作为栅绝缘膜207，以便覆盖用作元件区的结晶硅区203n和203p。采用RF等离子CVD法，在350℃温度加热衬底，使与氧一起用作源气体的四乙氧原硅酸盐(TEOS)分解并淀积，从而形成栅绝缘膜207。
以后，如图4D所示，通过溅射法在其上淀积铝膜(含0.1～2％硅)，使其厚度在400～800nm的范围，如500nm，然后刻图，形成栅电极208和209。
分别利用栅电极208和209作为元件区203n和203p的掩模层，采用离子掺杂方法，用杂质(磷)给元件区203n掺杂，用另一种杂质(硼)给元件区203p掺杂。此时，使用磷化氢(PH3)和乙硼烷(B2H6)作为掺气体；对于磷掺杂，加速电压取60-90KV，如80KV，对于硼掺杂，加速电压取40～80KV，如65KV；注入剂量是在1×1015～8×1015cm-2，如对磷是2×1015cm-2，对硼是5×1015cm-2。通过此工艺步骤，由栅电极208和209所掩盖来掺入杂质的区将用作TFT21和22的沟道210和211。进行掺杂时，由于对不需掺杂的区用光刻胶来掩盖，对各元件进行选择地掺杂。结果，形成N型杂质区212和213和P型杂质区214和215，从而构成N沟道型TFT(或N型TFT)21和P沟道型TFT(或P型TFT)22，如图4D所示。
之后，如图4D所示，通过照射激光束进行退火，从而激活掺入的杂质。在此照射工艺步骤中，以250mJ/cm2的能量密度照射XeCl准分子激光(波长：308nm，脉宽：40nsec)。对每个扫描位置聚焦两个脉冲的激光束进行照射。
接着，如图4E所示，采用等离子CVD方法，形成厚度为600nm的氧化硅膜，作为层间绝缘膜216。在层间绝缘膜216中形成接触孔216n和216p，从而用由氮化钛和铝制成的双层膜形成TFT的电极线217。218和219。最后，在一个大气压的氢气环境中，在350℃进行30分钟退火，从而制成N型TFT21和P型TFT22。
在具有由上述本例的方法制成的CMOS结构的电路中，N型TFT21和P型TFT22分别具有150～180cm2/Vs和100～120cm2/Vs的高场效应迁移率，并分别具有1.5～2V和-2～-3V的阈值电压。因此，这些TFT具有非常满意的性能。与传统方法所产生的泄漏电流相比，TFT截止区内的泄漏电流可以减小，即在N型TFT21中为5PA，在P型TFT22中约为3PA。此外，与传统方法的距离相比，可以缩短两个TFT之间的距离，从而使半导体器件高度集成。
如上所述，按照传统方法，由于容易因蚀刻工艺而引起损伤，而且在结晶硅膜203a的引入区中的催化元素浓度较高，引入区不能用作元件区(或者半导体器件区)。但是，本发明的本例中，结晶硅膜的引入区能够有利地用作元件区。横向晶化区的结晶度优于催化元素引入区。因此，决定元件性能的元件区的有源区由横向结晶硅膜203b形成，而部分接触区由用于催化元素引入区的结晶硅膜203a形成。结果，可以制成高性能半导体器件。另外，由于催化元素引入区可以用作半导体器件的元件区203n和203p，所以半导体器件可以高度集成化，而且横向晶化区的生长距离变得短于传统情况，从而提高了生率量，例如缩短了退火时间，降低了成本。
通过上述两个例子已对本发明做了说明。但是，本发明并不限于这两个实施例，根据本发明的技术实质，可以做出各种改进。
在上述两个例子中，通过把镍基水溶液施于非晶硅膜之上，或者采用汽相淀积方法，在膜表面形成镍薄膜，把极少量的镍引入非晶硅膜，以使非晶硅膜晶化。另外，通过在淀积非晶硅膜之前把镍选择地引入底膜表面，然后使镍从非晶硅膜的下侧扩散，也可进行非晶硅膜的晶化。换言之，可以从非晶硅膜的上侧或者下侧进行晶化。另外，也可以使用各种其它方法来引入镍。例如，把镍基水溶液作为溶剂在玻璃上施涂(SOG)，利用所形成的材料，可能从SiO2膜扩散镍；采用溅射法、涂镀法等来形成镍薄膜；或者采用离子掺杂法直接引入镍。而且，采用下列元素作为促进晶化的杂质金属元素来替换镍可以达到相同的效果：钴、钯、铂、铜、银、金、铟、锡、锑或者铝。
在第二实施例中，通过照射准分子激光(或者脉冲激光)束来进行热处理，以便改善结晶硅膜的结晶度。也可以使用其它种类的激光束(如连续谐振Ar激光束)来进行类似的热处理。另外，也可使用所谓的快速热退火(RTA)或者快速热处理(RTP)，即采用如同激光束一样的强光，例如由红外光源和闪光灯发射的光，在短时间内把样品加热至高达1000℃～1200℃即硅监视器的温度)的温度。
除了液晶显示器的有源矩阵型基片，本发明还可用于各种器件。例如，本发明可用于各种器件，例如紧密接触式图象传感器，单片驱动器热头，使用有机场致发光(EL)元件作为光发射元件的单片式驱动器光写入器件或显示器件，半导体器件如三维IC。这里有机场致发光(EL)元件是指使用有机材料作为光发射材料的场效应光发射元件。把本发明应用于这些器件时，可使这些器件具有高性能的特性，例如快速响应和高分辨率。
而且，本发明不仅可以广泛地用于如上所述实施例的MOS晶体管，而且还可以用于通常采用结晶半导体作为元件材料的半导体制造工艺，例如双极晶体管或者静电感应晶体管。
正如从上述说明所了解的，在本发明的半导体器件中，通过进行热处理，使非晶硅膜从由选择地引入对晶化起促进剂作用催化元素而晶化的区向周围区晶化，形成设置于衬底绝缘表面上的元件区。因此，可以在600℃以下的温度，以高生产率有利地形成用来构成元件的结晶硅膜，与由通常使用的固相生长法所获得的结晶度相比，其结晶度相当高。
另外，由于催化元素引入区为带状区，有助于横向晶化的催化元素存在于引入区的外围部位，所以几乎所有引入的催化元素均可有助于晶化，而且由引入区中央部位的晶界等所捕获的催化元素可以减少。
此外，通过限定的引入区的带宽，对元件区和带状区中至少一个的催化元素的浓度进行控制，以便选择地引入催化元素。所以，通过调节引入区的带宽，在不改变引入催化元素的表面密度的条件下，可使留在引入区的催化元素的量降低。
而且，由于对具有带状平面图形的引入设定区的带宽进行选择，以致可使晶化带状区中的催化元素的浓度设定为足够低的值以避免因带状区或者该区之下或较低的部位在制造元件时由蚀刻工艺所带来的有害影响，可以显著地改善半导体器件的生产率。尤其是，在使几乎所有的催化元素引入的方法中，通过把引入区的带宽设定为20μm以下，最好约为10μm以下，可以基本上消除因在催化元素引入区的蚀刻工艺而引起的损伤。
横向晶化区的结晶度优于催化元素引入区。因此，根据本发明，决定元件性能的元件区的有源区由横向结晶硅膜形成，而接触区或其部分由用于催化元素引入区的结晶硅膜形成。结果，可以制成高性能半导体器件。此外，由于催化元素引入区也可用作半导体器件的元件区，所以半导体器件可以高度集成，横向晶化区的生长距离变得短于传统方式，从而提高了生产量，如缩短了退火时间，降低了成本。
而且，根据本发明的半导体器件的制造方法，通过为选择地引入催化元素而设定的、具有带状平面图形的引入设定区的带宽，对用来使非晶硅膜晶化的区中的催化元素的浓度进行控制。因此，通过调节引入设定区的带宽，在不改变引入催化元素的表面宽度的情况下，可以容易地降低在引入区残留的催化元素的量。
另外，通过进行热处理，使非晶硅膜从已引入了起晶化促进剂作用的催化元素的区向周围区晶化，来形成元件区。结果，晶体沿单一方向生长的元件区的结晶度变得优异，元件区所含的催化元素的量可进一步降低。
正如从上述说明可了解的一样，根据本发明，实现了具有可抑制产生泄漏电流的稳定性能的高性能半导体器件，而且通过简化的制造工艺步骤可以获得高度集成的高性能半导体器件。此外，可以显著的改善制造工艺步骤的生产率，并降低所得产品的成本。尤其是，在把本发明用于液晶显示器件时，可以实现单片式驱动器有源矩阵基片，有源矩阵基片所需的象素开关TFT的开关性能得以改善；高度集成和高性能的TFT可以构成外围驱动电路部分；有源矩阵部分和外围驱动电路部分可以安装在同一衬底上。结果，可以用较低成本制造小尺寸的高性能组件。
在不偏离本发明的范围和精神的条件下，本领域的技术人员可以显而易见并容易地做出各种其它改进。因此，本权利要求书的范围并不受以上所述的限制，而是可以广义地解释权利要求书。

Claims (16)

1.一种半导体器件，包括：
具有绝缘表面的衬底；
通过使非晶硅膜晶化而形成的元件区，该元件区设置在衬底的绝缘表面上；
其中，元件区由横向晶化区构成，横向晶化区的形成是通过热处理，使非晶硅膜从带状晶化区向围绕该带状晶化区的区域结晶来实现的，而该带状晶化区是通过选择地引入用来促进非晶硅膜晶化的催化元素而使其晶化的；其特征在于，
所述横向晶化区和带状晶化区中至少一个的催化元素的浓度，是利用具有带状平面图形的引入设定区的带宽来控制的，该带宽被设定用于选择地引入催化元素。
2.根据权利要求1的半导体器件，其特征在于，在膜的所述引入设定区中所述催化元素的浓度低于约1×1017原子/cm3。
3.根据权利要求1的半导体器件，其特征在于，在所述引入设定区中所述催化元素的浓度与所述各横向晶化区至少一个中的浓度相比小1个数量级。
4.根据权利要求1的半导体器件，其特征在于，所述元件区包括至少一部分横向晶化区和至少一部分带状晶化区。
5.根据权利要求1的半导体器件，其特征在于，对具有带状平面图形的引入设定区的带宽进行选择，以使带状晶化区中催化元素的浓度成为基本上可避免在带状晶化区、该区之下的底层或衬底因对元件区的蚀刻处理所引起的损伤的浓度或者更低的浓度。
6.根据权利要求1的半导体器件，其特征在于，具有带状平面图形的引入设定区的带宽约为20μm以下。
7.根据权利要求1的半导体器件，其特征在于，具有带状平面图形的引入设定区的带宽约为10μm以下。
8.根据权利要求4的半导体器件，其特征在于，至少部分带状晶化区用作元件区中元件与引线之间的部分接触区，至少部分横向晶化区用作元件区中决定元件性能的有源区。
9.根据权利要求1的半导体器件，其特征在于，采用选自下组元件中的至少一种作为促进非晶硅膜晶化的催化元素：Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb。
10.一种半导体器件的制造方法，包括下列步骤：
在衬底上形成非晶硅膜；
在形成非晶硅膜之前或之后，把用来促进非晶硅膜晶化的催化元素引入衬底或非晶硅膜，以使引入了催化元素的区成为带状区；
通过热处理使引入了催化元素的非晶硅膜的带状区选择地晶化，从而形成带状晶化区；
通过进一步热处理，使非晶硅膜在基本上平行于衬底表面的方向上，从带状晶化区向带状晶化区周围的区晶化，从而形成横向晶体区；
采用横向晶化区来形成用作半导体器件的元件区；其特征在于，
通过具有带状平面图形的引入设定区的带宽，来控制非晶硅膜的结晶区中的催化元素的浓度，该带宽被设定用来选择地引入催化元素。
11.根据权利要求10的半导体器件的制造方法，其特征在于，形成元件区的步骤包括利用带状晶化区和横向晶化区两者来形成半导体器件的元件区。
12.根据权利要求10的半导体器件的制造方法，其特征在于，在把催化元素选择地引入非晶硅膜时，选取具有带状平面图形的引入设定区的带宽，以使带状晶化区中的催化元素浓度成为基本上能避免在带状晶化区、该区之下的底膜或衬底中因对元件区的蚀刻处理所引起的损伤的浓度或更低的浓度。
13.根据权利要求10的半导体器件的制造方法，其特征在于，通过把引入设定区的带宽设定为约20μm以下，进行催化元素对非晶硅膜的选择引入。
14.根据权利要求10的半导体器件的制造方法，其特征在于，通过把引入设定区的带宽设定为约10μm以下，进行催化元素对非晶硅膜的选择引入。
15.根据权利要求11的半导体器件的制造方法，其特征在于，还包括以下步骤：在元件区的元件与引线之间形成接触区，以使带状晶化区包括在接触区内；在横向晶化区内形成决定元件区内的元件性能的有源区。
16.根据权利要求10的半导体器件的制造方法，其特征在于，采用选自下组元素中的至少一种作为促进非晶硅膜晶化的催化元素：Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al和Sb。
CN95121865A 1994-11-22 1995-11-22 半导体器件及其制造方法 Expired - Fee Related CN1051640C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP288135/1994 1994-11-22
JP288135/94 1994-11-22
JP28813594A JP3277082B2 (ja) 1994-11-22 1994-11-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1132928A CN1132928A (zh) 1996-10-09
CN1051640C true CN1051640C (zh) 2000-04-19

Family

ID=17726270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95121865A Expired - Fee Related CN1051640C (zh) 1994-11-22 1995-11-22 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US5814835A (zh)
JP (1) JP3277082B2 (zh)
KR (1) KR100262289B1 (zh)
CN (1) CN1051640C (zh)
TW (1) TW372361B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
JP3645387B2 (ja) * 1996-12-30 2005-05-11 株式会社半導体エネルギー研究所 半導体回路
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
US20060165143A1 (en) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser device and manufacturing method thereof
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法
US8004013B2 (en) * 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
US7855119B2 (en) * 2007-06-15 2010-12-21 Sandisk 3D Llc Method for forming polycrystalline thin film bipolar transistors
TW200908296A (en) * 2007-06-15 2009-02-16 Sandisk 3D Llc Polycrystalline thin film bipolar transistors and methods of making the same
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
IT201700015111A1 (it) * 2017-02-10 2018-08-10 Univ Degli Studi Cagliari Dispositivo conformato ad etichetta atto ad essere applicato su un oggetto per monitorare l’andamento nel tempo della temperatura dell’oggetto, e procedimento per detto monitoraggio

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JPH06244104A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244104A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体およびその製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates

Also Published As

Publication number Publication date
CN1132928A (zh) 1996-10-09
JP3277082B2 (ja) 2002-04-22
US5814835A (en) 1998-09-29
TW372361B (en) 1999-10-21
JPH08148426A (ja) 1996-06-07
KR100262289B1 (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
CN1051877C (zh) 半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
CN1194378C (zh) 有源矩阵型显示设备
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1052565C (zh) 一种制造半导体器件的方法
CN1094652C (zh) 制造具有结晶半导体膜的半导体器件的方法
CN1143362C (zh) 制造半导体器件的方法
CN1078014C (zh) 半导体器件及其制造方法
CN1052572C (zh) 制造半导体器件的方法
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1041148C (zh) 半导体装置的制造方法及所用设备
US5851860A (en) Semiconductor device and method for producing the same
CN1457103A (zh) 薄膜晶体管及其制造方法
CN100347822C (zh) 制造显示器件的方法
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
JP3059337B2 (ja) 半導体装置およびその製造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
CN1086843C (zh) 半导体电路及半导体器件
JP3269734B2 (ja) 半導体装置及びその製造方法
JPH0832074A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000419

Termination date: 20121122