CN1457103A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1457103A CN1457103A CN03130906A CN03130906A CN1457103A CN 1457103 A CN1457103 A CN 1457103A CN 03130906 A CN03130906 A CN 03130906A CN 03130906 A CN03130906 A CN 03130906A CN 1457103 A CN1457103 A CN 1457103A
- Authority
- CN
- China
- Prior art keywords
- film
- thin
- film portion
- energy density
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000010408 film Substances 0.000 claims abstract description 338
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 239000013078 crystal Substances 0.000 claims abstract description 47
- 238000005224 laser annealing Methods 0.000 claims abstract description 20
- 239000000155 melt Substances 0.000 claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 67
- 238000002425 crystallisation Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 47
- 239000012528 membrane Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 230000008018 melting Effects 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000000593 degrading effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000009711 regulatory function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种由具有薄膜部分和厚膜部分的多晶硅膜形成的薄膜晶体管，薄膜部分最少被用作沟道部分。由具有完全熔化薄膜部分而不完全熔化厚膜部分的能量密度的激光退火形成多晶硅膜。因为从薄膜部分和厚膜部分之间的边界生长的大粗晶粒形成沟道部分，可能的是使用传统的激光退火设备来容易地获得高载流子迁移率和低泄漏电流等。
Description
技术领域
本发明涉及一种在诸如有源矩阵型显示器之类中使用的薄膜晶体管(TFT)，以及涉及一种制造薄膜晶体管的方法。
背景技术
近年来，多晶硅TFT已经得到积极地发展，被用于在玻璃衬底上形成集成电路的薄膜器件。用于形成多晶硅膜层的普遍方法是受激准分子激光方法，首先形成非晶硅膜层，然后用来自受激准分子激光器的激光照射非晶硅膜层，从而通过熔化和再结晶非晶硅膜层来获得多晶硅膜层。
在可购得的用在受激准分子激光方法中的激光退火设备中，沿短轴方向以几十微米的间距扫描具有大约300mm×0.4mm的照射孔径的激光光束。利用这种设备，因为可以形成在其中随机排列亚微米级晶粒的多晶硅膜层，所以可以以高产量大规模生产具有大约150cm2/Vs迁移率的薄膜晶体管。为了在将来的TFT中获得更高的性能，需要增加晶粒的尺寸和控制晶粒的位置。
例如，在日本专利号为2689596的专利中，公开了通过利用两层非晶硅膜层以增加在薄膜部分中颗粒的尺寸，用于获得具有大粗晶粒的多晶硅膜层的技术。
但是，在这个公开中，没有任何指导基于激光照射条件的膜层的熔化条件或除了膜层的厚度之外的膜层结构的文字。
此外，没有指导关于晶粒位置控制的文字。
另一方面，通过改进准分子激光退火方法以及在控制其发生的位置的同时，形成几乎相同长度的晶粒尺寸作为TFT沟道，对伪单晶硅的开发进行了改进。
例如，如由Im等在MRS公报第二号，1996年3月版，39页上公开的那样，通过在具有0.75μm间距的岛形非晶硅薄膜上照射具有5μm宽度的极窄的线束，可以形成在其中基本上互相平行线性排列晶粒的具有单向生长的多晶硅薄膜。
此外，如由Nakata等在61届应用物理协会研究会(2000)的会前出版物，第二号，759页，5p-ZD-4和4p-ZD-5上公开的那样，通过利用相移掩模来产生具有微米量级的强度周期的激光束，可以形成具有大约3μm生长的位置可控的硅晶粒。
通过利用这些方法，可以以良好的控制能力在TFT沟道位置形成具有统一大直径的晶粒的多晶硅薄膜。
在综合这些方法来控制具有微米量级的激光束的强度图样的情况下，可以将光学分辨率提升到亚微米量级。
但是，在这样做的同时，存在用于光学的增加成本、激光束利用效率的下降和使光学的聚焦深度变浅的问题。如果光学的聚焦深度变得比衬底的扭曲或弯曲的总量浅，就需要提供具有高度调节功能的衬底平台。
也需要能够以亚微米级控制衬底平台的运动。此外，当利用相移掩模时，因为需要具有与非晶硅表面基本上紧密接触的掩模，在激光退火期间，从非晶硅膜层漂移出来的硅原子污染掩模，从而需要频繁更换高成本的掩模。
退火设备的合成的复杂性不仅引起设备的昂贵，而且引起上升时间的下降。
此外，本发明的目的是提供一种TFT和一种用于制造简单获得高载流子迁移率和低泄漏电流之类的TFT的方法。
发明内容
为了获得上述的目的，本发明采用下面的基本技术构造。
具体地，本发明的第一方面涉及一种薄膜晶体管，它包括在衬底上形成的多晶硅膜层、通过栅绝缘层在多晶硅膜层上形成的栅电极以及安排在栅电极两侧并与多晶硅膜层相连接的源和漏电极，而且其中部分多晶硅膜层包括薄膜部分和厚膜部分，以及至少部分薄膜部分最少被用作晶体管的沟道部分，而且其中薄膜部分包括大粗晶粒。
本发明的第二方面涉及一种薄膜晶体管，它包括在上述的本发明的第一方面中提到的结构，而且其特征还在于厚膜部分包括其尺寸比在薄膜部分中形成的大粗晶粒的尺寸小的晶粒。
本发明的第三方面涉及一种薄膜晶体管，它包括在衬底上形成的多晶硅膜层、通过栅绝缘层在多晶硅膜层上形成的栅电极以及安排在栅电极两侧并与多晶硅膜层相连接的源和漏电极，而且其中部分多晶硅膜层包括薄膜部分和厚膜部分，以及至少部分薄膜部分最少被用作晶体管的沟道部分，而且其中至少部分薄膜部分处于完全熔化条件中，而至少部分厚膜部分处在未完全熔化条件中。
本发明的第四方面涉及一种薄膜晶体管，所述薄膜晶体管包括：
多晶硅膜，它包括薄膜部分和厚膜部分，薄膜部分最少被用作沟道部分，
其中由具有完全熔化薄膜部分而不完全熔化厚膜部分的能量密度的激光退火形成所述多晶硅膜。
本发明的第五方面涉及一种用于制造薄膜晶体管的方法，所述薄膜晶体管包括在衬底上形成的多晶硅膜层、通过栅绝缘层在多晶硅膜层上形成的栅电极以及安排在栅电极两侧并与多晶硅膜层相连接的源和漏电极，所述方法包括以下步骤：
在衬底上形成非晶硅的薄膜部分和厚膜部分；
通过利用完全熔化薄膜部分而不完全熔化厚膜部分的能量密度激光退火非晶硅膜层来多晶化薄膜部分和厚膜部分；以及
形成具有至少作为沟道部分的薄膜部分的薄膜晶体管。
附图说明
图1是示出按照本发明的TFT的第一实施例的横截面视图，以图1(A)到图1(D)示出制造过程的流程。
图2(A)是对应于图1(D)的平面图，以及图2(B)是示出下一制造过程的横截面视图。
图3(A)是示出第一对比示例的横截面视图，以及图3(B)是示出第二对比示例的平面图。
图4(A)是示出按照本发明的TFT的第二实施例的横截面视图，以及图4(B)是示出按照本发明的TFT的第三实施例的横截面视图。
具体实施方式
参考相关附图，在下面详细描述了本发明的实施例。
首先，在图2(B)中示出本发明的TFT的一个具体实施例。
注意到，在图2(B)中，示出薄膜晶体管42，包括在衬底10上通过绝缘膜21形成的多晶硅膜层24、在多晶硅膜层24上通过栅绝缘层34形成的栅电极36以及安排在栅电极36两侧并与多晶硅膜层24相连接的源和漏电极71、72，而且其中部分多晶硅膜层24包括薄膜部分16和厚膜部分18，以及至少部分薄膜部分16最少被用作晶体管42的沟道部分37，而且其中薄膜部分16包括如图2(A)所示的大粗晶粒26。
而且图2(B)还示出本发明的TFT42的厚膜部分18包括其尺寸比在薄膜部分16中形成的大粗晶粒26的尺寸小的晶粒27。
在本发明的TFT中，同样可以理解的是至少部分薄膜部分16处于完全熔化条件中，而至少部分厚膜部分18处于未完全熔化条件中。
为了获得本发明的TFT的这种特殊结构，首先形成多晶硅膜24以具有薄膜部分16和厚膜部分18，然后由具有完全熔化薄膜部分16而不完全熔化厚膜部分18的能量密度的激光退火处理多晶硅膜24。
在本发明中，更好的是完全熔化薄膜部分的能量密度是至少与薄膜部分16的微结晶阈值一样大的能量密度，而不完全熔化厚膜部分18的能量密度是小于厚膜部分18的微结晶阈值的能量密度。
这里使用的上述短语“完全熔化的能量密度”意味着至少与微结晶阈值一样大的能量密度。在由非晶硅膜的激光退火形成的多晶硅膜中的晶粒直径依赖于激光能量。
当激光能量密度增加时，晶粒直径也增加。但是，已知的是在超过特定的能量密度之后，它的直径变为20nm或更小的非常小的数值(例外的是对于一些膜厚度，在以照射激光光束熔化之后，变为非晶体而不是结晶)。在这一点上的能量密度被认为是微结晶阈值。
可以理解的是当非晶硅膜的熔化条件从不完全熔化变化为完全熔化时，将发生微结晶，从而在再结晶时的晶核形成机制将从具有利用在衬底和非晶硅膜之间形成的界面作为晶核形成位置的异质晶核形成变化为不具有特定晶核形成位置的同质晶核形成。
在晶核形成机制中的这种变化显示了对在衬底和非晶硅膜之间的边界达到的温度、沿膜厚度方向温度分布和膜冷却速率等的依赖。
因此，微结晶阈值变化，而且依赖于诸如非晶硅膜的膜厚度、非晶硅膜的结构、非晶硅膜的光学常数以及脉冲激光波长和脉冲宽度等参数。例如，经过一次激光退火的多晶硅膜的微结晶阈值大约比激光退火浅的非晶硅膜的微结晶阈值大14％。当进一步增加能量密度时，由于剥蚀，发生膜剥落。
在利用引起薄膜部分16的完全熔化而不引起厚膜部分18的完全熔化的能量密度的激光退火中，在厚膜部分18中的温度低于微结晶阈值的温度。
由于这个原因，在厚膜部分18中，衬底和非晶硅膜之间的边界是晶核形成位置的主要地点，而且存在从衬底和非晶硅膜之间的边界向非晶硅膜表面发展的晶体生长。
在薄膜部分16中发生完全熔化，而且因为在衬底和非晶硅膜之间的边界存在晶核形成的抑制，在厚膜部分18中形成的晶粒被用作晶种，而且获得沿横向方向(膜表面方向)生长的大粗晶粒26。因此，这些大粗晶粒26可以说是一维位置可控的。
因此，本发明的薄膜晶体管(TFT)其特征还在于沿平行于沟道部分37的表面的方向生长在薄膜部分16中形成的大粗晶粒26，而沿从衬底10的表面向多晶硅膜层24的表面的方向生长在厚膜部分18中形成的晶粒27。
如果能量密度过分地高，使得不仅薄膜部分而且厚膜部分也被完全熔化，则在薄膜部分和厚膜部分中都形成微结晶结构。
另一方面，如果能量密度过分地小，使得厚膜部分的熔化不充分，则在衬底(或具有绝缘膜12的衬底，如SiO2)和非晶硅膜之间的边界附近的区域中存在残余的非晶硅膜。
当发生这种情况时，因为在薄膜部分侧比在薄膜部分和厚膜部分之间的边界更多地形成晶种，减小了大粗晶粒的颗粒直径。
此外，在能量密度过分地低而不完全熔化薄膜部分的情况下，因为在衬底(或具有绝缘膜12的衬底，如SiO2)和非晶硅膜之间的边界处发生晶核形成，在薄膜部分16中以及在厚膜部分18中都随机形成小于1μm的不一致的晶粒。
上面所给出，设置照射能量密度，使得其至少为薄膜部分16的微结晶阈值，而且也不达到它的剥蚀阈值，以及此外使得其至少为沿膜厚度方向多晶化在厚膜部分18中的全部非晶硅膜的数值，但不达到它的微结晶阈值。
此外，在按照本发明的TFT中，存在薄膜部分16的完全熔化的能量密度是至少与薄膜部分16的微结晶阈值一样大的能量密度，而存在厚膜部分18的不完全熔化的能量密度是小于厚膜部分的微结晶阈值的能量密度。
以及此外，在按照本发明的TFT中，按照本发明的第三方面的TFT，完全熔化薄膜部分16的能量密度是至少与薄膜部分的微结晶阈值一样大而小于它的剥蚀阈值的能量密度，而不完全熔化厚膜部分18的能量密度是至少与厚膜部分的多结晶阈值一样大而小于它的微结晶阈值的能量密度。
如上所述，在按照本发明的TFT中，同样更好的是在厚膜部分之一18-1上形成源电极71，而在另一厚膜部分18-2上形成漏电极72。
以及此外，在本发明中，同样更好的是除沟道部分37之外，在薄膜部分16的沟道部分37的一部分中形成LDD区域38和部分源-漏区域40。
应当注意的是在上述TFT中，除沟道部分37之外，在薄膜部分16中形成轻掺杂漏(LDD)区域38和部分源-漏区域40。
因为在具有大粗晶粒的薄膜部分中也形成了LDD区域38和部分源-漏区域40，可以获得在LDD区域38中的低泄漏电流和在源-漏区域40中的低电阻。
另一方面，在本发明中，如图2(A)所示，沿薄膜部分16的沟道长度方向可以形成至少两列晶粒26、26’。
此外，在本发明中，沿沟道长度方向以及在薄膜部分42中形成两列晶粒26、26’。在这种存在薄膜部分16和厚膜部分18之间形成的边界73或74的情况下，在源-漏区域40，因为从这两个边界73和74开始生长晶粒，两列晶粒26和26’在薄膜部分16中沿沟道宽度方向生长。
即，在薄膜部分16中，因为与沟道长度方向相交的晶粒边界基本上是平面，存在对载流子迁移率的改进。
此外，在本发明中，可以只在从两列晶粒26和26’中选择的一列26’中形成TFT的沟道部分37。
在本发明的这个实施例中，因为基本上不存在与沟道长度方向相交的晶粒边界28，存在对载流子迁移率的进一步改进。
在本发明中，可以设置薄膜部分的沟道长度方向的长度为大约8μm或更小，在这种情况下，相对容易形成具有最大为4μm直径的大粗晶粒。如果设置沿沟道长度方向的薄膜部分的长度为8μm或更小，容易形成沿如图2(A)和图2(B)所示的薄膜部分的沟道宽度方向的两列晶粒。
如图3(B)所示，在本发明的TFT的独立实施例中，也可以在薄膜部分16的两列晶粒26和26’之间形成微结晶结构32，作为沿在两列晶粒26和26’之间形成的边界线28的沟道部分37。
按照本发明的用于制造TFT的方法是用于制造上述TFT的方法。
应当注意的是，本发明可以采用如下结构。
(1)一种利用具有作为激活层的薄膜部分和厚膜部分的多晶硅膜的TFT，其中在薄膜部分中形成沟道部分、LDD区域和部分源-漏区域。
(2)如(1)所述的TFT，其中由两列晶粒形成薄膜部分。
(3)用于制造利用具有薄膜部分和厚膜部分的多晶硅膜作为激活层的TFT的方法，凭借以具有完全熔化薄膜部分而不完全熔化厚膜部分的能量密度的受激准分子激光进行退火。
(4)如(3)所述的方法，其中薄膜部分区域宽度为8μm或更小。
在凭借受激准分子激光照射非晶硅薄膜用于制造多晶硅膜的方法中，非晶硅薄膜具有两类膜厚度，受激准分子激光光束的照射强度是完全熔化非晶硅薄膜的薄膜部分、而不完全熔化非晶硅薄膜的厚膜部分的强度。这种方法提供了具有在薄膜部分中的沟道区域和LDD区域的TFT。
此后，将参照相关附图详细描述本发明的TFT的更多的具体实施例。
首先，利用PECVD(等离子体增强化学气相沉积)方法，在玻璃衬底10上形成由非晶硅膜14跟随的作为绝缘膜并形成底层的SiO2膜12(图1(A))。
两层膜的膜厚度均为100nm。
接下来，在500℃对玻璃衬底10等进行5分钟脱氢，并利用传统的光刻和干法刻蚀在非晶硅膜14上形成薄膜部分16和厚膜部分18(图1(B))。
薄膜部分16具有40nm的膜厚度和3μm的区域宽度。厚膜部分18的膜厚度保持100nm。接下来，用受激准分子激光光束15照射非晶硅膜14的表面(图1(C))。
使用的退火设备是具有200mm×0.4mm光学装置的传统大规模生产的设备。设置其退火条件使得能量密度为完全熔化薄膜部分16的430mJ/cm2，以及设置扫描间距为40μm。
如上所述，短语“完全熔化的能量密度”在这种情况下意味着至少与微结晶阈值一样大的能量密度。
例如，如在日本待审专利出版(KOKAI)号为H11-274095的专利中公开的那样，在非晶硅膜14的激光退火中，形成的在多晶硅膜24中的晶粒直径依赖于激光能量密度。
当激光能量密度增加时，晶粒直径也增加。但是，已知的是在超过特定的能量密度之后，直径变为20nm或更小的非常小的数值(尽管对于一些膜厚度，在以照射激光光束熔化之后，膜变为非晶体而不是结晶)。在这一点上的能量密度被认为是微结晶阈值。
具有40nm的膜厚度的非晶硅膜的微结晶阈值是410mJ/cm2。
由于这个原因，在具有相同厚度的非晶硅膜的情况下，如果以430mJ/cm2进行照射，应该发生微结晶结构。但是，在这个实施例中，在以430mJ/cm2激光照射之后，在薄膜部分16中，如图1(D)所示形成具有大约薄膜部分16的1/2宽度的1.5μm的颗粒直径的大粗晶粒26。
这种大粗晶粒的产生归功于在薄膜部分16两侧的厚膜部分18的存在。
在厚膜部分18中，因为430mJ/cm2的能量密度低于微结晶阈值(大约570mJ/cm2)，衬底/硅边界19是主要的晶核形成位置20，而且从衬底/硅边界19朝向非晶硅膜14的表面发生晶体生长。
另一方面，在薄膜部分16中，因为熔化完全而抑制在衬底/硅边界19处的晶核形成，在厚膜部分18中形成的晶体颗粒作为晶种22，从而获得了沿横向方向(膜表面方向)生长的大粗晶粒26。因此，这些大粗晶粒26可以说是一维位置可控的。
如图2(A)的平面图中所示，因为大粗晶粒从薄膜部分16的两端生长，形成晶粒边界28从而将薄膜部分16分为两部分。
在过分地高以至于引起厚膜部分18的完全熔化的能量密度，在薄膜部分16和厚膜部分18中都形成微结晶结构。
在能量密度不充分而因此在厚膜部分18中发生不完全熔化的情况中，如图3(A)所示，在衬底/硅边界19附近的区域中存在残余非晶硅膜30。
在这种情况下，因为在薄膜部分16侧比在薄膜部分16和厚膜部分18之间的边界更多地形成晶种，减小了每个大粗晶粒26的颗粒直径。
此外，在能量密度过分地低而不完全熔化薄膜部分16的情况下，因为在衬底/硅边界19处发生晶核形成，在薄膜部分16中以及在厚膜部分18中都随机形成小于1μm的不一致的晶粒。
因此，设置照射能量密度，使得其至少为薄膜部分16的微结晶阈值，而且也不达到它的剥蚀阈值，以及此外使得其至少为沿膜厚度方向多晶化在厚膜部分18中的全部非晶硅膜的数值，但不达到它的微结晶阈值。
在本发明的这个实施例中，因为上述的数值为410mJ/cm2、600mJ/cm2或更高、250mJ/cm2和570mJ/cm2，在需要的照射控制条件中得到410到570mJ/cm2的照射能量密度以获得具有一致性和位置可控的大粗晶粒26的多晶硅膜24。
尽管大粗晶粒26的颗粒直径依赖于照射能量强度和在薄膜部分16与厚膜部分18之间的膜厚度的差，因为它们主要依赖于衬底的温度等，以室温的衬底，大约的限制为2μm。如图3(B)所示，对于具有5μm的区域宽度的薄膜部分16，尽管形成了在薄膜部分16的每一侧的2μm的大粗晶粒26，在其具有1μm宽度的中央区域中形成微结晶结构32。此外，在400℃的衬底温度，大粗晶粒26的颗粒直径的增加到大约4μm。
如图2(B)所示，利用由一维位置可控的大粗晶粒26形成的多晶硅膜24，形成栅绝缘膜34、栅电极36、在栅电极36两侧上的LDD区域38和源-漏区域40。
在这种情况下，栅电极的宽度(TFT沟道长度)是1.5μm，以及LDD长度是0.5μm。此后，尽管在图中未示出，形成层间绝缘膜34和源-漏电极内部连线71、72，从而完成TFT 42。
即，由具有薄膜部分16和厚膜部分18的多晶硅膜24形成TFT 42，其中薄膜部分16最少被用作沟道部分37。通过凭借完全熔化薄膜部分16但不完全熔化厚膜部分18的能量密度的激光退火形成多晶硅膜。
因为如上所述制造的TFT 42具有基本上垂直于主要防止载流子运动的沟道长度方向的晶粒边界28，而且控制其为单一平面，迁移率高，而且在元件之间几乎不存在变化。
此外，因为在沟道长度方向中的同一个大粗晶粒26中形成沟道/LDD区域边界44和LDD/源-漏边界46，所以，在单一晶体硅衬底上的TFT的量级，泄漏电流也是极小的数值。
从减小薄膜电阻、当引入掺杂物时用于图样的控制能力以及用于形成接触孔的刻蚀控制能力的观点出发，有优势的是，在源-漏区域40中包含厚膜部分18。在没有LDD区域38的自对准TFT的情况下，既使泄漏电流大，因为在沟道长度方向中的同一个晶粒中形成沟道/源-漏接线端，相比于传统的自对准多晶硅TFT，泄漏电流的数值小。
在形成非晶硅膜的厚度差别的情况下，正如在日本专利号为2689596的专利中所看到的那样，可以有非晶硅膜的两个膜生长，在两个非晶硅膜的边界存在自然的氧化膜。
因为在源-漏电阻上的增加，这种具有用于TFT的源-漏区域中的残余自然氧化膜的厚膜部分的使用是不想要的。
图4(A)是示出在下面进行描述的按照本发明的不同实施例的TFT的横截面视图。在这个实施例中，以相同的参考数字表示与图2(B)中所示相同的元件，而且这里不再进行描述。
以关于上述实施例所述的相同方式，在400℃进行激光退火，而且形成具有两行3μm的大粗晶粒的多晶硅膜24。利用多晶硅膜24，形成栅绝缘膜34、栅电极48、在栅电极48两侧上的LDD区域50和源-漏区域52。
通过这样做，制造具有0.8μm的沟道长度和具有在两侧形成0.5μm的LDD长度的LDD区域的TFT 54。通过在一个大粗晶粒26中形成的沟道部分49不包括将薄膜部分16分成两部分的晶粒边界28。
尽管更好的是晶粒边界28在源-漏区域52中，通过栅长度、LDD长度或光刻精确成一直线，可以使其包括在源侧或漏侧中形成LDD区域二者之一中。
从低泄漏电流的观点出发，更好的是晶粒边界28在源侧的LDD区域50中。
图4(B)是示出下面进行描述的按照本发明的TFT的独立实施例的横截面视图。
与图2(B)中相同的元件以相同的参考数字表示，而且这里不再进行描述。
类似于第一实施例，形成多晶硅膜24，而且其具有两行1.5μm宽度排放的大粗晶粒26。利用多晶硅膜24，形成栅绝缘膜34、栅电极56、在栅电极56一侧的LDD区域58和源-漏区域60。
通过这样做，制造具有0.8μm的沟道长度和具有0.2μm的LDD长度的一侧LDD结构的TFT 62。在一侧的大粗晶粒26中形成在这种情况下的沟道部分57。将薄膜部分16分为两部分的晶粒边界28不在沟道部分57和LDD区域58中。
如上所述，用于制造如上所阐明的薄膜晶体管的方法的基本技术概念特征在于包括以下步骤：
在衬底上形成非晶硅膜的薄膜部分和厚膜部分；
通过利用完全熔化薄膜部分而不完全熔化厚膜部分的能量密度激光退火非晶硅膜层来多晶化薄膜部分和厚膜部分；以及
形成具有至少作为沟道部分的薄膜部分的薄膜晶体管。
以及此外，在用于制造如上所述的薄膜晶体管的方法中，更好的是在衬底上形成非晶硅膜的薄膜部分和厚膜部分的过程包括以下步骤：
在衬底上形成非晶硅膜；以及
将部分非晶硅膜部分地刻蚀到一定深度，它的表面低于非晶硅膜的剩余部分的表面。
另一方面，在用于制造如上所述的薄膜晶体管的方法中，同样更好的是在衬底上形成非晶硅膜的薄膜部分和厚膜部分的过程包括以下步骤：
在衬底上形成第一非晶硅膜；
刻蚀部分第一非晶硅膜；以及
在衬底上形成包括这样刻蚀后的第一非晶硅膜的第二非晶硅膜。
此外，在用于制造如上所述的薄膜晶体管的方法中，还更好的是完全熔化薄膜部分的能量密度是至少与薄膜部分的微结晶阈值一样大的能量密度，而且其中不完全熔化厚膜部分的能量密度是小于厚膜部分的微结晶阈值的能量密度。
此外，在用于制造如上所述的薄膜晶体管的方法中，还更好的是完全熔化薄膜部分的能量密度是至少与薄膜部分的微结晶阈值一样大而小于薄膜部分的剥蚀阈值的能量密度，而且其中不完全熔化厚膜部分的能量密度是至少与厚膜部分的多结晶阈值一样大而小于厚膜部分的微结晶阈值的能量密度。
可以理解的是本发明不限制于作为示例提供的上述实施例。例如，在本发明中作为替换可能的是在衬底上形成第一非晶硅膜，然后刻蚀部分第一非晶硅膜，从而在衬底上形成包括第一非晶硅膜的第二非晶硅膜，从而形成薄膜部分和厚膜部分。
按照上面详细描述的本发明，通过以具有完全熔化薄膜部分但不完全熔化厚膜部分的能量密度的激光退火来形成多晶硅膜，以从在薄膜部分和厚膜部分之间的边界生长的大粗晶粒来形成沟道部分，从而可能的是通过利用传统的激光退火设备容易的获得如高载流子迁移率和低泄漏电流等性能。
除沟道部分之外，通过在薄膜部分中形成LDD区域和部分源-漏区域，形成LDD区域和部分源-漏区域以具有大粗晶粒，得到在LDD区域中减少的泄漏电流和在源-漏区域中的低电阻。
通过利用沿沟道长度方向的两列晶粒形成薄膜部分，在薄膜部分中与沟道长度方向相交的晶粒边界基本上是平面，得到在载流子迁移率上的改进。
因为只通过两列晶粒中的一列形成沟道部分，与沟道长度方向相交的晶粒边界基本上不存在，从而改进了载流子迁移率。
通过使薄膜部分的沟道长度方向为8μm或更小，相对容易形成最大为4μm的大粗晶粒，从而使在薄膜部分中沿沟道宽度方向的两列晶粒的形成更容易。
Claims (23)
1、一种薄膜晶体管，它包括在衬底上形成的多晶硅膜层、通过栅绝缘层在所述多晶硅膜层上形成的栅电极以及安排在所述栅电极两侧并与所述多晶硅膜层相连接的源和漏电极，而且其中部分所述多晶硅膜层包括薄膜部分和厚膜部分，以及至少部分所述薄膜部分最少被用作所述晶体管的沟道部分，而且其中所述薄膜部分包括大粗晶粒。
2、按照权利要求1所述的薄膜晶体管，其特征在于所述厚膜部分包括其尺寸比在所述薄膜部分中形成的所述大粗晶粒的尺寸小的晶粒。
3、按照权利要求1所述的薄膜晶体管，其特征在于沿平行于所述沟道部分的表面的方向生长在所述薄膜部分中形成的所述大粗晶粒，而沿从所述衬底的表面向所述多晶硅膜层的表面的方向生长在所述厚膜部分中形成的所述晶粒。
4、按照权利要求1所述的薄膜晶体管，其特征在于在所述厚膜部分之一上形成所述源电极，而在另一厚膜部分上形成所述漏电极。
5、按照权利要求1所述的薄膜晶体管，其特征在于除所述沟道部分之外，在所述薄膜部分的所述沟道部分的一部分中形成LDD区域和部分源-漏区域。
6、按照权利要求1所述的薄膜晶体管，其特征在于沿所述薄膜部分的沟道长度方向形成至少两列所述晶粒。
7、按照权利要求6所述的薄膜晶体管，其特征在于只在所述两列晶粒的一列中形成沟道部分。
8、按照权利要求7所述的薄膜晶体管，其特征在于沿所述两列所述晶粒之间形成的边界线、在所述沟道部分的所述两列所述晶粒之间形成微结晶结构。
9、按照权利要求1所述的薄膜晶体管，其特征在于所述薄膜部分的沟道长度方向是8μm或更小。
10、一种薄膜晶体管，它包括在衬底上形成的多晶硅膜层、通过栅绝缘层在所述多晶硅膜层上形成的栅电极以及安排在所述栅电极两侧并与所述多晶硅膜层相连接的源和漏电极，而且其中部分所述多晶硅膜层包括薄膜部分和厚膜部分，以及至少部分所述薄膜部分最少被用作所述晶体管的沟道部分，而且其中至少部分所述薄膜部分处于完全熔化条件中，而至少部分所述厚膜部分处在未完全熔化条件中。
11、一种薄膜晶体管，包括：
多晶硅膜，它包括薄膜部分和厚膜部分，所述薄膜部分最少被用作沟道部分，
其中由具有完全熔化所述薄膜部分而不完全熔化所述厚膜部分的能量密度的激光退火形成所述多晶硅膜。
12、按照权利要求11所述的薄膜晶体管，其特征在于完全熔化所述薄膜部分的所述能量密度是至少与所述薄膜部分的微结晶阈值一样大的能量密度，而不完全熔化所述厚膜部分的所述能量密度是小于所述厚膜部分的微结晶阈值的能量密度。
13、按照权利要求11所述的薄膜晶体管，其特征在于完全熔化所述薄膜部分的所述能量密度是至少与所述薄膜部分的微结晶阈值一样大而小于所述薄膜部分的剥蚀阈值的能量密度，而不完全熔化所述厚膜部分的所述能量密度是至少与厚膜部分的多结晶阈值一样大而小于厚膜部分的微结晶阈值的能量密度。
14、按照权利要求11所述的薄膜晶体管，其特征在于除所述沟道部分之外，在所述薄膜部分的所述沟道部分的一部分中形成LDD区域和部分源-漏区域。
15、按照权利要求11所述的薄膜晶体管，其特征在于沿所述薄膜部分的沟道长度方向形成至少两列所述晶粒。
16、按照权利要求15所述的薄膜晶体管，其特征在于只在所述两列晶粒的一列中形成沟道部分。
17、按照权利要求16所述的薄膜晶体管，其特征在于沿所述两列所述晶粒之间形成的边界线、在所述沟道部分的所述两列所述晶粒之间形成微结晶结构。
18、按照权利要求11所述的薄膜晶体管，其特征在于所述薄膜部分的沟道长度方向是8μm或更小。
19、一种用于制造薄膜晶体管的方法，所述薄膜晶体管包括在衬底上形成的多晶硅膜层、通过栅绝缘层在所述多晶硅膜层上形成的栅电极以及安排在所述栅电极两侧并与所述多晶硅膜层相连接的源和漏电极，所述方法包括以下步骤：
在衬底上形成非晶硅膜的薄膜部分和厚膜部分；
通过利用完全熔化所述薄膜部分而不完全熔化所述厚膜部分的能量密度激光退火所述非晶硅膜层来多晶化所述薄膜部分和所述厚膜部分；以及
形成具有至少作为沟道部分的所述薄膜部分的薄膜晶体管。
20、按照权利要求19所述的用于制造薄膜晶体管的方法，其特征在于在衬底上形成非晶硅膜的薄膜部分和厚膜部分的所述过程包括以下步骤：
在所述衬底上形成非晶硅膜；以及
将部分所述非晶硅膜部分刻蚀到一定深度，它的表面低于所述非晶硅膜的剩余部分的表面。
21、按照权利要求19所述的用于制造薄膜晶体管的方法，其特征在于在衬底上形成非晶硅膜的薄膜部分和厚膜部分的所述过程包括以下步骤：
在所述衬底上形成第一非晶硅膜；
刻蚀部分所述第一非晶硅膜；以及
在所述衬底上形成包括这样刻蚀后的所述第一非晶硅膜的第二非晶硅膜。
22、按照权利要求19所述的用于制造薄膜晶体管的方法，其特征在于完全熔化所述薄膜部分的所述能量密度是至少与所述薄膜部分的微结晶阈值一样大的能量密度，而不完全熔化所述厚膜部分的所述能量密度是小于所述厚膜部分的微结晶阈值的能量密度。
23、按照权利要求19所述的用于制造薄膜晶体管的方法，其特征在于完全熔化所述薄膜部分的所述能量密度是至少与所述薄膜部分的微结晶阈值一样大而小于所述薄膜部分的剥蚀阈值的能量密度，而不完全熔化所述厚膜部分的所述能量密度是至少与厚膜部分的多结晶阈值一样大而小于厚膜部分的微结晶阈值的能量密度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002132310A JP4190798B2 (ja) | 2002-05-08 | 2002-05-08 | 薄膜トランジスタ及びその製造方法 |
| JP2002132310 | 2002-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1457103A true CN1457103A (zh) | 2003-11-19 |
| CN1319178C CN1319178C (zh) | 2007-05-30 |
Family
ID=29397385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031309062A Expired - Fee Related CN1319178C (zh) | 2002-05-08 | 2003-05-08 | 薄膜晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6815269B2 (zh) |
| JP (1) | JP4190798B2 (zh) |
| KR (1) | KR100510934B1 (zh) |
| CN (1) | CN1319178C (zh) |
| TW (1) | TW595003B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300825C (zh) * | 2004-07-21 | 2007-02-14 | 友达光电股份有限公司 | 制造多晶硅层的方法 |
| US7611577B2 (en) | 2004-03-31 | 2009-11-03 | Nec Corporation | Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746942B2 (en) * | 2000-09-05 | 2004-06-08 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
| JP2003179068A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| KR100501700B1 (ko) * | 2002-12-16 | 2005-07-18 | 삼성에스디아이 주식회사 | 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터 |
| JP4165305B2 (ja) * | 2003-06-10 | 2008-10-15 | ソニー株式会社 | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| WO2005001921A1 (ja) | 2003-06-27 | 2005-01-06 | Nec Corporation | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
| TWI220073B (en) * | 2003-07-24 | 2004-08-01 | Au Optronics Corp | Method for manufacturing polysilicon film |
| US7208401B2 (en) * | 2004-03-12 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Method for forming a thin film |
| CN101320754A (zh) | 2004-09-17 | 2008-12-10 | 日本电气株式会社 | 半导体器件 |
| JP4882322B2 (ja) * | 2004-09-17 | 2012-02-22 | 日本電気株式会社 | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| JP2006237525A (ja) | 2005-02-28 | 2006-09-07 | Nec Lcd Technologies Ltd | レーザ照射方法及び装置 |
| TWI389316B (zh) * | 2005-09-08 | 2013-03-11 | Sharp Kk | 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| JP4339330B2 (ja) | 2006-04-19 | 2009-10-07 | 日本電気株式会社 | レーザ照射方法及びレーザ照射装置 |
| KR100785020B1 (ko) * | 2006-06-09 | 2007-12-12 | 삼성전자주식회사 | 하부 게이트 박막 트랜지스터 및 그 제조방법 |
| KR100785019B1 (ko) * | 2006-06-09 | 2007-12-11 | 삼성전자주식회사 | 하부 게이트 박막 트랜지스터 및 그 제조방법 |
| TWI319625B (en) * | 2006-11-30 | 2010-01-11 | Tpo Displays Corp | Image display system and manufacturing method of multi-gates thin film transistor |
| TW201037769A (en) * | 2009-04-09 | 2010-10-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
| KR101638978B1 (ko) * | 2009-07-24 | 2016-07-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN105140123B (zh) * | 2014-05-30 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105161498B (zh) * | 2015-08-03 | 2017-09-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
| JP2020035799A (ja) * | 2018-08-27 | 2020-03-05 | キオクシア株式会社 | 半導体記憶装置 |
| US11024736B2 (en) | 2019-08-09 | 2021-06-01 | Micron Technology, Inc. | Transistor and methods of forming integrated circuitry |
| US10964811B2 (en) | 2019-08-09 | 2021-03-30 | Micron Technology, Inc. | Transistor and methods of forming transistors |
| CN114270530A (zh) * | 2019-08-09 | 2022-04-01 | 美光科技公司 | 晶体管及形成晶体管的方法 |
| US11637175B2 (en) | 2020-12-09 | 2023-04-25 | Micron Technology, Inc. | Vertical transistors |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200572A (ja) | 1987-02-17 | 1988-08-18 | Seiko Instr & Electronics Ltd | 薄膜半導体装置の製造方法 |
| JP2689596B2 (ja) * | 1989-04-25 | 1997-12-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH05182923A (ja) * | 1991-05-28 | 1993-07-23 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法 |
| JPH06140324A (ja) | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| JP2809152B2 (ja) | 1995-09-28 | 1998-10-08 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| JP3306300B2 (ja) * | 1996-06-20 | 2002-07-24 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
| KR100374737B1 (ko) * | 1996-06-28 | 2003-07-16 | 세이코 엡슨 가부시키가이샤 | 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기 |
| JP3503427B2 (ja) * | 1997-06-19 | 2004-03-08 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| KR100269312B1 (ko) * | 1997-10-14 | 2000-10-16 | 윤종용 | 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법 |
| JP3204307B2 (ja) | 1998-03-20 | 2001-09-04 | 日本電気株式会社 | レーザ照射方法およびレーザ照射装置 |
| US6228693B1 (en) * | 1998-06-05 | 2001-05-08 | Sharp Laboratories Of America, Inc. | Selected site, metal-induced, continuous crystallization method |
| JP3658213B2 (ja) * | 1998-11-19 | 2005-06-08 | 富士通株式会社 | 半導体装置の製造方法 |
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| TW517260B (en) * | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
| JP2001023899A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 |
| US6599788B1 (en) * | 1999-08-18 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| KR100439345B1 (ko) * | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
-
2002
- 2002-05-08 JP JP2002132310A patent/JP4190798B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 US US10/430,540 patent/US6815269B2/en not_active Expired - Lifetime
- 2003-05-06 TW TW092112290A patent/TW595003B/zh not_active IP Right Cessation
- 2003-05-07 KR KR10-2003-0028829A patent/KR100510934B1/ko not_active IP Right Cessation
- 2003-05-08 CN CNB031309062A patent/CN1319178C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611577B2 (en) | 2004-03-31 | 2009-11-03 | Nec Corporation | Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor |
| CN1300825C (zh) * | 2004-07-21 | 2007-02-14 | 友达光电股份有限公司 | 制造多晶硅层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1319178C (zh) | 2007-05-30 |
| TW200306669A (en) | 2003-11-16 |
| JP2003332346A (ja) | 2003-11-21 |
| JP4190798B2 (ja) | 2008-12-03 |
| US20030211666A1 (en) | 2003-11-13 |
| US6815269B2 (en) | 2004-11-09 |
| TW595003B (en) | 2004-06-21 |
| KR20030087560A (ko) | 2003-11-14 |
| KR100510934B1 (ko) | 2005-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1457103A (zh) | 薄膜晶体管及其制造方法 | |
| CN1249779C (zh) | 制造晶体半导体材料的方法和制作半导体器件的方法 | |
| CN1187791C (zh) | 一种用于结晶硅层的方法 | |
| CN1050221C (zh) | 多结晶薄膜的形成方法和制造薄膜晶体管的方法 | |
| JP4577114B2 (ja) | 薄膜トランジスタの製造方法および表示装置の製造方法 | |
| CN1160759C (zh) | 半导体器件及其制造方法 | |
| CN1156016C (zh) | 金属绝缘体半导体类型的半导体器件及其制造方法 | |
| CN1248287C (zh) | 半导体设备的制造方法 | |
| CN1045688C (zh) | 半导体薄膜及使用这种薄膜的半导体器件的制造方法 | |
| CN1197169C (zh) | 薄膜晶体管及其制造方法 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1051640C (zh) | 半导体器件及其制造方法 | |
| CN1677618A (zh) | 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管 | |
| CN1795563A (zh) | 硅薄膜退火方法和由该方法制造的多晶硅薄膜 | |
| CN1655056A (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| CN1574216A (zh) | 形成结晶半导体层的方法和装置，以及制造半导体装置的方法 | |
| CN101038867A (zh) | 结晶半导体薄膜的方法 | |
| CN101038937A (zh) | 薄膜半导体器件及其制造方法 | |
| CN100336189C (zh) | 薄膜晶体管的制造方法 | |
| CN101038868A (zh) | 结晶半导体薄膜的方法 | |
| US20070184641A1 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| CN1716071A (zh) | 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置 | |
| EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
| CN1725510A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN1848365A (zh) | 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NIPPON ELECTRIC CO., LTD. Free format text: FORMER OWNER: NEC LIQUID CRYSTAL TECHNOLOGY CO., LTD. Effective date: 20100420 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN COUNTY TO: TOKYO, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100420 Address after: Tokyo, Japan Patentee after: NEC Corp. Address before: Kanagawa, Japan Patentee before: NEC LCD Technologies, Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: GETENA FUND CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20110804 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20110804 Address after: Delaware, USA Patentee after: Nippon Electric Co. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070530 Termination date: 20180508 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |